KR100212050B1 - 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로 - Google Patents

Abstract

디지털 트렁크로부터 제공되는 시스템 클럭소스 상태를 감시수단에서 선택 및 감지하고 시스템 PLL회로에서 출력되는 클럭의 상태를 감시하여 상기 적어도 어느 하나의 감시수단에서 이상이 발생시 시스템으로 인터럽트를 걸어 다른 클럭소스를 선택토록 제어하고, 상기 감시수단의 시스템 클럭의 감지결과에 따라 선택부에서 우선순위를 정하여 항상 최적의 클럭 동기소스를 선택 공급토록 되어 있다.

Description

디지털 교환기의 동기소스 감시 및 선택방식과 그 회로

제1도는 본 발명에 따른 블록도.

제2도는 제1도의 구체 회로도.

본 발명은 디지털 교환기의 동기소스 감시 및 선택방식과 그 회로에 관한 것이다.

일반적으로 디지털 방식의 교환기는 타 교환기와 함께 디지털망을 이루며 각 교환기는 항상 동기 측면에서 주국(Master), 또는 종속국(slave)의 입장에 동작하며, 그리고 상기 종속국인 교환기는 주국교환기의 타이밍을 따라가기 위하여 PLL회로가 적용되어 왔었다.

그러나 종속국 교환기가 다수의 디지털 트렁크를 수용함에 따라 동기화를 위해 선택되는 클럭 소스는 하나가 되고 상기 동기신호 불일치에 따른 상황변화에 따라 클럭소스를 가변시킬 수 있는 방식 및 구성은 없었다.

따라서 본 발명의 목적은 다수의 동기 시스템 클럭소스를 각기 감시하여 이상이 없는 클럭소스를 선택 제공할 수 있는 회로를 제공함에 있다.

본 발명의 다른 목적은 상기 시스템 클럭의 동기소스를 시스템 PLL회로 및 감지부에서 복수로 감지하되, 상기 시스템 및 감지부의 어느 하나의 이상이 발생되더라도 인터럽트 신호를 발생시켜 항상 최적의 동기소스를 제공할 수 있는 방식 및 회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 시스템 클럭 발생용 PLL회로와 다수의 디지털 트렁크를 수용하는 디지털 교환기에 있어 상기 트렁크로부터 추출되는 동기소스의 감시 및 선택회로에 있어서,

상기 디지털 트렁크로부터 선택 제어 신호에 따라 추출 및 감시하는 감시수단과, 상기 감시수단에서 감시된 클럭의 상태 변화시 또는 상기 PLL회로의 시스템 클럭 감시수단의 감시결과에 따라 상기 다른 시스템 클럭을 절체하여 망동기를 이루도록 인터럽트 신호를 발생하는 처치수단과, 상기 감시수단의 출력에 따라 우선 순위를 결정하기 위해 선택 제어 신호를 발생하여 해당 클럭을 선택하는 선택수단과, 상기 감시수단과 선택수단의 시스템 클럭 입력통로를 분리하여 노이즈에 오동작 방지하는 분리수단으로 구성됨을 특징으로 한다.

디지털 트렁크로부터 제공되는 시스템 클럭소스 상태를 감시수단에서 선택 및 감지하고 시스템 PLL 회로에서 출력되는 클럭의 상태를 감시하여 상기 적어도 어느 하나의 감시수단에서 이상이 발생시 시스템으로 인터럽트를 걸어 다른 클럭소스를 선택토록 제어하고, 상기 감시수단의 시스템 클럭의 감지결과에 따라 선택부에서 우선순위를 정하여 항상 최적의 클럭 동기소스를 선택 공급토록 되어 있다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.

제1도는 본 발명에 따른 블록도로서,

해당 디지털 트렁크의 클럭 선택 및 감시를 위한 인에이블 신호를 래치부(LA)에서 받아 감시부1,2(MON1,MON2) 및 인터럽트 발생회로(CIG)를 인에이블하고, 초기화단()의 상태에 따라 초기화 상태로 되도록 구성되고, 시스템의 클럭단(S8K)을 각 감시부1,2(MON1,MON2)에 연결하여 상기 래치부(LA)에서 선택적으로 출력되는 클럭 선택 및 감시를 위한 인에이블 제어신호에 의해 클럭 선택과 시스템 클럭의 상태를 감시하도록 되어 있다. 그리고 시스템의 PLL회로(도시하지 않았음)에서 역시 시스템 클럭의 정상상태를 감시하여 인터럽트 발생회로(CIG)로 제공되는데, 상기 인터럽트 발생회로(CIG)는 상기 감시부1,2(MON1,MON2)의 감시에 따라 이상상태가 발생시나 감시단으로 입력되는 클럭소스의 이상상태 감시결과(CLKF)에 따라 인터럽트 신호를 발생시켜 시스템에서 망동기를 유지하기 위해 다른 소스클럭을 선택 출력토록 구성되어 있다.

제2도는 본 발명에 따른 제1도의 구체회로도로서,

래치부(LA)는 TTL칩 74HCT374이면 가능한 것으로 입력단(DO-D7)이 제어부의 데이타 버스와 연결되고, 출력단(QO-Q7)중 하나의 단자가 다수의 감시부중 하나의 감시부의 클럭 선택 인에이블 신호를 제공토록 구성된다.

그리고 감시부1,2(MON1,MON2)중의 적어도 하나는 시스템 클럭소스단(S8(1))단이 인버터(110)를 통해 단안정 멀티바이브레타(10)의 제1입력단(A)으로 인가되고, 상기 래치부(LA)의 출력이 제2입력단(B)으로 인가되어 상기 단안정 멀티바이브레타(10)의 출력단()이 디플립플롭(20)의 클럭단(CLK)에 연결되고, 초기화단(MONCLR)의 상태에 따라 단안정 멀티바이브레타(10) 및 디플립플롭(20)이 초기화되어 소스 클럭선택에 따른 제어 및 이상상태신호를 감시하도록 구성되어 있다.

상기 단안정 멀티바이브레타(10)의 출력단이 선택부(SEL)의 엔코더(100)의 입력단에 연결되어 선택기(90)에서 클럭소스 선택을 위한 우선순위 코딩신호를 발생하여 해당 트렁크 소스 클럭단[S8K(1)] 소스 클럭을 선택토록 되어 있다.

인터럽트신호 발생부(CIG)에서는 감시단(CLKF)으로 제공되는 TTL회로에 의한 시스템 클럭 감시신호를 인버터(50)를 통해 받고, 상기 디플립플롭(20)중의 출력단()을 낸드게이트(30)의 입력단에 연결하여 복수의 감시부중 어느하나의 이상상태의 신호가 발생시 인터럽트 신호발생을 위한 소스신호로 제공토록 되어 있다.

상기 낸드게이트(30)의 출력을 인버터(40)를 통해 인버터(50)의 출력과 낸드게이트(60)에 입력토록 되어 있다. 상기 낸드게이트(60)의 출력은 디플립플롭(70)의 클럭단(CLK)으로 입력되어 낸드게이트(80)를 통해 시스템의 인터럽트 신호를 발생토록 구성되어 있다.

상술한 제1,2도의 구성에 따라 본발명의 일실시예를 상세히 설명하면,

디지털 트렁크로부터 8KHZ 추출클럭이 소스 클럭단[S8K(1)-S8K(8)]에서 감시부1,2(MON1,MON2)의 해당 인버터(110)을 통해 단안정 멀티바이브레타(10)의 제1입력단(A)으로 입력되고, 래치부(101)(LA)에 래치된 소스클럭 선택 데이타가 상기 해당 추출클럭의 선택을 위해 인에이블 신호로 발생되어 단안정 멀티바이브레타(10)의 제2입력단(B)으로 입력된다.

만약 교환기가 전원온시와 동기 관련 인터럽트 신호 발생시 초기화단 ()이 일정시간 로우상태가 되어 감시부1,2(MON1,MON2) 및 인터럽트 발생회로(CIG)를 초기화 한다.

즉 초기화단()은 단안정 멀티바이브레타 (10)와 디플립플롭(20,70)을 초기화 상태로 하여 디플립플롭(20)의 출력단()을 하이로 하고, 디플립플롭(70)의 출력단(Q)을 로우로 한다.

인터럽트 발생회로(CIG)의 낸드게이트(30)에 의해 감시부1,2(MON1,MON2)의 디플립플롭의 어느 하나라도 로우 상태에 있으면 낸드게이크(30)의 출력은 하이가 되고, 인버터(40)을 통해 로우가 되어 낸드게이트(60)의 출력은 하이가 되므로 디플립플롭(70)의 래치에 의해 낸드게이트(80)를 통해 인터럽트 신호가 발생한다. 한편 감지단(CLK)의 PLL회로의 클럭소스 감지결과에서 이상시 하이가 되어 인버터(50)의 출력은 로우가 된다. 이때 낸드게이트(60)의 출력은 하이가 되므로 역시 인터럽트 신호를 발생한다. 따라서 상기 인터럽트 발생회로(CIG)는 감시부와 PLL에서의 어느하나의 클럭소스 이상이 발생시 인터럽트 신호를 발생한다.

예를들어 8KHZ 부파수의 n번째(n=1-8)추출클럭 S8K(n)이 인버커(110)를 지나 단안정 멀티바이브레타(10)의 제1입력단(A)에 입력될 때 래치(101)의 출력인 제2입력단(B)이 하이이면 단안정 멀티바이브레타(10)의 저항(R1)과 캐패시터(C1)에 의해 결정되는 시정수에 의해 펄스주기를 8KHZ 클럭의 한주기인 125㎲ec보다 크게 조정하여 출력단()은 계속 로우상태를 유지하게 된다.

상기 신호를 받은 엔코더(100)은 각 감시부1,2(MON1,MON2)의 신호를 받아 상기 로우신호중 우선순위가 가장높은 신호를 선택하는 코드(A2,A1,A0)를 출력하여 선택기(90)에서 해당 소스클럭을 선택도록 한다. 그리고 인버터(110)는 클럭단[S8K(1)]의 입력을 감시부1,2(MON1,MON2)와 선택부(SEL)간에 분리시키기 위해 연결되며 상기 인버터(110)의 출력단의 캐패시터(C2)는 접지시켜 노이즈를 흡수하도록 되어 있다. 즉, 노이즈에 민감한 단안정 멀티바이브레이타(10)이 8KHZ클럭이 아닌 노이즈에 반응하여 오동작을 방지토록하며, 래치(101)는 8개의 추출클럭 선택을 위해 개별적으로 인에이블 또는 디스에이블 신호를 발생토록 구성되어 있다.

예를들어 래치(101)에 2진수 0010101를 래치하면 EN(2), EN(4), EN(6)-EN(8)이 인엑티브상태(LOW)가 되고 인에이블된 클럭단[S8K(1),S8K(3),S8K(5)]단에 모두 8KHZ추출클럭이 입력되고 있다면 선택부(SEL)에 의해 S8K(1),S8K(3),S8K(5)중 가장 우선순위가 높은 클럭단[S8K(1)]의 클럭이 동기소스로 선택되어 선택기(90)의 Y단(Source)을 통하여 PLL에 입력된다. 만약 이 상태에서 클럭단[S8K(1)] 추출클럭이 끊어지면 선택부에 의해 동기소스가 클럭단[S8K(1)]에서 클럭단[S8K(3)]으로 절체된다.

따라서 각 교환기들이 상기한 동기소스 감시 및 선택회로를 갖고 있고, 교환기들간에 디지털 트렁크로 상호 연결되어 있다면 이들 교환기들이 이루는 하나의 디지털망과 이 디지털망과 연결된 또 다른 디지털망과의 전체적인 망동기를 동기소스 감시 및 선택회로를 컨트롤부의 소프트웨어에 의해 제어하므로써 유지할 수 있다.

상술한 바와같이 다수의 동기소스중 하나를 S/W에 의해 선택할 수 있고, 다수의 소스를 인에이블하여 인에이블된 소스들의 상태를 감시하여 해당 소스의 상태에 따라 H/W에 의해 자동으로 절체될 수 있는 등 동기소스의 선택을 용이하게 하고, 각 소스들을 감시하여 이상상태시 즉각 인터럽트를 발생, 컨트롤부가 적절한 조치를 취할 수 있도록 하여 동기소스 실패시, 교환기동작에 미치는 영향을 최소화하며, 동기소스 감시부와 선택부로의 소스 입력경로를 분리하여 노이즈에 오동작을 할 수 있는 가능성을 최소화할 수 있는 이점이 있다.

Claims (8)

1. 시스템 클럭 발생용 PLL회로와 다수의 디지털 트렁크를 수용하는 디지털 교환기에 있어 상기 트렁크로 부터의 동기소스 감시 및 선택회로에 있어서, 상기 디지털 트렁크로부터 선택 제어신호에 따라 추출 및 감시하는 감시수단과, 상기 감시수단에 감시된 클럭의 상태 변환시 또는 상기 PLL회로의 시스템 클럭 감시수단의 감시결과에 따라 상기 다른 시스템 클럭을 절체하여 망동기를 이루도록 인터럽트 신호를 발생하는 처치수단과, 상기 감시수단의 출력에 따라 우선 순위를 결정하기 위해 선택 제어신호를 발생하여 해당 클럭을 선택하는 선택수단과, 상기 감시수단과 선택수단의 시스템 클럭 입력통로를 분리하여 노이즈에 오동작 방지하는 분리수단으로 구성됨을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.
2. 제1항에 있어서, 감시수단이 상기 디지털 트렁크와 동일수로 각각과 대응되어 상기 디지털 트렁크로부터 별개로 클럭소스 감지 및 선택 제어신호를 받도록 구성됨을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.
3. 제1항에 있어서, 감시수단의 각 전단에 연결되어 상기 감시수단에서 시스템 클럭 선택을 위한 제어 인에이블 신호를 발생하는 래치부를 더 추가함을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.
4. 제3항에 있어서, 감시수단이 상기 시스템 클럭의 출력과 상기 래치수단의 클럭 선택제어 출력을 받도록 연결되어 감시 초기화단()의 신호에 의해 초기화되고 저항(R1)과 캐피시터(C1)에 의해 결정되는 시정수 듀레이션폭에 의해 단안정 멀티바이브레타(10)와, 상기 단안정 멀티바이브레타(10)의 출력단()의 상태를 클럭으로 사용토록 연결되고 상기 감시 초기화단()의 상태에 따라 초기화되어 상기 시스템클럭의 감지된 상태중 이상상태의 신호를 전달하는 디플립플롭(20)으로 구성됨을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.
5. 제1항에 있어서, 처치수단이 복수의 상기 감지수단의 이상상태신호를 받도록 연결되어 상기 적어도 어느하나의 감지수단에서 이상신호가 발생하더라도 이상 감지신호를 내는 낸드게이트(30)와, 상기 낸드게이트 출력과 클럭감지단(CLKF)의 시스템 클럭상태 신호중 적어도 어느하나의 비정상상태일때 상기 시스템으로 클럭상태 신호중 적어도 어느하나의 비정상상태일 때 상기 시스템으로 클럭 불안정에 따른 인터럽트 신호를 제공하는 인터럽트 신호 발생수단으로 구성됨을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.
6. 제1항에 있어서, 선택수단이 상기 감시수단의 출력에 따라 우선순위 선택을 위한 코딩데이타를 발생하는 에코터(100)와, 상기 엔코터(100)의 우선순위 결정신호에 따라 시스템 클럭단의 클럭을 선택하여 클럭소스로 제공하는 선택기(90)로 구성됨을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.
7. 디지털 교환 시스템 클럭 상태를 감지하는 PLL회로와 다수의 디지털 트렁크를 수용하는 디지털 교환기의 동기소스 감시방식에 있어서, 상기 동기소스 감지를 위한 요구에 의해 클럭소스 선택과 상기 디지털교환기의 시스템 클럭의 상태를 감시하고, 상기 감지신호와 상기 PLL회로의 시스템 클럭의 상태 감지신호를 적어도 어느 하나의 이상이 발생시 상기 시스템에 인터럽트 신호를 제공하여 상기와 다른 클럭소스를 선택토록 제어함을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택방식.
8. 다수의 디지털 트렁크를 수용하고 콘트롤부를 구비한 디지털 교환기의 동기소스 감시 및 선택회로에 있어서, 상기 다수의 동기신호를 감시하는 감시부와, 상기 감시부의 감시결과에 따라 자동으로 시스템 클럭을 선택되도록 하는 선택회로와, 다수의 동기소스중 하나를 선택하는 동작을 상기 컨트롤부의 제어에 의해 조절하는 수단과, 상기 각 동기소스의 상태를 감시하여 동기소스 이상시 상기 컨트롤부에 인터럽트를 발생시키는 인터럽트 발생회로와, 상기 감시회로와 선택회로에 추출클럭 입력경로를 분리하여 노이즈에 의한 오동작을 방지하는 오동작 방지수단으로 구성됨을 특징으로 하는 디지털 교환기의 동기소스 감시 및 선택회로.