KR100337839B1 - 디지탈교환기의동기클럭제어회로 - Google Patents

디지탈교환기의동기클럭제어회로 Download PDF

Info

Publication number
KR100337839B1
KR100337839B1 KR1019950015236A KR19950015236A KR100337839B1 KR 100337839 B1 KR100337839 B1 KR 100337839B1 KR 1019950015236 A KR1019950015236 A KR 1019950015236A KR 19950015236 A KR19950015236 A KR 19950015236A KR 100337839 B1 KR100337839 B1 KR 100337839B1
Authority
KR
South Korea
Prior art keywords
clock
trunk line
priority
circuit
synchronization
Prior art date
Application number
KR1019950015236A
Other languages
English (en)
Other versions
KR970004925A (ko
Inventor
정창래
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019950015236A priority Critical patent/KR100337839B1/ko
Priority to DE19618953A priority patent/DE19618953C2/de
Priority to US08/660,940 priority patent/US5774507A/en
Priority to GB9612090A priority patent/GB2302237B/en
Publication of KR970004925A publication Critical patent/KR970004925A/ko
Application granted granted Critical
Publication of KR100337839B1 publication Critical patent/KR100337839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
디지탈 교환기
2. 발명이 해결하려고 하는 기술적 과제
디지탈 교환기의 시스템 클럭을 최 우선순위를 갖는 하나의 국선카드에서 재생한 국선클럭에 동기시킬
3. 발명의 해결 방법의 요지
우선순위를 갖는 다수개의 국선카드들을 실장하는 디지탈 교환기의 클럭 동기 회로가, 각 국선카드들의 우선순위 정보를 디코딩하여 선택신호들을 발생하는 우선순위엔코더와, 각 국선카드들에서 재생하는 국선클럭들을 수신하며, 선택신호에 의해 최우선순위의 국선클럭을 선택 출력하는 수단과, 국선클럭을 디지탈 위상 동기시켜 기준동기클럭 및 비트동기클럭을 발생하여 기준클럭으로 출력하는 수단으로 구성된다.
4. 발명의 중요한 용도
디지탈 교환기에서 실장되는 다수의 국선카드의 우선순위를 분석한 후, 최 우선순위를 갖는 국선카드에서 재생하는 국선클럭에 시스템 클럭을 동기시킴

Description

디지탈 교환기의 동기 클럭 제어회로
본 발명은 디지탈 교환기의 동기클럭 제어회로에 관한 것으로, 특히 다수개의 국선카드를 실장하는 디지탈 교환기에서 우선 순위를 판별한 후 대응되는 국선 클럭에 따라 동기시킬 수 있는 회로에 관한 것이다.
일반적으로 디지탈 교환기에서는 디지탈 국선을 인터페이스하는 경우, 다수의 국선카드를 실장하지 못한다. 그러나 ISDN등과 같은 디지탈 국선 인터페이스가 증가하는 추세에 있으며, 따라서 여러장의 디지탈 국선카드를 최소의 회로로 구현하는 방법이 요구된다. 이때 다수개의 국선 카드가 디지탈 교환기에 실장되는 경우, 주장치의 클럭 소스로 사용할 국선클럭 결정하여야 한다.
따라서 본 발명의 목적은 다수개의 국선카드를 실장하는 디지탈 교환기에서 주장치의 클럭소스가 단 하나의 국선클럭에 동기될 수 있는 회로를 제공함에 있다.
본 발명의 다른 목적은 다수개의 국선카드를 실장하는 슬롯형 디지탈 교환기에서 삽입되는 카드의 위치에 따라 우선순위를 부여하며, 우선순위에 따라 해당하는 국선카드의 클럭에 디지탈 교환기의 클럭 소스를 동기시킬 수 있는 회로를 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위하여 본 발명의 우선순위를 갖는 다수개의 국선카드들을 실장하는 디지탈 교환기의 클럭 동기회로가, 상기 각 국선 카드들의 우선순위 정보를 디코딩하여 선택신호들을 발생하는 우선순위엔코더와, 상기 각 국선카드들에서 재생하는 국선클럭들을 수신하며, 상기 선택신호에 의해 최우선순위의 국선클럭을 선택 출력하는 수단과, 상기 국선클럭을 디지탈 위상 동기시켜 기준동기클럭 및 비트동기클럭을 발생하여 기준클럭으로 출력하는 수단으로 구성된 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 합께 상세히 설명될 것이다.
제1도는 본 발명에 따른 디지탈 교환기의 클럭 동기회로의 블럭 구성을 도시하는 도면으로, 우선순위정보ACT-P1-우선순위정보ACT-PN은 실장되는 국선카드의 위치에 따라 결정된다. 즉, 디지탈 교환기에 실장되는 슬롯을 N개의 슬롯(slot)으로 가정하는 경우, 최소한의 로직으로 구현하기 위해 가장 좌측(또는 우측)에 실장되는 국선카드의 운선순위가 가장 높도록 설정한다. 따라서 슬롯1이 좌측에 실장되는 슬롯이라고 가정하면 슬롯l에 시스템의 클럭이 동기되며, 이런 경우 슬롯2 이하의 슬롯들은 슬롯1에 따라 동기된다. 그리고 이런 상태는 슬롯1에 이상이 발생되기 전까지 유지된다. 또한 시스템이 동작하고 있는 상태에서 현재의 슬롯 위치보다 우선 순위가 높은 슬롯위치에 다른 국선카드가 실장되는 경우, 클럭소스가 이동되어야 한다.
따라서 상기 우선순위정보ACT-P1-우선순위정보ACT-PN을 상기와 같이 실장되는 위치에 대응되는 국선카드들의 우선순위를 나타내는 신호로서, 이는 각 슬롯에서 자신의 이상 여부를 종합한 신호이다. 상기 우선순위정보ACT-P1-우선순위정 보ACT-PN을 입력하는 우선순위엔코더(priority encoder)10은 상기 우선순위정보 ACT-P1-우선순위정보ACT-PN을 엔코딩하여 실장된 국선카드들 중에서 최 우선순위를 갖는 국선카드의 위치 정보를 선택신호로 출력한다. 따라서 상기 우선순위엔 코더10에서 출력되는 선택신호는 실장된 국선카드들 중에서 가장 좌측에 실장된 국선카드의 위치 정보가 된다.
클럭선택회로20은 각 국선카드들에서 재생하는 국선클럭8K-P1-국선클럭8K-PN을 입력하며, 상기 우선순위엔코더10에서 출력하는 선택신호들에 의해 대응되는 국선카드에서 출력하는 국선클럭을 선택 출력한다. 즉, 상기 클럭선택회로20은 현재 실장된 국선카드들 중 최 우선순위를 갖는 국선카드에서 재생한 국선클럭을 선택 출력하게 된다. 여기서 상기 국선클럭들은 각 카드에 연결된 국선에서 추출한 듀티비(duty ratio)가 50:50인 125μsec의 주기의 8KHz신호이다. 상기 클럭선택회로20은 디멀티플렉서(dimultoplexer) 또는 스위치회로로 구성할 수 있다.
디지탈위상동기회로(Digital Phase Lock Loop)30은 상기 클럭선택회로20에서 출력하는 국선클럭을 내부기준클럭에 위상 동기시켜 기준동기클럭 및 비트동기클럭을 발생하여 주장치로 출력한다. 여기서 상기 내부기준클럭은 16MHz를 사용한다. 여기서 상기 기준동기클럭은 8KHz이고 비트동기클럭은 4MHz가 된다.
따라서 상기 제1도와 같은 구성을 갖는 디지탈 교환기의 클럭동기회로는 각 슬롯에서 시스템으로 출력하는 신호는 자신의 이상여부를 표시하는 신호로서 자신의 우선순위를 알리는 우선순위정보ACT-P들과 자체 프로세싱에 의해 재생되는 국선클럭들이 된다. 그러면 본 발명의 클럭동기회로는 상기 우선순위정보ACT-P들을 분석하여 현재 실장된 국선카드들의 우선순위를 판단하고, 최 우선순위를 갖는 국선카드에서 재생한 국선클럭을 디지탈 위상 동기시켜 주장치의 클럭소스로 출력하게 되는 것이다.
여기서 국선카드2가 기준카드인 상태라고 가정한다. 이런 상태에서 국선카드 2가 기준이 되는 상황에서 국선카드1이 활성화되면, 우선순위엔코더10 및 클럭선택회로20에 의해 기준클럭이 국선카드1로 전환되지만, 국선카드2가 기준인 상황에서 국선카드3 이하의 국선카드들이 활성화되는 경우에는 기준클럭의 변동이 없게 된다. 이렇게 클럭의 변동에 민감하게 한 이유는 T1이나 E1인터페이스 국선은 한번 연결되면 사용자가 있거나 없거나에 관계없이 계속 활성화신호ACT를 발생시키지만, S-인터페이스 TRK와 같은 경우에는 국선 사용이 없는 경우 활성화 상태를 포기하기 때문이다.
제2도는 상기 제1도와 같은 클럭동기회로를 구체화시킨 본 발명의 실시예로서, 7개의 국선카드가 실장되는 경우를 가정하였다. 여기서 우선순위엔코더10은 74HC148을 사용하였고, 클럭선택회로20은 74HC4051(8 to 1 multiplexer)를 사용하였으며, 디지탈위상동기회로30은 MT8941을 사용하였다.
상기 제2도에서 카운터CNT1-CNT3은 국선카드가 하나도 사용중이 아닌 경우에 자체의 8KHz신호를 사용하기 위한 구성이며, 앤드게이트AG는 발진기OSC1에서 발생하는 내부발진클럭의 통로를 형성한다. 여기서 상기 발진기OSC1에서 발생하는 내부발진클럭은 16.384MHz이다. 또한 T1인터페이스인 경우 각 국선카드는 1.544MHz를 사용하여야 하므로, 발진기 OSC2는 상기 1.544MHz를 발생하기 위한 발진기이다.
따라서 우선순위정보ACT-P1-우선순위정보ACT-P7을 입력하는 우선순위엔코더 (priority encoder)10은 입력신호들을 엔코딩하여 실장된 국선카드들 중에서 최우선순위를 갖는 국선카드의 위치 정보를 선택신호로 출력한다. 이때 실장된 국선카드가 없는 경우에는 상기 국선카드의 출력을 선택하지 않고 카운터CNT3의 출력을 선택하기 위한 선택신호를 출력한다. 따라서 상기 우선순위엔코더10에서 출력되는 선택신호는 실장된 국선카드들 중에서 가장 좌측에 실장된 국선카드의 위치 정보가 된다.
이때 각 국선카드들에서 재생하는 국선클럭8K-P1-국선클럭8K-P7 및 카운트 CNT3의 출력을 입력하는 클럭선택회로20은 상기 우선순위엔코더10에서 출력하는 선택신호들에 의해 대응되는 국선카드에서 출력하는 국선클럭 또는 카운터CNT3의 출력을 선택한다. 즉, 상기 클럭선택회로20은 현재 실장된 국선카드들 중 최 우선순위를 갖는 국선카드얘서 재생한 국선크럭을 선택 출력하며, 하나의 국선카드도 실장되지 않은 경우에는 카운터CNT3의 출력을 선택하여 내부에서 발진하는 클럭을 선택 출력한다. 그러면 상기 디지탈위상동기회로(Digital Phase Lock Loop)30은 상기클럭선택회로20에서 출력하는 국선클럭을 발진기OSC1 또는 발진기OSC2에서 발생하는 내부기준클럭에 위상 동기시켜 기준동기클럭 및 비트동기클럭을 발생하여 주장치로 출력한다. 이때 El인터페이스인 경우 상기 발진기OSCl에서 출력하는 16.364MHz의 내부발진클럭을 사용하며, T1인터페이스인 경우 상기 발진기OSC2에서 출력하는 12.352MHz의 내부 발진클럭을 사용한다.
상술한 바와 같이 슬롯 착탈형의 디지탈 교환기에서 다수의 국선 카드가 실장되는 경우, 주장치의 클럭소스가 단 하나의 국선클럭에 따라 동기시킬 수 있으며, 또한 국선클럭은 실장된 국선카드 중 최 우선순위를 갖는 국선카드에서 재생하는 국선클럭으로 설정할 수 있다.
제1도는 본 발명에 따른 디지탈 교환기의 동기클럭 제어회로의 블럭 구성을 도시하는 도면
제2도는 제1도와 상세회로를 도시하는 도면

Claims (6)

  1. 우선순위를 갖는 다수개의 국선카드들을 실장하는 디지탈 교환기의 클럭 동기 회로에 있어서,
    상기 각 국선카드들의 우선순위 정보를 디코딩하여 선택신호들을 발생하는 우선순위 엔코더와,
    상기 각 국선카드들에서 재생하는 국선클럭들을 수신하며, 상기 선택신호에 의해 최우선순위의 국선클럭을 선택 출력하는 수단과,
    상기 국선클럭을 디지탈 위상 동기시켜 기준동기클럭 및 비트동기클럭을 발생하여 기준클럭으로 출력하는 수단으로 구성된 것을 특징으로 하는 디지탈 교환의 클럭 동기회로.
  2. 제1항에 있어서, 상기 우선순위정보가 삽입되는 국선카드의 슬롯 위치에 따라 결정되는 것을 특징으로 하는 디지탈 교환기의 클럭 동기회로.
  3. 제2항에 있어서, 상기 기준동기클럭이 8KHz이고 상기 비트동기클럭이 4MHz인 것을 특징으로 하는 디지탈 교환기의 클럭 동기회로.
  4. 우선순위를 갖는 국선카드들을 실장하는 디지탈 교환기의 클럭 동기회로에 있어서,
    상기 각 국선카드들에서 출력하는 우선순위정보들을 디코딩하여 최우선순위를 갖는 국선카드를 선택하기 위한 신호를 발생하는 우선순위엔코더와,
    내부발진클럭을 입력하여 상기 국선클럭 주기에 대응되는 분주클럭을 발생하는 수단과,
    상기 각 국선카드들에서 재생하는 국선클럭들 및 상기 분주클럭을 수신하며, 상기 선택신호에 의해 최우선순위의 국선클럭을 선택 출력하는 수단과,
    상기 내부발진클럭에 상기 국선클럭을 디지탈 위상 동기시켜 기준동기클럭 및 비트동기클럭을 발생하여 기준클럭으로 출력하는 수단으로 구성되어,
    국선카드 실장시 최우선순위를 갖는 국선카드에서 재생하는 국선클럭에 시스템 클럭을 동기시키며, 국선카드가 실장되지 않았을 시 상기 분주클럭에 시스템 클럭을 동기시키는 것을 특징으로 하는 디지탈 교환의 클럭 동기회로.
  5. 제4항에 있어서, 상기 우선순위정보가 삽입되는 국선카드의 슬롯 위치에 따라 결정되는 것을 특징으로 하는 디지탈 교환기의 클럭 동기회로.
  6. 제5항에 있어서, 상기 기준동기클럭이 8KHz이고 상기 비트동기클럭이 4MHz인 것을 특징으로 하는 디지탈 교환기의 클럭 동기회로.
KR1019950015236A 1995-06-09 1995-06-09 디지탈교환기의동기클럭제어회로 KR100337839B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950015236A KR100337839B1 (ko) 1995-06-09 1995-06-09 디지탈교환기의동기클럭제어회로
DE19618953A DE19618953C2 (de) 1995-06-09 1996-05-10 Synchroner Taktschaltkreis
US08/660,940 US5774507A (en) 1995-06-09 1996-06-10 Synchronous clock controller for digital exchange
GB9612090A GB2302237B (en) 1995-06-09 1996-06-10 Synchronous clock for digital exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015236A KR100337839B1 (ko) 1995-06-09 1995-06-09 디지탈교환기의동기클럭제어회로

Publications (2)

Publication Number Publication Date
KR970004925A KR970004925A (ko) 1997-01-29
KR100337839B1 true KR100337839B1 (ko) 2002-10-31

Family

ID=19416784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015236A KR100337839B1 (ko) 1995-06-09 1995-06-09 디지탈교환기의동기클럭제어회로

Country Status (4)

Country Link
US (1) US5774507A (ko)
KR (1) KR100337839B1 (ko)
DE (1) DE19618953C2 (ko)
GB (1) GB2302237B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832440A1 (de) * 1998-07-18 2000-01-20 Alcatel Sa Synchronisationsverfahren, primärer Referenztaktgenerator und Netzelement für ein synchrones digitales Nachrichtenübertragungsnetz
US20020104004A1 (en) * 2001-02-01 2002-08-01 Bruno Couillard Method and apparatus for synchronizing real-time clocks of time stamping cryptographic modules
KR100465298B1 (ko) * 2001-12-28 2005-01-13 엘지전자 주식회사 사설 교환기의 입력 신호 선택 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014292A (ko) * 1990-12-15 1992-07-30 경상현 전전자 교환기의 망동기 및 클럭 공급장치
KR930020926A (ko) * 1992-03-23 1993-10-20 정용문 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로
JPH06311574A (ja) * 1993-04-26 1994-11-04 Matsushita Electric Ind Co Ltd 網同期制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2109195B (en) * 1981-10-13 1985-06-12 Standard Telephones Cables Ltd Clock pulse generator
US4680779A (en) * 1985-01-14 1987-07-14 David Systems, Inc. Distributed clock synchronization in a digital data switching system
US4680770A (en) * 1986-01-21 1987-07-14 Lasertechnics, Inc. Dual beam gas ion laser
JPH02150154A (ja) * 1988-12-01 1990-06-08 Canon Inc ボタン電話システム
US4961188A (en) * 1989-09-07 1990-10-02 Bell Communications Research, Inc. Synchronous frequency encoding technique for clock timing recovery in a broadband network
US5268931A (en) * 1989-12-29 1993-12-07 Gte Laboratories Incorporated Data communication system
US5155746A (en) * 1990-01-08 1992-10-13 Reliance Comm/Tec Corporation Clock synchronization scheme for digital transmission
DE4122276C2 (de) * 1991-07-05 1995-02-02 Philips Patentverwaltung Hierarchisches Synchronisationsverfahren für ein digitales Kommunikationssystem
US5373537A (en) * 1991-09-02 1994-12-13 Siemens Aktiengesellschaft Method and apparatus for the synchronization of a clock means of a telecommunication switching system
US5260978A (en) * 1992-10-30 1993-11-09 Bell Communications Research, Inc. Synchronous residual time stamp for timing recovery in a broadband network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014292A (ko) * 1990-12-15 1992-07-30 경상현 전전자 교환기의 망동기 및 클럭 공급장치
KR930020926A (ko) * 1992-03-23 1993-10-20 정용문 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로
JPH06311574A (ja) * 1993-04-26 1994-11-04 Matsushita Electric Ind Co Ltd 網同期制御方法

Also Published As

Publication number Publication date
DE19618953C2 (de) 1998-11-05
DE19618953A1 (de) 1996-12-12
US5774507A (en) 1998-06-30
GB2302237B (en) 1997-07-30
GB9612090D0 (en) 1996-08-14
GB2302237A (en) 1997-01-08
KR970004925A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
CA2084364A1 (en) Synchronous circuit
KR100337839B1 (ko) 디지탈교환기의동기클럭제어회로
CA2125450A1 (en) Method and Apparatus for Switching of Duplexed Clock System
US20020080825A1 (en) Method and compensation module for the phase compensation of clock signals
KR20010029434A (ko) 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템
KR100602626B1 (ko) 교환시스템의 망 동기 클럭신호 선택장치
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
KR100212050B1 (ko) 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로
KR100440572B1 (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
US5770952A (en) Timer that provides both surveying and counting functions
KR100229014B1 (ko) 기준클럭 자동 선택회로
KR960027548A (ko) 코드분할다중접속 이동통신 시스템에서의 티에프유
US5914992A (en) Hunting sub-frame patterns distributed in sub-frames of a transmission signal
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JPH08221151A (ja) クロック供給装置
KR100315702B1 (ko) 데이터클럭및바이트클럭생성방법및장치
JP4182422B2 (ja) 通信制御装置
KR950004158Y1 (ko) 동기용 시스템 클럭 전송회로
JP2644416B2 (ja) クロック回路
JP2746683B2 (ja) クロック位相制御回路
KR100286230B1 (ko) 발진기간 출력절체 장치
KR950010917B1 (ko) 클럭 리커버리가 불필요한 비트동기 회로
JP2876747B2 (ja) フレーム同期回路
KR19990020368A (ko) 사설교환시스템에서 독립 구동형 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee