KR950004158Y1

KR950004158Y1 - 동기용 시스템 클럭 전송회로

Info

Publication number: KR950004158Y1
Application number: KR92013347U
Authority: KR
Inventors: 방진원
Original assignee: 정장호; 금성정보통신 주식회사
Priority date: 1992-07-20
Filing date: 1992-07-20
Publication date: 1995-05-22
Also published as: KR940004548U

Abstract

내용 없음.

Description

동기용 시스템 클럭 전송회로

제1도는 종래 동기용 시스템 클럭 전송회로의 구성도.

제2도는 본 고안에 의한 동기용 시스템 클럭 전송회로의구성도.

* 도면의 주요부분에 대한 부호의 설명

10, 11 : 유럽방식 트렁크 인터페이스 보드 12 : 멀티플렉서

20, 21 : 제1 및 제2 D플립플롭 24 : 클럭선택출력부

25 : 버퍼 26 : 라인드라이버

27 : 동기용 클럭 발생부 SW2 : 스위치

본 고안은 교환기 측으로 동기용 시스템 클럭을 전송하기 위한 동기용 시스템 클럭 전송회로에 관한 것으로, 특히 유럽방식 디지탈 트렁크 회로에 있어서 시스템 클럭을 원활하게 전송하 수 있도록 한 동기용 시스템 클럭 전송회로에 관한 것이다.

종래의 동기용 시스템 클럭전송회로에 대하여 제1도를 참조하여 설명한다. 제1도에 나타낸 바와같이, 동기용 시스템 클럭전송회로는 유럽방식 트렁크 인터페이스회로(10, 11), 멀티플렉서(12), OR게이트(13), 버퍼(14), 저항(R1) 및 스위치(SW1)로 연결구성된다. 유럽방식 트렁크 인터페이스회로(10, 11)는 상대국 교환기로부터 공급되는 신호에서 동기용 8KHz 신호를 추출하여 멀티플렉서(12)측으로 출력하고, 멀티플렉서(12)는 유럽방식 트렁크 인터페이스회로(10, 11)로 부터 공급되는 2개의 동기용 8KHz 클럭중 1개를 선택하여 OR게이트(13)으 한 입력단 측으로 공급한다. 이때, 스위치(SW1)의 온/오프 여부에 따라 동기용 8KHz 클럭의 출력 여부가 결정되는데, 스위치(SW1)가 온 되면 OR 게이트(13)에 전원(+5V)가 공급되므로 멀티플렉서(12)로 부터 OR 게이트(13)측에 공급되는 동기용 8KHz 클럭은 버퍼(14)를 통해 교환기 측으로 출력되며 스위치(SW1)가 오프되면 OR 게이트(13)에 전원(+5V)가 공급되지 않으므로 멀티플렉서(12)로 부터 OR게이트 (13)측에 공급되는 동기용 8KHz 클럭은 버퍼(14)를 통해 교환기 측으로 출력되지 않는다.

이상 설명한 바와 같은 종래의 동기용 시스템 클럭전송회로는 유럽방식 인터페이스회로(10, 11)에서 추출한 동기용 8KHz 클럭의 송출을 수동적인 스위치(SW1)의 작동에 의해 제어하므로 복수의 DTC 보드(Digital Trunk board) 사용시 시스템이 운용중에 동기가 이루어지지 않을 경우 교환기의 CPU가 동기용 8KHz 클럭의 송출여부를 결정할 수 없는 문제점이 있다. 또한 자국교환기가 국설교환기로 사용될 경우는 마스터(master)시스템으로 운용되고 교환기가 사설교환기로 사용될 경우는 슬레이브(slave)시스템으로서 운용되며, 자국교환기가 마스터 시스템으로서 운용될 경우에는 상대국 교환기로 부터 동기용 8KHz 클럭이 공급되지 않으므로 동기용 8KHz 클럭을 자체적으로 발생하여 출력하고 자국교환기가 슬레이브 시스템으로서 운용될 경우에는 상대국 교환기로 부터 수신한 동기용 8KHz 클럭을 출력해야 하는데, 종래의 동기용 시스템 클럭 전송회로를 사용하면 자국교환기의 CPU가 자기자신이 마스터 또는 슬레이브 시스템으로 운용됨에 따라 동기용 8KHz 클럭송출을 적절히 제어하지 못하는 문제점이 있었다.

본 고안은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 복수의 DTC 보드 사용시 자국 교환기의 CPU가 동기용 8KHz 클럭의 송출 여부를 결정할 수 있고 자국 교환기의 CPU가 자신이 마스터 또는 슬레이브 시스템으로 운용되는지를 판단하여 동기용 8KHz 클럭송출을 제어할 수 있도록 함으로써 교환기를 원활하게 운용할 수 있도록 한 동기용 시스템 클럭 전송회로를 제공하는데 목적이 있다.

이와같은 목적을 달성하기 위해, 본 고안은 상대국 교환기로 부터 공급되는 신호중에서 소정주파수의 클럭을 추출하는 복수의 유럽방식 트렁크 인터페이스회로(10, 11)와, 상기 유럽방식 트렁크 인터페이스회로(10, 11)로 부터 공급되는 소정주파수의 동기용 클럭중 하나를 선택하여 출력하는 멀티플렉서(12)를 구비한 동기용 시스템 클럭전송회로에 있어서, 자국교환기의 CPU로 부터 공급되는 클럭선택데이타와 어드레스신호에 따라 클럭선택신호를 출력하는 제1 D플립플롭(20)과, 소정 주파수의 신호를 분주하여 소정주파수의 동기용 클럭을 발생하는 동기용 클럭 발생부(27)와, 상기 제1 D플립플롭(20)으로 부터의 클럭선택신호에 따라 상기 멀티플렉서(12)로 부터 공급되는 소정주파수의 동기용 클럭과 상기 동기용 클럭 발생부(27)로부터 공급되는 소정 주파수의 동기용 클럭을 선택적으로 출력하는 클럭선택출력부(24)와, 상기 자국교환기의 CPU로 부터 공급되는 클럭출력제어데이타와 어드레스 신호에 따라 출력제어신호를 출력하는 제2 D플립플롭(21)과, 상기 제2 D플립플롭(21)으로 부터의 출력제어신호와 스위치(SW2)의 작동에 따라 상기 클럭선택출력부(24)로 부터 공급되는 소정주파수의 동기용 클럭출력을 제어하는 버퍼(25)와, 상기 제2 D플립플롭(21)으로 부터의 출력제어신호에 따라 복수의 시스템동기용클럭 및 프레임 스타트 동기신호 출력을 제어하는 라인드라이버(26)를 구비한 것을 특징으로 하는 동기용 시스템 클럭 전송회로를 구비한다.

이와같은 구성에 의해, 본 고안은 복수의 DTC 보드 사용시 교환기의 CPU가 동기용 8KHz 클럭의 송출여부를 결정할 수 있고 교환기의 CPU가 자신이 마스터 또는 슬레이브 시스템으로 운용되는지를 판단하여 동기용 8KHz 클럭송출을 제어할 수 있도록 함으로써 교환기를 원활하게 운용할 수 있게 된다.

이하 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.

제2도는 본 고안에 의한 동기용 시스템 클럭 전송회로의 구성도이다.

제2도에 나타낸 바와같이, 동기용 시스템 클럭전송회로는 유럽방식 트렁크 인터페이스회로(10, 11), 멀티플렉서(12), 제1 및 제2 D플립플롭(20, 21), 클럭선택출력부(24), 버퍼(25), 라인드라이버(26), 동기용 클럭 발생부(27), 스위치(SW2) 및 저항(R2, R3)으로 연결구성된다. 유럽방식 트렁크 인터페이스회로(10, 11)는 상대국교환기로 부터 공급되는 신호로 부터 동기용 8KHz 클럭을 추출하여 멀티플렉서(12) 측으로 출력하고, 멀티플렉서(12)는 2개의 유럽방식 트렁크 인터페이스회로(10, 11)로 부터 공급되는 동기용 8KHz 클럭중 1개를 선택하여 클럭선택출력부(24)측으로 출력한다. 제1 D플립플롭(20)은 자국 교환기의 CPU로 부터 입력단(D)에 공급되는 클럭선택 데이타와 자국 교환기의 CPU로 부터 클럭단(CK)에 공급되는 어드레스 신호에 따라 출력단(Q,)을 통해 클럭 선택출력부(24) 측으로 클럭선택신호를 출력한다. 동기용 클럭발싱부(27)는 발진부(22)와 분주부(23)로 이루어지고 자국 교환기가 마스터 시스템으로 운용될 경우에 필요한 동기용 8KHz 클럭을 발생하는데, 발진부(22)가 발진한 소정주파수의 신호를 분주부(23)에 의해 분주함으로써 동기용 8KHz 클럭을 발생하여 클럭선택출력부(24)측으로 공급한다. 클럭선택출력부(24)는 OR게이트(28, 29) 및 버퍼(30, 31)로 연결구성되는데, OR게이트(28)의 두 입력단 중 한 입력단은 멀티플렉서(12)의 출력단에 접속됨과 동시에 다른 입력단은 제1 D플립플롭(2)의 출력단(Q)에 접속되고 OR게이트(28)의 출력단은 버퍼(30)의 입력단에 접속되며 OR게이트(29)의 두 입력단중 한 입력단은 제1 D플립플롭(20)의 출력단()에 접속됨과동시에 다른 입력단은 동기용 클럭발생부(27)에 구비된 분주부(23)의 출력단에 접속되고 OR 게이트(29)의 출력단은 버퍼(31)의 입력단에 접속된다. 버퍼(30, 31)의 출력단은 저항(R3)를 통해 전원(+5V)에 접속됨과동시에 버퍼(25)의 입력단에 접속된다. 클럭선택출력부(24)는 제1 D플립플롭(20)으로부터 공급되는 클럭선택신호에 따라 멀티플렉서(12) 또는 동기용클럭발생부(27)로 부터 공급되는 동기용 8KHz 클럭을 버퍼(25)측으로 출력하는데, 자국교환기가 마스터 시스템으로 운용될 경우는 동기용 클럭발생부(27)로 부터 공급되는 동기용 8KHz 클럭을 출력하고 자국교환기가 슬레이브 시스템으로 운용될 경우는 멀티플렉서(12)로 부터 공급되는 동기용 8KHz 클럭을 출력한다.

제2 D플립플롭(21)은 자국 교환기 CPU로 부터 입력단(D)에 공급되는 클럭 출력제어데이타와 클럭단(CK)에 공급되는 어드레스 신호에 따라 출력단(Q)를 통해 버퍼(25) 및 라인 드라이버(26)의 제어단 측으로 출력제어신호를 공급하며, 스위치(SW2)는 버퍼(25) 및 라인드라이버(26)를 인에이블 또는 디스에이블 시킨다. 버퍼(25)는 제2 D플립플롭(21)으로 부터 공급된 출력 제어신호에 따라 클럭선택 출력부(24)로 부터 공급되는 동기용 8KHz 클럭의 흐름을 제어하며, 라인 드라이버(26)는 제2 D플립플롭(21)으로 부터 공급된 출력제어신호에 따라 8MHz, 4MHz 및 2MHz 동기용 클럭과 프레임 스타트 동기신호()의 출력을 제어한다.

클럭선택출력부(24)는 교환기 CPU로 부터 제1 D플립플롭(20)에 공급되는 클럭선택데이타에 따라 자국교환기가 슬레이브 시스템으로 운용되는 경우에는 상대국 교환기로 부터 공급되는 동기용 8KHz 클럭을 출력하고 자국교환기가 마스터 시스템으로 운용될 경우는 동기용 클럭발생부(27)에서 발생한 동기용 8KHz 클럭을 출력한다. 또한, 복수의 BTC 보드 사용시 버퍼(25) 및 라인드라이버(26)가 자국교환기 CPU로 부터 제2 D플립플롭(21)에 공급되는 클럭출력제어데이타에 따라 동기용 클럭의 출력을 제어하므로 교환기를 원활하게 운용할 수 있다.

Claims

상대국 교환기로 부터 공급되는 신호중에서 소정주파수의 클럭을 추출하는 복수의 유럽방식 트렁크 인터페이스회로(10, 11)와, 상기 유럽방식 트렁크 인터페이스회로(10, 11)로 부터 공급되는 소정주파수의 동기용 클럭중 하나를 선택하여 출력하는 멀티플렉서(12)를 구비한 동기용 시스템 클럭전송회로에 있어서, 자국교환기의 CPU로 부터 공급되는 클럭선택 데이타와 어드레스 신호에 따라 클럭선택신호를 출력하는 제1 D플립플롭(20)과, 소정주파수의 신호를 분주하여 소정주파수의 동기용 클럭을 발생하는 동기용 클럭발생부(27)와, 상기 제1 D플립플롭(20)으로 부터의 클럭 선택신호에 따라 상기 멀티플렉서(12)로 부터 공급되는 소정주파수의 동기용 클럭과 상기 동기용 클럭 발생부(27)로 부터 공급되는 소정 주파수의 동기용 클럭을 선택적으로 출력하는 클럭선택출력부(24)와, 상기 자국 교환기의 CPU로 부터 공급되는 클럭출력 제어데이타와 어드레스 신호에 따라 출력제어신호를 출력하는 제2 D플립플롭(21)과, 상기 제2 D플립플롭(21)으로 부터 공급되는 소정주파수의 동기용 클럭출력을 제어하는 버퍼(25)와, 상기 제2 D플립플롭(21)으로 부터의 출력제어신호와 스위치(SW2)의 작동에 따라 상기 클럭선택부(24)로 부터 공급되는 소정주파수의 동기용 클럭출력을 제어하는 버퍼(25)와, 상기 제2 D플립플롭(21)으로 부터의 출력제어신호에 따라 복수의 시스템 동기용 클럭 및 프레임 스타트 동기신호 출력을 제어하는 라인드라이버(26)를 구비한 것을 특징으로 하는 동기용 시스템 클럭 전송회로.
제1항에 있어서, 상기 클럭선택출력부(24)는 상기 제1 D플립플롭(20)으로부터 공급되는 클럭선택신호에 따라 상기자국 교환기가 슬레이브 시스템으로 운용될 경우는 상기 멀티플렉서(12)로 부터 공급되는 소정주파수의 동기용 클럭을 상기 버퍼(25)측으로 출력하고 상기 자국 교환기가 마스터시스템으로 운용될 경우는 상기 동기용 클럭발생부(27)로 부터 공급되는 소정주파수의 동기용 클럭을 출력하는 것을 특징으로 하는 동기용 시스템 클럭전송 회로.