JPH06311574A - 網同期制御方法 - Google Patents
網同期制御方法Info
- Publication number
- JPH06311574A JPH06311574A JP5099184A JP9918493A JPH06311574A JP H06311574 A JPH06311574 A JP H06311574A JP 5099184 A JP5099184 A JP 5099184A JP 9918493 A JP9918493 A JP 9918493A JP H06311574 A JPH06311574 A JP H06311574A
- Authority
- JP
- Japan
- Prior art keywords
- primary group
- network
- network synchronization
- clock signal
- isdn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ディジタル電子交換機において、網同期した
再生クロック信号を得るためにＩＳＤＮ網に接続する複
数の一次群速度回線の中から、所定の優先順位に基づい
て一次群速度回線を選択する場合、配線構成が簡素化で
き、しかも回線障害の発生時にも柔軟に対応できる網同
期制御方法を提供する。 【構成】 交換機には各一次群速度部を基板単位で実装
する実装スロットが設けられて、上記一次群速度部は回
線インタフェース部１１1、通信制御ＣＰＵ１２1、網同
期情報制御部１３1、スロット番号提供部１４1、網同期
クロック再生部１５1、およびＰＣＭハイウェイインタ
フェース部１６1から構成される。通信制御ＣＰＵ１２1
は交換制御部６と内部バス１０によって接続される。Ｐ
ＣＭハイウェイインタフェース部１６1は、時分割タイ
ムスロット交換部５とＰＣＭハイウェイバス９によって
接続される。
再生クロック信号を得るためにＩＳＤＮ網に接続する複
数の一次群速度回線の中から、所定の優先順位に基づい
て一次群速度回線を選択する場合、配線構成が簡素化で
き、しかも回線障害の発生時にも柔軟に対応できる網同
期制御方法を提供する。 【構成】 交換機には各一次群速度部を基板単位で実装
する実装スロットが設けられて、上記一次群速度部は回
線インタフェース部１１1、通信制御ＣＰＵ１２1、網同
期情報制御部１３1、スロット番号提供部１４1、網同期
クロック再生部１５1、およびＰＣＭハイウェイインタ
フェース部１６1から構成される。通信制御ＣＰＵ１２1
は交換制御部６と内部バス１０によって接続される。Ｐ
ＣＭハイウェイインタフェース部１６1は、時分割タイ
ムスロット交換部５とＰＣＭハイウェイバス９によって
接続される。
Description
【０００１】
【産業上の利用分野】本発明はディジタル電子交換機の
網同期制御方法に関し、特に、ＩＳＤＮ一次群速度回線
によってＩＳＤＮ網と通信を行うディジタル電子交換
機、マルチメディア多重化装置、ターミナルアダプタ等
のディジタル通信機器におけるＩＳＤＮ網に対する網同
期制御方法に関する。
網同期制御方法に関し、特に、ＩＳＤＮ一次群速度回線
によってＩＳＤＮ網と通信を行うディジタル電子交換
機、マルチメディア多重化装置、ターミナルアダプタ等
のディジタル通信機器におけるＩＳＤＮ網に対する網同
期制御方法に関する。
【０００２】
【従来の技術】図６は従来のＩＳＤＮ一次群速度回線に
よるＩＳＤＮ網への接続を行うディジタル電子交換機の
構成ブロック図を示す。
よるＩＳＤＮ網への接続を行うディジタル電子交換機の
構成ブロック図を示す。
【０００３】図７（ａ）は従来のＩＳＤＮ一次群速度部
の構成ブロック図を示す。図７（ｂ）は従来のクロック
選択回路の回路図 従来、ディジタル電子交換機（以下、交換機と記す）と
ＩＳＤＮ網との間でデータの授受を行う場合、図６に示
されるように、交換機３０はＩＳＤＮ一次群速度回線
（以下、一次群速度回線と記す）３１1，３１2，３１3
を介してＩＳＤＮ網３２に接続される。交換機３０はＩ
ＳＤＮ一次群速度部（以下、一次群速度部と記す）３３
1，３３2，３３3、時分割タイムスロット交換部３４、
クロック選択回路３５、およびシステムクロック作成部
３６から構成される。一次群速度部３３1，３３2，３３
3は、それぞれ一次群速度回線３１1，３１2，３１3を介
してＩＳＤＮ網３２に接続されているとともに、ＰＣＭ
ハイウェイバス３７1，３７2，３７3によって時分割タ
イムスロット交換部３４へ接続され、再生クロック供給
線３８1，３８2，３８3を介してクロック選択回路３５
に接続される。
の構成ブロック図を示す。図７（ｂ）は従来のクロック
選択回路の回路図 従来、ディジタル電子交換機（以下、交換機と記す）と
ＩＳＤＮ網との間でデータの授受を行う場合、図６に示
されるように、交換機３０はＩＳＤＮ一次群速度回線
（以下、一次群速度回線と記す）３１1，３１2，３１3
を介してＩＳＤＮ網３２に接続される。交換機３０はＩ
ＳＤＮ一次群速度部（以下、一次群速度部と記す）３３
1，３３2，３３3、時分割タイムスロット交換部３４、
クロック選択回路３５、およびシステムクロック作成部
３６から構成される。一次群速度部３３1，３３2，３３
3は、それぞれ一次群速度回線３１1，３１2，３１3を介
してＩＳＤＮ網３２に接続されているとともに、ＰＣＭ
ハイウェイバス３７1，３７2，３７3によって時分割タ
イムスロット交換部３４へ接続され、再生クロック供給
線３８1，３８2，３８3を介してクロック選択回路３５
に接続される。
【０００４】各一次群速度部３３1，３３2，３３3は同
一のハードウエア構成を有するので、図７（ａ）におい
て一次群速度部３３1を例にして構成を説明する。一次
群速度部３３1は、図７（ａ）に示されるに通信制御Ｃ
ＰＵ３９1、ＩＳＤＮ回線インタフェース部（以下、回
線インタフェース部と記す）４０1、ＰＣＭハイウェイ
インタフェース部４１1、網同期クロック再生部４２1か
ら構成される。
一のハードウエア構成を有するので、図７（ａ）におい
て一次群速度部３３1を例にして構成を説明する。一次
群速度部３３1は、図７（ａ）に示されるに通信制御Ｃ
ＰＵ３９1、ＩＳＤＮ回線インタフェース部（以下、回
線インタフェース部と記す）４０1、ＰＣＭハイウェイ
インタフェース部４１1、網同期クロック再生部４２1か
ら構成される。
【０００５】次に、上記従来の交換機３０における網同
期制御方法について説明する。回線インタフェース部４
０1はＩＳＤＮ網３２からＩＳＤＮ一次群速度インタフ
ェース信号（以下、一次群速度インタフェース信号と記
す）を受信して網同期クロック再生部４２1へ送出す
る。
期制御方法について説明する。回線インタフェース部４
０1はＩＳＤＮ網３２からＩＳＤＮ一次群速度インタフ
ェース信号（以下、一次群速度インタフェース信号と記
す）を受信して網同期クロック再生部４２1へ送出す
る。
【０００６】同時に回線インタフェース部４０1は、上
記一次群速度インタフェース信号を受信し制御チャネル
情報（Ｄｃｈ）と通話チャネル情報（Ｂｃｈ）に分解
し、Ｂｃｈ情報をＰＣＭハイウェイインタフェース部４
１1へ送出し、Ｄｃｈ情報の内容を通信制御ＣＰＵ３９1
に送出する。また、回線インタフェース部４０1は、通
信制御ＣＰＵ３９1から受信したＤｃｈ情報と、ＰＣＭ
ハイウェイインタフェース部４１1から受信したＢｃｈ
情報から上記一次群速度インタフェース信号を作成し、
一次群速度回線３１1へ送出する。
記一次群速度インタフェース信号を受信し制御チャネル
情報（Ｄｃｈ）と通話チャネル情報（Ｂｃｈ）に分解
し、Ｂｃｈ情報をＰＣＭハイウェイインタフェース部４
１1へ送出し、Ｄｃｈ情報の内容を通信制御ＣＰＵ３９1
に送出する。また、回線インタフェース部４０1は、通
信制御ＣＰＵ３９1から受信したＤｃｈ情報と、ＰＣＭ
ハイウェイインタフェース部４１1から受信したＢｃｈ
情報から上記一次群速度インタフェース信号を作成し、
一次群速度回線３１1へ送出する。
【０００７】ＰＣＭハイウェイインタフェース部４１1
は、回線インタフェース部４０1からＢｃｈフレーム信
号（１フレームの周期が１２５μｓで、１フレームは２
４タイムスロットで、１タイムスロットは８ビットであ
り、１９３ビットで構成され、ビットレートは１５４４
ｋｂ／ｓである）を受信し、速度変換を行ってビットレ
ート２０４８ｋｂ／ｓのＰＣＭハイウェイバス３７に乗
せ変えたり、逆に、上記ＰＣＭハイウェイバス３７上の
ＰＣＭハイウェイデータ信号をＢｃｈフレーム信号に変
換する。
は、回線インタフェース部４０1からＢｃｈフレーム信
号（１フレームの周期が１２５μｓで、１フレームは２
４タイムスロットで、１タイムスロットは８ビットであ
り、１９３ビットで構成され、ビットレートは１５４４
ｋｂ／ｓである）を受信し、速度変換を行ってビットレ
ート２０４８ｋｂ／ｓのＰＣＭハイウェイバス３７に乗
せ変えたり、逆に、上記ＰＣＭハイウェイバス３７上の
ＰＣＭハイウェイデータ信号をＢｃｈフレーム信号に変
換する。
【０００８】網同期クロック再生部４２1は、回線イン
ターフェイス部４０1から受信した上記一次群速度イン
タフェース信号からＩＳＤＮ網３２に同期した再生クロ
ック信号を作成し再生クロック供給線３８1によってク
ロック選択回路３５へ送出する。
ターフェイス部４０1から受信した上記一次群速度イン
タフェース信号からＩＳＤＮ網３２に同期した再生クロ
ック信号を作成し再生クロック供給線３８1によってク
ロック選択回路３５へ送出する。
【０００９】上記一次群速度部３３1と同様の動作は、
一次群速度部３３2，３３3においても行われる。クロッ
ク選択回路３５は一次群速度部３３1，３３2，３３3の
各々から再生クロック供給線３８1，３８2，３８3によ
って供給される再生クロック信号のうちから、１つを選
択する。選択された一つの再生クロック信号はシステム
クロック作成部３６において種々のシステムクロックに
変換され、交換機３０内の各回路へ送出される。クロッ
ク選択回路３５のクロック選択優先順位が一次群速度部
３３1，３３2，３３3の順序に決められているものとす
る。クロック選択回路３５は再クロック供給線３８1か
ら供給される再生クロックを上記クロック選択優先順位
に従って選択し、システムクロック作成部３６に送出す
る。システムクロック作成部３６は受信した再生クロッ
ク信号からシステムクロック信号（例えば、２０４８ｋ
ｂ／ｓ）を作成し、交換機３０内の各回路に供給する。
一次群速度部３３2，３３3においても行われる。クロッ
ク選択回路３５は一次群速度部３３1，３３2，３３3の
各々から再生クロック供給線３８1，３８2，３８3によ
って供給される再生クロック信号のうちから、１つを選
択する。選択された一つの再生クロック信号はシステム
クロック作成部３６において種々のシステムクロックに
変換され、交換機３０内の各回路へ送出される。クロッ
ク選択回路３５のクロック選択優先順位が一次群速度部
３３1，３３2，３３3の順序に決められているものとす
る。クロック選択回路３５は再クロック供給線３８1か
ら供給される再生クロックを上記クロック選択優先順位
に従って選択し、システムクロック作成部３６に送出す
る。システムクロック作成部３６は受信した再生クロッ
ク信号からシステムクロック信号（例えば、２０４８ｋ
ｂ／ｓ）を作成し、交換機３０内の各回路に供給する。
【００１０】回線インターフェイス部４０1が一次群速
度回線３１1の障害を検出した場合、通信制御ＣＰＵ３
９1に異常情報を送出する。通信制御ＣＰＵ３９1は上記
異常情報を受信すると網同期クロック再生部４２1に指
令して再生クロック信号の送出を停止させる。クロック
選択回路３５は網同期クロック再生部４２1から再生ク
ロック信号が受信できなくなると（再生クロック供給線
３８1が高インピーンスになる）、上記選択優先順位に
従って次に優先順位の高い再生クロック供給線３８2を
選択する。
度回線３１1の障害を検出した場合、通信制御ＣＰＵ３
９1に異常情報を送出する。通信制御ＣＰＵ３９1は上記
異常情報を受信すると網同期クロック再生部４２1に指
令して再生クロック信号の送出を停止させる。クロック
選択回路３５は網同期クロック再生部４２1から再生ク
ロック信号が受信できなくなると（再生クロック供給線
３８1が高インピーンスになる）、上記選択優先順位に
従って次に優先順位の高い再生クロック供給線３８2を
選択する。
【００１１】図７（ｂ）は従来のクロック選択回路の構
成例を示すもので、３５ａ，３５ｂ，３５ｃはリトリガ
ブル・モノステーブル・マルチバイブレタ（例えば、Ｈ
Ｃ１２３）、３５ｄはデータ・セレクタ（例えば、ＨＣ
１５１）である。
成例を示すもので、３５ａ，３５ｂ，３５ｃはリトリガ
ブル・モノステーブル・マルチバイブレタ（例えば、Ｈ
Ｃ１２３）、３５ｄはデータ・セレクタ（例えば、ＨＣ
１５１）である。
【００１２】このように従来の網同期制御方法でも、上
記選択優先順位に従って選択された再生クロック供給線
に接続する一次群速度部を、ＩＳＤＮ網３２に接続する
一次群速度回線に障害が発生しても、次に優先順位の高
い再生クロック供給線が選択されるので、システムクロ
ック作成部３６はＩＳＤＮ網３２に同期したシステムク
ロック信号の供給を保持できる。
記選択優先順位に従って選択された再生クロック供給線
に接続する一次群速度部を、ＩＳＤＮ網３２に接続する
一次群速度回線に障害が発生しても、次に優先順位の高
い再生クロック供給線が選択されるので、システムクロ
ック作成部３６はＩＳＤＮ網３２に同期したシステムク
ロック信号の供給を保持できる。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
装置では、（１）一次群速度部の実装枚数分の独立した
再生クロック供給線が必要になり、交換機内の配線構成
が複雑になるという問題があった。しかも、（２）上記
再生クロック供給線の中から予め定めた選択優先順位に
従って１つの再生クロック供給線を選択するクロック選
択回路を構成する場合、従来のハードウエアによる回路
構成では一次群速度部の実装枚数の増減、あるいは障害
発生および復旧に柔軟に対応できないという問題があっ
た。
装置では、（１）一次群速度部の実装枚数分の独立した
再生クロック供給線が必要になり、交換機内の配線構成
が複雑になるという問題があった。しかも、（２）上記
再生クロック供給線の中から予め定めた選択優先順位に
従って１つの再生クロック供給線を選択するクロック選
択回路を構成する場合、従来のハードウエアによる回路
構成では一次群速度部の実装枚数の増減、あるいは障害
発生および復旧に柔軟に対応できないという問題があっ
た。
【００１４】本発明は上記課題を解決するものであり、
ディジタル電子交換機において複数の一次群速度部の中
から特定の優先順位によって定まる一次群速度部のみか
ら再生クロック信号を出力させるようにして、複数の一
次群速度部からの再生クロック供給線をＷｉｒｅｄ−Ｏ
Ｒ結合することにより配線構成を簡素化し、また回線障
害発生の場合にも正常動作する一次群速度回線に接続す
る次に優先順位の高い一次群速度部を自動的に選択する
網同期制御方法を提供することを目的とするものであ
る。
ディジタル電子交換機において複数の一次群速度部の中
から特定の優先順位によって定まる一次群速度部のみか
ら再生クロック信号を出力させるようにして、複数の一
次群速度部からの再生クロック供給線をＷｉｒｅｄ−Ｏ
Ｒ結合することにより配線構成を簡素化し、また回線障
害発生の場合にも正常動作する一次群速度回線に接続す
る次に優先順位の高い一次群速度部を自動的に選択する
網同期制御方法を提供することを目的とするものであ
る。
【００１５】
【課題を解決するための手段】前記目的を達成するため
に本発明の網同期制御方法は、ディジタル電子交換機に
おいてＩＳＤＮ網に接続された複数のＩＳＤＮ一次群速
度回線毎にＩＳＤＮ一次群速度部を実装スロット別に設
け、上記ＩＳＤＮ一次群速度部においては、上記実装ス
ロットに上記ＩＳＤＮ一次群速度部を実装する時に付与
される実装スロット番号を読み取る実装スロット番号検
出手段と、上記ＩＳＤＮ一次群速度回線上のＩＳＤＮ一
次群速度インタフェース信号から上記ＩＳＤＮ網に同期
した再生クロック信号を再生する網同期クロック信号再
成手段と、複数の上記網同期クロック信号再成手段から
出力する再生クロック信号をＷｉｒｅｄ ＯＲ結合して
入力してシステムクロックを生成するシステムクロック
生成手段と、上記ＩＳＤＮ一次群速度インタフェース信
号からＢチャネル信号を抽出しＰＣＭハイウェイ信号へ
変換し、逆にＰＣＭハイウェイ信号をＢチャネル信号へ
変換するＰＣＭハイウェイインタフェース手段と、上記
ＰＣＭハイウェイインタフェース手段を介してＰＣＭハ
イウェイバス上の上記実装スロット番号に対応して予め
割り付けたタイムスロットに網同期制御情報を設定し、
また逆に上記タイムスロットの上記網同期制御情報を読
み取る網同期情報制御手段とを設け、上記各ＩＳＤＮ一
次群速度部は、自己の網同期クロック信号再成手段の動
作状態を監視しその監視結果を網同期制御情報として自
己の実装スロット番号に対応するＰＣＭハイウェイバス
上のタイムスロットに設定することによって、各ＩＳＤ
Ｎ一次群速度部は、自己のＩＳＤＮ一次群速度回線が正
常時において上記網同期情報制御手段によって読み取っ
た上記網同期制御情報より、上記実装スロット番号間に
予め割り付けられた優先順位において自己の優先順位よ
り上位の優先順位にあるすべてのＩＳＤＮ一次群速度部
の網同期クロック信号再生手段が網同期する再生クロッ
ク信号の送出可能状態にあるか否かを判定し、唯一つの
ＩＳＤＮ一次群速度部の網同期クロック信号再生手段も
上記送出可能状態にない場合のみ、自己の網同期クロッ
ク信号再生手段より再生クロック信号を出力するもので
ある。
に本発明の網同期制御方法は、ディジタル電子交換機に
おいてＩＳＤＮ網に接続された複数のＩＳＤＮ一次群速
度回線毎にＩＳＤＮ一次群速度部を実装スロット別に設
け、上記ＩＳＤＮ一次群速度部においては、上記実装ス
ロットに上記ＩＳＤＮ一次群速度部を実装する時に付与
される実装スロット番号を読み取る実装スロット番号検
出手段と、上記ＩＳＤＮ一次群速度回線上のＩＳＤＮ一
次群速度インタフェース信号から上記ＩＳＤＮ網に同期
した再生クロック信号を再生する網同期クロック信号再
成手段と、複数の上記網同期クロック信号再成手段から
出力する再生クロック信号をＷｉｒｅｄ ＯＲ結合して
入力してシステムクロックを生成するシステムクロック
生成手段と、上記ＩＳＤＮ一次群速度インタフェース信
号からＢチャネル信号を抽出しＰＣＭハイウェイ信号へ
変換し、逆にＰＣＭハイウェイ信号をＢチャネル信号へ
変換するＰＣＭハイウェイインタフェース手段と、上記
ＰＣＭハイウェイインタフェース手段を介してＰＣＭハ
イウェイバス上の上記実装スロット番号に対応して予め
割り付けたタイムスロットに網同期制御情報を設定し、
また逆に上記タイムスロットの上記網同期制御情報を読
み取る網同期情報制御手段とを設け、上記各ＩＳＤＮ一
次群速度部は、自己の網同期クロック信号再成手段の動
作状態を監視しその監視結果を網同期制御情報として自
己の実装スロット番号に対応するＰＣＭハイウェイバス
上のタイムスロットに設定することによって、各ＩＳＤ
Ｎ一次群速度部は、自己のＩＳＤＮ一次群速度回線が正
常時において上記網同期情報制御手段によって読み取っ
た上記網同期制御情報より、上記実装スロット番号間に
予め割り付けられた優先順位において自己の優先順位よ
り上位の優先順位にあるすべてのＩＳＤＮ一次群速度部
の網同期クロック信号再生手段が網同期する再生クロッ
ク信号の送出可能状態にあるか否かを判定し、唯一つの
ＩＳＤＮ一次群速度部の網同期クロック信号再生手段も
上記送出可能状態にない場合のみ、自己の網同期クロッ
ク信号再生手段より再生クロック信号を出力するもので
ある。
【００１６】また、上記実装スロット番号間に予め割り
付ける優先順位を実装スロット番号の昇番順または降番
順とし、各ＩＳＤＮ一次群速度部は自己の実装スロット
番号より降番順または昇番順にあるすべての実装スロッ
トにおける網同期クロック信号再生手段が再生クロック
信号の送出可能状態にない場合のみ、自己の網同期クロ
ック信号再生手段より再生クロック信号を出力するよう
にしてもよい。。
付ける優先順位を実装スロット番号の昇番順または降番
順とし、各ＩＳＤＮ一次群速度部は自己の実装スロット
番号より降番順または昇番順にあるすべての実装スロッ
トにおける網同期クロック信号再生手段が再生クロック
信号の送出可能状態にない場合のみ、自己の網同期クロ
ック信号再生手段より再生クロック信号を出力するよう
にしてもよい。。
【００１７】さらに、上記ＰＣＭハイウェイインタフェ
ース手段によってＩＳＤＮ一次群速度インタフェースに
おけるＢチャネル信号のフレーム構成をＰＣＭハイウェ
イバス上のデータ信号のフレーム構成に変換する時に発
生する余りタイムスロットをＰＣＭハイウェイバス上の
特定タイムスロットに割り付け、上記各実装スロットに
対応させることも行われる。
ース手段によってＩＳＤＮ一次群速度インタフェースに
おけるＢチャネル信号のフレーム構成をＰＣＭハイウェ
イバス上のデータ信号のフレーム構成に変換する時に発
生する余りタイムスロットをＰＣＭハイウェイバス上の
特定タイムスロットに割り付け、上記各実装スロットに
対応させることも行われる。
【００１８】
【作用】本発明は上記構成により、複数のＩＳＤＮ一次
群速度回線毎に設けたＩＳＤＮ一次群速度部の中より実
装スロット番号間に予め割り付けた優先順位に従って、
網同期クロック信号の再生動作が正常なＩＳＤＮ一次群
速度部が唯一選択され、そのＩＳＤＮ一次群速度部のみ
が網同期クロックを出力するので、複数のＩＳＤＮ一次
群速度部からの再生クロック供給線をＷｉｒｅｄ ＯＲ
結合して一本化してシステムクロック作成手段に接続可
能になる。
群速度回線毎に設けたＩＳＤＮ一次群速度部の中より実
装スロット番号間に予め割り付けた優先順位に従って、
網同期クロック信号の再生動作が正常なＩＳＤＮ一次群
速度部が唯一選択され、そのＩＳＤＮ一次群速度部のみ
が網同期クロックを出力するので、複数のＩＳＤＮ一次
群速度部からの再生クロック供給線をＷｉｒｅｄ ＯＲ
結合して一本化してシステムクロック作成手段に接続可
能になる。
【００１９】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００２０】図１は本発明における一実施例におけるデ
ィジタル電子交換機の構成ブロック図を示し、図２は本
発明の一実施例におけるＩＳＤＮ一次群速度部の構成ブ
ロック図を示す。図１において、ディジタル電子交換機
（以下、交換機と記す）１は複数のＩＳＤＮ一次群速度
回線（以下、一次群速度回線）２1，２2，２3を介して
ＩＳＤＮ網３に接続されている。交換機１は一次群速度
回線２1，２2，２3に対応するＩＳＤＮ一次群速度部
（以下、一次群速度部）４1，４2，４3、時分割タイム
スロット交換部５、交換制御部６，およびシステムクロ
ック作成部７から構成される。各一次群速度部４1，
４2，４3からの再生クロック信号はＷｉｒｅｄ ＯＲ接
続され、単一の再生クロック供給線８によってシステム
クロック作成部７に接続される。さらに、一次群速度部
４1，４2，４3は、それぞれＰＣＭハイウェイバス９に
よって時分割タイムスロット交換部５と接続され、内部
バス１０により交換制御部６に接続される。
ィジタル電子交換機の構成ブロック図を示し、図２は本
発明の一実施例におけるＩＳＤＮ一次群速度部の構成ブ
ロック図を示す。図１において、ディジタル電子交換機
（以下、交換機と記す）１は複数のＩＳＤＮ一次群速度
回線（以下、一次群速度回線）２1，２2，２3を介して
ＩＳＤＮ網３に接続されている。交換機１は一次群速度
回線２1，２2，２3に対応するＩＳＤＮ一次群速度部
（以下、一次群速度部）４1，４2，４3、時分割タイム
スロット交換部５、交換制御部６，およびシステムクロ
ック作成部７から構成される。各一次群速度部４1，
４2，４3からの再生クロック信号はＷｉｒｅｄ ＯＲ接
続され、単一の再生クロック供給線８によってシステム
クロック作成部７に接続される。さらに、一次群速度部
４1，４2，４3は、それぞれＰＣＭハイウェイバス９に
よって時分割タイムスロット交換部５と接続され、内部
バス１０により交換制御部６に接続される。
【００２１】交換制御部６は交換機１全体の呼接続状態
管理、加入者情報の管理を行うもので、マイクロプロセ
ッサとその周辺回路から構成される。
管理、加入者情報の管理を行うもので、マイクロプロセ
ッサとその周辺回路から構成される。
【００２２】交換機１には、各一次群速度部を基板単位
で実装する実装スロットが設けられており、各実装スロ
ットには実装スロット番号１，２，３が割り当てられて
いる。ここで、実装スロット番号１には一次群速度部４
1、実装スロット番号２には一次群速度部４2、実装スロ
ット番号３には一次群速度部４3が実装されているもの
とする。
で実装する実装スロットが設けられており、各実装スロ
ットには実装スロット番号１，２，３が割り当てられて
いる。ここで、実装スロット番号１には一次群速度部４
1、実装スロット番号２には一次群速度部４2、実装スロ
ット番号３には一次群速度部４3が実装されているもの
とする。
【００２３】なお、本実施例の説明においては、簡単のた
め実装スロットが３である場合を取り扱うが、より多数
の実装スロットに対しても本発明は拡張できる。
め実装スロットが３である場合を取り扱うが、より多数
の実装スロットに対しても本発明は拡張できる。
【００２４】以下述べるように、各一次群速度部４1，
４2，４3は構成が同一なので、一次群速度部４1を例に
して、その構成を説明する。
４2，４3は構成が同一なので、一次群速度部４1を例に
して、その構成を説明する。
【００２５】一次群速度部４1は、ＩＳＤＮ回線インタ
ーフェイス部（以下、回線インタフェース部）１１1、
通信制御ＣＰＵ１２1、網同期情報制御部１３1、スロッ
ト番号提供部１４1、網同期クロック再生部１５1、ＰＣ
Ｍハイウェイインタフェース部１６1から構成される。
ーフェイス部（以下、回線インタフェース部）１１1、
通信制御ＣＰＵ１２1、網同期情報制御部１３1、スロッ
ト番号提供部１４1、網同期クロック再生部１５1、ＰＣ
Ｍハイウェイインタフェース部１６1から構成される。
【００２６】通信制御ＣＰＵ１２1は交換制御部６と内
部バス１０によって接続される。回線インタフェース部
１１1は、一次群速度回線２1からＩＳＤＮ一次群速度イ
ンタフェース信号（以下、一次群速度インタフェース信
号と記す）を受信し制御チャネル情報（Ｄｃｈ）と通話
チャネル情報（Ｂｃｈ）に分解し、Ｂｃｈ情報をＰＣＭ
ハイウェイインタフェース部１６1へ送出し、Ｄｃｈ情
報を通信制御ＣＰＵ１２1に送出する。また、回線イン
タフェース部１１1は、通信制御ＣＰＵ１２ 1から受信し
たＤｃｈ情報と、ＰＣＭハイウェイインタフェース部１
６1から受信したＢｃｈ情報から上記一次群速度インタ
フェース信号を作成し、一次群速度回線２1へ送出す
る。
部バス１０によって接続される。回線インタフェース部
１１1は、一次群速度回線２1からＩＳＤＮ一次群速度イ
ンタフェース信号（以下、一次群速度インタフェース信
号と記す）を受信し制御チャネル情報（Ｄｃｈ）と通話
チャネル情報（Ｂｃｈ）に分解し、Ｂｃｈ情報をＰＣＭ
ハイウェイインタフェース部１６1へ送出し、Ｄｃｈ情
報を通信制御ＣＰＵ１２1に送出する。また、回線イン
タフェース部１１1は、通信制御ＣＰＵ１２ 1から受信し
たＤｃｈ情報と、ＰＣＭハイウェイインタフェース部１
６1から受信したＢｃｈ情報から上記一次群速度インタ
フェース信号を作成し、一次群速度回線２1へ送出す
る。
【００２７】通信制御ＣＰＵ１２1はマイクロプロセッ
サとその周辺回路から構成されるもので、一次群速度部
４1に接続されるの一次群速度回線の状態監視、ＩＳＤ
Ｎレイヤ３のＤｃｈ制御信号の解読、一次群速度部の動
作状態監視と交換制御部６との交信等を行う。
サとその周辺回路から構成されるもので、一次群速度部
４1に接続されるの一次群速度回線の状態監視、ＩＳＤ
Ｎレイヤ３のＤｃｈ制御信号の解読、一次群速度部の動
作状態監視と交換制御部６との交信等を行う。
【００２８】網同期情報制御部１３1は、通信制御ＣＰ
Ｕ１２1からの制御により、各実装スロット番号に対応
して設けたＰＣＭハイウェイバス上のデータフレームの
未使用タイムスロットに網同期情報（後述する）を設定
し、ＰＣＭハイウェイインタフェース部１６1を介して
ＰＣＭハイウェイバス９へ送出したり、逆にＰＣＭハイ
ウェイバス９からＰＣＭハイウェイインタフェース部１
６1を介してＰＣＭハイウェイバス上のデータフレーム
を取り込み上記実装スロット番号に対応する上記タイム
スロットの網同期情報の解読を行う。
Ｕ１２1からの制御により、各実装スロット番号に対応
して設けたＰＣＭハイウェイバス上のデータフレームの
未使用タイムスロットに網同期情報（後述する）を設定
し、ＰＣＭハイウェイインタフェース部１６1を介して
ＰＣＭハイウェイバス９へ送出したり、逆にＰＣＭハイ
ウェイバス９からＰＣＭハイウェイインタフェース部１
６1を介してＰＣＭハイウェイバス上のデータフレーム
を取り込み上記実装スロット番号に対応する上記タイム
スロットの網同期情報の解読を行う。
【００２９】スロット番号提供部１４1は一次群速度部
４1が実装された時、交換機１本体側に各実装スロット
毎に設けたスロット番号設定部（特に、図示せず）から
その予め割り付けた実装スロット番号を認識し、その実
装スロット番号情報を通信制御ＣＰＵ１２1に送出す
る。
４1が実装された時、交換機１本体側に各実装スロット
毎に設けたスロット番号設定部（特に、図示せず）から
その予め割り付けた実装スロット番号を認識し、その実
装スロット番号情報を通信制御ＣＰＵ１２1に送出す
る。
【００３０】網同期クロック再生部１５1は、一次群速
度回線２1からの一次群速度インタフェース信号からＩ
ＳＤＮ網３に同期した再生クロック信号を作成する。
システムクロック作成部７は再生クロック供給線８から
の再生クロック信号により交換機１内で使用される種々
のシステムクロック信号を生成する。
度回線２1からの一次群速度インタフェース信号からＩ
ＳＤＮ網３に同期した再生クロック信号を作成する。
システムクロック作成部７は再生クロック供給線８から
の再生クロック信号により交換機１内で使用される種々
のシステムクロック信号を生成する。
【００３１】ＰＣＭハイウェイインタフェース部１６1
は、時分割タイムスロット交換部５とＰＣＭハイウェイ
バス９によって接続されており、ＰＣＭハイウェイ上の
データフレームの送受信を行うとともに網同期情報制御
部１３1ともＰＣＭハイウェイ上のデータフレームの送
受信を行い、また、回線インタフェース部１１1とはＢ
ｃｈフレーム信号の送受信を行う。
は、時分割タイムスロット交換部５とＰＣＭハイウェイ
バス９によって接続されており、ＰＣＭハイウェイ上の
データフレームの送受信を行うとともに網同期情報制御
部１３1ともＰＣＭハイウェイ上のデータフレームの送
受信を行い、また、回線インタフェース部１１1とはＢ
ｃｈフレーム信号の送受信を行う。
【００３２】Ｂｃｈフレーム信号は、ビットレートが１
５４４ｋｂ／ｓであり、８ｋＨｚ（１２５μｓｅｃ）の
１フレームは１９３ビットであり、１タイムスロットが
８ビット構成として２４タイムスロットから構成され
る。一方、交換機１内のＰＣＭハイウェイバス９におけ
るＰＣＭ信号は、ビットレートは２０４８ｋｂ／ｓであ
り、８ｋＨｚ（１２５μｓｅｃ）の１フレームは２５６
ビットであり、１タイムスロットが８ビット構成として
３２タイムスロットから構成される。ＩＳＤＮ回線イン
タフェース部１１はＩＳＤＮ一次群速度回線上の２４タ
イムスロットをＰＣＭハイウェイバス９上の２４タイム
スロットに速度変換して乗せ替える。従って、ＰＣＭハ
イウェイバス９上には８タイムスロットの余りタイムス
ロットが存在する。
５４４ｋｂ／ｓであり、８ｋＨｚ（１２５μｓｅｃ）の
１フレームは１９３ビットであり、１タイムスロットが
８ビット構成として２４タイムスロットから構成され
る。一方、交換機１内のＰＣＭハイウェイバス９におけ
るＰＣＭ信号は、ビットレートは２０４８ｋｂ／ｓであ
り、８ｋＨｚ（１２５μｓｅｃ）の１フレームは２５６
ビットであり、１タイムスロットが８ビット構成として
３２タイムスロットから構成される。ＩＳＤＮ回線イン
タフェース部１１はＩＳＤＮ一次群速度回線上の２４タ
イムスロットをＰＣＭハイウェイバス９上の２４タイム
スロットに速度変換して乗せ替える。従って、ＰＣＭハ
イウェイバス９上には８タイムスロットの余りタイムス
ロットが存在する。
【００３３】交換制御部６は、時分割タイムスロット交
換部５によるタイムスロット交換の前後において、上記
余りタイムスロットと実装スロットの位置割り当ての関
係を常時同一であるように制御する。
換部５によるタイムスロット交換の前後において、上記
余りタイムスロットと実装スロットの位置割り当ての関
係を常時同一であるように制御する。
【００３４】図３はＰＣＭハイウェイデータ信号のフレ
ーム構成図である。図３において、タイムスロットＴＳ
０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、ＴＳ２１、
ＴＳ２５、ＴＳ２９は上記の余りタイムスロットであっ
て、音声等の情報チャネルに使用されないものとして一
次群速度部４1，４2，４3が実装される実装スロット番
号に対応させるものとする。図３においては、タイムス
ロットＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、
ＴＳ２１、ＴＳ２５、ＴＳ２９はそれぞれ実装スロット
番号１，２，３，４，５，６，７，８に割り当てられて
いるものとする。上記各タイムスロット８ビットには網
同期情報が設定され、その先頭ビットは一次群速度部４
1，４2，４3が実装状態にあるのかあるいは未実装状態
にあるのかを表示する実装／未実装表示フラグ（実装時
は″０″、未実装時は″１″）が設定されている。上記
各タイムスロットの下位７ビットは再生クロック送出フ
ラグであって、全て“１”に設定された場合は一次群速
度部が正常状態にあるが再生クロック信号を送出してい
ないことを示し、“０１１１１１０”の場合は再生クロ
ック信号を送出していることを示すものとする。また
“１０００００１”の場合は接続されている一次群速度
回線２1,２2,２3のいずれかに異常を検出した場合で、
再生クロックは無条件に送出しないことを表すものとす
る。
ーム構成図である。図３において、タイムスロットＴＳ
０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、ＴＳ２１、
ＴＳ２５、ＴＳ２９は上記の余りタイムスロットであっ
て、音声等の情報チャネルに使用されないものとして一
次群速度部４1，４2，４3が実装される実装スロット番
号に対応させるものとする。図３においては、タイムス
ロットＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、
ＴＳ２１、ＴＳ２５、ＴＳ２９はそれぞれ実装スロット
番号１，２，３，４，５，６，７，８に割り当てられて
いるものとする。上記各タイムスロット８ビットには網
同期情報が設定され、その先頭ビットは一次群速度部４
1，４2，４3が実装状態にあるのかあるいは未実装状態
にあるのかを表示する実装／未実装表示フラグ（実装時
は″０″、未実装時は″１″）が設定されている。上記
各タイムスロットの下位７ビットは再生クロック送出フ
ラグであって、全て“１”に設定された場合は一次群速
度部が正常状態にあるが再生クロック信号を送出してい
ないことを示し、“０１１１１１０”の場合は再生クロ
ック信号を送出していることを示すものとする。また
“１０００００１”の場合は接続されている一次群速度
回線２1,２2,２3のいずれかに異常を検出した場合で、
再生クロックは無条件に送出しないことを表すものとす
る。
【００３５】従って、先頭１ビット、下位７ビットを合
わせて網同期情報とすれば、実装スロットに一次群速度
部の基板が挿入されている時、（１）網同期情報が（７
Ｆ） Hであれば、再生クロック信号が未送出であると
し、（２）網同期情報が（３Ｅ）Hであれば、再生クロ
ック信号が送出中であるとし、（３）網同期情報が（４
１）Hであれば、回線障害発生を表すものとする。
わせて網同期情報とすれば、実装スロットに一次群速度
部の基板が挿入されている時、（１）網同期情報が（７
Ｆ） Hであれば、再生クロック信号が未送出であると
し、（２）網同期情報が（３Ｅ）Hであれば、再生クロ
ック信号が送出中であるとし、（３）網同期情報が（４
１）Hであれば、回線障害発生を表すものとする。
【００３６】交換機１において、ある実装スロットに一
次群速度部が実装されていない場合、実装スロット番号
に対応するタイムスロット８ビットに全て“１”が入力
される。交換機１の設定としてタイムスロットＴＳ０に
は実装スロット番号１に実装された一次群速度部４1の
網同期情報、ＴＳ５にはスロット番号２に実装された一
次群速度部４2の網同期情報というように、タイムスロ
ット番号とスロット番号とは若番から順に対応させるも
のとする。
次群速度部が実装されていない場合、実装スロット番号
に対応するタイムスロット８ビットに全て“１”が入力
される。交換機１の設定としてタイムスロットＴＳ０に
は実装スロット番号１に実装された一次群速度部４1の
網同期情報、ＴＳ５にはスロット番号２に実装された一
次群速度部４2の網同期情報というように、タイムスロ
ット番号とスロット番号とは若番から順に対応させるも
のとする。
【００３７】図４は一次群速度部の通信制御ＣＰＵの立
ち上げ処理フロー図を示し、図５は一次群速度部の通信
制御ＣＰＵのクロック選択の優先処理フロー図を示す。
ち上げ処理フロー図を示し、図５は一次群速度部の通信
制御ＣＰＵのクロック選択の優先処理フロー図を示す。
【００３８】以下、本発明の一実施例におけるディジタ
ル電子交換機の網同期制御方法について図１、図２、図
３、図４、および図５により説明する。
ル電子交換機の網同期制御方法について図１、図２、図
３、図４、および図５により説明する。
【００３９】最初に、図４に示す立ち上げ処理フロー図
によって一次郡速度部の立ち上げ動作を説明する。交換
機１の動作スタート時点において、交換制御部６は各実
装スロットの一次群速度部４1，４2，４3の通信制御Ｃ
ＰＵ１２1，１２2，１２3と順次通信を行う。所定の交
信が正常に終了した実装スロットに関しては、そこに一
次群速度部の回路基板が実装されていると判定する。所
定の交信が正常終了しなければ、未実装と判定する。こ
のようにしてすべての実装スロットの実装状態がチェッ
クされ、その結果をスロット番号１，２，３，４，５，
６，７，８の各々に割り当てたＰＣＭハイウェイバス９
上のスロットＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ
１７、ＴＳ２１、ＴＳ２５、ＴＳ２９の先頭ビットの実
装／未実装表示フラグに設定し、上記各タイムスロット
の下位７ビットはすべて″１″に設定する。
によって一次郡速度部の立ち上げ動作を説明する。交換
機１の動作スタート時点において、交換制御部６は各実
装スロットの一次群速度部４1，４2，４3の通信制御Ｃ
ＰＵ１２1，１２2，１２3と順次通信を行う。所定の交
信が正常に終了した実装スロットに関しては、そこに一
次群速度部の回路基板が実装されていると判定する。所
定の交信が正常終了しなければ、未実装と判定する。こ
のようにしてすべての実装スロットの実装状態がチェッ
クされ、その結果をスロット番号１，２，３，４，５，
６，７，８の各々に割り当てたＰＣＭハイウェイバス９
上のスロットＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ
１７、ＴＳ２１、ＴＳ２５、ＴＳ２９の先頭ビットの実
装／未実装表示フラグに設定し、上記各タイムスロット
の下位７ビットはすべて″１″に設定する。
【００４０】一方、各一次群速度部４1，４2，４3の通
信制御ＣＰＵ１２1，１２2，１２3は内部バス１０を介
して交換制御部６と正常に交信を終了すると（ステップ
Ｓ１）、各一次群速度部４1，４2，４3の通信制御ＣＰ
Ｕ１２1，１２2，１２3は、実装スロット番号設定部
（特に、図示せず）からその予め割り付けた実装スロッ
ト番号を取り込み（ステップＳ２）、その実装スロット
番号情報を網同期情報制御部１３1，１３2，１３3に送
出する。一次群速度回線２1，２2，２3に回線異常がな
ければ（ステップＳ３において、Ｎｏの場合）、通信制
御ＣＰＵ１２1，１２2，１２3からの指令により、網同
期情報制御部１３1，１３2，１３3は上記実装スロット
番号に対応するＰＣＭハイウェイバス９上のタイムスロ
ットに上記網同期情報（７Ｆ）Hを設定して、ＰＣＭハ
イウェイインタフェース部１６1，１６2，１６3を介し
てＰＣＭハイウェイバス９へ送出する（ステップＳ
４）。
信制御ＣＰＵ１２1，１２2，１２3は内部バス１０を介
して交換制御部６と正常に交信を終了すると（ステップ
Ｓ１）、各一次群速度部４1，４2，４3の通信制御ＣＰ
Ｕ１２1，１２2，１２3は、実装スロット番号設定部
（特に、図示せず）からその予め割り付けた実装スロッ
ト番号を取り込み（ステップＳ２）、その実装スロット
番号情報を網同期情報制御部１３1，１３2，１３3に送
出する。一次群速度回線２1，２2，２3に回線異常がな
ければ（ステップＳ３において、Ｎｏの場合）、通信制
御ＣＰＵ１２1，１２2，１２3からの指令により、網同
期情報制御部１３1，１３2，１３3は上記実装スロット
番号に対応するＰＣＭハイウェイバス９上のタイムスロ
ットに上記網同期情報（７Ｆ）Hを設定して、ＰＣＭハ
イウェイインタフェース部１６1，１６2，１６3を介し
てＰＣＭハイウェイバス９へ送出する（ステップＳ
４）。
【００４１】ここで、仮に一次群速度回線２1に異常が
発生している場合には（ステップＳ３において、Ｙｅｓ
の場合）、回線インタフェース部１１1によってフレー
ム同期異常として検出され、Ｄｃｈ信号により通信制御
ＣＰＵ１２1に通知される。通信制御ＣＰＵ１２1の指令
により、網同期情報制御部１３1は網同期情報（４１）H
を一次群速度部４1の実装スロットに対応したタイムス
ロットに設定して、ＰＣＭハイウェイバス９へ送出する
（ステップＳ５）。
発生している場合には（ステップＳ３において、Ｙｅｓ
の場合）、回線インタフェース部１１1によってフレー
ム同期異常として検出され、Ｄｃｈ信号により通信制御
ＣＰＵ１２1に通知される。通信制御ＣＰＵ１２1の指令
により、網同期情報制御部１３1は網同期情報（４１）H
を一次群速度部４1の実装スロットに対応したタイムス
ロットに設定して、ＰＣＭハイウェイバス９へ送出する
（ステップＳ５）。
【００４２】このようにして、交換機１の各実装スロッ
トに実装された一次群速度部４1，４2，４3の各網同期
情報がＰＣＭハイウェイバス上の割り当てタイムスロッ
トＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、ＴＳ
２１、ＴＳ２５、ＴＳ２９に設定されることになり、こ
の状態は逆に各一次群速度部４1，４2，４3のＰＣＭハ
イウェイインタフェース部１６1，１６2，１６3を介し
て網同期情報制御部１３1，１３2，１３3に取り込むこ
とができるので各一次群速度部４1，４2，４3は他の一
次群速度部の網同期情報をみることも可能である。
トに実装された一次群速度部４1，４2，４3の各網同期
情報がＰＣＭハイウェイバス上の割り当てタイムスロッ
トＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、ＴＳ
２１、ＴＳ２５、ＴＳ２９に設定されることになり、こ
の状態は逆に各一次群速度部４1，４2，４3のＰＣＭハ
イウェイインタフェース部１６1，１６2，１６3を介し
て網同期情報制御部１３1，１３2，１３3に取り込むこ
とができるので各一次群速度部４1，４2，４3は他の一
次群速度部の網同期情報をみることも可能である。
【００４３】一次群速度部４1，４2，４3の中で、網同
期情報（７Ｆ）HをＰＣＭハイウェイバス９の割り当て
タイムスロットに送出している一次群速度部は、それに
対応する一次群速度回線から一次群速度インタフェース
信号を入力し、網同期クロック再生部１５1，１５2，１
５3により再生クロック信号を再生クロック供給線８へ
送出できる状態にある。
期情報（７Ｆ）HをＰＣＭハイウェイバス９の割り当て
タイムスロットに送出している一次群速度部は、それに
対応する一次群速度回線から一次群速度インタフェース
信号を入力し、網同期クロック再生部１５1，１５2，１
５3により再生クロック信号を再生クロック供給線８へ
送出できる状態にある。
【００４４】この状態では、各一次群速度部４1，４2，
４3において、通信制御ＣＰＵ１２1，１２2，１２3は網
同期クロック再生部１５1，１５2，１５3の出力をＯＦ
Ｆ状態にしておく（ステップＳ６）。
４3において、通信制御ＣＰＵ１２1，１２2，１２3は網
同期クロック再生部１５1，１５2，１５3の出力をＯＦ
Ｆ状態にしておく（ステップＳ６）。
【００４５】この状態が成立すると、各通信制御ＣＰＵ
１２1，１２2，１２3は交換制御部６に立ち上げ処理終
了を通知する（ステップＳ７）。
１２1，１２2，１２3は交換制御部６に立ち上げ処理終
了を通知する（ステップＳ７）。
【００４６】次に、図５に示す再生クロック選択の優先
処理フロー図によって一次郡速度部の再生クロック選択
の優先処理の動作について説明する。これは上記再生ク
ロック信号を送出できる状態にある複数の一次群速度部
４1，４2，４3から１つの一次群速度部が選定される動
作モードについて、以下二つの方法について説明する。
処理フロー図によって一次郡速度部の再生クロック選択
の優先処理の動作について説明する。これは上記再生ク
ロック信号を送出できる状態にある複数の一次群速度部
４1，４2，４3から１つの一次群速度部が選定される動
作モードについて、以下二つの方法について説明する。
【００４７】第一の方法を以下に述べる。各一次群速度
部４1，４2，４3において、通信制御ＣＰＵ１２1，１２
2，１２3は、交換処理部６から上記立ち上げ処理終了通
知に対する応答として再生クロック選択起動を受信する
と（ステップＳ８）、回線インタフェース部１１1，１
１2，１１3によって回線異常発生の有無をチェックす
る。
部４1，４2，４3において、通信制御ＣＰＵ１２1，１２
2，１２3は、交換処理部６から上記立ち上げ処理終了通
知に対する応答として再生クロック選択起動を受信する
と（ステップＳ８）、回線インタフェース部１１1，１
１2，１１3によって回線異常発生の有無をチェックす
る。
【００４８】回線異常がなければ（ステップＳ９におい
て、Ｎｏの場合）、それぞれＰＣＭハイウェイバス９か
らＰＣＭハイウェイインタフェース部１６1，１６2，１
６3によってＰＣＭハイウェイバス９上のタイムスロッ
トＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、ＴＳ
２１、ＴＳ２５、ＴＳ２９の網同期情報を順次網同期情
報制御部１３1，１３2，１３3へ取り込む（ステップＳ
１０）。自己の実装スロット番号より若番の実装スロッ
トに対応するタイムスロットの網同期情報を解読し（ス
テップＳ１１）、網同期情報（７Ｆ）Hが存在しなけれ
ば（ステップＳ１２において、Ｎｏの場合）、通信制御
ＣＰＵ１２1は自己のタイムスロットの網同期情報（７
Ｆ）Hを（３Ｅ）Hに設定し直し（ステップＳ１３）、同
時に網同期クロック再生部から再生クロック信号を再生
クロック供給線８へ送出する（ステップＳ１４）。
て、Ｎｏの場合）、それぞれＰＣＭハイウェイバス９か
らＰＣＭハイウェイインタフェース部１６1，１６2，１
６3によってＰＣＭハイウェイバス９上のタイムスロッ
トＴＳ０、ＴＳ５、ＴＳ９、ＴＳ１３、ＴＳ１７、ＴＳ
２１、ＴＳ２５、ＴＳ２９の網同期情報を順次網同期情
報制御部１３1，１３2，１３3へ取り込む（ステップＳ
１０）。自己の実装スロット番号より若番の実装スロッ
トに対応するタイムスロットの網同期情報を解読し（ス
テップＳ１１）、網同期情報（７Ｆ）Hが存在しなけれ
ば（ステップＳ１２において、Ｎｏの場合）、通信制御
ＣＰＵ１２1は自己のタイムスロットの網同期情報（７
Ｆ）Hを（３Ｅ）Hに設定し直し（ステップＳ１３）、同
時に網同期クロック再生部から再生クロック信号を再生
クロック供給線８へ送出する（ステップＳ１４）。
【００４９】自己の実装スロット番号より若番の実装ス
ロットに対応するタイムスロットの網同期情報に網同期
情報（７Ｆ）Hが存在すれば（ステップＳ１２におい
て、Ｙｅｓの場合）、通信制御ＣＰＵ１２1は網同期情
報制御部１３1に指令して自己の一次群速度部（この場
合、４1）の実装されている実装スロット番号に対応す
るタイムスロットに設定されている網同期情報（７Ｆ）
Hをそのままにして変更せず（ステップＳ１５）、網同
期クロック再生部１５1の再生クロック信号出力をＯＦ
Ｆ状態に保持する（ステップＳ１６）。
ロットに対応するタイムスロットの網同期情報に網同期
情報（７Ｆ）Hが存在すれば（ステップＳ１２におい
て、Ｙｅｓの場合）、通信制御ＣＰＵ１２1は網同期情
報制御部１３1に指令して自己の一次群速度部（この場
合、４1）の実装されている実装スロット番号に対応す
るタイムスロットに設定されている網同期情報（７Ｆ）
Hをそのままにして変更せず（ステップＳ１５）、網同
期クロック再生部１５1の再生クロック信号出力をＯＦ
Ｆ状態に保持する（ステップＳ１６）。
【００５０】このようにして、正常に再生クロック信号
を送出可能な一次群速度部が実装された実装スロットの
うち、最も若番実装スロット番号のものが選択されて再
生クロック信号が出力する。他の実装スロット番号の一
次群速度部からは再生クロック信号は出力されない。従
って、図１に示すように、各一次群速度部４1，４2，４
3からの各再生クロック信号はＷｉｒｅｄ ＯＲ接続可
能になり、一本の再生クロック供給線８によってシステ
ムクロック作成部７へ接続される。システムクロック作
成部７において交換機１内で使用される各種のシステム
クロックに変換され、交換機１内の各回路部へ供給され
る。
を送出可能な一次群速度部が実装された実装スロットの
うち、最も若番実装スロット番号のものが選択されて再
生クロック信号が出力する。他の実装スロット番号の一
次群速度部からは再生クロック信号は出力されない。従
って、図１に示すように、各一次群速度部４1，４2，４
3からの各再生クロック信号はＷｉｒｅｄ ＯＲ接続可
能になり、一本の再生クロック供給線８によってシステ
ムクロック作成部７へ接続される。システムクロック作
成部７において交換機１内で使用される各種のシステム
クロックに変換され、交換機１内の各回路部へ供給され
る。
【００５１】いま、一次群速度回線２1に異常を発生した
場合、一次群速度部４1の回線インタフェース部１１1は
回線異常を検出し通信制御ＣＰＵ１２1へ通知する（ス
テップＳ９において、Ｙｅｓの場合）。通信制御ＣＰＵ
１２1は網同期情報制御部１３1に指令して自己の実装ス
ロット番号の対応タイムスロットの網同期情報を（４
１）Hに設定し直し（ステップ１７）、交換制御部６へ
再生クロック選択起動要求を送出する（ステップＳ１
８）。同時に、網同期クロック再生部１５1からの再生
クロック信号の送出を停止させる（ステップ１６）。交
換制御部６は通信制御ＣＰＵ１２1から再生クロック選
択起動要求を受信すると、一次群速度部４1，４1，４1
の通信制御ＣＰＵ１２1，１２2，１２3の各々へ再生ク
ロック選択起動を送信する。通信制御ＣＰＵ１２1，１
２2，１２3は、上記再生クロック選択起動を受信すると
（ステップＳ８）、改めて図５に示す再生クロック選択
の優先処理を行う。
場合、一次群速度部４1の回線インタフェース部１１1は
回線異常を検出し通信制御ＣＰＵ１２1へ通知する（ス
テップＳ９において、Ｙｅｓの場合）。通信制御ＣＰＵ
１２1は網同期情報制御部１３1に指令して自己の実装ス
ロット番号の対応タイムスロットの網同期情報を（４
１）Hに設定し直し（ステップ１７）、交換制御部６へ
再生クロック選択起動要求を送出する（ステップＳ１
８）。同時に、網同期クロック再生部１５1からの再生
クロック信号の送出を停止させる（ステップ１６）。交
換制御部６は通信制御ＣＰＵ１２1から再生クロック選
択起動要求を受信すると、一次群速度部４1，４1，４1
の通信制御ＣＰＵ１２1，１２2，１２3の各々へ再生ク
ロック選択起動を送信する。通信制御ＣＰＵ１２1，１
２2，１２3は、上記再生クロック選択起動を受信すると
（ステップＳ８）、改めて図５に示す再生クロック選択
の優先処理を行う。
【００５２】上記の方法では、回線異常を発生した一次
群速度回線に接続した一次群速度部の通信制御ＣＰＵが
一旦回線異常発生を交換制御部に通知すると、交換制御
部はすべての一次群速度部に再生クロック選択の優先処
理を一斉に行うようにしているが、以下に述べるような
再生クロック選択の優先処理も可能である。回線異常を
発生した一次群速度回線に接続した一次群速度部の通信
制御ＣＰＵが回線異常を検出すると、自己の実装スロッ
トに割り当てられたタイムスロットの網同期情報を（４
１）Hに設定する。各一次群速度回線の通信制御ＣＰＵ
１２1，１２2，１２3が網同期情報制御部１３1，１
３2，１３3によって互いに独立してＰＣＭハイウェイバ
ス９上の各実装スロットに割り当てられたタイムスロッ
トの網同期情報を常時監視し、いずれかの上記タイムス
ロットの網同期情報が（７Ｆ）Hから（４１）Hが変化す
ると、すべての一次群速度部は改めて自己の実装スロッ
ト番号より若番の実装スロットに対応するタイムスロッ
トの網同期情報において、網同期情報（７Ｆ）Hが存在
する否かをチェックし、存在すれば自己のタイムスロッ
トの網同期情報（７Ｆ）Hをそのままにして変更せず、
また、網同期クロック再生部からの再生クロック信号出
力をＯＦＦ状態を保持する。自己の実装スロット番号よ
り若番の実装スロットに対応するタイムスロットの網同
期情報において、網同期情報（７Ｆ）Hが存在しなけれ
ば、通信制御ＣＰＵは網同期情報制御部に指令して自己
の一次群速度部の実装されている実装スロット番号に対
応するタイムスロットに設定されている網同期情報（７
Ｆ）Hを（３Ｅ）Hに設定し直し、網同期クロック再生部
から再生クロック信号が送出する。この場合、回線異常
を検出した一次群速度部が自己の実装スロット番号に対
応するタイムスロットに網同期情報（４１）Hを設定し
たことを、交換制御部を介さずに各一次群速度部が独立
して検出し再生クロック選択の優先処理に入る。
群速度回線に接続した一次群速度部の通信制御ＣＰＵが
一旦回線異常発生を交換制御部に通知すると、交換制御
部はすべての一次群速度部に再生クロック選択の優先処
理を一斉に行うようにしているが、以下に述べるような
再生クロック選択の優先処理も可能である。回線異常を
発生した一次群速度回線に接続した一次群速度部の通信
制御ＣＰＵが回線異常を検出すると、自己の実装スロッ
トに割り当てられたタイムスロットの網同期情報を（４
１）Hに設定する。各一次群速度回線の通信制御ＣＰＵ
１２1，１２2，１２3が網同期情報制御部１３1，１
３2，１３3によって互いに独立してＰＣＭハイウェイバ
ス９上の各実装スロットに割り当てられたタイムスロッ
トの網同期情報を常時監視し、いずれかの上記タイムス
ロットの網同期情報が（７Ｆ）Hから（４１）Hが変化す
ると、すべての一次群速度部は改めて自己の実装スロッ
ト番号より若番の実装スロットに対応するタイムスロッ
トの網同期情報において、網同期情報（７Ｆ）Hが存在
する否かをチェックし、存在すれば自己のタイムスロッ
トの網同期情報（７Ｆ）Hをそのままにして変更せず、
また、網同期クロック再生部からの再生クロック信号出
力をＯＦＦ状態を保持する。自己の実装スロット番号よ
り若番の実装スロットに対応するタイムスロットの網同
期情報において、網同期情報（７Ｆ）Hが存在しなけれ
ば、通信制御ＣＰＵは網同期情報制御部に指令して自己
の一次群速度部の実装されている実装スロット番号に対
応するタイムスロットに設定されている網同期情報（７
Ｆ）Hを（３Ｅ）Hに設定し直し、網同期クロック再生部
から再生クロック信号が送出する。この場合、回線異常
を検出した一次群速度部が自己の実装スロット番号に対
応するタイムスロットに網同期情報（４１）Hを設定し
たことを、交換制御部を介さずに各一次群速度部が独立
して検出し再生クロック選択の優先処理に入る。
【００５３】なお、実装スロット番号を降番順に選択す
るようにしたが、昇番順に行ってもよい。
るようにしたが、昇番順に行ってもよい。
【００５４】以上の手順により、実装スロットが実装ス
ロット番号の降番順あるいは昇番順に選択されることに
なり、この選択された実装スロットの一次速度群部から
のみ再生クロック信号が送出されることになり、すべて
の実装スロットの一次速度群部からの再生クロック供給
線はＷｉｒｅｄ ＯＲ接続されて一本の再生クロック供
給線として網同期部に供給できる。上記のように選択さ
れた一次速度群部が動作中にその一次群速度回線に障害
が発生した場合でも、その障害発生した一次群速度回線
に接続された一次群速度部の実装スロットがＰＣＭハイ
ウェイバス上のタイムスロットの網同期情報より判別で
きるので、次に再生クロック信号を得ることのできる一
次群速度部を自動的に選択することが可能になる。
ロット番号の降番順あるいは昇番順に選択されることに
なり、この選択された実装スロットの一次速度群部から
のみ再生クロック信号が送出されることになり、すべて
の実装スロットの一次速度群部からの再生クロック供給
線はＷｉｒｅｄ ＯＲ接続されて一本の再生クロック供
給線として網同期部に供給できる。上記のように選択さ
れた一次速度群部が動作中にその一次群速度回線に障害
が発生した場合でも、その障害発生した一次群速度回線
に接続された一次群速度部の実装スロットがＰＣＭハイ
ウェイバス上のタイムスロットの網同期情報より判別で
きるので、次に再生クロック信号を得ることのできる一
次群速度部を自動的に選択することが可能になる。
【００５５】次に、第二の方法について述べる。ここ
で、一次群速度回線２1に障害が発生したとする。一次
群速度部４1において、回線インタフェース部１０1が障
害を検出すると、通信制御ＣＰＵ１１1に通知する。通
信制御ＣＰＵ１１1は内部バス１０によって障害通知を
交換制御部６に送信し、網同期情報制御部１２1によっ
て自己の実装スロットに対応するＰＣＭハイウェイバス
９上のタイムスロットに網同期情報（４１）Hを設定し
直すと同時に、網同期クロック再生部１４1からの再生
クロック信号７の送出を停止させる。 交換制御部６は
予め定めた優先順位に従って上記障害の発生したの次に
優先順位の高い一次群速度部（例えば、一次群速度部４
2とする）の通信制御ＣＰＵ１１2へ指令を送信する。こ
の指令を受信した通信制御ＣＰＵ１１2は自己の一次群
速度部４2の実装されている実装スロット番号に対応す
るタイムスロットに設定されている網同期情報（７Ｆ）
Hを（３Ｅ）Hに設定し直す。
で、一次群速度回線２1に障害が発生したとする。一次
群速度部４1において、回線インタフェース部１０1が障
害を検出すると、通信制御ＣＰＵ１１1に通知する。通
信制御ＣＰＵ１１1は内部バス１０によって障害通知を
交換制御部６に送信し、網同期情報制御部１２1によっ
て自己の実装スロットに対応するＰＣＭハイウェイバス
９上のタイムスロットに網同期情報（４１）Hを設定し
直すと同時に、網同期クロック再生部１４1からの再生
クロック信号７の送出を停止させる。 交換制御部６は
予め定めた優先順位に従って上記障害の発生したの次に
優先順位の高い一次群速度部（例えば、一次群速度部４
2とする）の通信制御ＣＰＵ１１2へ指令を送信する。こ
の指令を受信した通信制御ＣＰＵ１１2は自己の一次群
速度部４2の実装されている実装スロット番号に対応す
るタイムスロットに設定されている網同期情報（７Ｆ）
Hを（３Ｅ）Hに設定し直す。
【００５６】交換制御部６より指令を特に受信しない通
信制御ＣＰＵは自己のタイムスロットの網同期情報（７
Ｆ）Hをそのままにして変更しない。
信制御ＣＰＵは自己のタイムスロットの網同期情報（７
Ｆ）Hをそのままにして変更しない。
【００５７】この第二の方法では、優先順位を特に実装
スロット番号の順序に制限する必要はなくなる。
スロット番号の順序に制限する必要はなくなる。
【００５８】このように、本実施例によれば、一次群速
度部の実装枚数に関係なく網同期制御部６に対して、単
一の再生クロック供給線８によりＩＳＤＮ網３に同期し
た再生クロックからシステムクロックを作成することが
できる。
度部の実装枚数に関係なく網同期制御部６に対して、単
一の再生クロック供給線８によりＩＳＤＮ網３に同期し
た再生クロックからシステムクロックを作成することが
できる。
【００５９】
【発明の効果】上記実施例から明らかなように本発明に
よれば、網同期確立のために使用されていた一次群速度
回線に回線障害が発生しても、一次群速度回線に接続さ
れた一次群速度部のうち、実装スロット番号で予め指定
された優先順位において次に高く、かつ正常動作する一
次群速度部が自動的に選択されて、再生クロック信号を
出力するので、上記複数の一次群速度部からの再生クロ
ック信号を伝送する再生クロック供給線をＷｉｒｅｄ−
ＯＲ接続することができ、交換機内の配線構成の簡素化
を図ることができる。さらに、各一次群速度部は各実装
スロットに対応するＰＣＭハイウェイバス上のタイムス
ロットに設定されている網同期制御情報に基づいて相互
に動作状態を検知することにより、一次群速度部の実装
枚数の増減、あるいは上記回線障害発生時および復旧時
における上記優先順位の変更にも柔軟に対応可能にな
り、交換機の網同期制御の信頼性を大幅に高めることが
可能になる。
よれば、網同期確立のために使用されていた一次群速度
回線に回線障害が発生しても、一次群速度回線に接続さ
れた一次群速度部のうち、実装スロット番号で予め指定
された優先順位において次に高く、かつ正常動作する一
次群速度部が自動的に選択されて、再生クロック信号を
出力するので、上記複数の一次群速度部からの再生クロ
ック信号を伝送する再生クロック供給線をＷｉｒｅｄ−
ＯＲ接続することができ、交換機内の配線構成の簡素化
を図ることができる。さらに、各一次群速度部は各実装
スロットに対応するＰＣＭハイウェイバス上のタイムス
ロットに設定されている網同期制御情報に基づいて相互
に動作状態を検知することにより、一次群速度部の実装
枚数の増減、あるいは上記回線障害発生時および復旧時
における上記優先順位の変更にも柔軟に対応可能にな
り、交換機の網同期制御の信頼性を大幅に高めることが
可能になる。
【図１】本発明における一実施例におけるディジタル電
子交換機の構成ブロック図
子交換機の構成ブロック図
【図２】本発明の一実施例におけるＩＳＤＮ一次群速度
部の構成ブロック図
部の構成ブロック図
【図３】ＰＣＭハイウェイデータ信号のフレーム構成図
【図４】一次群速度部の通信制御ＣＰＵによる立ち上げ
処理フロー図
処理フロー図
【図５】一次群速度部の通信制御ＣＰＵによるクロック
選択の優先処理フロー図
選択の優先処理フロー図
【図６】従来のディジタル電子交換機の構成ブロック図
【図７】（ａ）従来のＩＳＤＮ一次群速度部の構成ブロ
ック図 （ｂ）従来のクロック選択回路の構成例
ック図 （ｂ）従来のクロック選択回路の構成例
１ ディジタル電子交換機 ２1，２2，２3 ＩＳＤＮ一次群速度回線 ３ ＩＳＤＮ網 ４1，４2，４3 ＩＳＤＮ一次群速度部 ５ 時分割タイムスロット交換部 ６ 交換制御部 ７ システムクロック作成部 ８ 再生クロック供給線 ９ ＰＣＭハイウェイバス １０ 内部バス １１1，１１2，１１3 ＩＳＤＮ回線インターフェイス
部 １２1，１２2，１２3 通信制御ＣＰＵ １３1，１３2，１３3 網同期情報制御部 １４1，１４2，１４3 スロット番号提供部 １５1，１５2，１５3 網同期クロック再生部 １６1，１６2，１６3 ＰＣＭハイウェイインタフェー
ス部
部 １２1，１２2，１２3 通信制御ＣＰＵ １３1，１３2，１３3 網同期情報制御部 １４1，１４2，１４3 スロット番号提供部 １５1，１５2，１５3 網同期クロック再生部 １６1，１６2，１６3 ＰＣＭハイウェイインタフェー
ス部
Claims (3)
- 【請求項１】 ディジタル電子交換機においてＩＳＤＮ
網に接続された複数のＩＳＤＮ一次群速度回線毎にＩＳ
ＤＮ一次群速度部を実装スロット別に設け、上記ＩＳＤ
Ｎ一次群速度部においては、上記実装スロットに上記Ｉ
ＳＤＮ一次群速度部を実装する時に付与される実装スロ
ット番号を読み取る実装スロット番号検出手段と、 上記ＩＳＤＮ一次群速度回線上のＩＳＤＮ一次群速度イ
ンタフェース信号から上記ＩＳＤＮ網に同期した再生ク
ロック信号を再生する網同期クロック信号再生手段と、 複数の上記網同期クロック信号再成手段から出力する再
生クロック信号をＷｉｒｅｄ ＯＲ結合して入力してシ
ステムクロックを生成するシステムクロック生成手段
と、 上記ＩＳＤＮ一次群速度インタフェース信号からＢチャ
ネル信号を抽出しＰＣＭハイウェイ信号へ変換し、逆に
ＰＣＭハイウェイ信号をＢチャネル信号へ変換するＰＣ
Ｍハイウェイインタフェース手段と、 上記ＰＣＭハイウェイインタフェース手段を介してＰＣ
Ｍハイウェイバス上の上記実装スロット番号に対応して
予め割り付けたタイムスロットに網同期制御情報を設定
し、また逆に上記タイムスロットの上記網同期制御情報
を読み取る網同期情報制御手段とを設け、 上記各ＩＳＤＮ一次群速度部は、自己の網同期クロック
信号再生手段の動作状態を監視しその監視結果を網同期
制御情報として自己の実装スロット番号に対応するＰＣ
Ｍハイウェイバス上のタイムスロットに設定することに
よって、各ＩＳＤＮ一次群速度部は、自己のＩＳＤＮ一
次群速度回線が正常時において上記網同期情報制御手段
によって読み取った上記網同期制御情報より、上記実装
スロット番号間に予め割り付けられた優先順位において
自己の優先順位より上位の優先順位にあるすべてのＩＳ
ＤＮ一次群速度部の網同期クロック信号再生手段が網同
期する再生クロック信号の送出可能状態にあるか否かを
判定し、唯一つのＩＳＤＮ一次群速度部の網同期クロッ
ク信号再生手段も上記送出可能状態にない場合のみ、自
己の網同期クロック信号再生手段より再生クロック信号
を出力することを特徴とする網同期制御方法。 - 【請求項２】 上記実装スロット番号間に予め割り付け
る優先順位を実装スロット番号の昇番順または降番順と
し、各ＩＳＤＮ一次群速度部は自己の実装スロット番号
より降番順または昇番順にあるすべての実装スロットに
おける網同期クロック信号再生手段が再生クロック信号
の送出可能状態にない場合のみ、自己の網同期クロック
信号再生手段より再生クロック信号を出力することを特
徴とする請求項１記載の網同期制御方法。 - 【請求項３】 上記ＰＣＭハイウェイインタフェース手
段によってＩＳＤＮ一次群速度インタフェースにおける
Ｂチャネル信号のフレーム構成をＰＣＭハイウェイバス
上のデータ信号のフレーム構成に変換する時に発生する
余りタイムスロットをＰＣＭハイウェイバス上の特定タ
イムスロットに割り付け、上記各実装スロットに対応さ
せることを特徴とする請求項１記載の網同期制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099184A JPH06311574A (ja) | 1993-04-26 | 1993-04-26 | 網同期制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099184A JPH06311574A (ja) | 1993-04-26 | 1993-04-26 | 網同期制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311574A true JPH06311574A (ja) | 1994-11-04 |
Family
ID=14240569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5099184A Pending JPH06311574A (ja) | 1993-04-26 | 1993-04-26 | 網同期制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311574A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337839B1 (ko) * | 1995-06-09 | 2002-10-31 | 삼성전자 주식회사 | 디지탈교환기의동기클럭제어회로 |
| KR100731474B1 (ko) * | 2000-12-05 | 2007-06-21 | 주식회사 케이티 | 종합정보통신망에서 피씨엠 전송 구간의 유지보전 방법 |
| JP2011091676A (ja) * | 2009-10-23 | 2011-05-06 | Nec Infrontia Corp | 通信装置および網同期方法 |
-
1993
- 1993-04-26 JP JP5099184A patent/JPH06311574A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337839B1 (ko) * | 1995-06-09 | 2002-10-31 | 삼성전자 주식회사 | 디지탈교환기의동기클럭제어회로 |
| KR100731474B1 (ko) * | 2000-12-05 | 2007-06-21 | 주식회사 케이티 | 종합정보통신망에서 피씨엠 전송 구간의 유지보전 방법 |
| JP2011091676A (ja) * | 2009-10-23 | 2011-05-06 | Nec Infrontia Corp | 通信装置および網同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442502A (en) | Digital information switching system | |
| JP2560992B2 (ja) | データ通信方式 | |
| US6125111A (en) | Architecture for a modular communications switching system | |
| US5151896A (en) | Modular digital telephone system with fully distributed local switching and control | |
| US4587651A (en) | Distributed variable bandwidth switch for voice, data, and image communications | |
| CA1266536A (en) | High speed bit interleaved time division multiplexer for multinode communication systems | |
| JPS6298836A (ja) | デジタル信号付加装置 | |
| JPH01117531A (ja) | 無線デイジタル電話システム用基地局 | |
| US6195359B1 (en) | Intelligent router for remote internet access | |
| US5856999A (en) | Apparatus and method for data transmission on bonded data channels of a communications network utilizing a single serial communications controller | |
| EP0673572B1 (en) | A controllable pcm state machine user interface | |
| JPS60502180A (ja) | 重複時分割多重交換システム | |
| US6061784A (en) | Method and device for transferring data frames within a serial stream | |
| EP0369802A2 (en) | Network system | |
| JPH0686341A (ja) | 通信方法 | |
| JPH06311574A (ja) | 網同期制御方法 | |
| JP3004130B2 (ja) | メッセージ情報終端方式 | |
| JPH0342759B2 (ja) | ||
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JP2824437B2 (ja) | 通信システムのプロトコルテスト方法とその装置および電気通信システム並びにデータ交換の制御方法 | |
| US5966383A (en) | Data communication system using a time slot interface architecture between processor and devices therein | |
| JPH118643A (ja) | タイミングソース切替方法及びシステム | |
| JP2554179B2 (ja) | 導通試験方法 | |
| JP2757826B2 (ja) | 回線監視システム | |
| KR910005489B1 (ko) | 이종 ds1급 전송방식간 신호변환장치 |