JPS60502180A - 重複時分割多重交換システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 重複時分割多重交換システム 技術分野 本発明は時分割交換システム、よシ具体的には冗長装置を持つ時分割交換システ ムに関する。

発明の背景 通常、通信交換システムに設定される高信頼性目標は冗長ハードウェアを備える 通信交換システムを実現することによって達成される。例えば、システムがその ネットワークの故障を検出するまで能動状態のネットワークが全ての通信を処理 する通信交換システム／内に冗長交換ネットワークを含めることができる。この ようなシステムでは、故障が検出されると、スタンドバイ状態のネットワークが 能動状態となｐ、その故障が診断され修復処置が取られるまで通信を処理する。

ある周知の重複交換システムにおいては、デジタル語が能動状態の時分割多重ス イッチによって時分割多重チャネル内を複数の通信装置間で運ばれる。重複時分 割多重スイッチの能力はスタンドバイ状態に置かれる。ただし５発信側通信装置 から着信先通信装置に能動状態の時分割多重スイッチを介して伝送される個々の デジタル語はまた別のインタフェースおよび通信装置を介してスタンドバイ状態 の時分割多重スイッチを通じても伝送される。デジタル語はこのスタンドバイ状 態の時分割多重スイッチを通じて着信先通信装置に伝送されるもののこれらデジ タル語は、その後の通信に使用されることはない。この周知のシステムにおいて は、例えば、１つの通信装置と能動状態の時分割多重スイッチの間の通信リンク ・ハードウェア内に故障が発生すると、通信装置の全てが中央制御装置の制御下 で通信のために他方の時分割多重スイッチからのデジタル語の使用を開始する。

この変更には中央制御装置と通信装置の間に十分な調整が必要となるばかシがこ れはまたシステムに最初の１つが修復される前にこのタイプの牙２の故障が発生 して、結果として全システムが使用できなくなる危険性を残す。

第２の周知の重複交換システムにおいては、デジタル語が時分割多重チャネル内 を重複時分割多重スイッチによって通信装置間を運ばれ、またこうして運ばれる 個々のデジタル胎内に選択ビットが含１れる。例えば、任意の会話サンプルを表 わしまた牙１の論理値の選択ビットを含むデジタル語を第１の時分割多重スイッ チによって運び、〜方、同一の任意の会話サンプルを表わすが、第２の論理値の 選択ビットを持つデジタル語を第２の時分割多重スイッチによって運ぶことがで きる。両方の時分割多重スイッチがこのデジタル語を着信先通信装置に伝送する 。しかし１着信先通は装置内の論理回路は牙１の論理値の選択ビットを持つデジ タル語のみをその後の通信に使用する。交換システムの中央制御装置が、例えば 、任意の発信側通信装置によって送信されまた第１の時分割多重スイッチによっ て運ばれたデジタル語のみに影響を与えるシステム故障を検出すると、この中央 制御装置は時分割多重スイッチによって運ばれるデジタル語の選択ビットを制御 することによって、この着信先通信装置が任意の発信側通信装置からの第２の時 分割多重スイッチを介して運ばれるデジタル語のみを使用するようにされる。

しかし、通信の信頼性が重要であるようなアプリケーション、例えば、データ通 信においては、このようなシステムの中央制御装置によって故障を検出し、この 選択ビットを適切に制御するにはかなりの時間が必要であり、このためこの中央 制御装置が有効となる前に発生したエラーを回復するために複雑なエラー検出／ 修正あるいはデータを再伝送するだめの動作が必要となる。上述の観点か・ら認 識される当技術における問題は、故障の回復が全面的にシステムの中央制御装置 に依存するような場合、重複交換システムを通じての高信頼性通信を達成するた めにはシステムに複雑さが追加されることである。

発明の要約 上述の問題の効果的な解決および技術上の向上は本発明の原理に従う装置によっ て達成できるが、この装置において、重複時分割多重スイッチからデジタル語を 受信する着信先通信装置は両方の時分割多重スイッチからのデジタル語に同時に 影響を与えないようなシステム故障の存在においては、エラーを含むデジタル語 を通信に使用せず、また中央制御装置を巻き込まないような動作を継続する。着 信先通信装置はその情報部分からデジタル語のエラー・チェック部分が派生でき るか否かに基づいて通信のために使用すべきデジタル語を自律的に選択する。

本発明に従う装置は、１つの情報部分およびこの情報部分から派生されるエラー ・チェック部分から成るデジタル語を第１の通信経路および第２の通信経路の両 方に送信する。この装置はさらに第１のデジタル語を第１の通信経路から、そし て第２のデジタル語を第２の通信経路から受信し、また第１のデジタル語あるい は第２のデジタル語のいずれかを第３の通信経路に送信するための選択装置を含 む。第１のデジタル語は牙１のデジタル語のエラー・チェック部分がその情報部 分から派生できず、また第２のデジタル語のエラー・チェック部分がその情報部 分から派生できるがぎシ、第３の通信経路に伝送される。第２のデジタル語は第 １のデジタル語のエラー・チェック部分がその情報部分から派生できず、そして 牙２のデジタル語のエラー・チェック部分がその情報部分から派生できる場合に 牙６の通信経路に伝送される。

本発明の第２の特長においては、重複時分割多重スイッチ内にエラー検査器が含 まれ１着信先通信装置によって行なわれるデジタル語の選択は個々のデジタル語 の情報部分内に含まれる妥当性ビットの論理値が所定の論理値であるか否かに基 づいて行なわれる。任意の時分割多重スイッチ内のエラー検査器がエラーを含む デジタル語を検出すると、このエラー・チェック部分とこのデジタル語の妥当性 ビットが必要に応じてそのエラー・チェック部分は情報部分から派生できるρＫ 、妥当性ビットが所定の論理値でなくなるように修正される。ある種のシステム 故障が発生した場合、中央制御装置を巻き込むことなくエラーのない動作が継続 して保持きれ、またこれに加えて、個々の時分割多重スイッチ内に含まれる制御 装置はエラー検査器の前あるいは後に故障が存在するか否かを判定する能力を持 つ。

逆に任意の時分割多重スイッチの個々のエラー検査器によって検出されるエラー の数を監視し、また着信先通信装置に運ばれるデジタル語の妥当性ビットを所定 の数のエラーが検出された後に初めて修正することも可能である。本発明は以下 の説明を図面を参照して読むことによって、よシ完全に理解できるものである。

図面の簡単な説明 Ａ・１図および第２図は第１７図に従って配置されたとき、本発明の原理を図解 する重複時分割多重交換システムのブロック図を示し； １６図から１６図は、第１８図に従って配置きれたとき、牙１図および第２図に 示されるシステムの部分のより詳細な図を示し、； オフ図は第１図および牙２図のシステム内に含まれる時分割多重スイッチの図を 示し； 第８図１７ｉ第３図に示されるタイムスロット交換装置内によ一マ、れる選択回 路の図を示し；」・９図は刀・８図の選択回路内に含まれる論理回路に対する真 理値表を示し； 第１０図は第１図および第２図のシステム内に使用されるデータ語フォーマット を図解し；第１１図は本発明の第２の実施態様内に使用される時分割多重スイッ チの図を示し： 第１２図は本発明の１′２の実施態様内に使用される選択回路の図を示Ｌ； 第１３図および牙１４図は本発明のオ６の実施態様の部分の図を示し；ぞして 第１５図および第１６図は本発明の牙４の実施態様の部分の図でおる。

第１図および第２図は、牙１７図に従って配置したとき、加入者電話機、例えば 、加フ、者電話機２３から２６を相互接続するために使用される本発明の１つの 実施態様の重複時分割交換システムを示す。第１図と第２図の実施態様は各々が ６４個の人力ポートおよび６４個の出力ポートを持つタイマシェア・スペース分 割スイッチから成る時分割多重スイッチ１ｏ及び１０′を含む。本実施態様はさ らに３１対のタイムスロット交換装置を含むが、この内、ここでは、特に代表と して１１．１１’、および１２．４２’が示される。個々のタイムスロット交換 装置１１．１１’、１２．１２’は双方向タイムスロット交換器を含む。任意の 時間において、タイムスロット交換装置の個々の１つのみが能動的に使用され、 他の装置）まスタンドハイされる。能動のタイムスロット交換装置１１および１ １”は対のＭ後リンク・インタフェース６９お上Ｏ：６ｑ１を介して個々の時分 割多重スイッチ１ｏおよび１ｏ１の２個の人力ボートにデータ語を送信し、丑た この２個の出力ポートからデータ語を受信する。同様に、能動のタイムスロット 交換装置１２および１２゛は対の重複リンク・インタフェース７１および７１′ を介して個々の時分割多重スイッチ１Ｄおよび１Ｄ゛の２個の人力にデータ語を 送信し、またこの２個の出力ポートからデータ語を受信する。本実施態様におい ては、タイムスロット交換装置１１は２個の時分割多重回線６８および７０によ って重複リンク・インタフェース６９に接続され、２個の時分割多重回線１６お よび１４を介して時分割多重スイッチ１０の２個の入力ボート、および２個の時 分割多重回線１５および１６を介して時分割多重スイッチ１００２個の出力ポー トに接続される。タイムスロット交換装置１１はまた時分割多重回線６８および 時分割多重回線７０°によって重複リンク・インタフェース６９′に接続され１ 次に２個の時分割多重回線１３’および１４］を介して時分割多重スイッチ１０ ）の２個の入力ボート、および２個の時分割多重回線１５“及び１６゛を介して 時分割多重スイッチ１０１の２個の出力ポートに接続される。同様に、タイムス ロット交換装置１１゜は２個の時分割多重回線６８°および７０′によって重複 リンク・インタフェース６９“に接続きれ、次に時分割多重回線１３’、　１４ ’、　１５’および１６１を介して時分割多重スイッチ１０１に接続される。タ イムスロット交換装置１１゛も１だ時分割多重回線６８’および７０によって重 複リンク・インタフェース６９に接続され、次に時分割多重回線ｉ３，１４．１ ５および１６を介して時分割多重スイッチ１０に接続される。例えば、タイムス ロット交換装置１１が能動にされると、これは両方の重複リンク・インタフェー ス６９および６９１にデータ語を送信し、寸だ両方の重複リンク・インタフェー ス６９および６９゛からデータ語を受信する。本発明のこの第１の実施態様では 、タイムスロット交換装置１１は重複リンク・インタフェース６９およＵ６９’ から受信された個々の対Ｄデータ語からその後の通信に使用されるべき１つのデ ータ語のみを選択する。この選択はデータ語内に含丑れる妥当性ビットおよびパ リティ・ビットに基づいて行なわれる。重複リンク・インタフェーズ６９および ６９］から受信きれた個々の対のデータ語から成るデータ語は、通常、同一のタ イムスロット交換装置から送信されたものであり、同一であるが異なる時分割多 重スイッチによって運ばれた会話サンプルを表わす。スタンドバイ状態のタイム スロット交換装置１１”もまた重複リンク・インタフェース６９および６９’に よって送信きれた対のデータ語を受信する。しかし、スタンドバイ状態のタイム スロット交換装置１１“によって受信されたデータ語のいずれもその後の通信に 使用されない。

以下の説明においては、時分割多重スイッチ１０および１０°の入力および出力 ポートは人力２′出力ボート対と呼ばれる。この用語は、任意の人カフ・′出力 ポート対の７（カポートへのデータ語のソースかその対の出力ポートからのデー タ語に対する着信先でもあるためである。第１図および牙２図に示されるごとく 、時分割多重スイッチ１０の入力／′出力ポート対は時分割多重回線１３および １５と関連する。個々の時分割多重回（１０） 線１３か゛ら１６および１６１から１６！は個々が２５６の時間分離チャネルか ら成る１２５マイクロ秒フレームにてデジタル情報を運ぶ。従って、個々の能動 状態のタイムスロット交換装置は各１２５マイクロ秒フレームの間に最高５１２ チヤネルのデジタル情報を送信および受信する。

個々の対のタイムスロット交換装置は１対の制御装置と排他的に関連するが、こ れら制御装置の内の制御装置１７および１７１はタイムスロット交換装置１１、 および１１′と関連し、また制御装置１８および１８′はタイムスロット交換装 置１２および１２’と関連する。

任意の時間において、１対の両方のタイムスロット交換装置がその関連する対の 制御装置の１つの能動状態の制御装置の制御下で動作する。これに加えて、個々 のタイムスロット交換装置は個々の時分割回線を介して複数の回線装置に接続さ れるが、第１図および第２図には、この内、回線装置１９から２２が示される。

本実施態様においては、回線装置１９および２０はタイムスロット交換装置１１ および１１′に接続され、また回線装置２１および２２はタイムスロット交換装 置１２および１２“に接続される。本実施態様の個々の回線装置は複数の加入者 電話機に接続されるが、この内。

加入者電話機２３から２６が示される。個々のタイムスロット交換装置と関連す る回線装置の具体的な数、および個々の回線装置と関連する加入者電話機の具体 的な数は処理すべき加入者の数およびこれら加入者の発呼率によって決定される 。個々の回線装置は複数の加入者装置、例えば２６から２６からの周知の形式の アナログ・ループを終端し、アナログ会話信号を含む呼情報をデジタル・データ 語に変換するが、このデジタル・データ語はその関連するタイムスロット交換装 置に送信される。さらに、個々の回線装置は加入者電話機からのサービス要求を 検出して、これら加入者電話機に対するある種の信号法情報を生成する。会話サ ンプルがこれから取られ符号化される特定の加入者電話機、および結果としての 符号をその回線装置と関連するタイムスロット交換装置との間に送信するのに使 用される時分割多重チャネルは能動状態の制御装置によって決定される。タイム スロット交換装置に伝送きれるデジタル語は、第１０図に示されるごとく、８ビ ツトのＰＣＭデータ部、７ビツトの信号法部および１つのパリティ・ビットから 成る１６ビツト長である。

信号法部は接続された回線装置あるいは加入者電話機に関する信号法情報を運ぶ のに使用される。例えば、信号法部のＡビットは関連する加入者電話機の現在の ＤＣ状態をタイムスロット交換装置１１に送信するのに使用される。本実施態様 においては、Ｃビットは妥当性ビットと呼ばれ１本発明においては、能動状態の （１２） タイムスロット交換装置によって重複リンク・インタフェース６９および６９′ から受信された個々の対のデータ語から後の通信に使用されるべき１つのデータ 語を選択するのに使用される。８ビツトのＰＣＭデータ部と７ビツトの信号法部 から成る１５ピツトは、ここではまた集合的に情報部と呼ばれ、パリティ・ビッ トはよシ一般的には、エラー検査部と呼ばれる。

加入者電話機、回線装置、タイムスロット交換装置、および重複リンク・インタ フェースの関係は、概むね個々のこれら相互接続された装置のこれらグループで 同様である。従って、以下の説明は、加入者電話機２３、回線装置１９、タイム スロット交換装置１１及び１１１および重複リンク・インタフェース６９および ６９１ヲ直接に説明するが、これはこれら装置の他の全てのグループの関係を示 す。ここに説明の例では、タイムスロット交換装置１１および制御装置１７は能 動状態であシ、タイムスロット交換装置１１°および制御装置１７′はスタンド バイ状態にあるものと仮定する。回線装置１９は個々の加入者電話機に接続され た回線を走査して、サービスの要求を検出する。この要求が検出されると、回線 装置１９は制御装置１７にその要求および要求を行なっている加入者電話機の同 定を示すメツセージを送信する。制御装置１７は、要求されるサービス、要求を 行なっている加入者電話機の同定および使（１３） 用できる装置に基づいて必要な翻訳を行ない、そして回線装置１９に回線装置１ ９とタイムスロット交換装置１１の間の複数の時間分離チャネルのどれが加入者 電話機２３からの情報をタイムスロット交換装置１１に伝送するだめに使用され るべきかを定義するメツセージを送信する。このメツセージに基づいて、回線装 置１９は加入者電話機２６からのアナログ情報をデジタル・データ語に符号化し 、そして結果としてのデータ語を関連するチャネルに送信する。

回線装置１９とタイムスロット交換装置１１の間の時間分離チャネルをある任意 の加入者電話機に割シ当てた後に、制御装置１７は加入者電話機からの信号、去 情報をその割シ当てられたチャネルに伝送される情報をサンプリングすることに よって検出する。制御装置１７は、その加入者のチャネルからの信号法情報しよ び他の制御装置、例えば、１８および中央制御装置６０からの制御メツセージに 応答して、タイムスロット交換装置１１のタイ上スロット交換機能を制御する。

適切に再構成されたデータ語は次に、それぞれ時分割多重スイッチ１０および１ ０゛と関連する重複リンク・インタフェース６９および６９°に伝送される。前 述したごとく、重複リンク・インタフェースと時分割多重スイッチ１０および１ ０１の１つの間の個々の時分割多重回線は個々が１２５マイクロ秒フレ、−ムか ら成る２５６呟のチャネルを持つ１．これらチャネルは、これらが起こる順番に １から２５６の数字の同定を力えらｔｌ−る、９このチャネルのシーケンスか任 意のチャネルが１２５マイクロ秒毎に利用できるように反復される。このタイム スロット交換機能および重複リンク・インタフェース機能は回線装置から受信さ れるデータ語を取り、そしてこれらを制御装置１７の制御下で重複リンク・イン タフェースと時分割多重スイッチの間の時分割多重回線上のチャネル内に置く。

時分割多重スイッチ１０および１０１は概むね同一で７ちケ、それぞれ個々の１ ２５マイクロ秒フレームが、２５６個のタイムスロットを含むタイムスロットの 反復フレームにて動作する。個々のタイムスロットにおいで、例えば、時分割多 重スイッチ１０は、時分割多重スイッチ制御装置３９０によって格納されたタイ ムスロット制御情報に従って、その６４個の友ＪＪポートの任意の所に受信され たデータ語をその６４１固の出力ポートの任意のボートに接続することが可能て ′ある。

［情分割多重スイッチ１０を通じての接続の構成パターンは２５６タイムスロツ ト毎に反復し、そして個々のタイムスロットには順番に１から２５６の数字の同 定かに１］り当てられる。従って、最初のタイムスロットＴｓ１の間に時分割多 重回線１３上の１つのチャネル（１）内の情報を時分割多重スイッチ１０によっ て１つＤ出力水−トロ４にスイッチし２、次のタイムスロット′Ｊ″Ｓ、２の間 に時分割多重回線１３上の次のチャネル（２）を１つの出力ポート丑にスイッチ することができる。

タイムスロット制御情報は中央制御装置６０によって通信経路４９を介して時分 割多重スイッチ制御器６９０に書込まれるが、中央制御装置６０はこの制御情報 を各種の制御装置、例えば、１７および１８７Ｊ・ら得られた制御メツセージか ら得る。時分割多重スイッチ制御器３９０に書込まれるのと同一のタイムスロッ ト制御情報は丑た通信経路４９“を介１〜で時分割多重スイッチ１０゛内の時分 割多重スイッチ制御器３９０゛に書込まれる。

中央制御装置３０および制御装置１７および１８は、重複リンク・インタフェー スと時分割多重スイッチの間の時分割多重回線、例えば１６から１６および１６ ′から１６゛の制御チャネルと呼ばれる選択されたチャネルを使用して制御メツ セージを交換する。この実施態様においては、個々の制卸、メツセージは複数の 制御語を含み、また個・々の制御チャネルは２５６の時間分離子ヤネルのフレー ム当たり１個の制御語を伝送するこ、とができる。任意の１つの人力２出力ポー ト対と関連するこの２個の時分割多重回線の同一チャネルが制御ヂ・ヤ・ネルと して前もって指定される４、これに加えて１、ちる任意のチャネルが任意の時分 割多重スイッチへの部−分割３．車回瞭〔つ１対のみに対する制御チャネルとし て使用される。例えば、チャネル１が時分割多重回線１６および関連する時分割 多重回線１５上の制御チャネルとして使用されると、時分割多重スイッチ１０へ のその他の時分割多重回線はチャネル１を制御チャネルとして使用できない。同 様に、チャネル１が時分割多重回線１３′および関連する時分割多重回線１５′ 上の制御チャネルとして使用されると、時分割多重スイッチ１０′へのその他の 時分割多重回＠はチャネル１を制御チャネルとして使用できない。制御チャネル と同一の数字同定を持つ岡々のタイムスロットにおいて、時分割多重スイッチ１ ０はその制御チャネルを占拠するデジタル語を６４番目の出力ポートに接続し、 また６４番目の入力ポートを上述の制御チャネルと関連する出力ポートに接続す る。以下に本実施態様の動作の１例をチャネル１が時分割多重回線１６および１ ５に対すル制呻チャネルであり、まだチャネル２が時分割多重回線１４および１ ６に対する制御チャネルである揚台に一、＋いて述べる。タイムスロットＴＳ１ において、時分割多重スイッチ制御器３９０かもの情報は、その他の接続の中で 、時分割多重回線１６のチャネル１内の制御語を出力ポートロ４に接続し、また 入力ポートロ４の所のチャネル１内の制御語を時分割多重回線１５に接続するこ とを定義する１、同様に、タイムスロットｒｓ２において、時分割スイッチ制御 器３９０からのｑ１報（１時分側条重回線１４のチャネル２内の制１ｉｌｌ器を 出力ポートロ４に接続し、また人力ポートロ４の所のチャネル２内つ制御語を時 分割多重回線１６に接続することを定義する。この方法にて動作しているとき、 出力ポートロ４は時分割多重スイッチ１０からチャネル内○この中を時分割多重 スイッチ１０に伝送されるものと同一の数字同定を持つ全ての制御語を受信する 。さらに、個々の制御チャネルはそのタイムスロットの間に人力ポートロ４から それらの関連する制御チャネルと同一の数字同定を持つ制御語を受信するように 接続される。６４番目の出力ポートにスイッチされた制御語は制御分配装置６１ に伝送されるが、該装置３１はこれらをその制御チャネルと関連する位置に一次 的に格納する。制御分配装置６１内の記憶位置と制御チャネルとの組合わぜは格 納された情報源を定義する。

制御装置、例えば、１７からの個々の制御メツセージは開始文字、着信先部、信 号法情報部、および終端文字から５見る。着信先部りは制御メツセージの期待さ れる着信先を定義する。制御分配装置３１は個々の制御メツセージの適切な着信 先を翻訳することによってその制御メツセージの適切な着信先を決定し、そのメ ツセージを着信先装置と関連する制御チャネルと同一〕数字同定を持つチャネル 内の時分割多重スイッチ１０の入力ポートロ４に再伝送する。

上述のごとく動作しているとき、制御装置１７は制御メツセージを制御装置１８ にその反復制御チャネルの間に制御語を伝送して制御装置１８を同定する着信先 部を持つ制御メツセージを形成することによって伝送する。制御分配装置６１は 制御語を集め、その着信先部を翻訳し、そしてそのメツセージを制御装置１８と 関連する制御チャネルと同一の数字同定を持つチャネルの間に入力ポートロ４に 再伝送する。制御メツセージはまた制御メツセージの着信先部内の中央制御装置 ３０を定義することによって中央制御装置６０に伝送できる。これが発生すると 、制御分配装置３１はメツセージを時分割多重スイッチ１０にもどすことなく、 通信リンク６２を介して中央制御装置ろ０に伝送する。同様に、メツセージを中 央制御装置３０から制御装置の１つに特定の制御装置、例えば１７を定義する着 信先部を持つ制御メツセージを制御分配装置に伝送することによって伝送できる 。この伝送は通信リンク６２を使用して達成することもできる。制御分配装置６ １１の時分割多重スイッチ１０゛と中央制御装置６０に関しての動作は、制御分 配装置３１の時分割多重スイッチ１０と中央制御装置３０に関しての動作と概む ね同一である。概むね同一の制御分配装置６１および３１゛の１つの実施態様は 、イー、エイチ、バーファー（Ｅ、）（、Ｈａｆｅｒ）らに公布された合衆国特 許第４，２８０，２１７号において説明される。制御分配装置３１および３１“ の機能はまたマイクロプロセッサおよび関連するバッファ記憶装置を使用したソ フトウェア実現によって達成することができる。

ある任意の対の制御装置の個々の制御装置、例えば、１７　、１７’はメモリ５ ７（オ６図）を含むが、これはその関連する制御装置の制御のためのプログラム 、およびその制御装置の主要機能、その関連するタイムスロット交換装置および その関連する加入者に関するデータを格納する。メモリ５７は、サービスのクラ ス、利得あるいは減衰に対する加入者電話機の限界、料金スクリーニング情報、 および通常の呼処理手順、例えば、共同あるいはジヨイント・ホールドの終結な どに関する情報などの情報を格納する。任意のメモリ５７の殆んどの内容は任意 の池の対の制御装置あるいは中央制御装置と関連するメモリ位置内には格納され ない。

ただし、これらは保守の目的でバルク・メモリ（図示なし）内に格納されること がある。メモリ５７内のある種の情報、例えば共同あるいはジヨイント・ホール ドの終結に関する情報は、主に他の制御装置によって遂行される機能に関する。

この情報は、この情報と関連する加入者との関連にて格納され、データの重複を 避けるため、およびこのような情報の集中格納の非動（２０） 率を避けるだめに使用される。制御分配装置３１を通じて伝送される制御チャネ ルを使用する上述の装置はこの呼に関連する情報を他の制御装置および中央制御 装置に伝送するのに使用される。

本システムの各種の重複部の相互作用を理解するために、タイムスロット交換装 置１１および制御装置１７が能動状態とされ、そしてタイムスロット交換装置１ １と制御装置１７’がスタンドバイ状態とされていると仮定する。能動状態のタ イムスロット交換装置１１は、回線装置から受信されたデータ語を５１２チヤネ ルの時分割多重回線６８を介して重複リンク・インタフェース６９および６９’ の両方に伝送する。スタンドバイ状幀のタイムスロット交換装置１１゛は同様に ５１２チヤネルの時分割多重回線６８′を通じて重複リンク・インタフェース６ ９および６９１０両方にデータ語を伝送する。タイムスロット交換装置１１およ び１１″によって伝送されるデータ語は論理１妥当性ビツトを含む。

個々の重複リンク−インタフェース６９および６９１は、制御装置１７の制御下 で、能動状態の交換装置に接続された時分割多重回線６８および６８゛の１つの 回線、例えばこの例では、回線６８を選択するが、これからのデータ語が後の伝 送に使用される。能動状態の制御装置１７は、２個の導線９１および９２の各々 １個ずつのフレーム当たり２個の制御語を重複リンク・インタフェース６９およ び６９１の両方に伝送する。スタンドバイ状態の制御装置１７１は２個の導線９ １’および９２’を介して重複リンク・インタフェース６９および６９′の両方 に接続されるが、これらは制御装置１７′が能動状態のとき、制御語を伝送する のに使用される。制御装置１７１がスタンドバイ状態のとき、導線９１′と９２ ′上に論理りが存在する。個々の重複リンク・インタフェース６９および６９“ は、制御装置１７の制御下で、４個の導線９１　、９２　、９１’　、　９２’ の２何を選択するが、これからの制御語が後の伝送に使用される。例えば、重複 リンク・インタフェース６９は導線９１および９１“を選択し１重複リンク・イ ンタフェース６９°は導線９１’と９２を選択することができる。個々の重複リ ンク・インタフェース、例えば６９は、５１２チヤネルの時分割多重回線６８上 に受信されたデータ語を分割し、これを２個の２５６チヤネル時分割多重回線上 の関連する時分割多重スイッチ１０に伝送する。重複リンク・インタフェース６ ９は次に導線９１上に制御装置１７から受信される制御語を２５６チヤネル時分 割多重回線１６上のタイムスロットＴ　Ｓ　１’　（制御チャネル１）に挿入し 、また導線９２’上に制御装置１７１から受信される論理０を２５６チヤネル時 分割多重回線１４上のタイムスロットＴＳ２　（制御チャネル２）に挿入する。

同様に１重複リンク・インタフェース６９１ｉ４４＠９１’上に制御装置１７゛ から受１言される論理０を２５６チヤネル時分割多重回線１３１上のタイムスロ ットＴＳ１に挿入し、そして導線９２上の制御装置１７から受信される制御語を ２５６チヤネル時分割多重回線１４′のタイムスロットＰＳ２に挿入する。

説明のごとく、時分割多重スイッチ１０および１ｏ１は両方とも時分割多重スイ ッチ制御装置の制御下で同一パターンのポート間の接続を繰り返す。ある任意の 時分割多重スイッチ、例えば１０によって受けされる個々のデジタル詔のパリテ ィがチェックされる。ある任意のデジタル語が不正なパリティを持つと判定され ると、そのデジタル語の妥当性ビット（Ｃビット）が論理１かも論理０に変更さ れ、そのデータ語が時分割多重スイッチ１０内に含ま君るタイムシェア・スペー ス分割スイッチ１０８（オフ図）に伝送される前に新たなパリティ・ビットが生 成される１、同様に、タイムシェア・スペース分割スイッチ１ｏａ（オフ図）に よって伝送きれる個々のデジタル語のパリティもチェックされる。ここでも、タ イムシェア・スペース分割スイッチ１０８によって伝送される任意のデジタル詔 が不正のパリティを持つと判定されると、そのデジタル語の妥当性ビット（Ｃビ ット）が論理０にセットされ、捷だそのデジタル語が重複リンク・インタフェー ス６９に伝送される前に新たなパリティ・ビットが生成きれる。従って、個々の 時分割多重スイッチ１ｏおよび１ｏ“によって伝送されるデジタル語の妥当′汁 ビットは、そのデジタル語がその時分割多重スイッチを通じて運：ばれたときパ リティ・エラーが検出されたか否かを示す。

パリティをチェックし、個々の時分割多重スイッチ１゜および１０′内で正しい パリティを２度再生することによって、パリティ・エラーを引き起こす故障の場 所をより正確に検出できる５つ この例においては、制御装置１７によって導線９１上に伝送される制御語は重複 リンク・インタフェース６９および時分割多重スイッチ１ｏを通じて制御分配装 置６１にパスされ、また制御装置１７に１、って導線９２上に伝送された制御語 は重複リンク・インタフェース６９゛おまひ時分割多重スイッチ１ｏ“を介し、 で、制御分配装置６１′にパスされる３、典型的な例に１３・いでは、時分割多 重スイッチ１ｏを通じての制御リンク（τを呼処理に関するメツセージのために 使用され１時分割多重スイッチ１０゛を通しての制御リンクは管理および保守メ ツセージのために使用される。制御メツセージの制御分配装置６１および６１゛ から能動状態の制御装置１７への流れは、概むね上述のシーケンスの反対である 。制御装置１７に向けられた呼処理に関する制御語は制御分配装置３１から時分 割多重スイッチ１ｏに伝送され、２５６チヤネルの時分割多重回線１５上の（２ ４） タイムスロットＴＳＩ内に置かれる。同様に、制御装置１７に向けられた管理お よび保守に関連する制御語は制御分配装置６１′から時分割多重スイッチ１０“ に伝送され、そして２５６チヤネルの時分割多重回線１６゛上のタイムスロット ＴＳ２内に置かれる。論理０が２５６チヤネルの時分割多重回線１６上のタイム スロットＴＳ２内、および２５６チヤネルの時分割多重回線１５゛上のタイムス ロットＴＳＩ内に置かれる。時分割多重スイッチ１０から受信された制御語、こ の例では回線１５上のタイムスロットＴＳＩ内の呼処理関連制御語および回線１ ６上のタイムスロットＴＳ２内の論理口は重複リンク・インタフェース６９によ って抽出さ１Ｌ導線９６および９４上の制御装置１７および１７”の両方に伝送 される。重複リンク・インタフェース６９“は同様に時分割多重スイッチ１０′ からの制御語、この列では回線１５１上のタイムスロット′Ｊ″Ｓ１内の論理０ および回線１６’ｌのタイムスロットＴ’　Ｓ　２内の管理あるいは保守関連制 御語を抽出して、これらを導線９６“および９４′上の制御装置１７および１７ ゛の両方に伝送する。制御装置１７は、４個の導線９３．９４　、９３’お上０ ．９４゛の中の呼処理関連制御語および管理あるいは保守関連語がこの上にそれ ぞれ重複リンク・インタフェース６９および６９１かＩト伝送される２個、この 例では、導線９６および９４゛を選択する。制御装置１７“ば、同様に、これが 能動状態にあるとき、４個の導線９６゜９４．９３°および９４□を選択するこ とが可１］１である。　′重複リンク・インタフェース６９は２５６チヤネル回 線１５および１６上のデータ語を組合わぜ、これらを５１２チャネル時分割多重 ｉ０１線１７０上のタイムスロット交換装置１１および１１′に伝送する。同様 に。

重複リンク・インタフェース６９１は２５６チヤネル回線１５１および１６′上 のデータ語を組合わせ、結合したデータ流を５１２チャネル時分割多重回線７０ ゛を介してタイムスロット交換装置１１および１１゛に送信する。

時分割多重回線７０および７０′上のデータ語は語の対としてみなされる。例え ば、回線７０」−のチャネル４８内のデータ語と回線７０１上のチャネル４８内 のデータ語で１つの詔の対が構成される。個／ｚの語の対の対応するデータ語は 両方とも１つの回線装置から伝送きれた同一のデータ語から得られるべきである 。能動のタイムスロット交換装置１１は個々の受信された語の対から加入者電話 機へのその後の伝送に使用されるべき１つのデータ語を選択する。この選択は受 信データ語の妥当性ビットおよびパリティ・ビットに基づく。この実施態様にお いては、タイムスロット交換装置１１は始め時分割多重回線７０上に受１訂され たデータ語のみを選択するように前もってバイアスされる。タイムスロット交換 ｊ装置１１（・１回線７０からＤデータ語の選択を回線７０上の任意のチャネル 、例えばチャネル４８内に受信されるデータ語が不当パリティにて受信される、 あるいは時分割多重スイッチ１０内でパリティ・エラーが検出されたことを示す 論理０の妥当性ビットとともに受信されるまで継続する。しかし１語の対の他の データ語、例えば回線７０°上の対応するチャネル４８内のデータ語のみが正当 なパリティおよび論理１妥当性ビツトにて受信されたときは、回線７０上のデー タ語でなく回線７０’上のデータ語がその後の伝送のために選択きれる。タイム スロット交換装置１１は回線７０からのチャネル４８以外のチャネル内のデータ 語の選択を、これらデータ語が正当なパリティおよび論理１妥当性ビツトを持つ かぎシ継続する。しかし、ヤネル４８内のデータ語を選択すると、これは回線７ ０′のチャネル４８内のデータ語の選択をこれらデータ語の１つが不当なパリテ ィにて受信されるか、あるいは論理０妥当性ビツトにて受信されるまで継続する 。この場合、回線７０のチャネル４８内のデータ語が正当なパリティおよび論理 １妥当性ビツトにて受信されると、回線７０上のデータ語がその後の伝送のため に選択される。その後、タイムスロット交換装置１１は再び回線７０のチャネル ４８内のデータ語の選択を開始し、これらデータ語が正当なパリティおよび論理 １妥当性ビツトを持つ限シこれを継続する。本発明の実施態様では、発信側タイ ムスロット交換装置によって伝送される個々のデータ語は時分割多重スイッチ１ ０および１０′の両方によって運ばれる。好ましくは、システムの故障ちるいは 遷移エラー状態が時分割多重スイッチ１０および１０’の両方からのデータ語に 同時に影響を与えないようにすることによってエラーを持つデータ語が加入者電 話機への次の伝送に使用されることを防ぐことができる。スタンドバイ状態のタ イムスロット交換装置１１１は能動状態のタイムスロット交換装置１１のデータ 語選択動作と概むね同一の動作を遂行し、２個の装置１１および１１゛によって 選択されたデータ語の比較によって能動状態の装置１１のデータ語選択動作の正 当性が検証される。タイムスロット交換装置１１および１１１の両方がデータ語 を個々の回線装置、例えば１９および２０に伝送するが、この回線装置は加入者 電話機に送信するため能動状態のタイムスロット交換装置１１からのデータ語を 選択する。

本実施態様においては、制御リンクは制御装置１７から制御分配装置３１および ６１′の両方に対して維持される。例えば、制御分配装置３１へのリンクは重複 リンク・インタフェース６９および時分割多重スイッチ１０を介して維持され、 また制御分配装置３１゛へのリンクは重複リンク・インタフェース６９１および 時分（２８） 側条重スイッチ１０“を介して維持される。時分割多重スイッチ１０が故障した ときでも、中央制御装置６０は制御分配装置３１“、時分割多重スイッチ１０゛ 、および重複リンク−インタフェース６９１を介して制御装置１７と通信するこ とが可能である。典型的なシナリオにおいては、中央制御装置３０は制御装置フ ７に時分割多重スイッチ１０の故障状態を示すメツセージを送る。能動状態のタ イムスロット交換装置１１は制御装置１７によって重複インタフェース６９°か らの回線７０１上のデータ語のみが加入者電話機へのその後の伝送のために選択 される。この場合、制御装置１７と制御分配装置３１１の間に重複リンク・イン タフェース６９°および時分割多重スイッチ１０“を介して２個の制御リンクを 保持できる。

詳細な説明 第３図から第６図は、第１８図に従って配置されたとき、タイムスロット交換装 置１１および１１’、制御装置１７および１７１、重複リンク・インタフェース ６９および６９′およびこれらの間の相互接続を詳細に示す。

牙３図に示されるタイムスロット交換装置１１および制御装置１７はそれぞれ第 ５図に示されるタイムスロット交換装置１１′および制御装置１７“と実質的に 同一であり、対応する構成要素は第３図および第５図において同一の番号によっ て同定される。同様に、実質的（２９） に同一である重複リンク・インタフェース６９および６９゛の対応する構成要素 は、それぞれこれら図面の両方において同一番号によって同定される。以下の説 明では、特定の要素に対する参照は特定の図に対する括弧で囲まれた参照番号を 含めて行なう。第３図から第６図に示されるデジタル語を時分割多重スイッチ１ ０および１０１に送信する構成の部分は、ここでは発信側通信装置として参照さ れる。時分割多重スイッチ１０および１０°からデジタル語を受信するのに使用 される□構成の部分は着信先通信装置として参照される。

タイムスロット交換装置１１および１１１は実質的に同一であるだめ、ここでは 装置１１（牙６図）のみを説明する。８個の回線装置２例えば、１９および２０ の個々の出力は、夫々が各々１６ビツトのデジタル・チャネルから成る反復フレ ームから唆る。この情報はタイムスロット交換装置１１内のマルチプレクサ６゜ に伝送される。マルチプレクサ６０は８個の回線装置から出力信号を受信するが 、この信号はリフオーマットされ、各々の１２５マイクロ秒フレームに対する５ １２チヤネルを持つ出力時分割多重回線６２上に伝送される。同様に−、デマル チプレクサ６１は送信タイムスロット交換装置５３から時分割多重回線６３上に 各々１６ビツトの５１２チヤネルを受信するが、このチャネルは所定の配列にて ８個の回線装置に分配される。時分側条重回線６２上の任意のチャネル内に伝送 される情報は、受信タイムスロット交換装置５Ｇ内のその任意のチャネルと関連 するメモリ位置に格納てれる。

任意のデータ語が格納される特定のメモリ位置は、タイムスロット・カウンタ５ ４によって生成されるタイムスロット同定信号によって定義される。タイムスロ ット・カウンタ５４は、タイムスロット当たシ１タイムスロット同定の速度で５ １２タイムスロツトの反復シーケンスを生成する。ある特定のデータ語が受信さ れるタイムスロットの間に生成される。ちる特定のタイムスロット同定はそのデ ータ語を格納する受信タイムスロット交換装置５０内のメモリ位置を定義する。

データ語はまた受信タイムスロット交換・装置５ｏがもタイムスロット当たり１ デ一タ語の速度にて受けされる。ある任意のタイムスロットにおいて、受信タイ ムスロット交換装置５０から受信されるべきデータ語のメモリ・アドレスは制御 ＲＡ　Ｍ　５５を読出すことによって得られる。制御ＲＡＭ５５はタイムスロッ ト当たり１度タイムスロット・カウンタ５４からのタイムスロット同定によって 定義されるアドレスの所を読出され、こうして読出された量はそのタイムスロッ トに対する読出しアドレスとしてタイムスロット交換装置５０に伝送される。受 信タイムスロット交換装置５０から読出されるデータ語は、時分割多重回線６８ を介して（３１）　１俵ＢＲＧＯ−５０２１８０（９）重複リンク・インタフェ ース６９（第４図）および６９゛（第６図）に伝送される。重複リンク・インタ フェース６９および６９１からのデータ語ば５１２チヤネル時分割多重回線７０ および７０°上の選択回路９００（第６図）によって受信される。時分割多重回 線７０および７０’上の対応するチャネル内のデータ語は語の対とみなされる。

選択回路９００（第６図）は個々の受信でれた語の対から１つのデータ語を選択 して、この選択したデータ語を送信タイムスロット交換装置５３（牙６図）への ５１２チャネル時分割多重回線９９１上に伝送する。能動状態の制御装置１７（ 第６図）のプロセッサ６６は２ビツト、例えば起動ビットおよび回線選択ビット を制御レジスタ４１（第３図）に書込むことによって選択回路９００を初期化す る。制御Ｔノラスタ４１の起動ビットが論理１であると、選択回路９０（］が起 動され、受信データ語の妥当性およびパリティ・ビットに基づいて回線７ｏおよ び７　［１’からのデータ語を選択し、また制御レジスタ４１の回線選択ビット は初期化の後に選択回路９００によって選択された最初の回線のみを定義する。

しかし、制御レジスタ４１の起動ビットが論理０であると、選択回路９００は時 分割多重回線７０あるいは７０１からの制御レジスタ４１の回線選択ビットによ って定義されるデータ語のみの選択を継続する。選択回路９００（第８図）の動 作は後（６２） によυ詳ノ細に説明する。選択回路９００によって時分割回線９９１上に伝送さ れるデータ語は送信タイムスロット交換装置５３（第３図）によって制御ＲＡＭ ５５（牙３図）からのアドレスによって定義される位置に格納される。個々のデ ータ語は送信タイムスロット交換装置５３（第３図）のタイムスロットカウンタ ５４（第３図）によって定義されるアドレスから読出される。こうして読出され たデータ語は回線装置への伝送のため時分割多重回線６６上に伝送される。制御 ＲＡＭ５５（第３図）は個々が特定の回路、例えば、送信タイムスロット交換装 置５３（牙６図）と関連する複数の制御メモリとして実現することもできる。制 御メモリの特定の構成は本発明にとって重要なことではなく、タイムスロット交 換装置１１　（第６図）円のタイミングおよび回路要件に依存する。受信タイム スロット交換装置５０、制御ＲＡＭ５５、タイムスロット・カウンタ５４および 送信タイムスロット交換装置５３によって遂行されるタイムスロット交換装置１ ７）一般原理は当技術において周知なことであシ、ここでは詳細には説明しない 。タイムスロット・メモリ内からデータ語を読出す、あるいはこれに書込むため の１つの構成が合衆国特許第４，０３５，５８４号、ジエイ、ダブリュ、ルーツ （、ｒ、〜Ｖ、　Ｌｕｒｔｚ）　ｉ二おいて詳細に説明されている。

以下は交換システムの各種の制御装置間の主要モードの通信に関する説明である 。この例において、タイムスロット交換装置１１および制御装置１７が能動状態 とされ、そしてタイムスロット交換装置１１’および制御装置１７’がスタンド ハイされるものと仮定する。

能動の制御装置１７（第３図）のプロセッサ６６は１つの完全なダイアルされた 番号に応答して、そのダイアルされた番号に関して翻訳を遂行し、中央制御装置 ３０（牙２図）に対すの呼処理メツセージを作成し。

その時分割多重スイッチ１０および１０゛（第２図）を通じてその呼に対するア イドルのタイムスロットを確立する。プロセッサ６６（牙３図）はまだ管理ある いは保守メツセージを作成する。これら制御メツセージはプロセッサ６６（第３ 図）によってメモリ５７（７３図）内に格納′される。当技術において周知のタ イプの直接メモリ・アクセス（Ｄ　ＭＡ　）装置５８（第３図）は、このメツセ ージの各々をフレーム当たり１制御語の速度にて読出す。ｌ）ＭＡ装置５８（第 ３図）は、個々の呼処理制御語を導線９１を介して個々の重複リンク・インタフ ェース６９（牙４図）および６９１（第６図）内の２個のリンク中インタフェー ス７８および７９に送信する。同様に、ＤＭＡ装置５８（第３図）は−個々の管 理および保守制御語を導ｍ９２を介して個々の重複リンク・インタフェース６９ （第４図）および６９“（第６図）内のリンク・インタフェース７８および７９ に送信する。導線９１および９２は４個のスイッチ４４の個々の４個の入力端子 の２個（Ｃ接続されるが、１つのスイッチ４４が個々の重複リンク・インタフェ ース６９（第４図）および６９１（牙６図）内の個々のリンク・インタフェース ７８および７９内に含まれる（第４図および第６図には、４個のスイッチ４４の ２個のみが示される。）。個々のスイッチ４４（第４図および第６図）の他の２ 個の入力端子は２個の導線９１’および９２１を介してスタンドバイ状態の制御 装置１７′（第５図）内のＤＭＡ装置５８に接続されるが、これらは制御装置１ ７′が能動状態にあるとき制御メツセージを伝送するために使用され、これは制 御装置１７“がスタンドバイ状態にあるとき論理０を送信する。関連する制御レ ジスタ４３（第４図および第６図）内の２ビツトによって制御される個々のスイ ッチ４４（第４図および第６図）は４個の導線９１　、９２　、９１’および９ ２°の中から制御語ソース・レジスタ８０（牙４図および牙６図）に接続すべき １つを選択する。能動状態の制御装置１７（牙３図）のプロセッサ６６はバス５ ９を介して″適切なビットを個々の制御レジスタ４６（第４図および第６図）に 書込むことによって関連するスイッチ４４（牙４図および第６図）によって遂行 された選択を調べる。この例では、導線９１は重複リンク・インタフェース６９ （牙４図）のリンク・インタフェース７８内の制御語ソース・レジスタ８０に接 続され、導線９２は重複リンク・インタフェース６９１（第６図）のリンク・イ ンタフェース７９内の制御語ソース・レジスタ８０に接続される。同様に、導線 ９１“は重複リンク・インタフェース６９１（第６図）フリンジ・インタフェー ス７８内の制御語ソース・レジスタ８０（図示なし）に接続され、丑だ導線９２ ゛は重複リンク・インタフェース６９（牙４図）Ｐ、Ａのリンク・インタフニー スフ９内の制御語ソース・レジスタ８０（図示なし）に接続される。重複リンク ・インタフェース６９（第４図）は１個のマルチプレクサ７３．２個のデマルチ プレクサ７４および７５、および２個のリンク・インタフェース７８および７９ を含む。デマルチプレクサ７４（第４図）は時分割多重回５陳６８を介してタイ ムスロット交換装置１１（第３図）内の受吉タイムスロット交換装置５ｏからデ ータ語を受盲するように接続される。デマルチプレクサ７５（第４図）は時分割 多重回線６８′を介してタイムスロット交換装置１１１（第５図）内の受信タイ ムスロット交換装置５０からデータ語を受けするように接続される。マルチプレ クサ７３（第４図）は時分割多重回線７０を介して個々のタイムスロット交換装 置１１（第６図）および１１“（牙５図）内の送信タイムスロット交換装置５６ にデータ語を送信するように接続される。タイムスロット交換装置１１（第６図 ）、マルチプレクサ７６（第４図）、デマルチプレクサ（第４図）および重複リ ンク・インタフェース６９（第４図）内０リンク・インタフェース７８および７ ９の関係は、タイムスロット交換装置１１′（第５図）、マルチプレクサ７３（ 第４図）、デマルチプレクサ７５（牙４図）および重複リンク・インタフェース ６９（第４図）のリンク・インタフェース７８および７９の関係と実質的に同、 −であるため、ここでは前者のみを詳細に説明する。前述したごとく、時分割多 重回線６８および７ｏの両方ともデータ語を１２５マイクロ秒フレーム当たシ５ １２チャネルの速度にて運ぶ。デマルチプレクサ７４（第４図）は時分割多重回 線６８上に受信された情報を、データ語を時分割多重回線７７上の個々の偶数暦 月のチャネルに伝送し、またこのデータ語を時分割多重回線７６上の個々の奇数 番号のチャネルに伝送することによって２個の時分割多重回線７６および７７に 分割する。１′ｍｌ々の時分割多重回線７６および７７は−従ってフレーム当／ こシワ５６チヤネルの速度で情報を運ぶ。

マルチプレクサ７−３（牙４図）は、２個の２５６チヤネルの時分割多重回５腺 １９５および１９６上の情報を５１２チヤネルの時分割多重回線７０上に組合わ せる。

この、姐合わせは時分割多重回１１１９５および１９６からのデータ語を時分割 多重回線１９５からのデータ語が時分割多重回線７ｏの偶数番号のチャネルに伝 送でれ、一方、時分割多重回線１９６からのデータ語が偶ａ番号のチャネルに伝 送されるように交互に伝送することによって行なわれる。この実施態様において は、時分割多重回線７６および１９５はリンク・インタフェース７８（第４図） に接続され、そして時分割多重回線７７および１９６はリンク・インタフェース ７９（第４図）に接続される。タイムスロット交換装置１１（第３図）はフレー ム当たシ５１２タイムスロット（チャネル）のベースにて動作し、一方、リンク ・インタフェース７８（第４図）および７９（第４図）並びに時分割多重スイッ チ１０（第２図）はフレーム当たシ２５６タイムスロツト（チャネル）のベース にて動作する。ぜらに、タイムスロット交換装置１１　（牙３図）から受［言さ れ、また、これに伝送されるチャネルは完全な同期にて動作する。つまシ、タイ ムスロット交換装置１１（第３図）からリンク・インタフェース７８（第４図゛ ）によって任意の数字同定を持つチャネルが受信でれるたびに、リンクインタフ ェース７８（牙４図）および７９（牙４図）の両方がタイムスロット交換装置１ １（第３図）に対して同一の数字同定を持つチャネルを受信および送信する。分 割後の同期を保持するため、時分割多重回線６８上の奇数番号の全てのチャネル がデマルチプレクサ７４（第４図）によ−って遅延され、Ｋ〒数番号のチャネル およびこの直後に繞く偶数番号のチャネルが実質的に同時に時分割多重回線７６ および７７の対応する１つに伝送されるようにする。同様に１時分割多重回線１ ９６上のリンク・インタフェース７９（第４図）からの個々のデータ語がマルチ プレクサ７乙によって遅延され、これがマルチプレクサ７６によってリンク・イ ンタフェース７８（第４図）から時分割多重回線１９５上に受［言されるデータ 語の直後に実質的にこれと同時に時分割多重回線７０上に伝送される。

個々のリンク・インタフェースはスイッチ４５（第４図および１６図）を含むか 、これは関連する制御レジスタ４３（牙４図お上び１６図）内の１ビツトの副、 Ｎ下で、２個の２５６チヤネルの時分割多重回線の内の、後の伝送に使用される データ語がこれより受１言される能動状態のタイムスロット交換装置と対応する 回線を選択する（第４図および１６図に（は４個のスイッチ４５の２個および４ 個の制御レジスタ４３の２個のみが示さオＬる。）。能動状態の制御装置１７（ 第３図）はバス５９を介して適切なビットを個々の制御レジスタ４３（牙４図お よび牙６図）に書込むことによってタイムスロット交換装置１１（牙６図）の能 動状態を示す。この例においでは、スイッチ４５（第４図）はデマルチプレクサ ７５（−ｉ−４図）からの回線７６”でなく、デマルチプレクサ７４（第４図） からの回フ醗７６を選択する。スイッチ４５（第４図）は、回線７６上に受信さ れたデータ語をフレーム指示および同期回路１９９（第４図）への２５６チヤネ ルの時分割多重回線１９７上に伝送する。回路１９９は、時分割多重回線１５上 にリンク・インタフェース７８（第４図）によって受信されたデータ語は時分割 多重回線１６上に伝送されるデータ語とのチャネル同期する必要はないが、チャ ネルの同期が時分割多重回線１９７と１９５の間で達成されるようにするため１ （バッファ・メモリ（図示なし）を含むう回路１９９（第４図）はまたフレーム 指示ビット（Ｇビット）を回線１３上に伝送される個々のデータ語冨挿入し、ま た回線１５上に受１ムされるフレーム指示パターンるチェックする。回線１９９ （２・４図）の動作の詳細は本発明に１・ま特に重要ではないが、イー、エイチ 、バーファー（Ｆ；Ｊｌ、　Ｉ（ａｆｅｒ　）らに公布され＆　上Ｍの訃衆国特 許第４，２８０，２１７号に示される。

重複リンク・インタフェース６９（第４図）内のリンク・インタフェース７８お よび７９０両方に対するタイミングはクロック回復回路８４（第４図）によって 提供されるが、これは２個、っ時分割多重回線１５および１６のいずれかからの 入りビット流を受信し、これから３２．７６８メガヘルツ・クロック信号を回復 する。スイッチ４７（第４図）は関連する制御レジメ・′ノ４６内り盲号ビット によって制御され１回１凍１ｓ、６るいは回線１６の選択を行なう。能動状態の 制御装置１７（１６図）のプロセッサ６６はバス５９を介して鵠］呻レジスタ４ ６（牙４図）に適当なビットを書込む。重複リンク・インタフェース６９（牙４ 図）内のリンク・インタフェース７８および７９の両方はクロック回復回路８４ （第４図）から共通りロック信号を受信するため１時分割多電回線１９５および １９６は時分割多重回線１５および１６には同期は必要てないが同期に保たれる 。さらに１重複リンク・インタフェース６９（第４図）および６９′（１６図） は重複リンク・インタフェース６９（第４図）および６９１（１６図）内のクロ ック回復回路８４（第４図および１６図）をマスター　スレーブ・モードにて動 作り−ることによって同期に保たれる。個々のクロック回復回路８４（第４図抄 上び１６図）のマスター／スレーブ状態（は　関連する制御レジスタ４６（第４ 図および１６図）内の１ビツトによつＣ制御される。、、位相固定ループ（図示 なし）が個々のクロック回復回路８４（第４図お上び１６図）に含丑れる。重複 リンク・インタフェース６９（第４図）内のクロック回復回路８４がマスクであ るときは、これは同期を維持するために重複リンク・インタフェース６９１（１ ６図）内のスレーブ・クロック回復回路８４の位相固定ループにタイミング信号 を導線１９１を介して送信する。同様に、重複リンク・インタフェース６９°（ １６図）円のクロック回復回１烙８４がマスターの、場合は、これは重複リンク ・インタフェース６９（第４図）内のスレーブ・クロック回復回路８４の位相固 定ループにタイミング信号を導＠１９２を介して送信する。クロック回復回路８ ４（第４図および１６図）によって回復された同期化クロック信号はタイムスロ ット、カウンタ５４（１６図および第５図）を駆動し、従って、能動状態のタイ ムスロット交換装置１１（１６図）の動作およびスタンドハイ状態のタイムスロ ット交換装置１１′（第５図）も同期化される。

前述したごとく、この例においては、スイッチ４５（第４図）は２５６チヤネル の時分割多重回線１９７−Ｆのフレーム化および同明比回路１９９（第４図）に 伝送するために能動状態のタイムスロット交換装置１１（１６図）からの入りデ ータ語を選択する。しかし、制御、語ソース・レジスタ８０（第４図）の「／」 容（何、回線１９７上の所定の制御タイムスロット上に置かれる。

例えば、重複リンク・インタフェース６９（第４図）のリンク・インタフェース ７８内で制御装置１７（１６図）のＤ　Ｍ　ｉＸ装置５８から導線９１上に受信 される呼処理関連制御語は回線１９７（牙４図）上のタイムスロットＴＳＩ内に 置かれる。

ある任意のリンク・インタフェース内で同一チャネ（４２） ルが制御メツセージの送信および受信の両方に使用される。ある任意のリンク・ インタフェースによって制御メツセージを運ぶために使用される特定のチャネル がプリセットされ、制御チャネル・レジスタ８１（第４図および第６図）内に格 納される。リンク・インタフェース７８　（第４図および牙６図）内のフレーム 化および同期化回路１９９内の読出しアドレス発生器（図示なし）は２５６個の 読出しアドレスの反復シーケンスをある任意の重複リンク・インタフェース６９ （牙４図）あるいは６９′（第６図）内のリンク・インタフェース７８および７ ９の両方によって使用される２５６チヤネルの時分割多重回線１９５上の出デー タ語と同期して生成する。重複リンク・インタフェース６９（第４図）読出しア ドレス発生器によって生成された個々の読出しアドレスは比較器８９（第４図） への導線１９８上に伝送されるが、該比較器はこの読出しアドレスを制御チャネ ル・レジスタ８１（第４図）内に格納されたプリセット制御チャネル同定と比較 する。比較器８９（牙４図）がその瞬間の読出しアドレスが制御チャネル同定と 同一であると判定すると、これはゲート信号を生成する。ゲート信号は制御語ソ ース・レジスタ８０（第４図）および制御語着信先レジスタ９０（第４図）に送 信される。制御語ソース・レジスタ８０（第４図）は比較器８９（第４図）から のゲート信号に応答してその内容を時分割多重回線１９７にゲート出力し、こう して制御語を伝送する。制御語着信先レジスタ９０（第４図）は比較器８９（第 ４図）からのゲート信号に応答して、この情報を時分割多重回線１９５上に格納 する。この特定のチャネル期間において、時分割多重回線１９５上の情報は制御 装置１７（第３図）によって使用されるべき制御チャネルの内容から成る。

次の制御チャネルの発生の前に、重複リンク・インタフェース６９（牙４図）の リンク・インタフェース７８内の制御語着信先レジスタ９０の内容は導線９３上 を制御装置１７（牙３図）および１７°（第５図）の両方に伝送される。同様に １重複リンク・インタフェース６９（第４図）のリンク・インタフェース７９並 びに重複リンク・インタフェース６９＋（第６図）のリンク・インタフェース７ ８および７９内の制御語着信先レジスタ９０の内容が対応する導線９４　、９３ ’および９４’上を制御装置１７（第３図）および１７′（第５図）の両方に伝 送される。制御装置１７内に含まれるスイッチ６９（第６図）は、関連する制御 レジスタ３８（第６図）内の４個のビットの制御下において、４個の導線９３， ９４，９３１および９４’の内のＤＭＡ装置５８（第３図）の２個の入力端子に 接続されるべき任意の２個を選択する。能動状態の制御装置１７（牙６図）のプ ロセッサ６６はバス５９を介して適当なビットを（４４） 制・卸レジスタ６８（牙６図）に書込む。この例においては、導線９６および９ ４“が選択され、そして重複リンク・インタフェース６９（第４図）のリンク・ インタフェース７８からの呼処理関連制御語と重複リンク・インタフェース６９ ’のリンク・インタフェース７９からの管理および保守関連制御語がＤＭＡ装置 ５８（第６図）の動作によってメモリ５７（牙３図）に伝送される。制御装置１ ７゛（牙５図）はまた、制御装置１７１（第５図）が能動状態のとき使用される スイッチ３９（第５図）および制御レジスタ３８（第５図）を含む。

タイムスロット交換装置１１（牙３図）および１１′（第５図）、制御装置１７ （第６図）および１７゛（第５図）、並びに重複リンク・インタフェース６９（ 牙４図）および６９′（第６図）は集合的にインタフェース・モジュールと呼ば れる。データ経路および制御リンクの構成、タイムスロット交換装置１１（牙６ 図）および１１＋（第５図）の両方のタイムスロット交換機能並びにインタフェ ース・モジュール内のタイミングのソースはバス５９を介して能動の制御装置１ ７（第３図）のプロセッサ・６６によって制御される。プロセッサ６６はインタ フェース・モジュール全体の個々のスイッチ３９，４４，４５．４７（牙３図か ら牙６図）の状態および個々の選択回路９００（第３図および第５図）の動作を 制御レジスタ３８，４１．４３および４６（牙３図から牙６図）の適当な１つに 書込むととによって制御できる。制御装置１７′（第５図）が能動状態であると 、このプロセッサ６６はバス５９’を介してインタフェース・モジュール全体の 制御レジスタ６８゜４１．４３および４６内に書込むこともできる。

この例では、能動状態の制御装置１７（第６図）のプロセッサ６６から時分割多 重スイッチ１０（第２図）への１つの制御リンクが導線９１および９３並びに重 複リンク・インタフェース６９（牙４図）のリンク・インタフェース７８を介し て保持され、能動状態の制御装置１７（第３図）のプロセッサ６６から時分割多 重スイッチ１０１（第２図）への制御リンクが導線９２および９４１並びに重複 リンク・インタフェース６９１（第６図）のリンク・インタフェース７９を介し て保持される。時分割多重スイッチ１０（第２図）が故障し。

たときは、１つのメツセージが時分割多重スイッチ１０１（第２図）および重複 リンク・インタフェース６９１（第６図）のリンーク・インタフェース７９を通 る、この制御リンクを介して能動状態の制御装置１７（牙３図）のプロセッサ６ ６に送信される。このメツセージに応答して、能動状態の制御装置１７（第３図 ）のプロセッサ６６は重複リンク・インタフェース６９１（第６図）のリンク・ インタフェース７８内の制御レジスタ４６（図示なし）白シよび制御装置１７（ 牙６図）の制御レジスタ６８内に制御装置１７（第６図）のプロセッサ６６から 時分割多重スイッチ１０′（第２図）への第２の制御リンクが導線９１および９ ６１並びに重複リンク・インタフェース６９′（第６図）のリンク・インタフェ ース７８を介して確立されるよう書込む。能動状態の制御装置１７（第３図）の プロセッサ６６もまたタイムスロット交換装置１１（第３図）および１１１（第 ５図）の両方が時分割多重スイッチ１０′（第２図）から５１２チヤネルの時分 割多重回線７０’上に受信されたデータ語のみを選択できるように制御レジスタ ４１（第６図および第５図）に論理０起動ビツトおよび論理１回線選択ビットを 書込む。

時分割多重スイッチ１０ 時分割多重スイッチ１０および１０′（牙２図）は概むね同一でおる。従って、 ここでは時分割多重スイッチ１０（オフ図）のみを詳細に説明する。時分割多重 スイッチ１０の個々の人力／出力ボート対は時分割多重スイッチ・リンク・イン タフェースに接続される。

オフ図においては、人力／′高出力−ト対１に接続された時分割多重スイッチ・ リンク・インタフェース１［１０１、）い／出力ポート対２に接続された時分割 多重スイッチ・リンク・インタフェース１９０および入／出力ボート対６４に接 続された時分割スイッチ・リンク・インタフェース１９１のみが特に示される。

時分割多重スイ”　′　ｑｑ表日日３６０５０２１８０　０３）ソチ・リンク・ インタフェース１０１は受信ｍｉｏ。

を含むが、これは時分割多重回線１６からデジタル語を受信して、これらデジタ ル語を時分割多重回線１０３を介して直列並列レジスタ１０２に伝送する０時分 割多重回＠１０３からのビット流はまた、クロック回復回路１０４およびフレー ム・チェック回路１０５に加えられるが、これらはそれぞれビット流からクロッ ク信号を派生およびフレーム同期の存在の判定を行なう。

時分割多重スイッチ・リンク・インタフェース１ｏ。

は、さらに書込みアドレス発生器１０６を含むが、これはクロック回復回路１０ ４からの言置に応答して書込みアドレスのシーケンスを生成する。直列並列レジ スタ１０２に伝送される個々のデジタル語は、次に直接アクセス・メモリ１０７ の書込みアドレス発生器ｊ０６によって生成きれるアドレスの所に書込まれる。

時分割多重スイッチ１０はまた、タイムシェア・スペース分割スイッチ１０８を 含むが、これはその入力および出力ボート間の経路を完丁するため各々約４８８ ナノ秒の２５６タイムスロツトのフレームにて動作する。個々のタイムスロット の期間内に接続されるべき入力と出力ポートの間の交換経路を定義する情報が時 分割多重スイッチ制御装置３９０内に格納されるが、この情報が個々のタイムス ロットにおいてこれら接続を確立するために読出される。時分割多重スイッチ制 御装置３９０はマスタ・クロック回路３９１から受信されるタイミング信号に従 って動作する。前述したごとく、個々のタイムスロットは数字同定を持ち１．あ る任意のタイムスロットにおいて、その任意のタイムススロットと同一の数字同 定を持つデジタル語チャネルが交換される。従って、ある任意の数字同定を持つ チャネル内の全てのデジタル語が不正の交換を避けるために、それと関連するタ イムスロットにおいてタイムシェア・スペース分割スイッチ１０８に伝送されな ければならない。これを達成するため１時分割多重スイッチ１０は個々の時分割 多重スイッチ・リンク・インタフェースの個々の直接アクセス・メモリに実質的 に同時に伝送される２５６個の読出しアドレスの反復シーケンスを生成するだめ のマスク・クロック回路６９１を含む。時分割多重スイッチ１０のマスク・クロ ック回路３９１は時分割多重スイッチ１０“内の時分割多重スイッチ・リンク・ インタフェースにタイミング信号を伝送する。同様に、他り全ての時分割多重ス イッチ・リンク・インタフェース内に含まれる直接アクセス・メモリ１０７およ び複数の同様の直接アクセス・メモリは同一のタイムスロットと関連するデジタ ル語を実質的に同時に読む。

直接アクセス・メモリ１０７から読出される個々のデジタル語のパリティはパリ ティ検査器３０１によってチェックされるが、これはそのパリティが正当である ときはｊ＼ＮＤゲート３０２０１つの入力端子に論理１信号を伝送し、まだパリ ティが不当であるときはこれに論理り信号を伝送する。直接アクセス・メモリ１ ０７から読出される個々のデジタル語Ｏ妥当・′生ビット（Ｃビット）はＡ、　 Ｎ　Ｄゲート３０２の第２の入力に伝送さメモリ１０７から読出された圧意のデ ジタル語の妥当性ビット（Ｃビット）が論理１でるり、壕だパリティ検査器３０ １がデジタル語のパリティ・ビットが正当であることを示すときにのみ論理１信 号を生成する。

パリティ発生器６０３は直接アクセス・メモリ１０７からのデジタル語の情報部 （ビットＰ　ＣＮｒ　ＯからＧ、第１０図）に基づいて新ビットを計算するか、 このＣビットはＡＮＤゲート６０２によって新Ｃビットとして生成された論理信 号によって交換さ才りる。直接アクセス・メモリ１０７から読出されたものであ るが、ＡＮＤゲート６０２によって生成きれた新Ｃビットを含むデジタル語およ びパリティ発生器６０６によって生成された新パリティ・ビットは並列直列レジ スタ１１０に伝送され、ここからドライ八回路６０４を介してタイムシェア・ス ペース分割スイッチ１０８に伝送される。

時分割多重回線１５上に伝送キＬＬるー＼き全てのデシタル語はタイムシェア・ スペース分割スイッチ１０８への、これらの伝送のだめの１つのタイムスロット 内で受信機３０５および導線１１１を介して直列並列レジスタ６０６によって受 信される。パリティ検査器３０７Ａ　Ｎ　Ｄゲート６０８およびパリティ発生器 ３０９はパリティ検査器６０１、ＡＮＤゲート６０２およびパリティ発生器６０ ６と同様の方法によって動作して、パリティの検査を行ない、また新妥当性およ びパリティ・ビットを直列並列レジスタ６０６からの個々の語に挿入し、その後 、この語は並列直列レジスタ３１０によって格納される。時分割多重スイッチリ ンク・インタフェース１００はさらに、フレーム・シーケンス発生器１１２を含 むが、これはタイムスロット当たり１ビツトの速度にてフレーム指示ビット（Ｇ ビット）のシーケンスを生成する。フレーム指示ビットはパリティ発生器３０９ によって生成された新パリティ・ビットがこれらフレーム指示ビットと一貫する ように伝送される。フレーム指示ビットはまた、Ｇビット位置内に格納するため 並列直列レジスタ３１０に伝送される。

並列直列レジスタ３１０内に格納されたデジタル語はドライバ回路１１４を介し て時分割多重回線１５上に伝送される。時分割多重回線１５上に伝送された任意 のデジタル胎内に論理１妥当性ビツトが存在することは、そのデジタル語がパリ ティ・エラーが検出されることなく時分割多重スイッチ１０を通じて伝送された 前述したごとく、重複リンク・インタフェース６９および６９１からのデータ語 ｊ−’Ｊｒ、５１２チヤネルの時分割多重回＠７０および７０′上の選択回路９ ［］’０（第３図）によって受信でれ、また時分割多重回線７ｏおよび７０′上 の対応するチャネル内のデータ語は語の対としてみなされる。選択回路９００（ 牙３図）は個々の受信されだ語り対から１つのデータ語を受信し、そして選択さ れたデータ語を送信タイムスロット交換装置５′乙に通じる５１２チヤネルの時 分割多重回線９９”１上に伝送する。４８図は選択回路９ＣＪＯの詳、細な図を 示す。

重複リンク・インタフェース６９かも時分割多重回線７０上に受信されたデータ 語は直列１Ｌ列レジスタ９０１および並列直列レジスタ９０２を介してセレクタ ９４６の最初の入力端子に運（ばれる３０重複リンク・インタフェース６９“か ら時分割多重回線７０′上に受信されるデータ語は直列並列レジスタ９０３およ び止列直列レジスタ９０４を介してセレクタ９４６の２・２の入力端子に運ばれ る。セレクタ９４６が導線９４５上に論理１信号を受１言すると、セレクタ９４ ６は送信タイムスロット交換装置５３への伝送のために時分割多重回線７ｏ’か らのデータ語を選択する。選択回線９００はさら（（（５２） ５１２個の１ビツト位置から成る既往選択メモリ９５０を含む。メモリ９５０内 に格納される選択′官号は時分割多重回線７０および７０“の５１２チヤネルの 各々に対する時分割多重回線７０および７０１の１つ（あるいは、同等に、時分 割多重スイッチ１０および１０“の１つ）を定義する。導線９４５上に存在する 個々の選択信号はメモリ９５０のタイムスロット・カウンタ５４（第６図）から 伝送きれるタイムスロット同定によって定義される位置に格納される。例えば、 既往選択メモリ９５０の位置４８内に格納された論理Ｏは、チャネル４８のその 前の発生の除に、セレクタ９４６によって重複リンク・インタフェース６９’か らの時分割多重回線７０’上のデータ語でなく、重複リンク・インタフェース６ ９かもの時分割多重回線７０上のデータ語が送信タイムスロット交換装置５３へ の伝送のため選択されたことを示す。前述したごとく、個々の時分割多重回線７ ０および７０１は、本実施態様においては、個々の回線７０および７０１が２個 の時分割多重スイッチ出力ポートによって伝送されたデータ語を運ぶために、５ １２のチャネルを含む。

選択回線９００の動作はバス５９あるいはバス５９’を介して１つの能動状態の 制御装置１７および１７”によって制御レジスタ４１内に格納されｆＣｌつの起 動ビットおよび回線選択ビットによって制御される。制御（５６） レジスタ４１内に論理０起動ビツトが存在すると、選択回路９００による時分割 多重回線７０あるいは７０゜からのデータ語の選択Ｉは制御レジスタ４１円に格 納された回線選択ビットに基づいてのみ行なわれ、これらデータ語の妥当性およ びパリティ・ビットに１は基づかない。制御レジスタ４１内に存在する論理０起 動ビツトは導線９８１によってＡＮＤケート９４３の入力端子の１つおよびＡＮ Ｄゲート９４２０１つの入力端子に接続されたインバータ９４１に伝送される。

制御レジスタ４１内（Ｃ格納された回線８択ピツ′トは導線９８２を介してＡＮ Ｄゲート９４２の他の入力端子に伝送される。これに応答して、Ａ　Ｎ　Ｄゲー ト９４６はＯＲゲート９４４の１つの入力端子に論理０信号を嵌送し、またＡＮ Ｄゲート９４２は回線選択ピントと同一の論理呟を持つ論理信号をＯｆｔケート ９４４の曲の入力端子に伝送する１、こうして、制御レジスタ４１内に論理０起 動ビツトが格納されているときは、ＯＲゲート９４４は制御レジスタ４１内に格 納された回線選択ビットと同一の論理値を持つ論理信号を導線９４５を介してセ レクタ９４６に伝送する。従って、制御レジスタ４１内に論理０回線選択ビット が格納されると、セレクタ９４６は時分割多重回線７０からのデータ語を選択す る。逆に、論理１回線選択ビットが格納されたときは、セレゝクタ９４６は時分 割多重回線７０′からのデータ語を選択するう 制御レジスタ４１内）・二輪理１起動ビットか存在すると、選択回路９００によ る時分割多重回線７０あるいは７０゛からのデータ語の選択・はこれらデータ語 の妥当性お・よびパリティビットに基づる。時分割多重回、腺７０−トに受１占 され、直列並列レジスタ９０１内に格納゛される個々のデータ語のパリティがパ リティ検査器９１２によってチェックされるが、これはパリティが正しい場合は 、論理１信移をＡ　Ｎ　Ｉ’１ケート９１８の最初のフ（勾端子に送信する。直 列並列レジスタ９０１内に格納された個々のデータ語ｖ綻当性ビット（Ｃビット ）はＡ　Ｎ　Ｄゲート９１８の第２の入力端→′に伝送される。

従って１．Ａ、　Ｎ　Ｊ）ケート９１８は直列並列レジスタ９０１内に格納さｆ したデータ語が正し７いペリティを持し、論理１浸当性ビツトを’：　′ｆＪ− ときの春に論理回路９６０−＼の導線９１９トに論理１信−弓を伝送する。直夕 １１　；ｉｆ；列レジスタ９０１内に格納されたデータ語が不当なパリティを持 つとき、あるいは論理０妥当汁ビツトを含むときは−　Ａ、　Ｎ　Ｄケート９１ ８は論理回路９６０に論理口信しを伝送する。パリティ検査器９２２およびＡＮ Ｄケート９２８は時分割多重回線７０′上に受信され、直列並列レジスタ９０６ 内に格納されたデータ語に対してパリティ検査器９１２およびＡＮＤゲート９１ ８のこれに対する動作と実質力に同一に動作する。つまり、ＡＮＤケート９２８ は直列並′Ｔ？ｌ］レジスタ９０３内に焔納されたデータ語がＩｆ　Ｌ　１．、 ）ｌ＜リテイを］ｈち、そしで論理１妥当訃ビツトをＪむときにのみ論理回路９ ６０への導線９２９上に論理１信号を伝送する。　Ａ、　Ｎ　Ｄゲート９２８は 直列並■（ｊレジスタ９０６１伺畝二格納δれたデータ語が不当のパリティを持 つか、あるいは論理０妥当ｉ生ビツトを含むとき、論理口）洛９６０に論理口信 号を伝送する。

Ａ、　Ｎ　Ｄケート９１８および９２８によって伝送さｔする論理信号および既 往選択メモリ９５０から読出さ？Ｌる選択信号はインバータ９３１．６個のＡ　 Ｎ　Ｉ）ゲート９３２．９３３およｏ：　９３４並ひに０１（ケート９６５から 成る論理回路９６０への６つの７（内置けとなる。

牙９図・は論理回路？６０に対する真理値表を済む。０■（。

ケート９３５によつで送信される出力（宮号Ｉｉ、既１１−選択メモリ９５０か ら読出を肛る選択ｆ８号と２つの場合においてのみ異なる第１の場合は、メモリ ９５０か１］）読出された選択信号が時分割ρ重回線７０からのデータ語が任意 のチャネルの前の発生の間に選択されたことを示す論理０である場合であるＯ　 Ａ　Ｎ　Ｄケート９１８および９２８は、それぞれ０時分別条重回＠７０の任意 のチャネル内から直列並列レジスタ９０１によって現在受信されたデータが不正 パリティあるいは論理０妥当ｉ生ビツトを持つこと、および時分割多重回線７０ “から直列並列レジスタ９０６によって受信されたデータ語が正し７いパリティ および論理１妥当住ピントを持つことを示ず論理Ｏおよび論理１信号を献送する １、この場片、ＯＲケート９３５はオ９図の真理値表に従って時分割多重回線７ ０′ｔｈ定義する論理１信号を伝送する。第２の場合は、メモリ９５０から読出 された選択信号が時分割多重回線７０１からのデータ語が任意のチャネルの前の 発生の際に選択されたことを示す論理１である場合でちる。、Ａ、ＮＤゲート９ ２８および？１８は、それぞれ時分割多重回線７０゛の任意のチャネルから直列 並列レジスタ９０６によって現在受はされたデータ語が不正パリティを持つ、あ るいは論理０妥当性ビツトを持つこと、および時分割多重回線７０から直列並列 レジスタ９０１によって受信されたデータ語が正当パリティおよび論理１妥当性 ピントをｂつことを示す論理０ち・よび論理１信号を伝送する。この、場合。

Ｑ　Ｊ（、ゲート９３５は時分割多重回線７０を定義する論”ｆｌｕ　Ｏイｉｓ 郵を伝送する１、その他の全ての状況においては、前選択メモリ９５０から続出 ひ、ｔする選択田゛号およびＯ）’！。

ゲート９６５によって伝送いれる出力１言−５は同一の論理値を持つ１、 ′Ａｉ！Ｉ御レジスタ４１内に格納される論理１起動ビツトは導線９８１によっ てＡ、　Ｎ　Ｄゲート９４３の１つの入力端子、およびＡ、　Ｎ　Ｊ）ケート９ ４２の１つの入力端子に接続されたインバータ９４１に送信さｔ）る、、　０． １（ケート９５５によって生成さ扛る出力信号（・ユ、八へ”１−）ケート９４ ３の他の入力端子に伝送される。これにＶｒ；　ｔ、して、ＡＮＤケート９４２ はＯＲケート９４４の１つの入力端子に論理０信号を伝送し１寸だＡ、　Ｎ　Ｄ ケート？４６はＯＲゲート９６５によって伝送された出力信号と同一の論理値を 持つ論理信号＠ｏＲ，ケート９４４０曲の入力端子に送信する。従って、制御レ ジスタ４１内ｉ／こ論理１起動ビツトが格納されると、Ｑ　Ｒケート９４４は論 理回路９３０のＯＲケート９６５によって伝送される出力は号と同一の値を持つ 論理信号を導線９４５上のセレクタ９４６に伝送する。従って、制呻レジスタ４ １内に論理１起動ビツトが存在する場合、選択回路９００による時分割多重回線 ７０あるいは７０゛からのデータ語の選択は、これらデータ語の妥当１寸および パリティ・ビットに基づいて行なわす］る。この実施態様におりては、並列レジ スタ９０２および９０４にＬるデジタル語の伝送のタイミングは、多少遅延でき Ｊする、。

これは並列的列レジスタ９０２および９０４によって伝送さｆ７る個々のデジタ ル語の全期間を通じてセレクタ９４６に９・まシーこ適切な選択１＋’ｊ　％が 伝送きｆ７ることを確保する。

選択回線９００を起動するために制御レジスタ４１内に論理１起動ビツトが最初 に格納されると、ｆ？ｌｌＪ御し（５８） テスタ４１内に格納された回線選択ビットが既往選択によって、選択回路９００ によって行なわれるべき選択を時分割多重回線７ｏおよび７０’のどちらかにプ リバイアスする。例えば、全てのメモリ９５０の位置に最初に論理０回線選択ビ ットが格納されると、選択回路９００は送信タイムスロット交換装置５６に伝送 するために時分割多重回線７０からのデータ語の選択をこれらデータ語が正しい パリティおよび論理１妥当性ピツトを持つ限り継続する。

牙２の実施態様 本発明Ｖ第２の実施態様では、個々の時分割多重スイッチ１０および１０１（牙 ２図）が牙１１図に示される時分割多重スイッチ１０１ｏのような時分割多重ス イッチと交換され、また個々の選択回路９００　（第３図および第５図）が第１ ２図に示される選択回路１９００のような選択回路によって交換さ九る。本発明 のとの第２の実施態様においては、第１の実施態様においては妥当性ビットとし てＣビットが使用されるのに対してデジタル語Ｅビットが使用される。好ましく は、上述のバーファー（Ｈａｆｅｒ　）の特許第４，２８０，２１７号）に説明 のごとく、このＥビットがまた同時的に連続性検証および信号応答として使用さ れる。これに加えて、Ｆピットが制御装置の１つ、例えば１７と以下に、さらに 詳しく説明される時分割多重スイッチ１０１０の間の信号決手段として使用され る。牙１の実施態様と同様に、連続動作がある種のシステム故障が存在する場合 でも中央制御装置６０を巻き込むことなく維持さ時分割多重スイッチｊ０１０（ 牙１１図）は殆んどの点において時分割多重スイッチ１０（オフ図）と等しく、 この実質的に同一の要素はちょうど１０００だけ異なる数字によって参照される が、ここではさらに説明は行なわない。ただし、パリティ検査器１３０１によっ て伝送される信号はここではＥビットであるが、これは妥当性ピットを修正する ためには使用されず、エラー累算器１３２１に格納される。ざらに、フレーム指 示エラーが検出されると、フレーム・チェック回路１１０５はエラー信号をエラ ー累算器１３２１に送信する。この第２の実施態様においては、デジタル語Ｆビ ットは制御装置、例えば１７によって、時分割多重スイッチ１０１０に故障状態 の検出を信号するのに使用される。例えば、時分割多重回線１３上に伝送される デジタル語のＦビットは典型的にはあるフレームに対して論理０であシ、そして 次のフレームに対して論理１である。回線１３上のＦビットは制御装置１７が時 分割多重回線１３および１５と重複リンク・イン（６０） タフエース６９のリンク・インタフェース７８から構成されるリンクに影響を与 える故障状態を発見するまで個々のフレームに対して交替を継続し、これが発見 きれるとフレーム毎のＦビット遷移が中断される。この第２の実施態様では、時 分割多重スイッチ・リンク・インタフェース１１００内に含まれるＦビット・チ ェック回路１６２０がこのフレーム毎のＦビット遷移の中断を検出して、１つの 指漂信号エラー累算器１６２１に伝送し、この指標信号がここに格納される。エ ラー累算器１６２１がその格納された信号に基づいてパリティ検査器１３０１あ るいは１６０７によって所定数以上のパリティ・エラーが検出された、あるいは フレーム・チェック回路１１０５によって所定数以上のフレーム指示エラーが検 出されたことを判定すると、エラー累算器１６２１は故障信号を故障レジスタ１ ３２３に送信する。エラー累算器１６２１はまた、これがＦとット拳チェック回 路１６２０によってフレーム毎の遷移の中断が検出されたことを判定すると、故 障レジスタ１３２６に故障信号を送信する。他の時分割多重スイッチ・リンク・ インタフェース、例えば、１１９０および１１９１も同様に故障レジスタ１６２ ３に、そこに格納されるべき故障信号を送信する。故障レジスタ１３２６がエラ ー累算器１３２１からこのような故障信号を受信すると、故障レジスタ１３２６ は中断信（６１） 号を時分割多重スイッチ制御装置１６９０に送信する。

すると該制御装置１６９０は論理０ビツトを制御レジスタ１６２２内に格納する 動作を中断する。制御レジスタ１３２２によって格納された論理０ビツトは導線 １３２４を介してＡＮＤゲート１６０２の１つの入力端子およびＡＮＤゲート１ ３０８の１つの入力端子に送信される。ＡＮＤゲート１３０２の他の入力端子は 直接アクセス・メモリ１１０７の妥当性ピット（Ｅビット）位置に接続されるが 、この妥当性ビット位置は時分割多重回線１６上に受信されるデジタル語を格納 する。従って、ＡＮＤゲート１３０２は、その後論理０妥当性ピット（Ｅビット ）のみを並列直列レジスタ１１１０に格納するため、および後にタイムシェア・ スペース分割スイッチ１１０８に伝送するために伝送する。同様に、ＡＮＤゲー ト１６０８の他の入力端子は直列並列レジスタ１６０６の妥当性ピット（Ｅビッ ト）位置に接続されるが、これはタイムシェア・スペース分割スイッチ１１０８ から受信されるデジタル語を格納する。従って、ＡＮＤゲート１６０８は、その 後論理０妥当ビット（Ｅビット）のみを並列直列レジスタ１３１０内に格納し、 そしてその後時分割多重回線１５上に伝送するために伝送する。後に説明の選択 回路１９００の動作によって、制御レジスタ１３２２内にこの論理０ビツトが格 納された後には、時分割多重スイッチ・リンク・インタフェース１１００によっ て送信ちるいは受信されたいずれのデータ語も加入者電話機への通信に使用され ない。制御レジスタ１３２２内への他の論理０ビツトの格納も同様（Ｃ他の時分 割多重スイッチ・リンク・インタフェース、例えば１１９０および１１９１によ って運ばれるデジタル語の妥当１生ビツトを制御する。

選択回路１９００ 第１２図は、タイムスロット交換装置１１（第３図）およびタイムスロット交換 装置仁１’（第５図）内の選択回路９００に代わる本発明の第２の実施態様内の 選択回路１９００を示す。選択回路１９００は選択回路９００と同一の機能を遂 行し、時分割多重回線７０および７０゛上に受信された個々の語の対から１個の データ語を選択する。選択回路１９００はレジスタ１９０１から１９０４および セレクタ１９４６を含むが、これらは実質的に選択回路９００のレジスタ９０１ から９０４およびセレクタ９４６と同一である。しかし１選択回５！１Ｈ９００ においてはパリティのチェックは行なわれない。さらに、レジスタ１９０１およ び１９０３内に格納される妥当性ビット（Ｅビット）はＥビット比較器回ＩＩ　 １９５２に送信される。比較器回路１９５２はこれが導線９８１を介して制御レ ジスタ４１内に格納された論理１起動ピントを受信すると以下の通りに動作する 。時分割多重回線７０および７０上に受信きれた任意の語の対の妥当性ビットが 同一の論理値を持っときは、Ｅビット比較器回路１９５２はフレーム遅延回路１ ９５０に通じる導線１９５３上に制御レジスタ４１から導線９８２を介して受信 された回線選択ビットと同一の論理［直を持つ選択官号を送信する。反対に、時 分割多重回線７０からのデータ語が論理１妥当生ビツト（Ｅビット）を持ち１時 分別条重回線７０′からのデータ語が論理０妥当性ビツト（Ｅビット）を持っと きは、Ｅビット比較器回路１９５２は導線１９５６上に時分割多重回線７０を定 義する論理０選択信号を伝送する。同様に、時分割多重回線７０からのデータ語 が論理０妥当性ビツト（Ｅビット）を持ち０時分別条重回線７０’からのデータ 語が論理１妥当性ビツト（Ｅビット）を持つときは、Ｅビット比較器回路１９５ ２は導線１９５３上に時分割多重回線７０′を定義する論信号は、フレーム遅延 回路１９５０によってセレクタ１９４６に送信される前に１フレームだけ遅延さ れる。

従って、セレクタ１９４６によって行なわれるデータ語の選択は時分割多重回線 ７０および７０゛上に受信されだ１フレーム前の語の対の妥当性ビット（Ｅビッ ト）に基づく。この第２の実施態様における。この選択信（６４） 号の１フレームの遅延は、並列直列レジスタ１９０２および１９０４によって伝 送される個々のデータ語の全期間を通じてセレクタ１９４６に適切な選択信号が 送信されるのを確保するために使用される。

論理０起動ビツトが制御１ノジスタ４１内に格納されそして導線９８１を介して Ｅビット比較器回路１９５２に送信されると、回路１９５２によって導線１９５ ６上に伝送される信号は制御レジスタ４１内に格納きれ導線９８２によって回路 １９５２に運ばれる回線選択ビットの論理値と同一の論理値を持つ。従って、制 御レジスタ４１内に論理０起動ビツトが存在すると、送信タイムスロット交換装 置６６に伝送されるために選択回路１９００によって選択されるデータ語は、制 御レジスタ４１内て存在する回線泗択ビットによって定義される時分割多重回線 ７０あるいは７０′上に受信されるデータ語となる。

制御レジスタ４１内に格納される回線選択ビットはまた、導線９８２を介して排 他的ＯＲゲート１９５４の１つの入力端子に運ばれる。フレーム遅延回Ｌ’＆１ ９５０によって送信きれる遅延選択信号は排他的ＯＲゲート１９５４の他の入力 端子に伝送される。従って、排他的０几ゲート１９５４は、フレーム遅延回路１ ９５０によってセレクタ１９４６に送信される時分割多重回線７０および７０′ のいずれかを定義する信号が制御しく６５） ラスタ４１内に格納される回朦舅択ビットと異なるたびに後続フレーム検出器１ ９５６に１つの論理１信号を伝送する。後続フレーム検出器１９５６がフレ、− ム遅延回路１９５０によって送信された信号が、２５６連１読フレームの少なく とも１タイムスロツトだけ制御レジスタ４１内の回線選択ビットと異なることを 判定した場合、検出器１９５６はメモリ（図示なし）に回線選択ビットによって 定義される時分割多重回線からのデータ語が加入者電話機への伝送のために選択 されていることを示す１ビツトを格納する。こうして格納されたビットはバス５ ９を介して制御装置１７（第３図）のプロセッサ６６によって、あるいはハス５ ９’を介して制御Ａ置１７゛（第５図）のプロセッサ６６によって読出し、選択 回路１９００の動作状態を判定するのに使用できる。

オ６の実施態様 上述の本発明の２個の実施態様では、デジタル語選択動作はデータ語、つまシ、 加入者生成情報を表わすデジタル語に関してのみ遂行される。本発明の牙乙の実 施態様においては、デジタル語選択は各種のシステム制御装置間に情報を運ぶの に使用される制御語（て関しても遂行゛される。牙３の実施態様は、上に説明さ れまた第１図から牙６図に示される一第１の実施態様と以下の点を除いて同一　 である。重複リンク・インタフエ−ス６９（牙４図）および重複リンク・インタ フェース６９゛（第６図）が修正され、第１６図に示されるごとく２個の選択回 路２００１および２００２が含まれる。第１６図は重複リンク・インタフェース ６９および６９゛の第１図の実施態様と異なる部分のみを示す。

タイムスロット交換装置１１（第６図）内の選択回路９００およびタイムスロッ ト交換装置１１１（第５図）内の選択回路９００はスイッチ（図示なし）と置き 換えられるが、これは制御装置１７あるいは１７１の制御下で動作して、送信タ イムスロット交換装置５３へのデータ語のソースとして、時分割多重回線７０あ るいは７０”を選択する。本実施態様内の制御語は妥当ビットおよびパリティ・ ビットの両方を含むが、これらは制御語対として両方の時分割多重スイッチに伝 送される。、２５６チヤネルの選択回路２００１は重複リンク・インタフェース ６９および６９１内で制御語が抽出される前には、時分割多重スイッチ１０およ び１０“（第２図）によって時分割多重回線１５および１５′上に伝送されたデ ジタル語の対からの語を選択する。２５６チヤネルの選択回路２００２は同様に 、制御語が抽出される前には、時分割多重スイッチ１０および１０ｊ（第２図） によって時分割多重回線１６および１６°上に伝送される対のデジタル語からの 語を選択する。このデジタル語は２個の５６２チヤネルの選択回路２００１およ び２００２によって上述の選択１可路９０口（第８図）の方法と同様な方法にて 妥当性ビットおよびパリティ・ビットに基づいて選択される。２個の２５６チヤ ネルの選択回路２００１および２００２によって選択されるデジタル語は多重化 され、タイムスロット交換装置１１および１１１（第１図）の両方に伝送きれる 。

勿論、能動状態のタイムスロット交換装置のみがこうして受信したデータ語をそ の後の通［言のために使用する。

第１４図は、このオ６の実施態様の時分割多重スイッチ１０の入力／出力ポート 対６４および時分割多重スイッチ１０“の入力／′出力ポート対６４に接続され たシステムの部分を示す。時分割多重スイッチ１ｏの出力ポートロ４から２５６ チヤネルの時分割多重回線１５０上に送信された制御語は、選択回路２０９９に よって受信される。同様に、時分割多重スイッチ１ｏ゛の出力ポートロ４から２ ５６チヤネルの時分割多重回、腺１５０１′上に送信された制御語も選択回路２ ０９９によって受信される。選択回路２０９９は、ここでも上述の選択回路９０ ０（オ′８図）の方法と同様の方法によって妥当性ビットおよびパリティ・ビッ トに基づいて、回線１５０および１５０１からの対の制御語からの制御語を選択 する。選択回路２０９９によって選択された制御語は制御分配装置２０３１に伝 送され、ここで、これ（６８） らは制御メツセージに累゛債される。制御分配装置２０３０はまた通（言リンク ２０６２を介して中央制御装置２０６Ｄから制御メツセージを受信する。制御分 配装置２０６１によって受信される中央制御装置２０６０を定義するアドレス部 を含む制御メツセージは通信リンク２０３２を介して中央制御装置２０３０に送 信される。制御分配装置２０６１によって受信される制御装置の１つ、例えば制 御装置１７あるいは１９を定義するアドレス部を含む制御メツセージは、時分割 多重スイッチ１０および１０１の両方を介して２５６チヤネルの時分割多重回線 １５１上の制御語として着信先通信装置に伝送され、ここで前述のごとく、デジ タル語選択が遂行される。第１４図には示されないが、との第３の実施態様はま た中央制御装置２０６０の制御下で選択的に使用される１つのスタンドバイ制御 分配装置および１つのスタンドバイ選択回路を含む１．との牙３の実施態様にお いては、時分割多重スイッチ１０および１０°に制御語を送信するために使用さ れる制御分配装置２０６１の部分は発言側通信装置とも呼ばれる。選択回路２０ ９９および制御分配装置２０３１の選択回路２０９９かも制御語を受信するため に使用される部分は集合的に着信先通信装置とも呼ばれる。

珂・４の実施態様 本発明の第４の実施態様においては、重複リンク・（６９） インタフェースから時分割多重スイッチ入力ポートに接続される個々の時分割多 重回線は関連する６ビツト・リンク識別子を持つが、これはこの例においては、 入力ポートの番号から１を引いた数に等しい２進等価値である。例えば、時分割 多重スイッチ１０の入力ポート１および２に接続された時分割多重回線１６およ び１４は、それぞれリンク識別子ｏｏｏｏｏｏおよび０００００１を持つ。同様 に、時分割多重スイッチ１０１０入カポート１および２に接続された時分割多重 回線１６１および１４は、それぞれリンク識別子ｏｏｏｏ。

Ｏおよび０００００１を持つ。最初の通信装置から第２の通信装置への通信経路 の確立に際して、中央制御装置３０は所定の制御チャネルを介して最初の通１言 装置およびその呼に対して選択されたチャネルを定義する通信経路同定信号を牙 １および第２の通信装置の両方の能動状態の制御装置に送信する。任意のチャネ ル内に１つの呼が確立されると、そのチャネル内の個々の語のＢビット位置がソ ース識別子信号とも呼ばれるリンク識別子が各６個のフレーム毎に反復して送信 されるようにリンク識別子の後続ビットを送信するために使用される。個々のタ イムスロット交換装置は個νの能動状態のチャネルに対する適切な通信装置から の通信経路の連続性を検証するために受信されたデータ語のＢビット位置を監視 する。時分割多重スイッチ１０ある１、）ｉ−、ｊｉＯ’か′ろの天−９語の選 択は、上述の牙１の実施態様と同様に妥当性ビットおよびパリティビットに基つ く他、正当なリンク識別子の受信にも基づく。

第４の実施態様（は、上述の第１図から第６図に示される第１の実施態様と以下 の点を除いて同一である。

重複リンク・インタフェース６９（第４図）および重複リンク・インタフェース ６９１（第６図）は第１５図に示されるように時分割多重回線１３　、１４　、 １３’および１４゛と関連するリンク識３１１子のビット並び：で受信きれたビ ットを、これら回線上のＢビット位置内に挿入するフレーム指示および同期化回 路１９９への識別子開始文字のビットを送信するための４個のリンクＩＤ送信機 ３０１０を含むように修正される。タイムスロット交換装置１１（第６図）およ び１１゛（牙５図）内の選択回１％　９００は第１６図に示烙れるごとく、そＪ ７ぞれ直列並列レジスタ９０１および９０６内に格納されたＢピントを受信する だめの２個の５１２チヤネル・リンクＩＤ受信機３００１および６００２を含む ように修正される。リンクＩＤ受信機６００１は、例えば、バス５９あるいは５ ９′を介してそれぞれ時分割多重回線７０上の任意のチャネル内に期待されるリ ンク識別子を定義する情報を制御装置１７あるいは１７゛から受信する。回線７ ０上の任意のチャネル内に期待されるリンク識別子との比較によって決定される 正しいリンク識別子が受信された後に初めて、リンク［Ｉ３受浦機６０ロ１は論 理１修正Ｉ３ビツトを並列直利レジスタ９０２およびＡＮＤケート９１８１に送 信する。この第４の実施態様においては、Ａ、　Ｎ　Ｄケート９１８’は３個の 入力信号、つまり、パリティ検査器９１２によって送信される信号、妥当性ビッ ト（Ｃビット）信号並びに修正Ｂビット信号を受信する。その後、リンクＩＤ受 有機３００１が任意のチャネル内に不正のリンクＩＤシーケンスが受信されたこ とを判定すると、リンクＩＤ受信機３００１は論理０修正ビツトを並列ＩＵ　” 列レジスタ９０２およびＡＮＤゲート９１８１に送信する。リンクＩＤ受信機６ ００１は論理口修正ビットを並列直列レジスタ９０２およびＡ　Ｎ　Ｄケート９ １８’に送信する。リンクＪ　Ｊ）受信機３００２はレジスタ９０３および９０ ４並びに６人力ＡＮＤケート９２８“に対して類似の方法にて動作する。ＡＮＤ ゲート９１８゛および９２８′によって４送信される論理信号は、時分割多重回 線７０および７０１からのデータ語の選択に第１の実施態様内０　Ａ、　Ｎ　Ｄ ゲート９１８および９２８によって送信される論理信号と同様な影響を力える。

単一交換システム内での、このような通信経路検証装置の２個の実施態様が１９ ８２年１２月８日に出願された本明剋書と同一の発明者および譲受人を持つ合衆 国特許明細書第４４７，８７８号において記述される。本（７２） 発明の第４の実施態様はリンクＩＤ受信機が２５６個のチャネルでなく、５１２ 個のチャネルが処理できるように修正されている点を除いて、この明訓書第４４ ７゜８７８号の第１Ｇ図および第１１図に示きれるのと類似のリンクＩＤ送信機 およびリンクＩＤ受信機を含む。

上述の実施態様は単に本発明の詳細な説明するためのものであり、当業者にとっ ては２本発明の精神および範囲から逸脱することなく他の構成が考えられること は勿論である。

Ｆ／（５，２ Ｉ９ ＦＩＧ、１５ 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　情報部分と該情報部分から派生されるエラー・チェック部分から成るデジ タル語を第１の通信経路および第２の通信経路の両方に伝送するだめの装置、該 第１の通信経路および牙２の通信経路からデジタル語を受信するだめの装置およ び 該第１の通信経路から受信された第１のデジタル語に応答して、また該副・２の 通有経路７う・ら牙２のデジタル語に応答して、該第１のデジタル語の該エラー ・チェック部分が該第１のデジタル語の該情報部分から派生できず、また該第２ のデジタル語の該エラー・チェック部分が該第２のデジタル語の該情報部分から 派生できる場合でないかぎシ該第１のデジタル語をオ６の通信経路に伝送し５ま だ第１のデジタル語の該エラー・チェック部分が該第１のデジタル語の該情報部 分かし派生できず、また該第２のデジタル語の該エラー・チェック部分が該第２ のデジタル語の該情報部分から派生できるとき該第２のデジタル語を該第６の通 信経路に伝送するための装置とを含むことを特徴とする装置。