JP3004130B2 - メッセージ情報終端方式 - Google Patents
メッセージ情報終端方式Info
- Publication number
- JP3004130B2 JP3004130B2 JP4265722A JP26572292A JP3004130B2 JP 3004130 B2 JP3004130 B2 JP 3004130B2 JP 4265722 A JP4265722 A JP 4265722A JP 26572292 A JP26572292 A JP 26572292A JP 3004130 B2 JP3004130 B2 JP 3004130B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- data
- information
- message information
- data terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
- H04Q3/60—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to satellites or concentrators which connect one or more exchange lines with a group of local lines
- H04Q3/602—Circuit arrangements therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
- H04J3/125—One of the channel pulses or the synchronisation pulse is also used for transmitting monitoring or supervisory signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Description
【０００１】
【産業上の利用分野】本発明は米国規格であるリモート
局と交換局間のインタフェースであるＳＬＣ９６インタ
フェースにおけるメッセージビット終端方式に関する。
局と交換局間のインタフェースであるＳＬＣ９６インタ
フェースにおけるメッセージビット終端方式に関する。
【０００２】米国では交換局（ＣＯ局：セントラルオフ
ィス）に直接加入者線が収容される率が低く，広い地域
に住居が分散している関係で多くの加入者はリモート局
（ＲＴ局）に収容されて，リモート局と交換局間を接続
するためのインタフェースが規格として決められてい
る。その名称は，ＬＳＳＧＲ（LATA Switching SystemG
eneric Requirement) ＴＲ−ＴＹ−000008と呼ばれて
いる。なお，ＬＡＴＡはLocal Area and Transmit Area
の略称である。
ィス）に直接加入者線が収容される率が低く，広い地域
に住居が分散している関係で多くの加入者はリモート局
（ＲＴ局）に収容されて，リモート局と交換局間を接続
するためのインタフェースが規格として決められてい
る。その名称は，ＬＳＳＧＲ（LATA Switching SystemG
eneric Requirement) ＴＲ−ＴＹ−000008と呼ばれて
いる。なお，ＬＡＴＡはLocal Area and Transmit Area
の略称である。
【０００３】この規格の中に，ＲＴ局とＣＯ局間のイン
タフェースとしてＳＬＣ９６インタフェースと呼ばれる
時分割多重による通信インタフェースが規定されてい
る。このインタフェースでは，通話信号の他にＣＯ局と
ＲＴ局間で接続制御情報，アラーム情報，障害時の切替
制御情報等のメッセージが送受される。このメッセージ
情報を効率的に処理することが望まれている。
タフェースとしてＳＬＣ９６インタフェースと呼ばれる
時分割多重による通信インタフェースが規定されてい
る。このインタフェースでは，通話信号の他にＣＯ局と
ＲＴ局間で接続制御情報，アラーム情報，障害時の切替
制御情報等のメッセージが送受される。このメッセージ
情報を効率的に処理することが望まれている。
【０００４】
【従来の技術】図５は従来のリモート局と交換局の接続
形態の説明図，図６はＳＬＣ９６インタフェースと交換
局の接続構成を示す図，図７はＳＬＣ９６インタフェー
スのフレーム構成の説明図，図８はフレーミングビット
のフォーマットを示す図である。
形態の説明図，図６はＳＬＣ９６インタフェースと交換
局の接続構成を示す図，図７はＳＬＣ９６インタフェー
スのフレーム構成の説明図，図８はフレーミングビット
のフォーマットを示す図である。
【０００５】米国において従来のＬＳＳＧＲの規格が適
用される接続形態は図５に示すように交換局（ＣＯ）９
０に複数のリモート局（ＲＴ）９１が接続されている場
合である。交換局９０は時分割ディジタルスイッチによ
り交換を行う構成を備えている。リモート局９１には例
えば９６加入者や，４８加入者（図示しない）が収容さ
れ，交換局９０とのインタフェースはＳＬＣ９６という
規格が定められ，ディジタル信号により時分割多重の伝
送が行われる。各リモート局９１の加入者は交換局９０
を介して例えば，交換局９０に直接収容された加入者
や，他のリモート加入者または，他の交換局（図示せ
ず）の加入者と接続して通信を行うことができる。
用される接続形態は図５に示すように交換局（ＣＯ）９
０に複数のリモート局（ＲＴ）９１が接続されている場
合である。交換局９０は時分割ディジタルスイッチによ
り交換を行う構成を備えている。リモート局９１には例
えば９６加入者や，４８加入者（図示しない）が収容さ
れ，交換局９０とのインタフェースはＳＬＣ９６という
規格が定められ，ディジタル信号により時分割多重の伝
送が行われる。各リモート局９１の加入者は交換局９０
を介して例えば，交換局９０に直接収容された加入者
や，他のリモート加入者または，他の交換局（図示せ
ず）の加入者と接続して通信を行うことができる。
【０００６】図６にＳＬＣ９６インタフェースと交換局
の接続構成を示す。図中ＲＴ１〜ＲＴ３はリモート局，
Ａ〜Ｄ及びＰはリモート局側のディジタルターミナル，
ＤＴ１１〜ＤＴ３５は交換局側に設けられたディジタル
ターミナル，ＤＴＣ１〜ＤＴＣ３は各リモート局に対向
するＤＴを制御してＣＰＲと制御情報を送受信するＤＴ
コントローラ，ＮＷはディジタルスイッチングを行うネ
ットワーク，ＣＰＲは各加入者からの状態情報や，接続
情報を受け取ってＮＷを制御したり，各ＲＴの伝送路の
障害情報を受けて，予備回線への切替え制御等の各種の
制御を行う制御プロセッサ（ＣＰＲ：Call Processor)
である。
の接続構成を示す。図中ＲＴ１〜ＲＴ３はリモート局，
Ａ〜Ｄ及びＰはリモート局側のディジタルターミナル，
ＤＴ１１〜ＤＴ３５は交換局側に設けられたディジタル
ターミナル，ＤＴＣ１〜ＤＴＣ３は各リモート局に対向
するＤＴを制御してＣＰＲと制御情報を送受信するＤＴ
コントローラ，ＮＷはディジタルスイッチングを行うネ
ットワーク，ＣＰＲは各加入者からの状態情報や，接続
情報を受け取ってＮＷを制御したり，各ＲＴの伝送路の
障害情報を受けて，予備回線への切替え制御等の各種の
制御を行う制御プロセッサ（ＣＰＲ：Call Processor)
である。
【０００７】ＳＬＣ９６インタフェースには，図６に示
すようにリモート局と交換局の間の接続形態として３つ
のモードがあり，リモート局ＲＴ１とこれに対向する交
換局側のＤＴＣ１との間に５本の伝送線Ｌ１１〜Ｌ１５
が設けられ，各線路はＴ１ラインと呼ばれる公知のＰＣ
Ｍ２４チャネル多重伝送方式を用いる伝送路である。
すようにリモート局と交換局の間の接続形態として３つ
のモードがあり，リモート局ＲＴ１とこれに対向する交
換局側のＤＴＣ１との間に５本の伝送線Ｌ１１〜Ｌ１５
が設けられ，各線路はＴ１ラインと呼ばれる公知のＰＣ
Ｍ２４チャネル多重伝送方式を用いる伝送路である。
【０００８】但し，この中のＬ１１（ＲＴ１側のＡで表
示するＤＴに対応），Ｌ１５（同じくＰで表示するＤＴ
に対応）は，７２フレームのマルチフレーム構成を用い
る伝送路であり，Ｌ１２〜Ｌ１４（同じく，Ｂ，Ｃ，Ｄ
で表示するＤＴに対応）は１２フレームのマルチフレー
ム構成を用いる伝送路である。なお，Ｌ１５は，Ｌ１１
が障害になる場合に備えて設けられている予備の伝送路
であり，Ｐの表示はプロテクションを意味する。
示するＤＴに対応），Ｌ１５（同じくＰで表示するＤＴ
に対応）は，７２フレームのマルチフレーム構成を用い
る伝送路であり，Ｌ１２〜Ｌ１４（同じく，Ｂ，Ｃ，Ｄ
で表示するＤＴに対応）は１２フレームのマルチフレー
ム構成を用いる伝送路である。なお，Ｌ１５は，Ｌ１１
が障害になる場合に備えて設けられている予備の伝送路
であり，Ｐの表示はプロテクションを意味する。
【０００９】このモードｉの場合，ＲＴ１に９６の加入
者が収容され，伝送路のチャネル数も２４×４（予備は
含まない）＝９６チャネルとなり，全ての加入者がそれ
ぞれ交換局に対して１チャネルの回線が割り当てられ，
１対１の接続が形成されている。
者が収容され，伝送路のチャネル数も２４×４（予備は
含まない）＝９６チャネルとなり，全ての加入者がそれ
ぞれ交換局に対して１チャネルの回線が割り当てられ，
１対１の接続が形成されている。
【００１０】このモードｉに対し，ＲＴ２の場合はモー
ドii接続形態であり，伝送路Ｌ２１〜Ｌ２３は全て７２
フレーム構成をとるＴ１ラインにより接続されている。
但し，Ｌ２３は予備の伝送路である。この場合，９６の
加入者は伝送路Ｌ２１とＬ２２の２つの伝送路の合計チ
ャネル数が４８であるから，ＲＴ２において２対１の集
線が行われる。さらに，ＲＴ３はモードiiiの例であ
り，この場合伝送路Ｌ３１（Ａ）とＬ３３（Ｐ）の予備
は７２フレーム構成で，伝送路Ｌ３２は１２フレーム構
成であり，ＲＴ３の加入者は４８で，伝送路のチャネル
数も４８であり１対１の接続が行われる。このモードは
ディジタル加入者を収容する場合に用いられる。
ドii接続形態であり，伝送路Ｌ２１〜Ｌ２３は全て７２
フレーム構成をとるＴ１ラインにより接続されている。
但し，Ｌ２３は予備の伝送路である。この場合，９６の
加入者は伝送路Ｌ２１とＬ２２の２つの伝送路の合計チ
ャネル数が４８であるから，ＲＴ２において２対１の集
線が行われる。さらに，ＲＴ３はモードiiiの例であ
り，この場合伝送路Ｌ３１（Ａ）とＬ３３（Ｐ）の予備
は７２フレーム構成で，伝送路Ｌ３２は１２フレーム構
成であり，ＲＴ３の加入者は４８で，伝送路のチャネル
数も４８であり１対１の接続が行われる。このモードは
ディジタル加入者を収容する場合に用いられる。
【００１１】上記の各モードのインタフェースの中で，
７２フレーム構成を取る伝送路（Ｌ１１，Ｌ２１，Ｌ２
２，Ｌ３１及び予備（Ｐ）の各伝送路Ｌ１５，Ｌ２３，
Ｌ３３はフレームフォーマット及び，１２フレーム構成
をとる伝送路のフレームフォーマットを図７により説明
する。
７２フレーム構成を取る伝送路（Ｌ１１，Ｌ２１，Ｌ２
２，Ｌ３１及び予備（Ｐ）の各伝送路Ｌ１５，Ｌ２３，
Ｌ３３はフレームフォーマット及び，１２フレーム構成
をとる伝送路のフレームフォーマットを図７により説明
する。
【００１２】図７のａ．は１フレームの構成であり，先
頭に１ビットのＦビットが設けられ，この後にＣＨ（チ
ャネル）１，ＣＨ２・・・・ＣＨ２４の合計２４チャネ
ルの各信号（音声のＰＣＭ信号）が格納される。図７の
ｂ．に７２フレーム構成を示す。各フレームの先頭のＦ
ビットは７２フレームにより次の図８に示すフレーミン
グビットを伝送する。図７のｃ．は１２フレーム構成を
示し，先頭のＦビットは１２フレームにより表す固定の
同期パターンが格納される。
頭に１ビットのＦビットが設けられ，この後にＣＨ（チ
ャネル）１，ＣＨ２・・・・ＣＨ２４の合計２４チャネ
ルの各信号（音声のＰＣＭ信号）が格納される。図７の
ｂ．に７２フレーム構成を示す。各フレームの先頭のＦ
ビットは７２フレームにより次の図８に示すフレーミン
グビットを伝送する。図７のｃ．は１２フレーム構成を
示し，先頭のＦビットは１２フレームにより表す固定の
同期パターンが格納される。
【００１３】図８はフレーミング・ビットのＦｓビット
フォーマットであり，上記図７のｂ．に示すように７２
フレーム構成のＦビットにより伝送される。この中の最
初の１２ビット（１２フレーム分のＦビット），中間の
３ビット及び最後の１ビットは同期データであり図に示
すように固定のパターンに設定されている。この間に，
次のような各情報が格納されている。
フォーマットであり，上記図７のｂ．に示すように７２
フレーム構成のＦビットにより伝送される。この中の最
初の１２ビット（１２フレーム分のＦビット），中間の
３ビット及び最後の１ビットは同期データであり図に示
すように固定のパターンに設定されている。この間に，
次のような各情報が格納されている。
【００１４】Ｃ１−Ｃ１１の１１ビットによる加入者
との接続手順情報（フックオン・フックオフ，ダイヤル
情報等） Ｍ１−Ｍ３の３ビットによる加入者の保守情報 Ａ１−Ａ２の２ビットによるＳＬＣ９６のＲＴ側のア
ラーム情報 Ｓ１−Ｓ４の４ビットによる予備のＴ１ラインへの切
り替え手順情報 なお，実際には図８に示す同期データ及び上記〜に
より構成するＦｓビットの間に固定パターン（１０１０
１０・・・）で構成するＦｔビット（図示せず）が付加
されて７２ビット構成となり，周期が９ｍｓとなる。
との接続手順情報（フックオン・フックオフ，ダイヤル
情報等） Ｍ１−Ｍ３の３ビットによる加入者の保守情報 Ａ１−Ａ２の２ビットによるＳＬＣ９６のＲＴ側のア
ラーム情報 Ｓ１−Ｓ４の４ビットによる予備のＴ１ラインへの切
り替え手順情報 なお，実際には図８に示す同期データ及び上記〜に
より構成するＦｓビットの間に固定パターン（１０１０
１０・・・）で構成するＦｔビット（図示せず）が付加
されて７２ビット構成となり，周期が９ｍｓとなる。
【００１５】上記情報の〜は，図５に示す各ＲＴに
収容されている全加入者についての情報が一つの７２フ
レーム構成の伝送路により送受信される（１２フレーム
構成の伝送路は音声情報だけ伝送する）。そして，〜
の情報の内，の加入者の接続手順情報については，
９ｍｓ周期で３回（３３ビット）で１つのメッセージと
して構成されている。
収容されている全加入者についての情報が一つの７２フ
レーム構成の伝送路により送受信される（１２フレーム
構成の伝送路は音声情報だけ伝送する）。そして，〜
の情報の内，の加入者の接続手順情報については，
９ｍｓ周期で３回（３３ビット）で１つのメッセージと
して構成されている。
【００１６】このため，図５の各ＤＴＣ１〜ＤＴＣ３が
このの情報を受信する周期である９ｍｓ周期で制御プ
ロセッサＣＰＲは各ＤＴＣをスキャンする必要があり，
そのためにソフトウェアにより処理している。
このの情報を受信する周期である９ｍｓ周期で制御プ
ロセッサＣＰＲは各ＤＴＣをスキャンする必要があり，
そのためにソフトウェアにより処理している。
【００１７】
【発明が解決しようとする課題】上記のようにＳＬＣ９
６インタフェースで加入者との接続手順情報を９ｍｓ周
期でソフトウェアにより処理する場合，交換局に収容さ
れるＳＬＣ９６インタフェースの個数が増大すると，制
御プロセッサにおけるソフトウェア処理の負担が増大す
るという問題があった。
６インタフェースで加入者との接続手順情報を９ｍｓ周
期でソフトウェアにより処理する場合，交換局に収容さ
れるＳＬＣ９６インタフェースの個数が増大すると，制
御プロセッサにおけるソフトウェア処理の負担が増大す
るという問題があった。
【００１８】また，上記のメッセージの処理を交換局側
のデータターミナルＤＴ（またはＤＴコントローラＤＴ
Ｃ）で処理する場合には，マイクロプロセッサが必要に
なるが，この場合もシステムに接続されるＳＬＣ９６イ
ンタフェースの数量が増大するにつれマイクロプロセッ
サの数が増大してシステムコストが増大するという問題
があった。
のデータターミナルＤＴ（またはＤＴコントローラＤＴ
Ｃ）で処理する場合には，マイクロプロセッサが必要に
なるが，この場合もシステムに接続されるＳＬＣ９６イ
ンタフェースの数量が増大するにつれマイクロプロセッ
サの数が増大してシステムコストが増大するという問題
があった。
【００１９】本発明は上記のようなＳＬＣ９６インタフ
ェースのメッセージ情報を効率的に処理して制御プロセ
ッサのソフトウェア処理の負担を軽減すると共にシステ
ムのコストを軽減することができるＳＬＣ９６インタフ
ェースにおけるメッセージビット終端方式を提供するこ
とを目的とする。
ェースのメッセージ情報を効率的に処理して制御プロセ
ッサのソフトウェア処理の負担を軽減すると共にシステ
ムのコストを軽減することができるＳＬＣ９６インタフ
ェースにおけるメッセージビット終端方式を提供するこ
とを目的とする。
【００２０】
【課題を解決するための手段】図１は本発明の原理を示
すシステム構成図である。図１において，１−１〜１−
３はＳＬＣ９６インタフェースの３つのモード（上記図
６参照）のリモート局ＲＴ１〜ＲＴ３，１ａ〜１ｅ，２
ａ〜２ｃ，３ａ〜３ｃは各リモート局１−１〜１−３と
交換局間を接続するＳＬＣ９６インタフェースの伝送
路，２−１〜２−３はそれぞれ交換局側に設けられた複
数のデータターミナルＤＴと一つのＤＴコントローラ
（ＤＴＣ）とで構成するデータターミナル装置，２０は
各ＤＴＣに設けられた多重部，３はネットワーク（Ｎ
Ｗ），４は制御プロセッサ（ＣＰＲ），５−１，５−２
はメッセージ終端装置，５０は各メッセージ終端装置に
設けられた処理部である。
すシステム構成図である。図１において，１−１〜１−
３はＳＬＣ９６インタフェースの３つのモード（上記図
６参照）のリモート局ＲＴ１〜ＲＴ３，１ａ〜１ｅ，２
ａ〜２ｃ，３ａ〜３ｃは各リモート局１−１〜１−３と
交換局間を接続するＳＬＣ９６インタフェースの伝送
路，２−１〜２−３はそれぞれ交換局側に設けられた複
数のデータターミナルＤＴと一つのＤＴコントローラ
（ＤＴＣ）とで構成するデータターミナル装置，２０は
各ＤＴＣに設けられた多重部，３はネットワーク（Ｎ
Ｗ），４は制御プロセッサ（ＣＰＲ），５−１，５−２
はメッセージ終端装置，５０は各メッセージ終端装置に
設けられた処理部である。
【００２１】本発明は各リモート局と交換局間でメッセ
ージ情報を伝送する伝送路を交換局側で他の伝送路と分
離して集中して同一データターミナル装置に収容し，集
められたメッセージ情報をネットワークに設けたメッセ
ージ終端装置にネットワークを介して送信し，メッセー
ジ終端装置で情報を処理して各メッセージ情報の内容を
判定して制御プロセッサに通知する。
ージ情報を伝送する伝送路を交換局側で他の伝送路と分
離して集中して同一データターミナル装置に収容し，集
められたメッセージ情報をネットワークに設けたメッセ
ージ終端装置にネットワークを介して送信し，メッセー
ジ終端装置で情報を処理して各メッセージ情報の内容を
判定して制御プロセッサに通知する。
【００２２】
【作用】各リモート局１−１〜１−３の伝送路の内加入
者のメッセージ情報を扱う現用の７２フレーム構成の伝
送路は全て交換局の同じデータターミナル装置２−１に
収容し，各リモート局の１２フレーム構成の伝送路は７
２フレーム構成の伝送路と分離して別のデータターミナ
ル２−３に収容する。また，障害に備えてメッセージ情
報を扱う予備の伝送路（Ｐ）も全て別のデータターミナ
ル装置２−２に収容する。
者のメッセージ情報を扱う現用の７２フレーム構成の伝
送路は全て交換局の同じデータターミナル装置２−１に
収容し，各リモート局の１２フレーム構成の伝送路は７
２フレーム構成の伝送路と分離して別のデータターミナ
ル２−３に収容する。また，障害に備えてメッセージ情
報を扱う予備の伝送路（Ｐ）も全て別のデータターミナ
ル装置２−２に収容する。
【００２３】各データターミナル装置２−２，２−３は
それぞれ，各リモート局１−１〜１−３からのメッセー
ジ情報を各データターミナルＤＴで受信すると，ＤＴＣ
（データターミナル・コントローラ）に供給する。ＤＴ
Ｃの多重部２００は各リモート局からの複数のメッセー
ジ情報を集線してネットワーク３の通話チャネルを介し
てそれぞれ対応するメッセージ終端装置５−１，５−２
に送信する。なお，この時受信した同期データそのもの
はＤＴで利用するためであるからメッセージ終端装置へ
送信されずに，この同期データ部分を伝送路の品質情報
（同期の異常検出を表示する等）及びＤＴＣとメッセー
ジ終端装置間のネットワーク内のスイッチング線路の正
常性を確認するためのチェックデータを挿入するのに使
用する。
それぞれ，各リモート局１−１〜１−３からのメッセー
ジ情報を各データターミナルＤＴで受信すると，ＤＴＣ
（データターミナル・コントローラ）に供給する。ＤＴ
Ｃの多重部２００は各リモート局からの複数のメッセー
ジ情報を集線してネットワーク３の通話チャネルを介し
てそれぞれ対応するメッセージ終端装置５−１，５−２
に送信する。なお，この時受信した同期データそのもの
はＤＴで利用するためであるからメッセージ終端装置へ
送信されずに，この同期データ部分を伝送路の品質情報
（同期の異常検出を表示する等）及びＤＴＣとメッセー
ジ終端装置間のネットワーク内のスイッチング線路の正
常性を確認するためのチェックデータを挿入するのに使
用する。
【００２４】各メッセージ終端装置５−１，５−２はそ
れぞれデータを処理する処理部５０を備えており，通話
チャネルにより受け取った各リモート局のメッセージ情
報を解析して有効なデータであることを判別すると，制
御プロセッサ（ＣＰＲ）４へ通知する。制御プロセッサ
（ＣＰＲ）はその通知を受けてソフトウェア処理を行
う。
れぞれデータを処理する処理部５０を備えており，通話
チャネルにより受け取った各リモート局のメッセージ情
報を解析して有効なデータであることを判別すると，制
御プロセッサ（ＣＰＲ）４へ通知する。制御プロセッサ
（ＣＰＲ）はその通知を受けてソフトウェア処理を行
う。
【００２５】制御プロセッサ４（ＣＰＲ）から各リモー
ト局へ送信されるメッセージ情報は，メッセージ終端装
置５−１，５−２へ送られると，メッセージ終端装置５
−１，５−２からネットワークを介してそれぞれ対応す
るデータターミナル装置２−１，２−２へ送られ，ＤＴ
Ｃにおいて各リモート局宛のメッセージ情報が分離され
て各リモート局に対応するＤＴから伝送路へ送信され
る。
ト局へ送信されるメッセージ情報は，メッセージ終端装
置５−１，５−２へ送られると，メッセージ終端装置５
−１，５−２からネットワークを介してそれぞれ対応す
るデータターミナル装置２−１，２−２へ送られ，ＤＴ
Ｃにおいて各リモート局宛のメッセージ情報が分離され
て各リモート局に対応するＤＴから伝送路へ送信され
る。
【００２６】メッセージ情報の中の加入者の接続情報
（３回分で一つのメッセージとなる）については，３回
分のメッセージを正常に受け取った時通知を行うので，
ソフトウェアの処理周期は３倍となり負担が軽減され
る。さらに各データターミナルに処理機能（マイクロプ
ロセッサ）を備えてそれぞれで処理を行う場合に比べる
と，メッセージ終端装置にだけ処理機能を設けるだけで
よいのでシステムのコストを軽減できる。
（３回分で一つのメッセージとなる）については，３回
分のメッセージを正常に受け取った時通知を行うので，
ソフトウェアの処理周期は３倍となり負担が軽減され
る。さらに各データターミナルに処理機能（マイクロプ
ロセッサ）を備えてそれぞれで処理を行う場合に比べる
と，メッセージ終端装置にだけ処理機能を設けるだけで
よいのでシステムのコストを軽減できる。
【００２７】
【実施例】図２は交換局におけるＤＴとＤＴＣの実施例
構成図，図３はＤＴＣと終端装置間インタフェースのフ
ォーマット，図４はメッセージ終端装置の構成図であ
る。
構成図，図３はＤＴＣと終端装置間インタフェースのフ
ォーマット，図４はメッセージ終端装置の構成図であ
る。
【００２８】図２において，２０は一つのリモート局の
メッセージ情報を伝送する伝送路と接続するデータター
ミナル（ＤＴ），２１〜２６はリモート局からの情報を
受信するための回路であり，２７〜３０はリモート局へ
信号を送信するための送信側の回路である。また，３１
はＤＴコントローラ（ＤＴＣ）であり，３２〜３４はメ
ッセージ終端装置（図１の５−１，５−２）へメッセー
ジを送信するための回路である。この実施例ではＤＴＣ
３１に接続するＤＴ２０が１つだけ示されているが，他
に４つの図示されないＤＴが接続され，合計５つのＤＴ
がこのＤＴＣと接続されているものとする。
メッセージ情報を伝送する伝送路と接続するデータター
ミナル（ＤＴ），２１〜２６はリモート局からの情報を
受信するための回路であり，２７〜３０はリモート局へ
信号を送信するための送信側の回路である。また，３１
はＤＴコントローラ（ＤＴＣ）であり，３２〜３４はメ
ッセージ終端装置（図１の５−１，５−２）へメッセー
ジを送信するための回路である。この実施例ではＤＴＣ
３１に接続するＤＴ２０が１つだけ示されているが，他
に４つの図示されないＤＴが接続され，合計５つのＤＴ
がこのＤＴＣと接続されているものとする。
【００２９】ＤＴ２０と伝送路により接続されている相
手リモート局から送信されたフレーム信号は，上記図７
の７２フレーム構成で入力する。伝送路上の信号はバイ
ポーラ符号化されているのでこれをＢ／Ｕ変換回路２１
においてユニポーラ信号に変換する。この時，クロック
抽出回路２２でクロック信号（１．５４４Ｍｈｚ）を抽
出する。ユニポーラ信号は，伝送路符号（ＡＭＩ，また
はＢ８ＺＳ等の公知の符号）に符号化されているためこ
れをライン符号変換回路２３でＮＲＺ信号に変換して，
フレーム同期・マルチフレーム同期制御回路２４に供給
する。
手リモート局から送信されたフレーム信号は，上記図７
の７２フレーム構成で入力する。伝送路上の信号はバイ
ポーラ符号化されているのでこれをＢ／Ｕ変換回路２１
においてユニポーラ信号に変換する。この時，クロック
抽出回路２２でクロック信号（１．５４４Ｍｈｚ）を抽
出する。ユニポーラ信号は，伝送路符号（ＡＭＩ，また
はＢ８ＺＳ等の公知の符号）に符号化されているためこ
れをライン符号変換回路２３でＮＲＺ信号に変換して，
フレーム同期・マルチフレーム同期制御回路２４に供給
する。
【００３０】このフレーム・マルチフレーム同期制御回
路２４において，同期ビット（フレーミングビット）を
検出すると共に，その中からマルチフレーム同期パター
ン（図８参照）を検出して，その後に続くメッセージデ
ータ（情報）の抽出を行う。また，次段のエラスティッ
クストア（ＥＳ）２６を制御する１６Ｋｈｚのクロック
信号及びライトリセット信号（ＷＲ）信号の生成を行
う。このライトリセット信号（ＷＲ）は，エラスティッ
クストア２６にデータを書き込む時にアドレス０の番地
を指示する制御信号である。また，フレーム・マルチフ
レーム同期制御回路２４において２４チャネルの各デー
タ信号（音声信号）が分離されてＤＴＣ３１を介してネ
ットワーク（図１の３）へ出力する。ネットワークでは
スイッチングが行われてメッセージ終端装置へ供給され
る。
路２４において，同期ビット（フレーミングビット）を
検出すると共に，その中からマルチフレーム同期パター
ン（図８参照）を検出して，その後に続くメッセージデ
ータ（情報）の抽出を行う。また，次段のエラスティッ
クストア（ＥＳ）２６を制御する１６Ｋｈｚのクロック
信号及びライトリセット信号（ＷＲ）信号の生成を行
う。このライトリセット信号（ＷＲ）は，エラスティッ
クストア２６にデータを書き込む時にアドレス０の番地
を指示する制御信号である。また，フレーム・マルチフ
レーム同期制御回路２４において２４チャネルの各デー
タ信号（音声信号）が分離されてＤＴＣ３１を介してネ
ットワーク（図１の３）へ出力する。ネットワークでは
スイッチングが行われてメッセージ終端装置へ供給され
る。
【００３１】アラーム検出回路２４ａがライン符号変換
回路２３から入力する信号からライン符号の符号則違反
であるバイポーラバイオレーション（同期異常を表し，
これが発生すると予備の伝送路へ切替えられることにな
っている）を検出すると，アラーム挿入回路２５を駆動
する。このアラーム挿入回路２５は，エラスティックス
トア２６のメッセージデータとして，バイポーラバイオ
レーション情報及びスイッチングした時のデータの正常
性を確認するためのチェックビットパターン（固定のパ
ターン）を，同期データ（図８の先頭）の部分に挿入を
行った後にエラスティックストア２６にデータの書き込
みを行う。
回路２３から入力する信号からライン符号の符号則違反
であるバイポーラバイオレーション（同期異常を表し，
これが発生すると予備の伝送路へ切替えられることにな
っている）を検出すると，アラーム挿入回路２５を駆動
する。このアラーム挿入回路２５は，エラスティックス
トア２６のメッセージデータとして，バイポーラバイオ
レーション情報及びスイッチングした時のデータの正常
性を確認するためのチェックビットパターン（固定のパ
ターン）を，同期データ（図８の先頭）の部分に挿入を
行った後にエラスティックストア２６にデータの書き込
みを行う。
【００３２】エラスティックストア２６に書き込まれた
メッセージデータは，ＤＴＣ３１のタイミング発生回路
３４から供給されるクロック（ＣＬＫ）により実行され
る。タイミング発生回路３４はネットワークからのクロ
ックを元にリード用の１６Ｋｈｚのクロック及びリード
・リセット（ＲＲ）信号の生成を行う。このリードリセ
ット信号はエラスティックストア２６からデータを読み
出すためのアドレス０の番地を指定する制御信号であ
る。これにより，ＤＴ２０のエラスティックストア２６
から読み出されるメッセージデータの先頭が読み出され
るタイミングは，ＤＴＣ３１により制御される。
メッセージデータは，ＤＴＣ３１のタイミング発生回路
３４から供給されるクロック（ＣＬＫ）により実行され
る。タイミング発生回路３４はネットワークからのクロ
ックを元にリード用の１６Ｋｈｚのクロック及びリード
・リセット（ＲＲ）信号の生成を行う。このリードリセ
ット信号はエラスティックストア２６からデータを読み
出すためのアドレス０の番地を指定する制御信号であ
る。これにより，ＤＴ２０のエラスティックストア２６
から読み出されるメッセージデータの先頭が読み出され
るタイミングは，ＤＴＣ３１により制御される。
【００３３】ＤＴＣ３１は図示されたＤＴ２０の他に，
４つのＤＴに対しても読み出し用のクロックとリードリ
セット信号（ＲＲ）を供給することにより，合計５つの
ＤＴからメッセージデータを，先頭のタイミングをそろ
えて読み出す。読み出された各ＤＴからのメッセージデ
ータはデータ多重回路３２において多重化され，更に次
のファーストビット挿入回路３３において，メッセージ
データの先頭を表示するビットを挿入して，ネットワー
クへ送出する。
４つのＤＴに対しても読み出し用のクロックとリードリ
セット信号（ＲＲ）を供給することにより，合計５つの
ＤＴからメッセージデータを，先頭のタイミングをそろ
えて読み出す。読み出された各ＤＴからのメッセージデ
ータはデータ多重回路３２において多重化され，更に次
のファーストビット挿入回路３３において，メッセージ
データの先頭を表示するビットを挿入して，ネットワー
クへ送出する。
【００３４】図３を用いてＤＴＣとメッセージ終端装置
間のインタフェースのフォーマットを説明する。５つの
各ＤＴのエラスティックストアから読み出されたメッセ
ージデータは，それぞれ図３に示す８ビット構成のデー
タの中のＢ１〜Ｂ５にそれぞれ挿入するようデータ多重
回路３２において多重化される。図３において，フレー
ム０，フレーム１，フレーム２・・・の各フレームは，
ＤＴとメッセージ終端装置間に形成された通信チャネル
により１回で伝送される８ビット（Ｂ１〜Ｂ８で表示）
を表し，フレーム０は５つのＤＴにおいて発生したメッ
セージデータの先頭のデータ（１ビット）がＢ１〜Ｂ５
の各ビットに格納されたフレームであり，先頭のデータ
が格納されていることを表示するためこのフレーム０の
Ｂ６のビットに“１”が設定される。
間のインタフェースのフォーマットを説明する。５つの
各ＤＴのエラスティックストアから読み出されたメッセ
ージデータは，それぞれ図３に示す８ビット構成のデー
タの中のＢ１〜Ｂ５にそれぞれ挿入するようデータ多重
回路３２において多重化される。図３において，フレー
ム０，フレーム１，フレーム２・・・の各フレームは，
ＤＴとメッセージ終端装置間に形成された通信チャネル
により１回で伝送される８ビット（Ｂ１〜Ｂ８で表示）
を表し，フレーム０は５つのＤＴにおいて発生したメッ
セージデータの先頭のデータ（１ビット）がＢ１〜Ｂ５
の各ビットに格納されたフレームであり，先頭のデータ
が格納されていることを表示するためこのフレーム０の
Ｂ６のビットに“１”が設定される。
【００３５】この先頭ビットの挿入は上記した図２のフ
ァーストビット挿入回路３３で行われ，他のフレームの
Ｂ６は常に“０”が設定される。なお，図３にはネット
ワーク内のフレームフオーマットでフレーム０〜フレー
ム１５までを示すが，実際には図８に示すフレーミング
ビットを全て送るためにフレーム３５（合計３６フレー
ム）まである（フレーム１６以後は図示省略する）。
ァーストビット挿入回路３３で行われ，他のフレームの
Ｂ６は常に“０”が設定される。なお，図３にはネット
ワーク内のフレームフオーマットでフレーム０〜フレー
ム１５までを示すが，実際には図８に示すフレーミング
ビットを全て送るためにフレーム３５（合計３６フレー
ム）まである（フレーム１６以後は図示省略する）。
【００３６】次に図２の構成におけるメッセージ終端装
置からのメッセージデータの受信動作を説明する。メッ
セージ終端装置から上記図３に示すフオーマットで５台
のデータターミナル宛のメッセージデータが送信され，
この中にファーストビットが挿入されてくる。ＤＴＣ３
１はこのデータをスルーで複数のＤＴ側に送り出す。
置からのメッセージデータの受信動作を説明する。メッ
セージ終端装置から上記図３に示すフオーマットで５台
のデータターミナル宛のメッセージデータが送信され，
この中にファーストビットが挿入されてくる。ＤＴＣ３
１はこのデータをスルーで複数のＤＴ側に送り出す。
【００３７】各ＤＴ２０では，このデータを当該ＤＴ２
０用のタイミング信号で受けとってメッセージデータラ
ッチ回路２８に格納すると，自分に宛てられたビットを
選択してファーストビットからメッセージビットを分離
する。分離したメッセージデータは，フレーム同期／マ
ルチフレーム同期発生回路２７に供給され，ネットワー
クから入力する多数の通信データ（ボイスデータ）とチ
ャネルの規定された位置（フレームビット位置）に挿入
してフレーミングビットの多重化を行って，７２フレー
ム構成の２４チャネルＰＣＭリンクフオーマットに変換
を行う。このデータはＮＲＺ信号であり，次のライン符
号変換回路２９においてユニポーラ信号に変換され，さ
らにＵ／Ｂ変換回路３０でユニポーラ信号からバイポー
ラ信号に変換されて伝送路へ送出される。
０用のタイミング信号で受けとってメッセージデータラ
ッチ回路２８に格納すると，自分に宛てられたビットを
選択してファーストビットからメッセージビットを分離
する。分離したメッセージデータは，フレーム同期／マ
ルチフレーム同期発生回路２７に供給され，ネットワー
クから入力する多数の通信データ（ボイスデータ）とチ
ャネルの規定された位置（フレームビット位置）に挿入
してフレーミングビットの多重化を行って，７２フレー
ム構成の２４チャネルＰＣＭリンクフオーマットに変換
を行う。このデータはＮＲＺ信号であり，次のライン符
号変換回路２９においてユニポーラ信号に変換され，さ
らにＵ／Ｂ変換回路３０でユニポーラ信号からバイポー
ラ信号に変換されて伝送路へ送出される。
【００３８】図４は終端装置の要部の構成図である。図
４において，４０は直並列変換回路，４１はファースト
ビット検出回路，４２は複数のデータターミナル（Ｄ
Ｔ）からのメッセージデータを格納するデータラッチ
部，４３は同期データを確認するチェック回路，４４は
マイクロプロセッサである。この終端装置は制御プロセ
ッサ（ＣＰＲ）の制御によりＤＴＣとの間のネットワー
クを介するパスが張られると，そのパスを介して伝送さ
れる図３に示すメッセージ情報を送受信する。この図に
はＤＴＣから送信されるメッセージデータを受信処理す
るための構成が示されて，ＤＴＣへ向けてメッセージデ
ータを送信する構成は省略されている。
４において，４０は直並列変換回路，４１はファースト
ビット検出回路，４２は複数のデータターミナル（Ｄ
Ｔ）からのメッセージデータを格納するデータラッチ
部，４３は同期データを確認するチェック回路，４４は
マイクロプロセッサである。この終端装置は制御プロセ
ッサ（ＣＰＲ）の制御によりＤＴＣとの間のネットワー
クを介するパスが張られると，そのパスを介して伝送さ
れる図３に示すメッセージ情報を送受信する。この図に
はＤＴＣから送信されるメッセージデータを受信処理す
るための構成が示されて，ＤＴＣへ向けてメッセージデ
ータを送信する構成は省略されている。
【００３９】ネットワークのスイッチングに入力された
メッセージデータは，図３のフォーマットで順次入力さ
れると，各フレーム（８ビット）は直並列変換回路４０
で並列に変換される。その第６ビットが“１”になると
ファーストビット検出回路４１が検出信号を発生して，
データラッチ部４２及びチェック回路４３に供給され
る。データラッチ部４２はこれによりＤＴＣからスイッ
チングされてくるメッセージ情報を格納し，チェック回
路４３は同期データを格納してパターンのチェックを行
う。
メッセージデータは，図３のフォーマットで順次入力さ
れると，各フレーム（８ビット）は直並列変換回路４０
で並列に変換される。その第６ビットが“１”になると
ファーストビット検出回路４１が検出信号を発生して，
データラッチ部４２及びチェック回路４３に供給され
る。データラッチ部４２はこれによりＤＴＣからスイッ
チングされてくるメッセージ情報を格納し，チェック回
路４３は同期データを格納してパターンのチェックを行
う。
【００４０】マイクロプロセッサ４４はこれにより，デ
ータラッチ部４２から各データターミナルからのメッセ
ージデータを取り出して，加入者情報との接続手順情報
（Ｃ１−Ｃ１１の１１ビット），加入者の保守情報（Ｍ
１−Ｍ３の３ビット），リモート側のアラーム情報（Ａ
１−Ａ２の２ビット）及び予備のＴ１ラインへの切り替
え手順情報（Ｓ１−Ｓ４の４ビット）の合計２０ビット
をチェックして正常なメッセージデータであることを検
出すると，マイクロプロセッサ４４はネットワークを介
して制御プロセッサＣＰＲ（図１の４）に通知する。ま
た，同期データが図８に示すパターンでないときは，メ
ッセージデータを廃棄する。
ータラッチ部４２から各データターミナルからのメッセ
ージデータを取り出して，加入者情報との接続手順情報
（Ｃ１−Ｃ１１の１１ビット），加入者の保守情報（Ｍ
１−Ｍ３の３ビット），リモート側のアラーム情報（Ａ
１−Ａ２の２ビット）及び予備のＴ１ラインへの切り替
え手順情報（Ｓ１−Ｓ４の４ビット）の合計２０ビット
をチェックして正常なメッセージデータであることを検
出すると，マイクロプロセッサ４４はネットワークを介
して制御プロセッサＣＰＲ（図１の４）に通知する。ま
た，同期データが図８に示すパターンでないときは，メ
ッセージデータを廃棄する。
【００４１】マイクロプロセッサ４４は，データターミ
ナル５台分のメッセージデータを解析するが，加入者と
の接続情報（図８のに示すＣ１〜Ｃ１１）について
は，９ｍｓ周期で順次３回に分けて送られてくることを
識別し，３回分を正常に受け取ったことを識別すると，
制御プロセッサに通知する。このため，制御プロセッサ
は加入者との接続情報について，２７ｍｓの処理周期で
処理を行えばよい。
ナル５台分のメッセージデータを解析するが，加入者と
の接続情報（図８のに示すＣ１〜Ｃ１１）について
は，９ｍｓ周期で順次３回に分けて送られてくることを
識別し，３回分を正常に受け取ったことを識別すると，
制御プロセッサに通知する。このため，制御プロセッサ
は加入者との接続情報について，２７ｍｓの処理周期で
処理を行えばよい。
【００４２】なお，上記の図２の説明において，ＤＴＣ
３１において，メッセージデータの中の同期データ部分
（図３の先頭の１２ビット）を用いメッセージ終端装置
に対し伝送路の品質情報及びＤＴＣとメッセージ終端装
置間のスイッチング線路正常性確認用のデータを挿入し
ているが，図４の回路ではこれらの品質情報や正常性確
認用のデータを確認することはできない。すなわち，図
３に示す１サイクルのビットを検出できるよう，ＤＴＣ
３１とメッセージ終端装置間のマルチフレーム数を増加
（３６フレーム）させてマイクロプロセッサ４４におい
てこれらの情報を検出する処理を行うことになる。
３１において，メッセージデータの中の同期データ部分
（図３の先頭の１２ビット）を用いメッセージ終端装置
に対し伝送路の品質情報及びＤＴＣとメッセージ終端装
置間のスイッチング線路正常性確認用のデータを挿入し
ているが，図４の回路ではこれらの品質情報や正常性確
認用のデータを確認することはできない。すなわち，図
３に示す１サイクルのビットを検出できるよう，ＤＴＣ
３１とメッセージ終端装置間のマルチフレーム数を増加
（３６フレーム）させてマイクロプロセッサ４４におい
てこれらの情報を検出する処理を行うことになる。
【００４３】制御プロセッサＣＰＲ（図１の４）から各
データターミナルへ送信すべきメッセージデータは，ネ
ットワークを介してメッセージ終端装置へ各データター
ミナル（ＤＴ）へ送信すべきメッセージデータを送出す
る。メッセージ終端装置で受信すると，図３に示すフオ
ーマットにより５台分のデータターミナル宛のデータを
多重化して図２に示すデータターミナル装置へ送信さ
れ，上記したように図２に示す回路により各ＤＴにおい
て受信される。
データターミナルへ送信すべきメッセージデータは，ネ
ットワークを介してメッセージ終端装置へ各データター
ミナル（ＤＴ）へ送信すべきメッセージデータを送出す
る。メッセージ終端装置で受信すると，図３に示すフオ
ーマットにより５台分のデータターミナル宛のデータを
多重化して図２に示すデータターミナル装置へ送信さ
れ，上記したように図２に示す回路により各ＤＴにおい
て受信される。
【００４４】
【発明の効果】本発明によれば，メッセージ情報の中の
加入者の接続情報（９ｍｓ周期）については，３回分
（２７ｍｓ）のメッセージを正常に受け取った時通知を
行うので，従来のように９ｍｓで行っていた制御プロセ
ッサによるソフトウェアの処理周期を２７ｍｓ周期にす
ることができるためソフトウェアの負担が軽減される。
加入者の接続情報（９ｍｓ周期）については，３回分
（２７ｍｓ）のメッセージを正常に受け取った時通知を
行うので，従来のように９ｍｓで行っていた制御プロセ
ッサによるソフトウェアの処理周期を２７ｍｓ周期にす
ることができるためソフトウェアの負担が軽減される。
【００４５】また，各データターミナルコントローラ
（ＤＴＣ）に処理機能（マイクロプロセッサ）を備えて
それぞれで処理を行う場合に比べると，メッセージ終端
装置にだけ処理機能を集約することができるので，マイ
クロプロセッサ数を減少（５台のＤＴＣを設ける場合
は，１／５に減少）することが可能となりシステムを経
済的に提供することができる。
（ＤＴＣ）に処理機能（マイクロプロセッサ）を備えて
それぞれで処理を行う場合に比べると，メッセージ終端
装置にだけ処理機能を集約することができるので，マイ
クロプロセッサ数を減少（５台のＤＴＣを設ける場合
は，１／５に減少）することが可能となりシステムを経
済的に提供することができる。
【図１】本発明の原理を示すシステム構成図である。
【図２】交換局におけるＤＴとＤＴＣの実施例構成図で
ある。
ある。
【図３】ＤＴＣと終端装置間インタフェースのフォーマ
ットである。
ットである。
【図４】メッセージ終端装置の構成図である。
【図５】従来のリモート局と交換局の接続形態の説明図
である。
である。
【図６】ＳＬＣ９６インタフェースと交換局の接続構成
である。
である。
【図７】ＳＬＣ９６インタフェースのフレーム構成の説
明図である。
明図である。
【図８】フレーミングビットのＦｓビットフォーマット
を示す図である。
を示す図である。
1-1〜1-3 リモート局RT1 〜RT3 1a 〜3c SLC96 インタフェースの伝送路 2-1〜2-3 データターミナル装置 200 多重部 3 ネットワーク(NW) 4 制御プロセッサ（ＣＰＲ） 5-1，5-2 メッセージ終端装置 50 処理部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 殿岡 靖典 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 柴田 恵 神奈川県横浜市港北区新横浜３丁目９番 18号 富士通コミュニケーション・シス テムズ株式会社内 (56)参考文献 特開 平５−75567（ＪＰ，Ａ) 特開 平６−70352（ＪＰ，Ａ) 特開 昭60−121894（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04Q 3/60 H04Q 11/00 - 11/08
Claims (4)
- 【請求項１】 複数のリモート局と交換局の間をそれぞ
れＳＬＣ９６インタフェースで接続した交換局における
メッセージ情報終端方式において， 各リモート局との間で通信データと共にフレームビット
により加入者情報等の各種情報を含むメッセージ情報を
伝送する伝送路を交換局の同じデータターミナル装置に
収容し， 交換局のネットワークにメッセージ情報を解析する処理
部を備えるメッセージ終端装置を設け， 前記データターミナル装置は複数のリモート局のメッセ
ージ情報を集線してネットワークを介して前記メッセー
ジ終端装置へ伝送し， 該メッセージ終端装置は，各リモート局のメッセージ情
報を分離して処理部により解析して，正常なメッセージ
を検出すると交換局の制御プロセッサに通知することを
特徴とするメッセージ情報終端方式。 - 【請求項２】 請求項１において， 交換局から各リモート局へ送信するメッセージ情報は，
前記制御プロセッサから前記メッセージ終端装置へ通知
され， 該メッセージ終端装置はネットワークを介して前記デー
タターミナル装置へ送信すると，前記データターミナル
装置は受信したメッセージ情報を各リモート局に送信す
ることを特徴とするメッセージ情報終端方式。 - 【請求項３】 請求項１においてデータターミナル装置
は， 各リモート局のメッセージ情報の伝送路と接続するデー
タターミナルと，複数のデータターミナルを制御するデ
ータターミナルコントローラを備え， 前記各データターミナルはリモート局からのメッセージ
情報が書き込まれる記憶装置を備え， データターミナルコントローラは，各データターミナル
の記憶装置のメッセージ情報の先頭ビットから順次読み
出し，読み出されて複数のデータターミナルからの情報
を多重化して前記メッセージ終端装置へ送信することを
特徴とするメッセージ情報終端方式。 - 【請求項４】 請求項１乃至３において， 前記データターミナル装置とメッセージ終端装置間で送
受信されるデータは，ネットワークの通信チャネルを用
いて複数フレームにより伝送され， 各フレームの所定数のビット位置はそれぞれリモート局
のデータ用に割り当てられ，１ビットの位置にメッセー
ジ情報の先頭を表すビットを格納することを特徴とする
メッセージ情報終端方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265722A JP3004130B2 (ja) | 1992-10-05 | 1992-10-05 | メッセージ情報終端方式 |
| US08/132,044 US5455824A (en) | 1992-10-05 | 1993-10-05 | Message information terminating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265722A JP3004130B2 (ja) | 1992-10-05 | 1992-10-05 | メッセージ情報終端方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06121364A JPH06121364A (ja) | 1994-04-28 |
| JP3004130B2 true JP3004130B2 (ja) | 2000-01-31 |
Family
ID=17421101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265722A Expired - Fee Related JP3004130B2 (ja) | 1992-10-05 | 1992-10-05 | メッセージ情報終端方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5455824A (ja) |
| JP (1) | JP3004130B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101787576B1 (ko) * | 2015-10-29 | 2017-10-18 | 임현지 | 색상변경이 가능한 무테안경 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI96654C (fi) * | 1992-08-14 | 1996-07-25 | Nokia Telecommunications Oy | Televerkon keskitetty komentojärjestelmä |
| US6091712A (en) * | 1994-12-23 | 2000-07-18 | Applied Digital Access, Inc. | Method and apparatus for storing and retrieving performance data collected by a network interface unit |
| US5881059A (en) * | 1995-11-16 | 1999-03-09 | Alcatel Usa, Inc. | System and method for a multi-host subscriber loop |
| US6320856B1 (en) | 1996-05-23 | 2001-11-20 | Alcatel Usa, Inc. | System and method for a multi-host subscriber loop |
| US5940388A (en) * | 1996-06-20 | 1999-08-17 | Ericsson, Inc. | Interfacing a D4 channel bank to a TR-8 interface module via a-link |
| US5943335A (en) * | 1996-06-28 | 1999-08-24 | Siemens Information And Communication Networks, Inc. | Method for minimizing call setups in ISDN PBX systems |
| KR100302332B1 (ko) * | 1999-09-10 | 2001-11-07 | 서평원 | 통신운영시스템 감시 터미널의 수신 메시지 처리 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245340A (en) * | 1978-12-05 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Data link for digital channel bank systems |
| US4398284A (en) * | 1980-09-12 | 1983-08-09 | Bell Telephone Laboratories, Incorporated | Concentrator in a subscriber loop digital carrier system |
| US4550404A (en) * | 1983-05-11 | 1985-10-29 | At&T Bell Laboratories | Switching system having remote switching capability |
| JPH04119740A (ja) * | 1990-09-11 | 1992-04-21 | Hitachi Ltd | 遠隔監視制御方法 |
-
1992
- 1992-10-05 JP JP4265722A patent/JP3004130B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-05 US US08/132,044 patent/US5455824A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101787576B1 (ko) * | 2015-10-29 | 2017-10-18 | 임현지 | 색상변경이 가능한 무테안경 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06121364A (ja) | 1994-04-28 |
| US5455824A (en) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| FI74861C (fi) | Digitalomkopplingsnaet. | |
| EP0356012A2 (en) | TDM Demultiplexer | |
| US4635253A (en) | Exchange system including plural terminals for voice and data transmission | |
| US4797875A (en) | Method for monitoring and controlling the traffic in digital transmission networks | |
| JP3004130B2 (ja) | メッセージ情報終端方式 | |
| WO1984000870A1 (en) | Control information communication arrangement for a time division switching system | |
| JP2958121B2 (ja) | Ｉｓｄｎ加入者端末の機能ユニット間の伝送路のレンジを拡大させる方法及び装置 | |
| JPH07312657A (ja) | 伝送路バックアップシステム | |
| KR0135542B1 (ko) | 유럽방식 디지털 가입자선로정합장치 | |
| JPH0286391A (ja) | Ｉｓｄｎローカル通信方式 | |
| JP2599819B2 (ja) | データリンク終端方式 | |
| JPH0799879B2 (ja) | 通信交換システム | |
| JPH118643A (ja) | タイミングソース切替方法及びシステム | |
| JP3190760B2 (ja) | 一括データ伝送方式 | |
| JP3531526B2 (ja) | 通信システム | |
| KR0171760B1 (ko) | 디지털 전전자교환기의 cdl과 ssw의 통합구조 | |
| JP2828417B2 (ja) | 電話交換機におけるアナログ回線関連情報信号とｉｓｄｎ回線関連情報信号との統一スイッチング方式 | |
| JP2757826B2 (ja) | 回線監視システム | |
| JPH1041908A (ja) | デジタル伝送装置 | |
| JP3394220B2 (ja) | ターミナルアダプタ | |
| JP3507283B2 (ja) | マルチフレーム変換方法 | |
| JP3338193B2 (ja) | ループ式伝送回線の障害検出方法 | |
| JPS61156939A (ja) | フレ−ム同期方式 | |
| JPH0335860B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
| LAPS | Cancellation because of no payment of annual fees |