JP3190760B2 - 一括データ伝送方式 - Google Patents
一括データ伝送方式Info
- Publication number
- JP3190760B2 JP3190760B2 JP5448993A JP5448993A JP3190760B2 JP 3190760 B2 JP3190760 B2 JP 3190760B2 JP 5448993 A JP5448993 A JP 5448993A JP 5448993 A JP5448993 A JP 5448993A JP 3190760 B2 JP3190760 B2 JP 3190760B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- channel
- channels
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は一括データ伝送方式に関
し、特に大量のシリアルデータを複数の通信路に振分け
てデータ端末間で伝送させるための一括データ伝送方式
に関する。
し、特に大量のシリアルデータを複数の通信路に振分け
てデータ端末間で伝送させるための一括データ伝送方式
に関する。
【０００２】
【従来の技術】従来のこの種の一括データ伝送方式は、
パケット形態を使用した方式である。例えば、ＣＣＩＴ
Ｔ（国際電信電話委員会）勧告Ｉシリーズに準拠した基
本インタフェースでは、１９２ｋｂｐｓ符号速度により
２回線のＢチャネル（６４ｋｂｐｓ）と１回線のＤチャ
ネル（１６ｋｂｐｓ）とを伝送できる。この基本インタ
フェースを利用して１２８ｋｂｐｓの速度でデータ送信
可能なデータ端末からの送信をするには、１２８ｋｂｐ
ｓの送信データをおのおの６４ｋｂｐｓの速度の２本の
並列データに変換し、２回線のＢチャネル（Ｂ１および
Ｂ２）を使って送らなければならない。この場合、２回
線のＢチャネルは一般に相異なる通信路ルートを経由す
るので両チャネル間に時間差を生じて伝送され、また受
信側では２本の並列データのいずれが送信側でのチャネ
ルＢ１（あるいはＢ２）に相当するのか識別できない。
このため２本の並列データをそのまま２回線のＢチャネ
ルに同時送信したのでは受信側でもとの１２８ｋｂｐｓ
のデータを再生できなくなるが、パケット化して伝送す
ることにより、受信側にて各パケットに付加したヘッダ
中のパケット番号を参照してもとのデータを再生でき
る。
パケット形態を使用した方式である。例えば、ＣＣＩＴ
Ｔ（国際電信電話委員会）勧告Ｉシリーズに準拠した基
本インタフェースでは、１９２ｋｂｐｓ符号速度により
２回線のＢチャネル（６４ｋｂｐｓ）と１回線のＤチャ
ネル（１６ｋｂｐｓ）とを伝送できる。この基本インタ
フェースを利用して１２８ｋｂｐｓの速度でデータ送信
可能なデータ端末からの送信をするには、１２８ｋｂｐ
ｓの送信データをおのおの６４ｋｂｐｓの速度の２本の
並列データに変換し、２回線のＢチャネル（Ｂ１および
Ｂ２）を使って送らなければならない。この場合、２回
線のＢチャネルは一般に相異なる通信路ルートを経由す
るので両チャネル間に時間差を生じて伝送され、また受
信側では２本の並列データのいずれが送信側でのチャネ
ルＢ１（あるいはＢ２）に相当するのか識別できない。
このため２本の並列データをそのまま２回線のＢチャネ
ルに同時送信したのでは受信側でもとの１２８ｋｂｐｓ
のデータを再生できなくなるが、パケット化して伝送す
ることにより、受信側にて各パケットに付加したヘッダ
中のパケット番号を参照してもとのデータを再生でき
る。
【０００３】
【発明が解決しようとする課題】しかしこの従来の一括
データ伝送方式は、特に大量データを伝送する場合、最
大パケット長に制限があるので多数のパケットの組立て
および分離の処理を要し、その処理に余分な時間を消費
する上に、各パケットにヘッダを付加するため伝送すべ
きデータのビット利用効率が低下するという問題点をも
つ。
データ伝送方式は、特に大量データを伝送する場合、最
大パケット長に制限があるので多数のパケットの組立て
および分離の処理を要し、その処理に余分な時間を消費
する上に、各パケットにヘッダを付加するため伝送すべ
きデータのビット利用効率が低下するという問題点をも
つ。
【０００４】本発明の目的は、シリアルデータを複数の
チャネルに分割してヘッダ等の余分な情報を付加せずに
同一宛先へ伝送し再生できる一括データ伝送方式を提供
することである。
チャネルに分割してヘッダ等の余分な情報を付加せずに
同一宛先へ伝送し再生できる一括データ伝送方式を提供
することである。
【０００５】
【課題を解決するための手段】本発明の一括データ伝送
方式は、送信側に、直列の入力データを所定のビット長
のセル単位で複数チャネルのセルデータに並列分割する
データセル化手段と、セルデータの送信に先立っておの
おのチャネル識別用のデータを付加した同期信号を各チ
ャネルごとに送信する信号送出手段と、複数のチャネル
を伝送する通信路に接続して同期信号とセルデータとを
送信する第１のインタフェース手段とを有し、受信側
に、通信路から同期信号およびセルデータを受信する第
２のインタフェース手段と、各チャネルの同期信号の受
信時に受信タイミングを表わす信号とチャネル識別デー
タとを発する信号検出手段と、最後着チャネル以外の受
信タイミングと最後着チャネルの受信タイミングとの時
間差を補償するための時差補償手段と、最後着チャネル
以外のセルデータを時差補償手段に導くための入替手段
と、時差補償手段を経由したセルデータと最後着チャネ
ルのセルデータとをセル単位で直列に変換して送信側の
入力データを再生する組立送出手段と、チャネルの各々
の前記同期信号を受信するごとにそれを確認したことを
表わす同期確認信号を送信側へ返送する同期確認信号送
出手段とを有している。
方式は、送信側に、直列の入力データを所定のビット長
のセル単位で複数チャネルのセルデータに並列分割する
データセル化手段と、セルデータの送信に先立っておの
おのチャネル識別用のデータを付加した同期信号を各チ
ャネルごとに送信する信号送出手段と、複数のチャネル
を伝送する通信路に接続して同期信号とセルデータとを
送信する第１のインタフェース手段とを有し、受信側
に、通信路から同期信号およびセルデータを受信する第
２のインタフェース手段と、各チャネルの同期信号の受
信時に受信タイミングを表わす信号とチャネル識別デー
タとを発する信号検出手段と、最後着チャネル以外の受
信タイミングと最後着チャネルの受信タイミングとの時
間差を補償するための時差補償手段と、最後着チャネル
以外のセルデータを時差補償手段に導くための入替手段
と、時差補償手段を経由したセルデータと最後着チャネ
ルのセルデータとをセル単位で直列に変換して送信側の
入力データを再生する組立送出手段と、チャネルの各々
の前記同期信号を受信するごとにそれを確認したことを
表わす同期確認信号を送信側へ返送する同期確認信号送
出手段とを有している。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
である。本実施例の方式は、ＣＣＩＴＴ勧告Ｉシリーズ
に準拠した基本インタフェースのＲインタフェース部１
１とＳインタフェース部２１との間に、データセル化バ
ッファ部１２および切替部１３から成る送信回路と、入
替部２２、時差バッファ部２３、バッファ部２４、なら
びに組立送出部２５から成る受信回路とを有し、更に送
信および受信の両回路の動作を制御するためのタイミン
グ設定部１４、信号送出部１５、ラッチ回路１６、なら
びに信号検出部２６を具備する。
である。本実施例の方式は、ＣＣＩＴＴ勧告Ｉシリーズ
に準拠した基本インタフェースのＲインタフェース部１
１とＳインタフェース部２１との間に、データセル化バ
ッファ部１２および切替部１３から成る送信回路と、入
替部２２、時差バッファ部２３、バッファ部２４、なら
びに組立送出部２５から成る受信回路とを有し、更に送
信および受信の両回路の動作を制御するためのタイミン
グ設定部１４、信号送出部１５、ラッチ回路１６、なら
びに信号検出部２６を具備する。
【０００８】Ｒインタフェース部１１およびＳインタフ
ェース部２１は、従来方式にて使用される基本インタフ
ェースの場合と同様な機能をもつ。すなわち、Ｒインタ
フェース部１１は、データ端末１０との間でＢチャネル
（６４ｋｂｐｓ）２つ分すなわち１２８ｋｂｐｓの速度
をもつシリアルデータを授受するほか、通信手順のため
の制御データなどを授受し合う。
ェース部２１は、従来方式にて使用される基本インタフ
ェースの場合と同様な機能をもつ。すなわち、Ｒインタ
フェース部１１は、データ端末１０との間でＢチャネル
（６４ｋｂｐｓ）２つ分すなわち１２８ｋｂｐｓの速度
をもつシリアルデータを授受するほか、通信手順のため
の制御データなどを授受し合う。
【０００９】シリアルデータ（１２８ｋｂｐｓ）の送信
時には、送信回路のデータセル化バッファ部１２が、Ｒ
インタフェース部１１から送られてくる１２８ｋｂｐｓ
のデータＲＤを、タイミング設定部１４から与えられる
タイミング指示用の信号に応じて、予め設定したビット
数（本実施例では１オクテット、すなわち８ビット）ご
とに分割してセルを形成し、１セルずつ交互にデータセ
ル化バッファ部１２内に設けたＢ１およびＢ２チャネル
用の２つのメモリ領域に書込んでいく。また切替部１３
は、データセル化バッファ部１２の２つのメモリ領域か
らの読出し信号（おのおの６４ｋｂｐｓ）を選択し、チ
ャネルＢ１およびＢ２の信号としてＳインタフェース部
２１へ送る。Ｓインタフェース部２１は、このチャネル
Ｂ１およびＢ２の両信号と、Ｄチャネル（１６ｋｂｐ
ｓ）の信号（Ｄチャネルの信号経路は図示を省略した）
とを所定のフォーマットで時分割多重化してフレーム
（１９２ｋｂｐｓ）を構成し、これをＩＳＤＮ回線２０
へ送信する。
時には、送信回路のデータセル化バッファ部１２が、Ｒ
インタフェース部１１から送られてくる１２８ｋｂｐｓ
のデータＲＤを、タイミング設定部１４から与えられる
タイミング指示用の信号に応じて、予め設定したビット
数（本実施例では１オクテット、すなわち８ビット）ご
とに分割してセルを形成し、１セルずつ交互にデータセ
ル化バッファ部１２内に設けたＢ１およびＢ２チャネル
用の２つのメモリ領域に書込んでいく。また切替部１３
は、データセル化バッファ部１２の２つのメモリ領域か
らの読出し信号（おのおの６４ｋｂｐｓ）を選択し、チ
ャネルＢ１およびＢ２の信号としてＳインタフェース部
２１へ送る。Ｓインタフェース部２１は、このチャネル
Ｂ１およびＢ２の両信号と、Ｄチャネル（１６ｋｂｐ
ｓ）の信号（Ｄチャネルの信号経路は図示を省略した）
とを所定のフォーマットで時分割多重化してフレーム
（１９２ｋｂｐｓ）を構成し、これをＩＳＤＮ回線２０
へ送信する。
【００１０】受信側では、ＩＳＤＮ回線２０からフレー
ム構成の信号を受信して、Ｓインタフェース部２１にて
チャネル（Ｂ１）および（Ｂ２）の両信号とＤチャネル
の信号とをそれぞれ分離する。そのフレーム構成の信号
中のチャネルＢ１およびＢ２の両信号は一般に、ＩＳＤ
Ｎ回線２０の中にて相異なる通信路ルートが選択設定さ
れるので、受信側のチャネル（Ｂ１）および（Ｂ２）の
いずれに接続されるか不確定であり、更に通信路ルート
の違いに起因する時間差を生じている。受信側の信号検
出部２６は、そのようなチャネルＢ１およびＢ２の入替
えの有無と、両チャネル間に生じた時間差とを検出し、
検出結果に応じて制御信号を送出し、入替部２２にて先
着した方のチャネルを時差バッファ部２３に導いて時間
差の補償を行ない両チャネルのタイミングを揃えさせ
る。このあと、バッファ部２４の各チャネル用のメモリ
に書込まれた両チャネルの信号Ｃ１およびＣ２は、読出
されて組立送出部２５へ送られる。組立送出部２５は、
タイミング設定部１４からのタイミング指示と入替部２
２から与えられる両チャネルの入替え状況を表わす入替
情報とに応じて、信号Ｃ１およびＣ２を１オクテットご
とに送信側のセル振分けの順序で交互に時分割多重化す
ることにより、送信側と同じ１２８ｋｂｐｓのデータＲ
Ｄを再生して、Ｒインタフェース部１１を通しデータ端
末１０へ送出する。
ム構成の信号を受信して、Ｓインタフェース部２１にて
チャネル（Ｂ１）および（Ｂ２）の両信号とＤチャネル
の信号とをそれぞれ分離する。そのフレーム構成の信号
中のチャネルＢ１およびＢ２の両信号は一般に、ＩＳＤ
Ｎ回線２０の中にて相異なる通信路ルートが選択設定さ
れるので、受信側のチャネル（Ｂ１）および（Ｂ２）の
いずれに接続されるか不確定であり、更に通信路ルート
の違いに起因する時間差を生じている。受信側の信号検
出部２６は、そのようなチャネルＢ１およびＢ２の入替
えの有無と、両チャネル間に生じた時間差とを検出し、
検出結果に応じて制御信号を送出し、入替部２２にて先
着した方のチャネルを時差バッファ部２３に導いて時間
差の補償を行ない両チャネルのタイミングを揃えさせ
る。このあと、バッファ部２４の各チャネル用のメモリ
に書込まれた両チャネルの信号Ｃ１およびＣ２は、読出
されて組立送出部２５へ送られる。組立送出部２５は、
タイミング設定部１４からのタイミング指示と入替部２
２から与えられる両チャネルの入替え状況を表わす入替
情報とに応じて、信号Ｃ１およびＣ２を１オクテットご
とに送信側のセル振分けの順序で交互に時分割多重化す
ることにより、送信側と同じ１２８ｋｂｐｓのデータＲ
Ｄを再生して、Ｒインタフェース部１１を通しデータ端
末１０へ送出する。
【００１１】上述したように、受信側では、チャネルＢ
１およびＢ２の入替えの有無と両チャネルに生じた時間
差とを検出する必要がある。本実施例では、送信側から
の発信により受信側との通信路が設定されると、上述の
データ送受信を行なう直前に、送信側から両チャネルへ
初期設定用の同期信号を送信し、受信側でこれを受信し
て両チャネルの入替え状態と時間差とを検出している。
以下、その動作について説明する。
１およびＢ２の入替えの有無と両チャネルに生じた時間
差とを検出する必要がある。本実施例では、送信側から
の発信により受信側との通信路が設定されると、上述の
データ送受信を行なう直前に、送信側から両チャネルへ
初期設定用の同期信号を送信し、受信側でこれを受信し
て両チャネルの入替え状態と時間差とを検出している。
以下、その動作について説明する。
【００１２】図２は本実施例（図１参照）中の信号送出
部１５、信号検出部２６の構成例を示すブロック図であ
る。信号送出部１５は、通信路設定直後にＲインタフェ
ース部１１から送出される送信要求信号ＥＲに応じて同
期信号発生のタイミングを指示するパルス信号を作るラ
ッチカウンタ３０と、初期設定用同期確認時に発せられ
る送信許可信号ＣＤでタイミング信号の転送を禁止させ
る禁止ゲート３１と、禁止ゲート３１からタイミング信
号が送られてきたとき両チャネルＢ１およびＢ２の初期
設定用の同期信号を発する同期信号発生回路３２と、送
信側から両チャネル（Ｂ１）および（Ｂ２）に送られて
きた初期設定用の同期信号を確認したとき同期確認信号
を発生して返信する同期確認信号送出回路３３と、同期
信号発生回路３２および同期確認信号送出回路３３の各
送出信号を切替部１３の入力端子に導く論理和ゲート３
４，３５とを有している。
部１５、信号検出部２６の構成例を示すブロック図であ
る。信号送出部１５は、通信路設定直後にＲインタフェ
ース部１１から送出される送信要求信号ＥＲに応じて同
期信号発生のタイミングを指示するパルス信号を作るラ
ッチカウンタ３０と、初期設定用同期確認時に発せられ
る送信許可信号ＣＤでタイミング信号の転送を禁止させ
る禁止ゲート３１と、禁止ゲート３１からタイミング信
号が送られてきたとき両チャネルＢ１およびＢ２の初期
設定用の同期信号を発する同期信号発生回路３２と、送
信側から両チャネル（Ｂ１）および（Ｂ２）に送られて
きた初期設定用の同期信号を確認したとき同期確認信号
を発生して返信する同期確認信号送出回路３３と、同期
信号発生回路３２および同期確認信号送出回路３３の各
送出信号を切替部１３の入力端子に導く論理和ゲート３
４，３５とを有している。
【００１３】また図２の信号検出部２６は、受信側から
返送されてくる両チャネル（Ｂ１）および（Ｂ２）の同
期確認信号を検出し、両チャネルとも同期確認されたと
きパルスを発しラッチ回路１６へ送出する同期確認信号
検出回路４０と、送信側から送られてくる両チャネルの
初期設定用同期信号を受信したとき、それぞれの受信タ
イミングで立上る２つのパルスｄ１，ｄ２を発生すると
共に、同期信号中のチャネル番号を表わすデータｅ１，
ｅ２を発する同期信号検出回路４１と、２つのパルスｄ
１，ｄ２から時差バッファ部２３の読出しタイミング制
御用のパルスを作るための否定論理和ゲート４５および
否定論理積ゲート４６と、両チャネルの同期確認時に自
装置側の端末（１０）へ着信表示信号ＣＩを送るための
論理積ゲート４４とを有する。
返送されてくる両チャネル（Ｂ１）および（Ｂ２）の同
期確認信号を検出し、両チャネルとも同期確認されたと
きパルスを発しラッチ回路１６へ送出する同期確認信号
検出回路４０と、送信側から送られてくる両チャネルの
初期設定用同期信号を受信したとき、それぞれの受信タ
イミングで立上る２つのパルスｄ１，ｄ２を発生すると
共に、同期信号中のチャネル番号を表わすデータｅ１，
ｅ２を発する同期信号検出回路４１と、２つのパルスｄ
１，ｄ２から時差バッファ部２３の読出しタイミング制
御用のパルスを作るための否定論理和ゲート４５および
否定論理積ゲート４６と、両チャネルの同期確認時に自
装置側の端末（１０）へ着信表示信号ＣＩを送るための
論理積ゲート４４とを有する。
【００１４】図３は本実施例の送信側と受信側との間に
おける通信手順を説明するためのフロー図である。
おける通信手順を説明するためのフロー図である。
【００１５】まず、送信側のデータ端末１０から一括デ
ータ伝送の発信要求を受けると、図１に示す構成をもつ
送信側装置は、従来方式と同じ手順によりＤチャネルを
使ってＩＳＤＮ回線２０を経由し受信側のデータ端末１
０との間で通信路設定のための信号を授受し合って、チ
ャネルＢ１およびＢ２のそれぞれの通信路を設定する
（ステップ１０１，１０２）。
ータ伝送の発信要求を受けると、図１に示す構成をもつ
送信側装置は、従来方式と同じ手順によりＤチャネルを
使ってＩＳＤＮ回線２０を経由し受信側のデータ端末１
０との間で通信路設定のための信号を授受し合って、チ
ャネルＢ１およびＢ２のそれぞれの通信路を設定する
（ステップ１０１，１０２）。
【００１６】通信路設定の完了を表わす応答を得ると、
送信側のデータ端末１０から送信要求信号ＥＲが発せら
れ、これをＲインタフェース部１１を介して受信したラ
ッチカウンタ３０は、クロック信号のパルスをカウント
しながら予め設定した数値に達するごとに同期信号発生
のタイミングを表わすパルスを所定の回数だけ繰返して
発生する。受信側で同期信号が未確認である間では送信
許可信号ＣＤのパルスが現れないので、上述のタイミン
グパルスはそのまま禁止ゲート３１を通り同期信号発生
回路３２へ送られる。これに応じて同期信号発生回路３
２は、所定のパターンをもつ同期用データにチャネル識
別用データをおのおの付加したチャネルＢ１およびＢ２
の同期信号ｂ１およびｂ２を同一タイミングで発生し、
論理和ゲート３４および３５を通し切替部１３へ送出す
る。切替部１３は、送信許可信号ＣＤにパルスが現れな
いときには、信号送出部１５からの送出信号を選択して
Ｓインタフェース部２１へ転送しており、同期信号ｂ１
およびｂ２がそれぞれチャネルＢ１およびＢ２の信号と
してＳインタフェース部２へ同一タイミングで転送され
て、フレーム構成されＩＳＤＮ回線２０へ送信される
（ステップ１０２）。
送信側のデータ端末１０から送信要求信号ＥＲが発せら
れ、これをＲインタフェース部１１を介して受信したラ
ッチカウンタ３０は、クロック信号のパルスをカウント
しながら予め設定した数値に達するごとに同期信号発生
のタイミングを表わすパルスを所定の回数だけ繰返して
発生する。受信側で同期信号が未確認である間では送信
許可信号ＣＤのパルスが現れないので、上述のタイミン
グパルスはそのまま禁止ゲート３１を通り同期信号発生
回路３２へ送られる。これに応じて同期信号発生回路３
２は、所定のパターンをもつ同期用データにチャネル識
別用データをおのおの付加したチャネルＢ１およびＢ２
の同期信号ｂ１およびｂ２を同一タイミングで発生し、
論理和ゲート３４および３５を通し切替部１３へ送出す
る。切替部１３は、送信許可信号ＣＤにパルスが現れな
いときには、信号送出部１５からの送出信号を選択して
Ｓインタフェース部２１へ転送しており、同期信号ｂ１
およびｂ２がそれぞれチャネルＢ１およびＢ２の信号と
してＳインタフェース部２へ同一タイミングで転送され
て、フレーム構成されＩＳＤＮ回線２０へ送信される
（ステップ１０２）。
【００１７】受信側では、そのフレーム構成された信号
をＳインタフェース部２１にて２つのチャネル（Ｂ１）
および（Ｂ２）に分離して同期信号検出回路４１へ送
り、各チャネルでの同期信号の受信タイミングを表わす
パルスｄ１およびｄ２と、各チャネルの識別結果を表わ
すデータｅ１およびｅ２を発生させる（ステップ１２
２，１２５）。例えばチャネル（Ｂ１）の方の同期信号
が先着すると、パルスｄ１の方が先に立上り、これに応
じて否定論理和ゲート４２の送出パルスが立下って、時
差バッファ部２３のメモリ読出しアドレスの歩進を停止
させ、時差バッファ部２３に蓄積準備させる（ステップ
１２３）。また受信側の同期確認信号送出回路３３が、
パルスｄ１の立上り時に先着チャネルの同期信号を受信
したことを通知する同期確認信号を発生し、返信する
（ステップ１２４）。
をＳインタフェース部２１にて２つのチャネル（Ｂ１）
および（Ｂ２）に分離して同期信号検出回路４１へ送
り、各チャネルでの同期信号の受信タイミングを表わす
パルスｄ１およびｄ２と、各チャネルの識別結果を表わ
すデータｅ１およびｅ２を発生させる（ステップ１２
２，１２５）。例えばチャネル（Ｂ１）の方の同期信号
が先着すると、パルスｄ１の方が先に立上り、これに応
じて否定論理和ゲート４２の送出パルスが立下って、時
差バッファ部２３のメモリ読出しアドレスの歩進を停止
させ、時差バッファ部２３に蓄積準備させる（ステップ
１２３）。また受信側の同期確認信号送出回路３３が、
パルスｄ１の立上り時に先着チャネルの同期信号を受信
したことを通知する同期確認信号を発生し、返信する
（ステップ１２４）。
【００１８】次いで後着のチャネル（Ｂ２）の同期信号
を受信すると、パルスｄ２の方のパルスも立上るので、
否定論理積ゲート４３の送出パルスが立下り時差バッフ
ァ部２３のメモリ読出しアドレスの歩進を再開させると
共に、論理積ゲート４４の送出パルスが立上り、自装置
側のデータ端末１０へ着信表示信号ＣＩをＲインタフェ
ース部１１経由で送出して、データ受信状態にさせる
（ステップ１２７）。また同期確認信号送出回路３３
が、パルスｄ２の立上り時に同期確認信号を発生し、返
信する（ステップ１２６）。
を受信すると、パルスｄ２の方のパルスも立上るので、
否定論理積ゲート４３の送出パルスが立下り時差バッフ
ァ部２３のメモリ読出しアドレスの歩進を再開させると
共に、論理積ゲート４４の送出パルスが立上り、自装置
側のデータ端末１０へ着信表示信号ＣＩをＲインタフェ
ース部１１経由で送出して、データ受信状態にさせる
（ステップ１２７）。また同期確認信号送出回路３３
が、パルスｄ２の立上り時に同期確認信号を発生し、返
信する（ステップ１２６）。
【００１９】この間に時差バッファ部２３では、メモリ
読出しアドレスの歩進が先着チャネル（Ｂ１）と後着チ
ャネル（Ｂ２）との時間差に相当する分だけ遅れるの
で、時間差を補償した読出しデータが得られる。
読出しアドレスの歩進が先着チャネル（Ｂ１）と後着チ
ャネル（Ｂ２）との時間差に相当する分だけ遅れるの
で、時間差を補償した読出しデータが得られる。
【００２０】受信側から返信されてくる同期確認信号を
受けた送信側では、同期確認信号検出回路４０で両チャ
ネルの同期確認信号が受信されると（ステップ１０
３）、パルスをラッチ回路１６へ送る。一方、Ｓインタ
フェース部２１からラッチ回路１６には、ＩＳＤＮ回線
２０からの受信信号のフレーム同期確立を表わすパルス
ＳＹＮが与えられる。ラッチ回路１６は、Ｓインタフェ
ース同期確立し、かつ受信側にて両チャネルの同期確認
信号を受信すると、パルスを発生し送信許可信号ＣＤと
して自装置側のデータ端末１０へＲインタフェース部１
１経由で送出する（ステップ１０４）と共に、切替部１
３の接続を信号送出部１５側からデータセル化バッファ
部１２側へ切替えさせる。
受けた送信側では、同期確認信号検出回路４０で両チャ
ネルの同期確認信号が受信されると（ステップ１０
３）、パルスをラッチ回路１６へ送る。一方、Ｓインタ
フェース部２１からラッチ回路１６には、ＩＳＤＮ回線
２０からの受信信号のフレーム同期確立を表わすパルス
ＳＹＮが与えられる。ラッチ回路１６は、Ｓインタフェ
ース同期確立し、かつ受信側にて両チャネルの同期確認
信号を受信すると、パルスを発生し送信許可信号ＣＤと
して自装置側のデータ端末１０へＲインタフェース部１
１経由で送出する（ステップ１０４）と共に、切替部１
３の接続を信号送出部１５側からデータセル化バッファ
部１２側へ切替えさせる。
【００２１】送信許可信号ＣＤを受信した送信側のデー
タ端末１０は、送信データを一括して送信し始める。Ｒ
インタフェース部１１は、その送信データ（１２８ｋｂ
ｐｓ）を受けてデータセル化バッファ部１２へ入力する
（ステップ１０５）。データセル化バッファ部１２は、
図１について説明したごとく、セル形式で２つのチャネ
ルに振分け蓄積し（ステップ１０６）、両チャネルを同
位相で読出して送信する（ステップ１０７）。一方、受
信側では、両チャネルのセルデータを受信し時差の補償
を行なった上で蓄積し（ステップ１２８）、送信側と同
じ順序でセルを取出すことにより、１２８ｋｂｐｓのシ
リアルデータを再生してデータ端末１０へＲインタフェ
ース部１１経由で送出する（ステップ１２９）。
タ端末１０は、送信データを一括して送信し始める。Ｒ
インタフェース部１１は、その送信データ（１２８ｋｂ
ｐｓ）を受けてデータセル化バッファ部１２へ入力する
（ステップ１０５）。データセル化バッファ部１２は、
図１について説明したごとく、セル形式で２つのチャネ
ルに振分け蓄積し（ステップ１０６）、両チャネルを同
位相で読出して送信する（ステップ１０７）。一方、受
信側では、両チャネルのセルデータを受信し時差の補償
を行なった上で蓄積し（ステップ１２８）、送信側と同
じ順序でセルを取出すことにより、１２８ｋｂｐｓのシ
リアルデータを再生してデータ端末１０へＲインタフェ
ース部１１経由で送出する（ステップ１２９）。
【００２２】送信側からデータ送信が完了したことを表
わす信号が送信されると（ステップ１０８）、従来方式
と同じ手順によりＤチャネルを使って通信路解放のため
の信号を授受し合い（ステップ１０９および１３０，１
３１）、ＩＳＤＮ通信路を解放して（ステップ１１
０）、通信前の状態に復旧する（ステップ１１１）。
わす信号が送信されると（ステップ１０８）、従来方式
と同じ手順によりＤチャネルを使って通信路解放のため
の信号を授受し合い（ステップ１０９および１３０，１
３１）、ＩＳＤＮ通信路を解放して（ステップ１１
０）、通信前の状態に復旧する（ステップ１１１）。
【００２３】以上に説明した動作により、通信路設定の
あと送信側からデータ送信に先立って両チャネルＢ１お
よびＢ２へ初期設定用の同期信号をそれぞれ送信し、こ
れに応答して受信側にて両チャネルＢ１およびＢ２の時
間差の補償およびシリアル化の組立て順序の初期設定を
行うことができる。このあとデータ送信に移行すれば、
従来方式におけるヘッダのような余分なデータを付加せ
ずに、送信すべきシリアルデータを両チャネルＢ１およ
びＢ２に振分けて同時に送信すれば、受信側にて両チャ
ネルの受信データを組立てもとのシリアルデータを再生
できる。
あと送信側からデータ送信に先立って両チャネルＢ１お
よびＢ２へ初期設定用の同期信号をそれぞれ送信し、こ
れに応答して受信側にて両チャネルＢ１およびＢ２の時
間差の補償およびシリアル化の組立て順序の初期設定を
行うことができる。このあとデータ送信に移行すれば、
従来方式におけるヘッダのような余分なデータを付加せ
ずに、送信すべきシリアルデータを両チャネルＢ１およ
びＢ２に振分けて同時に送信すれば、受信側にて両チャ
ネルの受信データを組立てもとのシリアルデータを再生
できる。
【００２４】なお本実施例では、ＣＣＩＴＴ勧告Ｉシリ
ーズに準拠した基本インタフェースの場合について説明
したが、これに限定する必要は無く、他のチャネルタイ
プの方式に適用して同じ効果が得られることは明らかで
ある。
ーズに準拠した基本インタフェースの場合について説明
したが、これに限定する必要は無く、他のチャネルタイ
プの方式に適用して同じ効果が得られることは明らかで
ある。
【００２５】
【発明の効果】以上説明したように本発明によれば、セ
ルデータの送信に先立って送信側から送られてくる同期
信号を受けた受信側にて、各チャネルを識別すると共に
その受信タイミングの時間差を検出できる。その検出結
果に応じて、受信側では各チャネルの時間差の補償およ
びシリアルデータの組立て順序の初期設定を行うことが
でき、データ送信に移行したときに、従来方式のヘッダ
のような余分なデータを付加せず、受信側にてもとのシ
リアルデータを再生できる。
ルデータの送信に先立って送信側から送られてくる同期
信号を受けた受信側にて、各チャネルを識別すると共に
その受信タイミングの時間差を検出できる。その検出結
果に応じて、受信側では各チャネルの時間差の補償およ
びシリアルデータの組立て順序の初期設定を行うことが
でき、データ送信に移行したときに、従来方式のヘッダ
のような余分なデータを付加せず、受信側にてもとのシ
リアルデータを再生できる。
【図１】本発明の一実施例のブロック図。
【図２】図１中の信号送出部および信号検出部の構成例
を示すブロック図。
を示すブロック図。
【図３】図１の実施例の通信手順を示すフロー図。
１０ データ端末 １１ Ｒインタフェース部 １２ データセル化バッファ部 １３ 切替部 １４ タイミング設定部 １５ 信号送出部 １６ ラッチ回路 ２０ ＩＳＤＮ回線 ２１ Ｓインタフェース部 ２２ 入替部 ２３ 時差バッファ部 ２４ バッファ部 ２５ 組立送出部 ２６ 信号検出部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−266632（ＪＰ，Ａ) 特開 平２−222334（ＪＰ，Ａ) 特開 平４−49728（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/02 H04L 29/08
Claims (2)
- 【請求項１】 直列の入力データを予め定めたビット長
のセル単位で複数チャネルのセルデータに分割するデー
タセル化手段と、前記入力データの送信に先立ちおのお
の前記チャネルを識別するためのデータを含む同期信号
を並列に送信する信号送出手段と、複数の前記チャネル
を伝送する通信路に接続して前記同期信号および前記セ
ルデータを一括して送信する第１のインタフェース手段
とを送信側に有し、 前記通信路から前記同期信号および前記セルデータを受
信する第２のインタフェース手段と、前記チャネルごと
に前記同期信号を受信したときに受信タイミングを表わ
す信号を発生しかつ前記チャネル識別データを検出する
信号検出手段と、前記受信タイミング信号に応じて最後
着チャネルに対するそれ以外のチャネルの前記セルデー
タに対し前記受信タイミングの差を補償するための少く
とも１つの時差補償手段と、前記最後着チャネル以外の
チャネルで受信した前記セルデータをその受信タイミン
グに対応する１つの前記時差補償手段に入替え接続する
入替手段と、前記時差補償手段を経た前記セルデータと
前記最後着チャネルの前記セルデータとを前記チャネル
識別データに応じた順序で前記セル単位にて直列データ
に変換し前記入力データを再生する組立送出手段と、前
記チャネルの各々の前記同期信号を受信するごとにそれ
を確認したことを表わす同期確認信号を前記送信側へ返
送する同期確認信号送出手段とを受信側に有することを
特徴とする一括データ伝送方式。 - 【請求項２】 前記受信側からすべての前記チャネルの
前記同期確認信号が返送されるまでは前記同期信号を選
択して送信させ、またすべての前記チャネルの前記同期
確認信号が返送されたあとは送信セルデータを選択して
送信する切替手段を前記送信側に有する請求項１記載の
一括データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5448993A JP3190760B2 (ja) | 1992-03-16 | 1993-03-16 | 一括データ伝送方式 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-58240 | 1992-03-16 | ||
| JP5824092 | 1992-03-16 | ||
| JP5448993A JP3190760B2 (ja) | 1992-03-16 | 1993-03-16 | 一括データ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669920A JPH0669920A (ja) | 1994-03-11 |
| JP3190760B2 true JP3190760B2 (ja) | 2001-07-23 |
Family
ID=26395250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5448993A Expired - Lifetime JP3190760B2 (ja) | 1992-03-16 | 1993-03-16 | 一括データ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190760B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873630B1 (en) * | 1999-05-19 | 2005-03-29 | Sun Microsystems, Inc. | Method and apparatus for a multi-gigabit ethernet architecture |
-
1993
- 1993-03-16 JP JP5448993A patent/JP3190760B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669920A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU641754B2 (en) | Ring communication system | |
| US4382294A (en) | Telephone switching control arrangement | |
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| EP0135342B1 (en) | Exchange system | |
| US5220563A (en) | Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode | |
| GB2182528A (en) | Stochastic time division multiplexing | |
| JP3011128B2 (ja) | Ａａｌタイプ１伝送におけるクロック情報転送方式 | |
| CN1328871C (zh) | 能防止数据块丢失的通信系统 | |
| WO1985001410A1 (en) | Duplicated time division switching system | |
| US6452946B1 (en) | Apparatus and method for improving performance in master and slave communications systems | |
| US4484324A (en) | Control information communication arrangement for a time division switching system | |
| JPH0317422B2 (ja) | ||
| US5309440A (en) | ISDN user-network interface system | |
| US5475706A (en) | Bulk data transmission system | |
| JP3190760B2 (ja) | 一括データ伝送方式 | |
| CA1270575A (en) | I/o handler | |
| JP3004130B2 (ja) | メッセージ情報終端方式 | |
| JP3246423B2 (ja) | 網同期装置 | |
| JP2614346B2 (ja) | 通信端末装置 | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| JP3511276B2 (ja) | Ａｔｍセル伝送装置 | |
| KR0171760B1 (ko) | 디지털 전전자교환기의 cdl과 ssw의 통합구조 | |
| JPS5846099B2 (ja) | 共通回線アクセス制御方式 | |
| JPS61208394A (ja) | 時分割多重交換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |