JPH08298502A - 二重化クロック生成装置 - Google Patents

Abstract

(57)【要約】 【目的】現用系クロックの位相と待機系クロックの位相
とが完全に一致した高精度のクロックを生成する二重化
クロック生成装置を提供する。 【構成】０系クロック制御回路１０および１系クロック
制御回路１１は、基準クロックから、それぞれ０系クロ
ックおよび１系クロックを生成するもので、０系クロッ
ク位相調整器２０および１系クロック位相調整器２１
は、それぞれ上記０系クロック、１系クロックの位相を
調整するものである。例えば０系クロック制御回路１０
を現用系、１系クロック制御回路１１を待機系とするた
めに、切換スイッチ３０を開放し、切換スイッチ３１を
短絡しておくと、０系クロック制御回路１０は、自走し
て０系クロックを生成し、１系クロック制御回路１１
は、基準クロックと０系クロック位相調整器２０にて位
相調整された０系クロックに同期した上記１系クロック
を生成するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば通信機器等に
用いられ、現用系と待機系を備える二重化クロック生成
装置に関する。

【０００２】

【従来の技術】通信機器等においては、基準クロックに
同期したクロックを生成するためにクロック生成装置が
備えられる。このクロック生成装置は、障害時に対処で
きるように現用系と待機系を備える二重構造をとること
が多い。以下、図６を参照して、従来の二重化クロック
生成装置について説明する。

【０００３】従来の二重化クロック生成装置Ｅは、０系
クロック制御回路５０と、１系クロック制御回路５１
と、切換スイッチ３０，３１とで構成される。０系クロ
ック制御回路５０および１系クロック制御回路５１は、
例えばＬＳＩ等の集積回路からなり、それぞれディジタ
ル通信網等から供給される高精度の基準クロックを用い
て互いに同じ周期の０系クロックおよび１系クロックを
生成する。

【０００４】また、０系クロック制御回路５０は、切換
スイッチ３０の切り換えに応じて上記１系クロックがト
リガとして入力され、基準クロックと１系クロックに同
期した０系クロックを生成する。同様に、１系クロック
制御回路５１は、切換スイッチ３１の切り換えに応じて
上記０系クロックがトリガとして入力され、基準クロッ
クと０系クロックに同期した１系クロックを生成する。

【０００５】このようにして、０系クロック制御回路５
０および１系クロック制御回路５１は、トリガ入力の有
無に応じて、自走するかあるいはトリガを用いてそれぞ
れ０系クロックおよび１系クロックを生成し周辺装置Ｂ
に出力する。また、０系クロック制御回路５０および１
系クロック制御回路５１に供給される基準クロックは、
それぞれ０系基準クロックおよび１系基準クロックとし
て周辺装置Ｂに出力される。

【０００６】このような構成により、通常の運用時に
は、例えば０系クロック制御回路５０を現用系、１系ク
ロック制御回路５１を待機系とするために、切換スイッ
チ３０を開放状態にし、切換スイッチ３１を短絡状態に
しておく。この設定により、０系クロック制御回路５０
は、基準クロックから上記０系クロックを生成し、１系
クロック制御回路５１と、周辺装置Ｂとに出力する。一
方、１系クロック制御回路５１は、上記０系クロックを
トリガとして基準クロックと０系クロックに同期した１
系クロックを生成し、同様に周辺装置Ｂに出力する。こ
の際、周辺装置Ｂは、０系クロックの障害がない限り現
用系である０系クロックを用いて運用される。

【０００７】このように、従来の二重化クロック生成装
置Ｅは、周辺装置Ｂに対し、現用系の０系クロックと待
機系の１系クロックとを出力しているため、例えば現用
系の０系クロックに障害等が発生した場合には、周辺装
置Ｂにおいて運用クロックを０系から１系に切り換える
ことにより、上記障害等に影響されることなく、引き続
き運用することが可能となる。

【０００８】しかしながら、上記構成による従来の二重
化クロック生成装置Ｅでは、現用系クロックをトリガと
して待機系クロックを生成するため、現用系クロックと
待機系クロックとの間に基準クロックの１〜数パルス分
の位相差が生じている。したがって、周辺装置Ｂが高精
度のクロックを必要とするシステムの場合には、クロッ
クの系を切り換えて周辺装置Ｂを運用すると、上記現用
系クロックと待機系クロックとの間の位相ずれをクロッ
ク同期外れとして検出してしまい、最終的にシステム断
を引き起こす虞があった。

【０００９】

【発明が解決しようとする課題】従来の装置では、現用
系クロックと待機系クロックとの間に基準クロックの１
〜数パルス分の位相差が生じているため、高精度のクロ
ックを必要とする周辺装置に用いてクロックの系を切り
換えて運用すると、システム断を引き起こす虞があると
いう問題があった。

【００１０】この発明は上記の問題を解決すべくなされ
たもので、現用系クロックの位相と待機系クロックの位
相とが完全に一致し、高精度のクロックを必要とする周
辺装置に用いてクロックの系を切り換えて運用してもシ
ステム断を引き起こすことのない二重化クロック生成装
置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、基準クロックに同期して所定周波数
のクロックを生成する第１および第２のクロック生成回
路を備え、これら第１および第２のクロック生成回路
は、現用系として動作しているときには上記所定周波数
の現用系クロックを自走発振して出力し、待機系として
動作しているときには現用系として動作しているクロッ
ク生成回路から出力された現用系クロックおよび基準ク
ロックとに同期して上記所定周波数の待機系クロックを
発振出力する二重化クロック生成装置において、クロッ
ク位相調整回路により、現用系として動作しているクロ
ック生成回路から出力された現用系クロックを、予め設
定した時間だけ遅延したのち待機系として動作している
クロック生成回路に供給するようにしたものである。

【００１２】また、この発明は、クロック位相調整回路
により、現用系として動作しているクロック生成回路か
ら出力された現用系クロックを、基準クロックの周期お
よび現用系クロックの周期に基づいて予め設定された時
間だけ遅延したのち待機系として動作しているクロック
生成回路に供給することを特徴としている。

【００１３】さらに、この発明は、基準クロック、現用
系クロックおよび待機系クロックを周辺装置に供給し、
当該周辺装置において上記基準クロックおよび現用系ク
ロックに同期して動作クロックを生成させる場合に、位
相調整回路により、現用系として動作しているクロック
生成回路から出力された現用系クロックを、基準クロッ
クの周期および動作クロックの周期に基づいて予め設定
された時間だけ遅延したのち待機系として動作している
クロック生成回路に供給することを特徴としている。

【００１４】

【作用】この結果、この発明によれば、一方のクロック
生成回路が自走発振して所定周波数の現用系クロックを
出力し、他方のクロック生成回路が基準クロックおよび
予め設定した時間だけ遅延した現用系クロックに同期し
て、現用系クロックと同じ周波数の待機系クロックを発
振出力するようにしている。このため、現用系クロック
の位相と待機系クロックの位相とが完全に一致するよう
に遅延時間を設定することが可能となり、高精度のクロ
ックを必要とする周辺装置に用いて、使用するクロック
を切り換えて運用しても、システム断を引き起こすとい
う不具合は生じない。

【００１５】また、この発明では、待機系として動作し
ているクロック生成回路に、基準クロックの周期および
現用系クロックの周期に基づいて予め設定された時間だ
け遅延した現用系クロックを供給して、上記待機系とし
て動作しているクロック生成回路が基準クロックおよび
上記遅延した現用系クロックに同期して、現用系クロッ
クと同じ周波数の待機系クロックを発振出力するように
している。このため、現用系クロックの位相と待機系ク
ロックの位相とが完全に一致するように遅延時間を設
定、高精度のクロックを必要とする周辺装置に用いて、
使用するクロックを切り換えて運用しても、システム断
を引き起こすという不具合は生じない。

【００１６】さらに、この発明では、周辺装置において
供給される基準クロックと、現用系クロックあるいは待
機系クロックに同期して動作クロックを生成させる場合
に、待機系として動作しているクロック生成回路が、基
準クロックと、基準クロックの周期および上記動作クロ
ックの周期に基づいて予め設定された時間だけ遅延した
現用系クロックとに同期して、現用系クロックと同じ周
波数の待機系クロックを発振出力するようにしている。
このため、現用系クロックと待機系クロックの位相差が
上記動作クロックの周期に基づいた遅延時間に設定する
ことが可能となり、周辺装置にてクロックを切り換えて
上記動作クロックを生成しても、切り換え前後の動作ク
ロックに位相変化は生じない。したがって、上記周辺装
置が高精度の動作クロックを必要とする場合であって
も、クロックの切り換えによってシステム断を引き起こ
すという不具合は生じない。

【００１７】

【実施例】

（第１の実施例）まず、図１乃至図３を参照してこの発
明に係わる第１の実施例を説明する。図１はこの発明の
第１の実施例に係わる二重化クロック生成装置Ａの構成
を示すもので、０系クロック制御回路１０と、１系クロ
ック制御回路１１と、０系クロック位相調整器２０と、
１系クロック位相調整器２１と、切換スイッチ３０，３
１とで構成される。ただし、以下の説明において、二重
化クロック生成装置Ａは、８ｋＨｚ（１２５μｓ）の基
準クロックから１２ｓｅｃクロック（１２秒のうち１秒
間だけ“Ｈ”になるクロック）の０系１２ｓｅｃクロッ
クおよび１系１２ｓｅｃクロックを生成するものと仮定
して説明する。

【００１８】０系クロック制御回路１０および１系クロ
ック制御回路１１は、例えばＬＳＩ等の集積回路からな
り、図２に示すように、それぞれクロック生成回路１０
１，１１１を備えている。このクロック生成回路１０
１，１１１は、例えばパルスカウンタを用いてクロック
を生成するもので、それぞれディジタル通信網等から供
給される高精度の基準クロック（８ｋＨｚ）のパルスを
カウントして、０系１２ｓｅｃクロックおよび１系１２
ｓｅｃクロックを生成する。

【００１９】また、クロック生成回路１０１は、切換ス
イッチ３０の切り換えに応じて上記１系１２ｓｅｃクロ
ックが上記カウンタをリセットするトリガとして入力さ
れ、上記０系１２ｓｅｃクロックを生成する。同様に、
クロック生成回路１１１は、切換スイッチ３１の切り換
えに応じて上記０系１２ｓｅｃクロックが上記カウンタ
をリセットするトリガとして入力され、上記１系１２ｓ
ｅｃクロックを生成する。

【００２０】このようにして、０系クロック制御回路１
０および１系クロック制御回路１１は、それぞれトリガ
入力の有無に応じて、自走するかあるいはトリガを用い
て０系１２ｓｅｃクロックおよび１系１２ｓｅｃクロッ
クを生成する。０系１２ｓｅｃクロックおよび１系１２
ｓｅｃクロックは、それぞれ０系クロック位相調整器２
０および１系クロック位相調整器２１に出力されるとと
もに、周辺装置Ｂに出力される。また、０系クロック制
御回路１０および１系クロック制御回路１１に供給され
る基準クロックは、それぞれ０系基準クロック、１系基
準クロックとして０系クロック位相調整器２０および１
系クロック位相調整器２１に出力されるとともに、周辺
装置Ｂに出力される。

【００２１】０系クロック位相調整器２０は、０系クロ
ック制御回路１０と切換スイッチ３１との間に設けら
れ、０系１２ｓｅｃクロックの位相調整を行なう。この
位相調整は、位相調整を行なわなかった場合に０系１２
ｓｅｃクロックと１系１２ｓｅｃクロックとの間に生じ
る位相差（通常、基準クロックの１〜数パルス分）に応
じ、０系１２ｓｅｃクロックを遅延させるというもの
で、遅延させる時間は、０系１２ｓｅｃクロックのｎ周
期（ｎは自然数）から上記位相差に相当する時間を引い
た値に予め設定しておく。

【００２２】同様に、１系クロック位相調整器２１は、
１系クロック制御回路１１と切換スイッチ３０との間に
設けられ、１系１２ｓｅｃクロックの位相調整を行な
う。１系クロック位相調整器２１の位相調整時間につい
ても、０系クロック位相調整器２０と同様にして設定し
ておく。

【００２３】このようにして位相調整された０系１２ｓ
ｅｃクロックおよび１系１２ｓｅｃクロックは、それぞ
れ切換スイッチ３１および切換スイッチ３０を介して０
系クロック制御回路１０および１系クロック制御回路１
１に上記トリガとして供給される。

【００２４】図３を参照して、上記構成における二重化
クロック生成装置Ａの動作を以下に説明する。但し、以
下の説明において、０系を現用系、１系を待機系とし、
上記位相調整を行なわなかった場合に０系１２ｓｅｃク
ロックと１系１２ｓｅｃクロックとの間に生じる位相差
が基準クロック１パルス分（１２５μｓ）であったもの
と仮定し、０系クロック位相調整器２０および１系クロ
ック位相調整器２１による遅延時間を（１２ｓ−１２５
μｓ）に設定した場合について説明する。

【００２５】０系クロック制御回路１０を現用系、１系
クロック制御回路１１を待機系とするために、切換スイ
ッチ３０を開放状態にし、切換スイッチ３１を短絡状態
にしておく。この設定により、０系クロック制御回路１
０は、自走して図３（ａ）に示すような基準クロックか
ら同図（ｂ）に示すような０系１２ｓｅｃクロックを生
成し、０系クロック位相調整器２０と、周辺装置Ｂとに
出力する。

【００２６】０系１２ｓｅｃクロックは、０系クロック
位相調整器２０により、図３（ｃ）に示すように（１２
ｓ−１２５μｓ）だけ遅延され、トリガとして切換スイ
ッチ３１を介して１系クロック制御回路１１に出力され
る。

【００２７】１系クロック制御回路１１は、上記トリガ
を用いて基準クロックから１系１２ｓｅｃクロックの生
成する。ここで、この１系１２ｓｅｃクロックは、０系
１２ｓｅｃクロックを（１２ｓ−１２５μｓ）だけ遅延
させたクロックをトリガとして用いて生成されるため、
０系１２ｓｅｃクロックに比べ（１２ｓ−１２５μｓ）
だけ遅延しており、さらに上述したように０系１２ｓｅ
ｃクロックより基準クロック１パルス分（１２５μｓ）
だけ遅延する。したがって、１系１２ｓｅｃクロック
は、図３（ｄ）に示すように０系１２ｓｅｃクロックに
比べて１周期（１２ｓ）遅れるが、位相は完全に一致す
る。

【００２８】したがって、上記構成の二重化クロック生
成装置Ａによれば、現用系クロックの位相と待機系クロ
ックの位相とが完全に一致しているため、高精度のクロ
ックを必要とする周辺装置に用いて、系の切り換えを行
なってもシステム断を引き起こす虞がない。 （第２の実施例）次に、図４乃至図５を参照してこの発
明に係わる第２の実施例を説明する。図４はこの発明の
第２の実施例に係わる二重化クロック生成装置Ｃの構成
を示すもので、周辺装置Ｄに所定周期の動作クロックを
生成するクロック生成回路６００を備える場合に用いら
れる。図１に示す二重化クロック生成装置Ａの構成と同
一部分には同一符号を付して示し、ここでは異なる部分
を中心に述べる。

【００２９】二重化クロック生成装置Ｃは、０系クロッ
ク制御回路１０と、１系クロック制御回路１１と、０系
クロック位相調整器４０と、１系クロック位相調整器４
１と、切換スイッチ３０，３１とで構成される。但し、
以下の説明において、二重化クロック生成装置Ｃは、８
ｋＨｚ（１２５μｓ）の基準クロックから１２ｓｅｃク
ロック（１２秒のうち１秒間だけ“Ｈ”になるクロッ
ク）の０系１２ｓｅｃクロックおよび１系１２ｓｅｃク
ロックを生成し、一方、クロック生成回路６００は、上
記１２ｓｅｃクロックをトリガにして上記基準クロック
から２００Ｈｚ（５ｍｓ）の動作クロックを生成するも
のと仮定して説明する。

【００３０】０系クロック制御回路１０および１系クロ
ック制御回路１１は、ディジタル通信網等から供給され
る高精度の８ｋＨｚの基準クロックから、それぞれトリ
ガ入力の有無に応じて、自走するかあるいはトリガを用
いて０系１２ｓｅｃクロックおよび１系１２ｓｅｃクロ
ックを生成する。０系１２ｓｅｃクロックおよび１系１
２ｓｅｃクロックは、それぞれ０系クロック位相調整器
４０および１系クロック位相調整器４１に出力されると
ともに、周辺装置Ｄに出力される。また、０系クロック
制御回路１０および１系クロック制御回路１１に供給さ
れる基準クロックは、それぞれ０系基準クロック、１系
基準クロックとして０系クロック位相調整器４０および
１系クロック位相調整器４１に出力されるとともに、周
辺装置Ｄに出力される。

【００３１】０系クロック位相調整器４０は、０系クロ
ック制御回路１０と切換スイッチ３１との間に設けら
れ、０系１２ｓｅｃクロックの位相調整を行なう。この
位相調整は、位相調整を行なわなかった場合に０系１２
ｓｅｃクロックと１系１２ｓｅｃクロックとの間に生じ
る位相差（通常、基準クロックの１〜数パルス分）に応
じ、０系１２ｓｅｃクロックを遅延させるというもの
で、遅延させる時間は、クロック生成回路６００にて生
成する動作クロックのｎ周期（ｎは自然数）から上記位
相差に相当する時間を引いた値に予め設定しておく。

【００３２】同様に、１系クロック位相調整器４１は、
１系クロック制御回路１１と切換スイッチ３０との間に
設けられ、１系１２ｓｅｃクロックの位相調整を行な
う。１系クロック位相調整器４１の位相調整時間につい
ても、０系クロック位相調整器４０と同様にして設定し
ておく。

【００３３】このようにして位相調整された０系１２ｓ
ｅｃクロックおよび１系１２ｓｅｃクロックは、それぞ
れ切換スイッチ３１および切換スイッチ３０を介して１
系クロック制御回路１０および０系クロック制御回路１
１に上記トリガとして供給される。

【００３４】図５を参照して、上記構成における二重化
クロック生成装置Ｃの動作を以下に説明する。但し、以
下の説明において、０系を現用系、１系を待機系とし、
上記位相調整を行なわなかった場合に０系１２ｓｅｃク
ロックと１系１２ｓｅｃクロックとの間に生じる位相差
が基準クロック１パルス分（１２５μｓ）であったもの
と仮定し、０系クロック位相調整器１０および１系クロ
ック位相調整器１１による遅延時間を（５ｍｓ−１２５
μｓ）に設定した場合について説明する。

【００３５】０系クロック制御回路１０を現用系、１系
クロック制御回路１１を待機系とするために、切換スイ
ッチ３０を開放状態にし、切換スイッチ３１を短絡状態
にしておく。この設定により、０系クロック制御回路１
０は、自走して図５（ａ）に示すような基準クロックか
ら同図（ｂ）に示すような０系１２ｓｅｃクロックを生
成し、０系クロック位相調整器４０と、周辺装置Ｄとに
出力する。

【００３６】０系１２ｓｅｃクロックは、０系クロック
位相調整器４０により、図３（ｃ）に示すように（５ｍ
ｓ−１２５μｓ）だけ遅延され、トリガとして切換スイ
ッチ３１を介して１系クロック制御回路１１に出力され
る。

【００３７】１系クロック制御回路１１は、上記トリガ
を用いて基準クロックから１系１２ｓｅｃクロックの生
成する。ここで、この１系１２ｓｅｃクロックは、０系
１２ｓｅｃクロックを（５ｍｓ−１２５μｓ）だけ遅延
させたクロックをトリガとして用いて生成されるため、
０系１２ｓｅｃクロックに比べ（５ｍｓ−１２５μｓ）
だけ遅延しており、さらに上述したように０系１２ｓｅ
ｃクロックより基準クロック１パルス（１２５μｓ）分
だけ遅延する。すなわち、１系１２ｓｅｃクロックは、
図５（ｄ）に示すように０系１２ｓｅｃクロックに比べ
て、クロック生成回路６００にて生成する動作クロック
１周期（５ｍｓ）分だけ位相が遅れる。このため、クロ
ック生成回路６００で用いるトリガを０系１２ｓｅｃク
ロックから１系１２ｓｅｃクロックに切り換えても、図
５（ｅ）および同図（ｆ）に示すようにクロック生成回
路６００にて生成する動作クロックの位相は変化しな
い。

【００３８】すなわち、上記構成の二重化クロック生成
装置Ｃによれば、待機系のクロックが現用系に比べ周辺
装置Ｄにて生成される動作クロックの周期の自然数倍の
時間だけ遅れる。このため、周辺装置Ｄにて生成される
動作クロックは、クロックの系の切り換え前後において
位相差が生じない。したがって、周辺装置Ｄが高精度の
動作クロックを必要とする場合でも、系の切り換えによ
ってシステム断を引き起こす虞がない。

【００３９】その他、二重化クロック生成装置の回路構
成や、クロック制御回路のクロック生成方法、切換スイ
ッチによる現用系と待機系の切り換え制御等について
も、この発明の要旨を逸脱しない範囲で種々の変形を施
しても同様に実施可能であることはいうまでもない。

【００４０】

【発明の効果】以上述べたように、この発明は、第１お
よび第２のクロック生成回路と、クロック位相調整回路
と備え、一方のクロック生成回路が自走発振して所定周
波数の現用系クロックを出力し、他方のクロック生成回
路が基準クロックおよび予め設定した時間だけ遅延した
現用系クロックに同期して現用系クロックと同じ周波数
の待機系クロックを発振出力するようにしている。

【００４１】したがってこの発明によれば、現用系クロ
ックの位相と待機系クロックの位相とが完全に一致し、
高精度のクロックを必要とする周辺装置に用いてもシス
テム断を引き起こす虞のない二重化クロック生成装置を
提供できる。

【図面の簡単な説明】

【図１】この発明に係わる二重化クロック生成装置の第
１の実施例の構成を示す図。

【図２】図１に示した二重化クロック生成装置の詳細
図。

【図３】図１に示した二重化クロック生成装置の動作を
説明するためのタイミングチャート。

【図４】この発明に係わる二重化クロック生成装置の第
２の実施例の構成を示す図。

【図５】図２に示した二重化クロック生成装置の動作を
説明するためのタイミングチャート。

【図６】従来の二重化クロック生成装置の構成を示す
図。

【符号の説明】

Ａ，Ｃ，Ｅ…二重化クロック生成装置 Ｂ，Ｄ…周辺装置 １０，５０…０系クロック制御回路 １１，５１…１系クロック制御回路 ２０，４０…０系クロック位相調整器 ２１，４１…１系クロック位相調整器 ３０，３１…切換スイッチ １０１，１１１，６００…クロック生成回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基準クロックに同期して所定周波数のク
   ロックを生成する第１および第２のクロック生成回路を
   備え、これら第１および第２のクロック生成回路は、現
   用系として動作しているときには前記所定周波数の現用
   系クロックを自走発振して出力し、待機系として動作し
   ているときには前記現用系として動作しているクロック
   生成回路から出力された現用系クロックおよび前記基準
   クロックとに同期して前記所定周波数の待機系クロック
   を発振出力する二重化クロック生成装置において、 前記現用系として動作しているクロック生成回路から出
   力された現用系クロックを、予め設定した時間だけ遅延
   したのち前記待機系として動作しているクロック生成回
   路に供給するクロック位相調整回路を具備したことを特
   徴とする二重化クロック生成装置。
2. 【請求項２】 クロック位相調整回路は、現用系として
   動作しているクロック生成回路から出力された現用系ク
   ロックを、前記基準クロックの周期および前記現用系ク
   ロックの周期に基づいて予め設定された時間だけ遅延し
   たのち前記待機系として動作しているクロック生成回路
   に供給することを特徴とする請求項１記載の二重化クロ
   ック生成装置。
3. 【請求項３】 基準クロック、現用系クロックおよび待
   機系クロックを周辺装置に供給し、当該周辺装置におい
   て前記供給された基準クロックおよび現用系クロックと
   に同期して動作クロックを生成させる場合に、 位相調整回路は、現用系として動作しているクロック生
   成回路から出力された現用系クロックを、前記基準クロ
   ックの周期および前記動作クロックの周期に基づいて予
   め設定された時間だけ遅延したのち前記待機系として動
   作しているクロック生成回路に供給することを特徴とす
   る請求項１記載の二重化クロック生成装置。