JPH07123085A - クロック同期方式 - Google Patents
クロック同期方式Info
- Publication number
- JPH07123085A JPH07123085A JP5263967A JP26396793A JPH07123085A JP H07123085 A JPH07123085 A JP H07123085A JP 5263967 A JP5263967 A JP 5263967A JP 26396793 A JP26396793 A JP 26396793A JP H07123085 A JPH07123085 A JP H07123085A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- synchronization
- signal
- generation unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】現用と予備構成をとるクロック生成部の切替に
おいて、供給クロックの波形にスパイクを生じず、また
任意のタイミングで切り替え可能とするクロック同期方
式を提供する。 【構成】装置クロックＣＬＫ１ａを生成するクロック生
成部１ａと装置クロックＣＬＫ１ｂを生成する１ｂと
は、互いに現用と予備の関係にある。クロック生成部１
ａが現用のときには、ＣＬＫ１ａを供給クロックＣＬＫ
１０とする。クロック生成部１０ａおよび１０ｂの各各
は、網同期信号ｆS １を発振回路１でクロックｆN を生
成し、さらにクロックｆN を分周回路２で装置クロック
ＣＬＫ１に分周する。この分周タイミングは、現用時に
は網同期信号ｆS ２に同期し、予備時には信号ｆS ２か
らクロックｆN の１クロック幅だけ先行する同期パルス
ＰＬＳ２に同期する。
おいて、供給クロックの波形にスパイクを生じず、また
任意のタイミングで切り替え可能とするクロック同期方
式を提供する。 【構成】装置クロックＣＬＫ１ａを生成するクロック生
成部１ａと装置クロックＣＬＫ１ｂを生成する１ｂと
は、互いに現用と予備の関係にある。クロック生成部１
ａが現用のときには、ＣＬＫ１ａを供給クロックＣＬＫ
１０とする。クロック生成部１０ａおよび１０ｂの各各
は、網同期信号ｆS １を発振回路１でクロックｆN を生
成し、さらにクロックｆN を分周回路２で装置クロック
ＣＬＫ１に分周する。この分周タイミングは、現用時に
は網同期信号ｆS ２に同期し、予備時には信号ｆS ２か
らクロックｆN の１クロック幅だけ先行する同期パルス
ＰＬＳ２に同期する。
Description
【０００１】
【産業上の利用分野】本発明は移動無線通信装置の基地
局クロック生成に適する現用と予備との二重構成のクロ
ック同期方式に関し、特に、現用のクロック生成部と予
備のクロック生成部との切替時における供給クロックの
同期合わせを改善したクロック同期方式に関する。
局クロック生成に適する現用と予備との二重構成のクロ
ック同期方式に関し、特に、現用のクロック生成部と予
備のクロック生成部との切替時における供給クロックの
同期合わせを改善したクロック同期方式に関する。
【０００２】
【従来の技術】従来のこの種のクロック同期方式につい
て、図４の構成図および図５の供給クロック切替タイミ
ング図と参照して説明する。
て、図４の構成図および図５の供給クロック切替タイミ
ング図と参照して説明する。
【０００３】図４のクロック生成部４０ａとクロック生
成部４０ｂとは同一の構成である。クロック生成部４０
ｂの状態信号Ｓ４１ｂは、端子１３ｂに接続された状態
信号線２５を介してクロック生成部４０ａの端子１４ａ
に供給される。同様にしてクロック生成部４０ａの状態
信号Ｓ４１ａは、端子１３ａに接続された状態信号線２
４を介してクロック生成部４０ｂの端子１４ｂに供給さ
れる。
成部４０ｂとは同一の構成である。クロック生成部４０
ｂの状態信号Ｓ４１ｂは、端子１３ｂに接続された状態
信号線２５を介してクロック生成部４０ａの端子１４ａ
に供給される。同様にしてクロック生成部４０ａの状態
信号Ｓ４１ａは、端子１３ａに接続された状態信号線２
４を介してクロック生成部４０ｂの端子１４ｂに供給さ
れる。
【０００４】網同期信号ｆS １は、外部からの基準クロ
ック線２１を介してクロック生成部４０ａの端子１１ａ
およびクロック生成部４０ｂの端子１１ｂにそれぞれ供
給される。また、クロック生成部４０ａの端子１２ａお
よび４０ｂの端子１２ｂからの装置クロックＣＬＫ４１
ａおよびＣＬＫ４１ｂが、相互に接続されたクロック線
２２および２３を介してクロック出力端子２０に供給さ
れ、後述のとおり、このうちの選択された方が外部回路
に供給する供給クロックＣＬＫ４０となる。
ック線２１を介してクロック生成部４０ａの端子１１ａ
およびクロック生成部４０ｂの端子１１ｂにそれぞれ供
給される。また、クロック生成部４０ａの端子１２ａお
よび４０ｂの端子１２ｂからの装置クロックＣＬＫ４１
ａおよびＣＬＫ４１ｂが、相互に接続されたクロック線
２２および２３を介してクロック出力端子２０に供給さ
れ、後述のとおり、このうちの選択された方が外部回路
に供給する供給クロックＣＬＫ４０となる。
【０００５】クロック生成部４０ａが現用の時、状態信
号Ｓ４１ａが「０」となり、クロック生成部４０ｂの状
態信号Ｓ４１ｂが「１」となる。また、クロック生成部
４０ｂが現用の時、状態信号Ｓ４１ａが「０」となり、
クロック生成部４０ｂの状態信号Ｓ４１ｂが「１」とな
る。いま、クロック生成部４０ａが現用であり、現用・
予備設定信号Ｓ４１が「１」であるとする。ここで、ク
ロック生成部４０ａおよび４０ｂの現用・予備の関係を
逆転させるには、現用側の設定信号Ｓ４１の論理を逆転
させて「０」にする。すると、クロック生成部４０ｂか
らの「１」の状態信号Ｓ４１ｂ，つまりクロック生成部
４０ａにおける状態信号Ｓ４２ａと「０」の設定信号Ｓ
４１を受けたＮＡＮＤゲート４４は、状態信号Ｓ４１を
クロック生成部４０ａの予備状態を示す「１」に反転さ
せる。上述のとおり、現用・予備の関係を変えるときに
は、現用側の設定信号Ｓ４１の論理を反転させる。
号Ｓ４１ａが「０」となり、クロック生成部４０ｂの状
態信号Ｓ４１ｂが「１」となる。また、クロック生成部
４０ｂが現用の時、状態信号Ｓ４１ａが「０」となり、
クロック生成部４０ｂの状態信号Ｓ４１ｂが「１」とな
る。いま、クロック生成部４０ａが現用であり、現用・
予備設定信号Ｓ４１が「１」であるとする。ここで、ク
ロック生成部４０ａおよび４０ｂの現用・予備の関係を
逆転させるには、現用側の設定信号Ｓ４１の論理を逆転
させて「０」にする。すると、クロック生成部４０ｂか
らの「１」の状態信号Ｓ４１ｂ，つまりクロック生成部
４０ａにおける状態信号Ｓ４２ａと「０」の設定信号Ｓ
４１を受けたＮＡＮＤゲート４４は、状態信号Ｓ４１を
クロック生成部４０ａの予備状態を示す「１」に反転さ
せる。上述のとおり、現用・予備の関係を変えるときに
は、現用側の設定信号Ｓ４１の論理を反転させる。
【０００６】以下、第１のクロック生成部４０ａが現用
の場合について、このクロック同期方式の説明を行う。
の場合について、このクロック同期方式の説明を行う。
【０００７】クロック生成部４０ａの発振回路４１は、
基準クロック線２１から網同期信号ｆS １を受け、網同
期信号ｆS １に同期したクロックｆM を生成する。この
クロックｆM と網同期信号ｆS １とが分周回路４２に供
給される。分周回路４２は、網同期信号ｆS １の立ち上
がりでリセットされ、クロックｆM を分周して装置クロ
ックＣＬＫ４１を生じる。この装置クロックＣＬＫ４１
と状態信号Ｓ４２ａとがＮＡＮＤゲート４３に入力され
る。クロック生成部４０ａが現用なので状態信号Ｓ４２
ａが「１」であり、ＮＡＮＤゲート４３は有効となって
いる。従って、装置クロックＣＬＫ４１は、ＮＡＮＤゲ
ート４３を通過し、供給クロックＣＬＫ４０としてクロ
ック線２２を介してクロック出力端子２０に供給され
る。なお、このときには、クロック生成部４０ｂの生じ
る装置クロックＣＬＫ４１はＮＡＮＤゲート４３により
出力を禁止されており、端子１２ｂから装置クロックＣ
ＬＫ４１ｂは出力されない。
基準クロック線２１から網同期信号ｆS １を受け、網同
期信号ｆS １に同期したクロックｆM を生成する。この
クロックｆM と網同期信号ｆS １とが分周回路４２に供
給される。分周回路４２は、網同期信号ｆS １の立ち上
がりでリセットされ、クロックｆM を分周して装置クロ
ックＣＬＫ４１を生じる。この装置クロックＣＬＫ４１
と状態信号Ｓ４２ａとがＮＡＮＤゲート４３に入力され
る。クロック生成部４０ａが現用なので状態信号Ｓ４２
ａが「１」であり、ＮＡＮＤゲート４３は有効となって
いる。従って、装置クロックＣＬＫ４１は、ＮＡＮＤゲ
ート４３を通過し、供給クロックＣＬＫ４０としてクロ
ック線２２を介してクロック出力端子２０に供給され
る。なお、このときには、クロック生成部４０ｂの生じ
る装置クロックＣＬＫ４１はＮＡＮＤゲート４３により
出力を禁止されており、端子１２ｂから装置クロックＣ
ＬＫ４１ｂは出力されない。
【０００８】一方、クロック生成部４０ｂが現用の場合
には、クロック生成部４０ｂからの装置クロックＣＬＫ
４１ｂが、供給クロックＣＬＫ４０として、クロック線
２３を介してクロック出力端子２０に供給される。
には、クロック生成部４０ｂからの装置クロックＣＬＫ
４１ｂが、供給クロックＣＬＫ４０として、クロック線
２３を介してクロック出力端子２０に供給される。
【０００９】ここで、現用のクロック生成部と予備のク
ロック生成部を備えた移動無線通信装置の基地局クロッ
ク生成部では、現用と予備とを切り替えたときに供給ク
ロックの波形に位相のずれが生じないように、予備のク
ロック生成部の生じる装置クロックを現用のクロック生
成部の生じる装置クロックに常に一致させる必要があ
る。
ロック生成部を備えた移動無線通信装置の基地局クロッ
ク生成部では、現用と予備とを切り替えたときに供給ク
ロックの波形に位相のずれが生じないように、予備のク
ロック生成部の生じる装置クロックを現用のクロック生
成部の生じる装置クロックに常に一致させる必要があ
る。
【００１０】しかし、上述した従来のクロック同期方式
では、クロック生成部４０ａおよび４０ｂからの装置ク
ロックＣＬＫ４１ａとＣＬＫ４１ｂとのクロック位相関
係を一定にする機能を有さないため、現用と予備との切
り替え，つまりクロック生成部４０ａとクロック生成部
４０ｂとの切り替えにおいて、特にクロックの変化点に
おいては、供給クロックＣＬＫ４０の切り替えの前後
（切替点Ａ，Ｂ付近）にスパイク波形が生じる可能性が
高いという欠点があった（図５参照）。
では、クロック生成部４０ａおよび４０ｂからの装置ク
ロックＣＬＫ４１ａとＣＬＫ４１ｂとのクロック位相関
係を一定にする機能を有さないため、現用と予備との切
り替え，つまりクロック生成部４０ａとクロック生成部
４０ｂとの切り替えにおいて、特にクロックの変化点に
おいては、供給クロックＣＬＫ４０の切り替えの前後
（切替点Ａ，Ｂ付近）にスパイク波形が生じる可能性が
高いという欠点があった（図５参照）。
【００１１】
【発明が解決しようとする課題】従って、本発明の目的
は、上述した従来技術によるクロック同期方式の欠点を
解消することにあり、供給クロックにスパイク波形を生
じることなく、現用と予備のクロック生成部とを任意の
タイミングで切り替え可能とするクロック同期方式を提
供することにある。
は、上述した従来技術によるクロック同期方式の欠点を
解消することにあり、供給クロックにスパイク波形を生
じることなく、現用と予備のクロック生成部とを任意の
タイミングで切り替え可能とするクロック同期方式を提
供することにある。
【００１２】
【課題を解決するための手段】本発明のクロック同期方
式は、共通の網同期信号から第１および第２の装置クロ
ックをそれぞれ生じる同一構成の第１および第２のクロ
ック生成部を備え、前記第１および第２のクロック生成
部のいずれか一方を現用とし他方を予備として現用の前
記クロック生成部からの前記装置クロックを外部回路へ
の供給クロックとするクロック同期方式であって、前記
第１のクロック生成部は前記第２のクロック生成部を相
手側とし、前記第２のクロック生成部は前記第１のクロ
ック生成部を相手側とし、前記第１および第２のクロッ
ク生成部の各各が、相手側のクロック生成部からこの相
手側クロック生成部の予備または現用状態のいずれかを
示す第１の状態信号を受けるとともにこの第１の状態信
号とは逆の状態を示す第２の状態信号を送出する状態信
号発生回路と、前記網同期信号に同期したクロックを生
じる発振回路と、前記第１の状態信号が予備状態を示す
ときには前記網同期信号に同期して前記クロックを分周
して前記装置クロックを生じ前記第１の状態信号が現用
状態を示すときには相手側クロック生成部からの同期パ
ルスに同期して前記クロックを分周して前記装置クロッ
クを生じる分周回路と、前記第２の状態信号が現用状態
を示すときのみ前記装置クロックを前記供給クロックと
して外部回路に供給するクロック・オンオフ回路と、前
記クロックと前記装置クロックとに同期して前記装置ク
ロックより一定時間だけ先行する前記同期パルスを生じ
る同期パルス発生回路とを備える。
式は、共通の網同期信号から第１および第２の装置クロ
ックをそれぞれ生じる同一構成の第１および第２のクロ
ック生成部を備え、前記第１および第２のクロック生成
部のいずれか一方を現用とし他方を予備として現用の前
記クロック生成部からの前記装置クロックを外部回路へ
の供給クロックとするクロック同期方式であって、前記
第１のクロック生成部は前記第２のクロック生成部を相
手側とし、前記第２のクロック生成部は前記第１のクロ
ック生成部を相手側とし、前記第１および第２のクロッ
ク生成部の各各が、相手側のクロック生成部からこの相
手側クロック生成部の予備または現用状態のいずれかを
示す第１の状態信号を受けるとともにこの第１の状態信
号とは逆の状態を示す第２の状態信号を送出する状態信
号発生回路と、前記網同期信号に同期したクロックを生
じる発振回路と、前記第１の状態信号が予備状態を示す
ときには前記網同期信号に同期して前記クロックを分周
して前記装置クロックを生じ前記第１の状態信号が現用
状態を示すときには相手側クロック生成部からの同期パ
ルスに同期して前記クロックを分周して前記装置クロッ
クを生じる分周回路と、前記第２の状態信号が現用状態
を示すときのみ前記装置クロックを前記供給クロックと
して外部回路に供給するクロック・オンオフ回路と、前
記クロックと前記装置クロックとに同期して前記装置ク
ロックより一定時間だけ先行する前記同期パルスを生じ
る同期パルス発生回路とを備える。
【００１３】前記クロック同期方式は、前記同期パルス
が、前記クロックの１周期幅だけ前記装置クロックに先
行するパルスである構成を採ることができる。
が、前記クロックの１周期幅だけ前記装置クロックに先
行するパルスである構成を採ることができる。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明の一実施例の構成図である。
【００１６】このクロック同期方式は、同一構成のクロ
ック生成部１０ａとクロック生成部１０ｂとを含む。ク
ロック生成部１０ｂの状態信号Ｓ１ｂは、端子１３ｂに
接続された状態信号線２５を介してクロック生成部１０
ａの端子１４ａに供給される。同様にしてクロック生成
部１０ａの状態信号Ｓ１ａは、端子１３ａに接続された
状態信号線２４を介してクロック生成部１０ｂの端子１
４ｂに供給される。
ック生成部１０ａとクロック生成部１０ｂとを含む。ク
ロック生成部１０ｂの状態信号Ｓ１ｂは、端子１３ｂに
接続された状態信号線２５を介してクロック生成部１０
ａの端子１４ａに供給される。同様にしてクロック生成
部１０ａの状態信号Ｓ１ａは、端子１３ａに接続された
状態信号線２４を介してクロック生成部１０ｂの端子１
４ｂに供給される。
【００１７】網同期信号ｆS １は、外部からの基準クロ
ック線２１を介してクロック生成部１０ａの端子１１ａ
およびクロック生成部１０ｂの端子１１ｂにそれぞれ供
給される。また、クロック生成部１０ａの端子１２ａお
よび１０ｂの端子１２ｂからの装置クロックＣＬＫ１ａ
およびＣＬＫ１ｂが、相互に接続されたクロック線２２
および２３を介してクロック出力端子２０に供給され、
後述のとおり、このうちの選択された方が外部回路に供
給する供給クロックＣＬＫ１０となる。
ック線２１を介してクロック生成部１０ａの端子１１ａ
およびクロック生成部１０ｂの端子１１ｂにそれぞれ供
給される。また、クロック生成部１０ａの端子１２ａお
よび１０ｂの端子１２ｂからの装置クロックＣＬＫ１ａ
およびＣＬＫ１ｂが、相互に接続されたクロック線２２
および２３を介してクロック出力端子２０に供給され、
後述のとおり、このうちの選択された方が外部回路に供
給する供給クロックＣＬＫ１０となる。
【００１８】クロック生成部１０ａが現用の時、状態信
号Ｓ１ａが「０」となり、クロック生成部１０ｂの状態
信号Ｓ１ｂが「１」となる。また、クロック生成部１０
ｂが現用の時、状態信号Ｓ１ａが「０」となり、クロッ
ク生成部１０ｂの状態信号Ｓ１ｂが「１」となる。い
ま、クロック生成部１０ａが現用であり、現用・予備設
定信号Ｓ１が「１」であるとする。ここで、クロック生
成部１０ａおよび１０ｂの現用・予備の関係を逆転させ
るには、現用側の設定信号Ｓ１の論理を逆転させて
「０」にする。すると、クロック生成部１０ｂからの
「１」の状態信号Ｓ４１ｂ，つまりクロック生成部１０
ａにおける状態信号Ｓ２ａと「０」の設定信号Ｓ１を受
けたＮＡＮＤゲート６は、状態信号Ｓ１をクロック生成
部１０ａの予備状態を示す「１」に反転させる。上述の
とおり、現用・予備の関係を変えるときには、現用側の
設定信号Ｓ１の論理を反転させる。
号Ｓ１ａが「０」となり、クロック生成部１０ｂの状態
信号Ｓ１ｂが「１」となる。また、クロック生成部１０
ｂが現用の時、状態信号Ｓ１ａが「０」となり、クロッ
ク生成部１０ｂの状態信号Ｓ１ｂが「１」となる。い
ま、クロック生成部１０ａが現用であり、現用・予備設
定信号Ｓ１が「１」であるとする。ここで、クロック生
成部１０ａおよび１０ｂの現用・予備の関係を逆転させ
るには、現用側の設定信号Ｓ１の論理を逆転させて
「０」にする。すると、クロック生成部１０ｂからの
「１」の状態信号Ｓ４１ｂ，つまりクロック生成部１０
ａにおける状態信号Ｓ２ａと「０」の設定信号Ｓ１を受
けたＮＡＮＤゲート６は、状態信号Ｓ１をクロック生成
部１０ａの予備状態を示す「１」に反転させる。上述の
とおり、現用・予備の関係を変えるときには、現用側の
設定信号Ｓ１の論理を反転させる。
【００１９】一方、クロック生成部１０ｂが現用の場合
には、クロック生成部１０ｂからの装置クロックＣＬＫ
１ｂが、供給クロックＣＬＫ１０として、クロック線２
３を介してクロック出力端子２０に供給される。
には、クロック生成部１０ｂからの装置クロックＣＬＫ
１ｂが、供給クロックＣＬＫ１０として、クロック線２
３を介してクロック出力端子２０に供給される。
【００２０】上述した本実施例の動作は、図５を参照し
て説明した従来技術によるクロック同期方式と同じ動作
である。
て説明した従来技術によるクロック同期方式と同じ動作
である。
【００２１】さて、第１のクロック生成部１０ａが現用
の場合について、本発明によるクロック同期方式の特徴
点を中心に説明する。
の場合について、本発明によるクロック同期方式の特徴
点を中心に説明する。
【００２２】クロック生成部１０ａの発振回路１は、基
準クロック線２１から網同期信号ｆS １を受け、網同期
信号ｆS １に同期したクロックｆN を生成する。また、
ＮＡＮＤゲート４は、網同期信号ｆS １と「１」の状態
信号Ｓ２ａとを受け、網同期信号ｆS １を反転した網同
期信号ｆS ２を生じる。このクロックｆN と網同期信号
ｆS ２とがカウンタで構成した分周回路２に供給され
る。なお、分周回路２にはＮＡＮＤゲート７から同期パ
ルスＰＬＳ２も供給されている。同期パルスＰＬＳ２
は、クロック生成部２の同期パルス発生回路３を発生源
とする信号である。しかし、ＮＡＮＤゲート７の一方の
入力端子にはクロック生成部１０ｂの発生する「１」の
状態信号Ｓ２ａがインバータ８を介して供給されている
ので、ＮＡＮＤゲート回路７が閉じている。したがっ
て、同期パルスＰＬＳ２は分周回路２へは入力されず、
現用側の分周回路２は、予備側の同期パルス発生回路３
を発生源とする同期パルスＰＬＳ２ａに関係なく、網同
期信号ｆS ２に同期した装置クロックＣＬＫ１を生成す
る。即ち、分周回路２は、網同期信号ｆS ２の立ち下が
りでリセットされ、クロックｆN を分周して装置クロッ
クＣＬＫ１を生じる。
準クロック線２１から網同期信号ｆS １を受け、網同期
信号ｆS １に同期したクロックｆN を生成する。また、
ＮＡＮＤゲート４は、網同期信号ｆS １と「１」の状態
信号Ｓ２ａとを受け、網同期信号ｆS １を反転した網同
期信号ｆS ２を生じる。このクロックｆN と網同期信号
ｆS ２とがカウンタで構成した分周回路２に供給され
る。なお、分周回路２にはＮＡＮＤゲート７から同期パ
ルスＰＬＳ２も供給されている。同期パルスＰＬＳ２
は、クロック生成部２の同期パルス発生回路３を発生源
とする信号である。しかし、ＮＡＮＤゲート７の一方の
入力端子にはクロック生成部１０ｂの発生する「１」の
状態信号Ｓ２ａがインバータ８を介して供給されている
ので、ＮＡＮＤゲート回路７が閉じている。したがっ
て、同期パルスＰＬＳ２は分周回路２へは入力されず、
現用側の分周回路２は、予備側の同期パルス発生回路３
を発生源とする同期パルスＰＬＳ２ａに関係なく、網同
期信号ｆS ２に同期した装置クロックＣＬＫ１を生成す
る。即ち、分周回路２は、網同期信号ｆS ２の立ち下が
りでリセットされ、クロックｆN を分周して装置クロッ
クＣＬＫ１を生じる。
【００２３】装置クロックＣＬＫ１と状態信号Ｓ２ａと
が、図４のクロック生成部４０ａと同様に、ＮＡＮＤゲ
ート５に入力される。クロック生成部１０ａが現用なの
で状態信号Ｓ２ａが「１」であり、ＮＡＮＤゲート５は
有効となっている。従って、装置クロックＣＬＫ１は、
ＮＡＮＤゲート５を通過し、供給クロックＣＬＫ１０と
してクロック線２２を介してクロック出力端子２０に供
給される。なお、このときには、クロック生成部１０ｂ
の生じる装置クロックＣＬＫ１ｂはＮＡＮＤゲート５に
より出力を禁止されており、端子１２ｂから装置クロッ
クＣＬＫ１ｂは出力されない。
が、図４のクロック生成部４０ａと同様に、ＮＡＮＤゲ
ート５に入力される。クロック生成部１０ａが現用なの
で状態信号Ｓ２ａが「１」であり、ＮＡＮＤゲート５は
有効となっている。従って、装置クロックＣＬＫ１は、
ＮＡＮＤゲート５を通過し、供給クロックＣＬＫ１０と
してクロック線２２を介してクロック出力端子２０に供
給される。なお、このときには、クロック生成部１０ｂ
の生じる装置クロックＣＬＫ１ｂはＮＡＮＤゲート５に
より出力を禁止されており、端子１２ｂから装置クロッ
クＣＬＫ１ｂは出力されない。
【００２４】さて、クロック生成部１０ａの同期パルス
発生回路３は、装置クロックＣＬＫ１とクロックｆN と
に同期応答し、クロックｆN の１クロック分の同期パル
スＰＬＳ１ａを装置クロックＣＬＫ１の立ち下がりの直
前時刻に出力する。同期パルスＰＬＳ１ａは、端子１５
ａおよび同期パルス出力線２６を介してクロック生成部
１０ｂの端子１５ｂに供給される。
発生回路３は、装置クロックＣＬＫ１とクロックｆN と
に同期応答し、クロックｆN の１クロック分の同期パル
スＰＬＳ１ａを装置クロックＣＬＫ１の立ち下がりの直
前時刻に出力する。同期パルスＰＬＳ１ａは、端子１５
ａおよび同期パルス出力線２６を介してクロック生成部
１０ｂの端子１５ｂに供給される。
【００２５】以下は、クロック生成部１０ｂにおける本
実施例の動作を説明している。同期パルスＰＬＳ１ａ
は、クロック生成部１０ｂにおいては同期パルスＰＬＳ
２ｂと符号を変え、ＮＡＮＤゲート７の他方の入力端子
に供給される。ＮＡＮＤゲート７の一方の入力端子に
は、クロック生成部１０ａから「０」の状態信号Ｓ１ａ
（クロック生成部１０ｂにおいては状態信号Ｓ２ｂ）が
供給されているので、ＮＡＮＤゲート７が有効となり、
同期パルスＰＬＳ２は分周回路２に供給される。分周回
路２は、同期パルスＰＬＳ２の立ち下がりでロードさ
れ、クロックｆN を分周し、装置クロックＣＬＫ１を生
成する。このとき、ＮＡＮＤゲート５は閉じているた
め、網同期信号ｆS ２は分周回路２に供給されない。従
って、予備側のクロック生成部１０ｂは、現用側のクロ
ック生成部１０ａからの同期パルスＰＬＳ２ｂ（ＰＬＳ
１ａ）に同期した装置クロックＣＬＫ１を生成する。
実施例の動作を説明している。同期パルスＰＬＳ１ａ
は、クロック生成部１０ｂにおいては同期パルスＰＬＳ
２ｂと符号を変え、ＮＡＮＤゲート７の他方の入力端子
に供給される。ＮＡＮＤゲート７の一方の入力端子に
は、クロック生成部１０ａから「０」の状態信号Ｓ１ａ
（クロック生成部１０ｂにおいては状態信号Ｓ２ｂ）が
供給されているので、ＮＡＮＤゲート７が有効となり、
同期パルスＰＬＳ２は分周回路２に供給される。分周回
路２は、同期パルスＰＬＳ２の立ち下がりでロードさ
れ、クロックｆN を分周し、装置クロックＣＬＫ１を生
成する。このとき、ＮＡＮＤゲート５は閉じているた
め、網同期信号ｆS ２は分周回路２に供給されない。従
って、予備側のクロック生成部１０ｂは、現用側のクロ
ック生成部１０ａからの同期パルスＰＬＳ２ｂ（ＰＬＳ
１ａ）に同期した装置クロックＣＬＫ１を生成する。
【００２６】図２は、本実施例の動作タイムチャートを
示す図である。以下、図１および図２を併せ参照して本
実施例によるクロック同期方式の動作を説明する。
示す図である。以下、図１および図２を併せ参照して本
実施例によるクロック同期方式の動作を説明する。
【００２７】現用のクロック生成部１０ａの発振回路１
は、網同期信号ｆS １に同期して（つまり網同期信号ｆ
S ２と同じタイミングで）網同期信号ｆS １の整数分の
一周期のクロックｆN を生じる。分周回路２は、網同期
信号ｆS ２に同期してクロックｆN を分周し、装置クロ
ックＣＬＫ１を生成する。同期パルス発生回路３では、
装置クロックＣＬＫ１に対してクロックｆN の１クロッ
ク幅だけ先行する時刻ｔ１で同期パルスＰＬＳ１ａを生
成する。
は、網同期信号ｆS １に同期して（つまり網同期信号ｆ
S ２と同じタイミングで）網同期信号ｆS １の整数分の
一周期のクロックｆN を生じる。分周回路２は、網同期
信号ｆS ２に同期してクロックｆN を分周し、装置クロ
ックＣＬＫ１を生成する。同期パルス発生回路３では、
装置クロックＣＬＫ１に対してクロックｆN の１クロッ
ク幅だけ先行する時刻ｔ１で同期パルスＰＬＳ１ａを生
成する。
【００２８】一方、予備のクロック生成部１０ｂでは、
クロック生成部１０ａから同期パルスＰＬＳ１ａ，つま
り同期パルス２ｂをＮＡＮＤゲート７を介して分周回路
２に入力する。分周回路２は、同期パルスＰＬＳ２ｂの
立ち下がり時刻ｔ２のタイミングでロードしてクロック
ｆN を分周し、装置ＣＬＫ１を生成する。従って、予備
のクロック生成部１０ｂの装置クロックＣＬＫ１は、同
期パルスＰＬＳ１ａの１パルス幅分，１／ｆN の幅だけ
現用のクロック生成部１０ｂの装置クロックＣＬＫ１よ
り常に位相が進む。
クロック生成部１０ａから同期パルスＰＬＳ１ａ，つま
り同期パルス２ｂをＮＡＮＤゲート７を介して分周回路
２に入力する。分周回路２は、同期パルスＰＬＳ２ｂの
立ち下がり時刻ｔ２のタイミングでロードしてクロック
ｆN を分周し、装置ＣＬＫ１を生成する。従って、予備
のクロック生成部１０ｂの装置クロックＣＬＫ１は、同
期パルスＰＬＳ１ａの１パルス幅分，１／ｆN の幅だけ
現用のクロック生成部１０ｂの装置クロックＣＬＫ１よ
り常に位相が進む。
【００２９】図３は本実施例における現用と予備との切
り替え時の出力クロック波形を示す図であり、（ａ）は
タイミング図，（ｂ）は切替点を詳細に示す図である。
り替え時の出力クロック波形を示す図であり、（ａ）は
タイミング図，（ｂ）は切替点を詳細に示す図である。
【００３０】現用のクロック生成部１０ａの装置クロッ
クＣＬＫ１と予備のクロック生成部のＣＬＫ１とでは、
図２を参照して説明したとおり、予備側が同期パルスＰ
ＬＳ１ａの１パルス幅（時刻ｔ１からｔ２の間，１／ｆ
N ）だけ常に進んだ位相関係になっている。任意のタイ
ミングｔ４で現用と予備を切り替えると、クロック生成
部１０ｂへの切り替え直後の時刻ｔ５において、供給ク
ロックＣＬＫは、同期パルスＰＬＳ１ａの１パルス幅だ
け，つまりクロックｆN の１クロック分位相が進んだク
ロック波形になる。そして、新たに現用側になったクロ
ック生成部１０ｂは、切り替え後すぐに、次の網同期信
号ｆS ２に位相同期した装置クロックＣＬＫ１を生成
し、これを供給クロックＣＬＫとしてクロック出力端子
２０に出力する。したがって、供給クロックＣＬＫは、
切り替え直後に最大で網同期信号ｆS ２（ｆS １）１ク
ロックの期間に、クロックｆN の１クロック分だけクロ
ック位相が変動するのみであり、波形障害を生じない。
クＣＬＫ１と予備のクロック生成部のＣＬＫ１とでは、
図２を参照して説明したとおり、予備側が同期パルスＰ
ＬＳ１ａの１パルス幅（時刻ｔ１からｔ２の間，１／ｆ
N ）だけ常に進んだ位相関係になっている。任意のタイ
ミングｔ４で現用と予備を切り替えると、クロック生成
部１０ｂへの切り替え直後の時刻ｔ５において、供給ク
ロックＣＬＫは、同期パルスＰＬＳ１ａの１パルス幅だ
け，つまりクロックｆN の１クロック分位相が進んだク
ロック波形になる。そして、新たに現用側になったクロ
ック生成部１０ｂは、切り替え後すぐに、次の網同期信
号ｆS ２に位相同期した装置クロックＣＬＫ１を生成
し、これを供給クロックＣＬＫとしてクロック出力端子
２０に出力する。したがって、供給クロックＣＬＫは、
切り替え直後に最大で網同期信号ｆS ２（ｆS １）１ク
ロックの期間に、クロックｆN の１クロック分だけクロ
ック位相が変動するのみであり、波形障害を生じない。
【００３１】また、本実施例においては、現用の装置ク
ロックＣＬＫ１の変化点（切替点ＣおよびＤ）で現用と
予備との切り替えを行なっても、予備の装置クロックＣ
ＬＫ１の位相が現用の装置クロックＣＬＫ１の位相より
進んで変化しているため、供給クロックＣＬＫの波形に
はスパイクを発生しない。
ロックＣＬＫ１の変化点（切替点ＣおよびＤ）で現用と
予備との切り替えを行なっても、予備の装置クロックＣ
ＬＫ１の位相が現用の装置クロックＣＬＫ１の位相より
進んで変化しているため、供給クロックＣＬＫの波形に
はスパイクを発生しない。
【００３２】
【発明の効果】以上説明したように本発明は、予備のク
ロック生成部の生成する装置クロックを現用のクロック
生成部の生成する装置クロックの位相より一定値だけ進
めて同期させているので、上記装置クロックの変化点付
近でで現用と予備の切り替えを行っても、供給クロック
の波形にスパイクを発生しないという効果がある。
ロック生成部の生成する装置クロックを現用のクロック
生成部の生成する装置クロックの位相より一定値だけ進
めて同期させているので、上記装置クロックの変化点付
近でで現用と予備の切り替えを行っても、供給クロック
の波形にスパイクを発生しないという効果がある。
【００３３】また、上記の理由によって本発明は、上記
供給クロックを任意のタイミングで現用から予備に切り
替えできるという効果も生じる。
供給クロックを任意のタイミングで現用から予備に切り
替えできるという効果も生じる。
【図１】本発明の一実施例の構成図である。
【図２】本実施例の動作タイムチャートを示す図であ
る。
る。
【図３】本実施例における現用と予備との切り替え時の
出力クロック波形を示す図であり、（ａ）はタイミング
図，（ｂ）は切替点を詳細に示す図である。
出力クロック波形を示す図であり、（ａ）はタイミング
図，（ｂ）は切替点を詳細に示す図である。
【図４】従来のクロック同期方式の構成図である。
【図５】図４のクロック同期方式における供給クロック
切替タイミング図である。
切替タイミング図である。
１ 発振回路 ２ 分周回路 ３ 同期パルス発生回路 ４，５，６，７ ＮＡＮＤゲート ８ インバータ １０ａ，１０ｂ クロック生成部 １１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１
４ａ，１４ｂ，１５ａ，１５ｂ，１６ａ，１６ｂ 端
子 ２０ クロック出力端子 ２１ 基準クロック線 ２２，２３ クロック出力線 ２４，２５ 状態信号線 ２６，２７ 同期パルス出力線
４ａ，１４ｂ，１５ａ，１５ｂ，１６ａ，１６ｂ 端
子 ２０ クロック出力端子 ２１ 基準クロック線 ２２，２３ クロック出力線 ２４，２５ 状態信号線 ２６，２７ 同期パルス出力線
Claims (4)
- 【請求項１】 共通の網同期信号から第１および第２の
装置クロックをそれぞれ生じる同一構成の第１および第
２のクロック生成部を備え、前記第１および第２のクロ
ック生成部のいずれか一方を現用とし他方を予備として
現用の前記クロック生成部からの前記装置クロックを外
部回路への供給クロックとするクロック同期方式であっ
て、 前記第１のクロック生成部は前記第２のクロック生成部
を相手側とし、前記第２のクロック生成部は前記第１の
クロック生成部を相手側とし、 前記第１および第２のクロック生成部の各各が、相手側
のクロック生成部からこの相手側クロック生成部の予備
または現用状態のいずれかを示す第１の状態信号を受け
るとともにこの第１の状態信号とは逆の状態を示す第２
の状態信号を送出する状態信号発生回路と、前記網同期
信号に同期したクロックを生じる発振回路と、前記第１
の状態信号が予備状態を示すときには前記網同期信号に
同期して前記クロックを分周して前記装置クロックを生
じ前記第１の状態信号が現用状態を示すときには相手側
クロック生成部からの同期パルスに同期して前記クロッ
クを分周して前記装置クロックを生じる分周回路と、前
記第２の状態信号が現用状態を示すときのみ前記装置ク
ロックを前記供給クロックとして外部回路に供給するク
ロック・オンオフ回路と、前記クロックと前記装置クロ
ックとに同期して前記装置クロックより一定時間だけ先
行する前記同期パルスを生じる同期パルス発生回路とを
備えることを特徴とするクロック同期方式。 - 【請求項２】 前記同期パルスが、前記クロックの１周
期幅だけ前記装置クロックに先行するパルスであること
を特徴とする請求項１記載のクロック同期方式。 - 【請求項３】 網同期信号から第１および第２の装置ク
ロックをそれぞれ生じる同一構成の第１および第２のク
ロック生成部と、前記第１および第２のクロック生成部
に前記網同期信号を供給する基準クロック線と、前記第
１のクロック生成部の現用または予備の状態を示す第１
の状態信号を前記第２のクロック生成部に供給する第１
の状態信号線と、前記第２のクロック生成部の現用また
は予備の状態を示す第２の状態信号を前記第１のクロッ
ク生成部に供給する第２の状態信号線と、前記第１の装
置クロックを外部回路に出力する第１のクロック出力線
と、前記第２の装置クロックを前記外部回路に出力する
第２のクロック出力線とを備え、前記第１のクロック生
成部を現用に設定するときには前記第２のクロック生成
部を予備に設定し、現用に設定した前記クロック生成部
からの前記装置クロックを供給クロックとして前記外部
回路に供給するクロック同期方式において、 前記第１のクロック生成部から第１の同期パルスを前記
第２のクロック生成部に供給する第１の同期パルス出力
線と、前記第２のクロック生成部から第２の同期パルス
を前記第１のクロック生成部に供給する第２の同期パル
ス出力線とをさらに備え、 前記第１および第２のクロック生成部の各各が、前記網
同期信号に同期させたクロックを生じる発振回路と、現
用時には前記クロックを前記網同期信号の位相に対して
同期させて分周し予備時には前記クロックを現用側クロ
ック生成部からの前記同期パルスの位相に対して同期さ
せて分周し前記装置クロックを生じる分周回路と、前記
装置クロックの位相に同期して前記装置クロックより一
定時間だけ先行する前記同期パルスを前記同期パルス出
力線に出力する同期パルス生成回路とを備えることを特
徴とするクロック同期方式。 - 【請求項４】 前記第１および第１のクロック生成部の
各各が、供給される前記状態信号が現用状態を示すとき
には前記装置クロックの前記クロック出力線への供給を
停止させるクロック・オンオフ回路をさらに備えること
を特徴とする請求項３記載のクロック同期方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263967A JP2704102B2 (ja) | 1993-10-22 | 1993-10-22 | クロック同期方式 |
| US08/326,831 US5459764A (en) | 1993-10-22 | 1994-10-21 | Clock synchronization system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263967A JP2704102B2 (ja) | 1993-10-22 | 1993-10-22 | クロック同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07123085A true JPH07123085A (ja) | 1995-05-12 |
| JP2704102B2 JP2704102B2 (ja) | 1998-01-26 |
Family
ID=17396722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5263967A Expired - Fee Related JP2704102B2 (ja) | 1993-10-22 | 1993-10-22 | クロック同期方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5459764A (ja) |
| JP (1) | JP2704102B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045593A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 동일 주파수의 다중 클럭간 위상차 측정 및위상 교정 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100193806B1 (ko) * | 1995-10-13 | 1999-06-15 | 윤종용 | 교환시스템의 클럭 발생회로 및 방법 |
| US7313210B2 (en) * | 2003-02-28 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | System and method for establishing a known timing relationship between two clock signals |
| JP2012181724A (ja) * | 2011-03-02 | 2012-09-20 | Renesas Electronics Corp | クロック同期化回路及び半導体集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298024A (ja) * | 1986-06-16 | 1987-12-25 | Fujitsu Ltd | 磁気記録媒体の製造方法 |
| US4847867A (en) * | 1986-09-01 | 1989-07-11 | Nec Corporation | Serial bus interface system for data communication using two-wire line as clock bus and data bus |
| JPH0786855B2 (ja) * | 1987-04-15 | 1995-09-20 | 日本電気株式会社 | シリアルデ−タ処理装置 |
-
1993
- 1993-10-22 JP JP5263967A patent/JP2704102B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-21 US US08/326,831 patent/US5459764A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045593A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 동일 주파수의 다중 클럭간 위상차 측정 및위상 교정 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2704102B2 (ja) | 1998-01-26 |
| US5459764A (en) | 1995-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003044996A2 (en) | Glitch free clock selection switch | |
| US5881113A (en) | Redundancy clock supply module for exchange system | |
| JP2704102B2 (ja) | クロック同期方式 | |
| JP2003333022A (ja) | 移動無線通信装置及び動作方法 | |
| JPH11205293A (ja) | 内部クロック同期化方法および内部クロック同期化回路 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JPH11110068A (ja) | 半導体装置 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| JPH05191375A (ja) | スペクトラム拡散方式受信装置 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JPH04360431A (ja) | ディジタル通信網の網同期方式 | |
| CN104980245A (zh) | 同步时钟设备频率定时输出信号冗余保护输出装置及方法 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP2611246B2 (ja) | 無瞬断同期切替装置 | |
| JPS5827527B2 (ja) | クロック回路 | |
| JP3448102B2 (ja) | 現用・予備型電話用呼出信号電源装置 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JP2750580B2 (ja) | データ受信機の局部発振方式 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JPH0813028B2 (ja) | デ−タ通信装置 | |
| JPH05300008A (ja) | Ｐｌｌ回路 | |
| JPS59125192A (ja) | 分散制御型電子交換機におけるクロツク供給回路 | |
| JPH09261194A (ja) | クロック同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |
|
| LAPS | Cancellation because of no payment of annual fees |