JP2003198430A - クロック発生装置 - Google Patents

クロック発生装置

Info

Publication number
JP2003198430A
JP2003198430A JP2001394931A JP2001394931A JP2003198430A JP 2003198430 A JP2003198430 A JP 2003198430A JP 2001394931 A JP2001394931 A JP 2001394931A JP 2001394931 A JP2001394931 A JP 2001394931A JP 2003198430 A JP2003198430 A JP 2003198430A
Authority
JP
Japan
Prior art keywords
phase
clock
reference clock
standby
clock generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001394931A
Other languages
English (en)
Inventor
Nobutsugu Kikuchi
暢貢 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Communication Technologies Ltd
Original Assignee
Hitachi Communication Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Technologies Ltd filed Critical Hitachi Communication Technologies Ltd
Priority to JP2001394931A priority Critical patent/JP2003198430A/ja
Publication of JP2003198430A publication Critical patent/JP2003198430A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 運用系と予備系の基準クロックの位相が異な
っていても、予め予備系のクロック出力を運用系の基準
クロックに一致させておき、予備系が運用系に切替わっ
ても、切替え前後でクロック出力の位相が変化せず、徐
々に異なる位相の基準クロックに追従させることができ
る、単純な構成で安定性の高いクロック発生装置を提供
する。 【解決手段】 発振器4,9、セレクタ5,10、PL
L(位相同期ループ)回路6,11、出力ゲート7,1
2、系切替制御回路8,13を有する運用系と予備系の
二重化構成のA系クロック発生装置2、B系クロック発
生装置3を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は運用系と予備系の二
重化構成のクロック発生装置に係り、特に障害等により
予備系を運用系に切替える際に、基準クロックの位相が
異なっていても、システムに供給する基準クロックの位
相を切替え前後で同じに維持し、徐々に異なる位相に追
従してロックするクロック発生装置に関する。
【0002】
【従来の技術】従来のクロック発生装置において、運用
系と予備系の二重化構成のものが知られており、運用系
の基準クロックの位相と予備系の基準クロックの位相
は、一般的に異なっている。
【0003】このため、従来のクロック発生装置は、運
用系と予備系が切替えられる時、予備系から運用系に切
替えられた系の基準クロックの位相と運用系から予備系
に切替えられた計の基準クロックの位相とを比較し、運
用系に切替えられた系の基準クロックに適切な遅延を与
えることにより、両系の基準クロックの位相合わせを実
行し、系切替え前後の基準クロックの位相ずれを小さく
保つように構成されている。
【0004】基準クロックの位相を遅延させるための1
つには、遅延素子を用いる方法がある。また、基準クロ
ックの位相を遅延させるための他の1つには、基準クロ
ック周波数の数倍のクロック周波数を発生させる発振回
路を用い、数倍のクロック周波数の一周期単位で遅延さ
せる方法がある。
【0005】さらに、2つの基準クロックの位相差を検
出する場合、基準クロック周波数の数倍のサンプリング
パルスでサンプリングが施されている。
【0006】
【発明が解決しようとする課題】遅延素子を用いるクロ
ック発生装置は、許容できる位相差に見合った遅延量を
有する遅延素子が多数必要となり、回路規模が大きくな
ってしまう課題がある。
【0007】また、数倍のクロック周波数の一周期単位
で遅延させるクロック発生装置は、基準クロックの位相
差をより小さくしようとすると、許容できる位相差に見
合った周期を有する高周波の発振回路が必要となり、回
路規模が大きくなるとともに、回路を高速化しなければ
ならない課題がある。
【0008】一方、位相差検出のために基準クロック周
波数の数倍のサンプリングパルスでサンプリングを施す
クロック発生装置は、より明確な位相差を検出しようと
すると、高速でサンプリングしなければならず、回路規
模が大きくなるとともに、回路を高速化しなければなら
ない課題がある。
【0009】この発明はこのような課題を解決するため
になされたもので、その目的は運用系と予備系の基準ク
ロックの位相が異なっていても、予め予備系のクロック
出力を運用系の基準クロックに一致させておき、予備系
が運用系に切替わっても、切替え前後でクロック出力の
位相が変化せず、徐々に異なる位相の基準クロックに追
従させることができる、単純な構成で安定性の高いクロ
ック発生装置を提供することにある。
【0010】
【課題を解決するための手段】前記課題を解決するため
この発明に係るクロック発生装置は、基準クロックを発
生する発振器と、自系または他系の基準クロックを選択
するセレクタと、セレクタから入力される基準クロック
の位相に同期させ、同位相でロックした基準クロックを
出力するPLL(位相同期ループ)回路と、自系の障害
を検出して他系に切替える系切替制御回路とを備えた運
用系と予備系の二重化構成のクロック発生装置であっ
て、運用系に障害が発生し、予備系が運用系に切替わる
時、PLL回路は、セレクタから異なる位相の基準クロ
ックが入力されても、系切替え前と同位相の基準クロッ
クを出力し、徐々に異なる位相に追従してロックした基
準クロックを出力することを特徴とする。
【0011】この発明に係るクロック発生装置は、運用
系に障害が発生し、予備系が運用系に切替わる時、PL
L(位相同期ループ)回路は、セレクタから異なる位相
の基準クロックが入力されても、系切替え前と同位相の
基準クロックを出力し、徐々に異なる位相に追従してロ
ックした基準クロックを出力するので、切替え時に出力
される基準クロックに位相変化がなく、単純構成で安定
性の向上を図ることができる。
【0012】また、この発明に係る系切替制御回路は、
障害を検出すると、選択信号を供給し、運用系を予備系
に、かつ予備系を運用系に切替えることを特徴とする。
【0013】この発明に係る系切替制御回路は、障害を
検出すると、選択信号を供給し、運用系を予備系に、か
つ予備系を運用系に切替えるので、運用系に障害が発生
しても基準クロックを継続して発生し、基準クロックで
動作するシステムを継続して運用でき、利便性ならびに
信頼性の向上を実現することができる。
【0014】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。図1および図2はこの発明
に係るクロック発生装置の実施の形態基本ブロック構成
図である。図1および図2において、クロック発生装置
1は、A系クロック発生装置2、B系クロック発生装置
3を備える。システムSYは、A系クロック発生装置2
またはB系クロック発生装置3から出力される基準クロ
ックで動作するシステムを表わす。
【0015】A系クロック発生装置2は、発振器4、セ
レクタ5、PLL(位相同期ループ)回路6、出力ゲー
ト7、系切替制御回路8を備える。
【0016】B系クロック発生装置3は、A系クロック
発生装置2と同じ構成であり、発振器9、セレクタ1
0、PLL(位相同期ループ)回路11、出力ゲート1
2、系切替制御回路13を備える。
【0017】なお、図1は、A系クロック発生装置2が
「運用系」で、B系クロック発生装置3が「予備系」で
あるのに対し、図2は、A系クロック発生装置2が「予
備系」で、B系クロック発生装置3が「運用系」である
点が異なる。また、A系クロック発生装置2を「自系」
とする場合、B系クロック発生装置3を「他系」と定義
し、B系クロック発生装置3を「自系」とする場合、A
系クロック発生装置2を「他系」と定義する。
【0018】発振器4,9は、パルス発振回路で構成
し、基準クロックをセレクタ5,10に供給する。な
お、発振器4と発振器9の基準クロックは、それぞれ位
相が異なる(例えば、発振器4は位相θ0、発振器9は
位相θ1とする)。
【0019】セレクタ5,10は、電子スイッチ等で構
成し、発振器4,9またはPLL回路6,11から供給
される基準クロックを系切替制御回路8,13から供給
される選択信号(A,B)に基づいて選択し、選択した
基準クロックをPLL回路6,11に提供する。
【0020】セレクタ5は、「自系」が「運用系」の場
合には、「自系」の発振器4から供給される基準クロッ
クを選択(破線矢印表示)し、「他系(予備系)」のP
LL回路11から供給される基準クロックを選択しな
い。
【0021】一方、セレクタ10は、「自系」が「予備
系」の場合には、「自系」の発振器9から供給される基
準クロックを選択せず、「他系(運用系)」のPLL回
路6から供給される基準クロックを選択(破線矢印表
示)する。
【0022】つまり、セレクタ5,10は、それぞれ
「自系」が「運用系」の場合、「自系」の発振器4,9
から供給される基準クロックを選択し、「他系(予備
系)」のPLL回路11,6から供給される基準クロッ
クを選択しないことになる。
【0023】また、セレクタ5,10は、それぞれ「自
系」が「予備系」の場合、「自系」の発振器4,9から
供給される基準クロックを選択せず、「他系(運用
系)」のPLL回路11,6から供給される基準クロッ
クを選択することになる。
【0024】PLL回路6,11は、セレクタ5,10
から供給される基準クロックを入力し、入力された基準
クロックの位相にロック(同期)した基準クロックを出
力ゲート7,12およびセレクタ10,5に供給する。
【0025】なお、PLL回路6,11は、セレクタ
5,10から供給される基準クロックにロック(同期)
した基準クロックを出力するため、PLL回路6が「運
用系」でPLL回路11が「予備系」の場合、PLL回
路6およびPLL回路11の出力は、「運用系」の発振
器4から供給される基準クロックとなり、位相(θ0)
も一致することになる。
【0026】出力ゲート7,12は、ゲート回路で構成
し、PLL回路6,11から供給される基準クロックを
系切替制御回路8,13から供給される選択信号(A,
B)に基づいてオン,オフ制御し、システムSYに基準
クロックを供給したり、停止したりする。
【0027】出力ゲート7は、「自系」が「運用系」の
場合には、「自系」のPLL回路6から供給される基準
クロック(位相0)をシステムSYに出力する(図1に
示す破線矢印表示)。
【0028】一方、出力ゲート12は、「自系」が「予
備系」となるので、「自系(予備系)」のPLL回路1
1から供給される基準クロック(位相0)をシステムS
Yに出力しない。
【0029】つまり、出力ゲート7,12は、それぞれ
「自系」が「運用系」の場合、「自系」のPLL回路
6,11から供給される基準クロックをシステムSYに
出力し、それぞれ「自系」が「予備系」の場合には、
「自系」のPLL回路6,11から供給される基準クロ
ックをシステムSYに出力しないことになる。
【0030】系切替制御回路8,13は、それぞれ障害
検出部、および両回路合わせたフリップ−フロップ回路
等で構成し、「運用系」に何らかの障害が発生した場
合、それぞれセレクタ5,10および出力ゲート7,1
2に選択信号を供給し、「運用系」を「予備系」に、か
つ「予備系」を「運用系」に切替える。
【0031】図3はこの発明に係る系切替制御回路の一
実施の形態要部ブロック構成図である。また、図4は系
切替制御回路の信号波形図である。図3および図4を用
いて選択信号A,Bの波形変化ならびに「運用系」、
「予備系」の状態遷移を説明する。
【0032】図3において、系切替制御回路8は、障害
検出部14、インバータ15、ANDゲート16を備
え、系切替制御回路13は、障害検出部117、インバ
ータ18、ANDゲート19を備える。
【0033】障害検出部14,17は、障害検知機能を
備え、「運用系」(系切替制御回路8または系切替制御
回路13)に障害が発生すると、それぞれ切替パルス
A,BをANDゲート16,19に供給する。
【0034】ANDゲート16,19およびインバータ
15,18は、フリップ−フロップ回路を構成し、障害
検出部14,17から切替パルスA,Bが供給される度
毎に、それぞれHレベル(または、Lレベル)からLレ
ベル(または、Hレベル)に変移する選択信号A,Bを
出力することにより、「運用系」を「予備系」に、かつ
同時に「予備系」を「運用系」に状態遷移させる。
【0035】例えば、系切替制御回路8側(A系状態)
が「運用系」で、系切替制御回路13側(B系状態)が
「予備系」の場合に、切替パルスAおよび切替パルスB
がHレベルにあり、選択信号AがLレベル、選択信号B
がHレベルにある状態から、A系障害発生(「運用系」
に障害発生)になると、切替パルスAがHレベルのま
ま、切替パルスBが所定時間Lレベルのワンショットパ
ルスとなる。
【0036】切替パルスBのワンショットパルス(Lレ
ベル)により、フリップ−フロップ回路の出力である選
択信号Aおよび選択信号Bの極性が反転し、選択信号A
がLレベルからHレベルに変化し、選択信号BがHレベ
ルからLレベルに変化することに伴い、系切替制御回路
8側(A系状態)が「運用系」→「予備系」に、系切替
制御回路13側(B系状態)が「予備系」→「運用系」
に状態遷移する。
【0037】また、系切替制御回路13側(B系状態)
が「運用系」で、系切替制御回路8側(A系状態)が
「予備系」の状態から、B系障害発生になると、選択信
号Aおよび選択信号Bの極性が反転し、選択信号BがL
レベルからHレベルに変化し、選択信号AがHレベルか
らLレベルに変化して系切替制御回路13側(B系状
態)が「運用系」→「予備系」に、系切替制御回路8側
(A系状態)が「予備系」→「運用系」に状態遷移す
る。
【0038】このように、この発明に係る系切替制御回
路8,13は、障害を検出すると、選択信号A,Bを供
給し、運用系を予備系に、かつ予備系を運用系に切替え
るので、運用系に障害が発生しても基準クロックを継続
して発生し、基準クロックで動作するシステムSYを継
続して運用でき、利便性ならびに信頼性の向上を実現す
ることができる。
【0039】図5はこの発明に係るPLL回路の一実施
の形態要部ブロック構成図である。また、図6はPLL
回路の入力/出力クロックの波形関係図である。図5お
よび図6を用いて入力クロックと出力クロックのPLL
(位相同期ループ)機能について説明する。
【0040】図5において、PLL回路6,11は、位
相制御回路20、周波数制御発振器21を備え、位相制
御回路20は、入力クロックと出力クロックの位相差
(Δθ=θ0−θ1)に応じた信号を周波数制御発振器
21に提供し、周波数制御発振器21は、位相差(Δθ
=θ1−θ0)に応じた信号に周波数制御を施して、位
相差を減少させた出力クロックを位相制御回路20に帰
還してPLL(位相同期ループ)を構成することによ
り、図6に示すように、入力クロックと出力クロックに
位相差があっても、PLL(位相同期ループ)機能を繰
り返して施すことにより、出力クロックの位相を入力ク
ロックの位相にロック(同期)し、入力クロックと同位
相の出力クロック(θ1)を出力する。
【0041】図7はこの発明に係るクロック発生装置の
系切替の動作タイミング波形図である。系切替の動作タ
イミング波形を図1および図2を参照して説明する。な
お、波形〜は、B系クロック発生装置3における発
振器9の基準クロック波形(位相θ1)、PLL回路
6から供給される基準クロックのセレクタ10の入力波
形、PLL回路11の入力波形、PLL回路11の
出力波形、クロック発生装置1から出力される基準ク
ロック波形を表わす(波形〜は、位相θ0)。
【0042】まず、A系クロック発生装置2が「運用
系」にあり、B系クロック発生装置3が「予備系」にあ
る場合、波形〜は、図1および図2で説明したよう
に、A系クロック発生装置2の発振器4から出力される
基準クロックと同じ波形となり、位相も一致する(位相
θ0)が、B系クロック発生装置3の発振器9から出力
される基準クロックの波形は、波形〜と位相が異
なり、波形(位相θ1)と波形〜(位相θ0)に
は大きな位相ずれがある。
【0043】「運用系」であるA系クロック発生装置2
に何らかの異常が発生し、「運用系」から「予備系」に
移行する系切替発生となると、セレクタ10は、発振器
9から供給される基準クロック(波形)を選択し、基
準クロック(波形)がPLL回路11に供給される
(波形)。
【0044】この時、波形は、PLL回路6から供給
される発振器4の基準クロック(波形)から発振器9
の基準クロック(波形)に変更されるので、基準クロ
ックの位相が異なるため、基準クロック(波形:発振
器4の基準クロック)から位相がずれ(θ1−θ0)、
波形が大きく異なる。
【0045】PLL回路11に入力される基準クロック
の位相とデューティは変化するが(波形)、PLL回
路11から出力される基準クロック(波形)は、図5
および図6に示すPLL回路11の作用により、急激な
位相変化にはならず、系切替前の位相を保ち、その後、
PLL(位相同期ループ)の作用によって徐々に入力
(波形)の位相に近づき(ロック外れ状態)、入力
(波形)の位相に一致(θ0=θ1)した時点でロッ
クされる。
【0046】したがって、クロック発生装置1から出力
される基準クロック(波形)は、A系クロック発生装
置2からB系クロック発生装置3に系切替えが発生して
も、基準クロックの位相に急激な変化が発生することな
く、発振器4の基準クロックの位相(θ0)から発振器
9の基準クロックの位相(θ1)へと徐々に位相が変化
し、PLL回路11で位相がロック(θ1)された時点
で、発振器9の基準クロック(波形)に切替えられ
る。
【0047】このように、系切替発生時点で、PLL回
路11に入力される基準クロックは、位相とデューティ
は変化するが、出力(波形)は、切替え前後に変化が
なく、徐々に切替わった系の基準クロックの位相(θ
1)に収束するので、基準クロックが供給される外部の
システムSYに影響を及ぼすことがなく、スムーズに系
切替を実行することができる。
【0048】
【発明の効果】以上説明したように、この発明に係るク
ロック発生装置は、運用系に障害が発生し、予備系が運
用系に切替わる時、PLL(位相同期ループ)回路は、
セレクタから異なる位相の基準クロックが入力されて
も、系切替え前と同位相の基準クロックを出力し、徐々
に異なる位相に追従してロックした基準クロックを出力
するので、切替え時に出力される基準クロックに位相変
化がなく、単純構成で安定性の向上を図ることができ
る。
【0049】また、この発明に係る系切替制御回路は、
障害を検出すると、選択信号を供給し、運用系を予備系
に、かつ予備系を運用系に切替えるので、運用系に障害
が発生しても基準クロックを継続して発生し、基準クロ
ックで動作するシステムを継続して運用でき、利便性な
らびに信頼性の向上を実現することができる。
【図面の簡単な説明】
【図1】この発明に係るクロック発生装置の実施の形態
基本ブロック構成図
【図2】この発明に係るクロック発生装置の実施の形態
基本ブロック構成図
【図3】この発明に係る系切替制御回路の一実施の形態
要部ブロック構成図
【図4】系切替制御回路の信号波形図
【図5】この発明に係るPLL回路の一実施の形態要部
ブロック構成図
【図6】PLL回路の入力/出力クロックの波形関係図
【図7】この発明に係るクロック発生装置の系切替の動
作タイミング波形図
【符号の説明】
1 クロック発生装置 2 A系クロック発生装置 3 B系クロック発生装置 4,9 発振器 5,10 セレクタ 6,11 PLL回路 7,12 出力ゲート 8,13 系切替制御回路 14,17 障害検出部 15,18 インバータ 16,19 ANDゲート 20 位相制御回路 21 周波数制御発振器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基準クロックを発生する発振器と、自系
    または他系の基準クロックを選択するセレクタと、前記
    セレクタから入力される基準クロックの位相に同期さ
    せ、同位相でロックした基準クロックを出力するPLL
    回路と、自系の障害を検出して他系に切替える系切替制
    御回路と、を備えた運用系と予備系の二重化構成のクロ
    ック発生装置であって、 運用系に障害が発生し、予備系が運用系に切替わる時、
    前期PLL回路は、前記セレクタから異なる位相の基準
    クロックが入力されても、系切替え前と同位相の基準ク
    ロックを出力し、徐々に異なる位相に追従してロックし
    た基準クロックを出力することを特徴とするクロック発
    生装置。
  2. 【請求項2】 前記系切替制御回路は、障害を検出する
    と、選択信号を供給し、運用系を予備系に、かつ予備系
    を運用系に切替えることを特徴とする請求項1記載のク
    ロック発生装置。
JP2001394931A 2001-12-26 2001-12-26 クロック発生装置 Pending JP2003198430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001394931A JP2003198430A (ja) 2001-12-26 2001-12-26 クロック発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001394931A JP2003198430A (ja) 2001-12-26 2001-12-26 クロック発生装置

Publications (1)

Publication Number Publication Date
JP2003198430A true JP2003198430A (ja) 2003-07-11

Family

ID=27601512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394931A Pending JP2003198430A (ja) 2001-12-26 2001-12-26 クロック発生装置

Country Status (1)

Country Link
JP (1) JP2003198430A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454803C (zh) * 2003-09-23 2009-01-21 华为技术有限公司 一种快速无毛刺的时钟倒换方法和装置
JP2013183403A (ja) * 2012-03-05 2013-09-12 Nec Corp クロック位相同期化装置およびクロック位相同期化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454803C (zh) * 2003-09-23 2009-01-21 华为技术有限公司 一种快速无毛刺的时钟倒换方法和装置
JP2013183403A (ja) * 2012-03-05 2013-09-12 Nec Corp クロック位相同期化装置およびクロック位相同期化方法

Similar Documents

Publication Publication Date Title
US7759990B2 (en) Clock switching circuit
US7970092B2 (en) Phase comparator and regulation circuit
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
US6625242B1 (en) Delay locked loops and methods that shift the phase of a delayed clock signal based on a reference phase value
JP2004104522A (ja) クロック再生装置、および、クロック再生装置を用いた電子機器
JP2924773B2 (ja) 位相同期システム
JPH10270998A (ja) デジタルpll回路
JP2008067398A (ja) 直角位相クロックを生成する方法および装置
JPH07319578A (ja) 位相制御クロック信号生成方法および装置
US6538516B2 (en) System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal
JP2004023462A (ja) Pll回路及び位相差検出回路
JP2004054350A (ja) クロック切り替え回路
US9571080B2 (en) Delay-locked loop arrangement and method for operating a delay-locked loop circuit
US7573308B2 (en) Delay locked loop circuit for preventing malfunction caused by change of power supply voltage
JPH075949A (ja) 2重化クロック切替えの方法と装置
JP2008227936A (ja) クロック生成回路、クロック選択回路、及び半導体集積回路
KR100303781B1 (ko) 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기
KR20040027350A (ko) 정상 상태 위상 오차를 줄인 위상 동기 루프 회로
JP2003198430A (ja) クロック発生装置
JPH11308097A (ja) 周波数比較器およびこれを用いたpll回路
JP2972590B2 (ja) クロック切替回路
JPH11154940A (ja) クロック発生回路
JPS62169560A (ja) 二重化クロツク信号発生装置
KR0122867Y1 (ko) 단일 클럭 발생회로
JPS61259357A (ja) 共通バス制御方式