CN100454803C - 一种快速无毛刺的时钟倒换方法和装置 - Google Patents
一种快速无毛刺的时钟倒换方法和装置 Download PDFInfo
- Publication number
- CN100454803C CN100454803C CNB031595715A CN03159571A CN100454803C CN 100454803 C CN100454803 C CN 100454803C CN B031595715 A CNB031595715 A CN B031595715A CN 03159571 A CN03159571 A CN 03159571A CN 100454803 C CN100454803 C CN 100454803C
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- control signal
- selecting control
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提供一种快速无毛刺的时钟倒换方法和装置。本发明的核心是调整时钟选择控制信号电平发生跳变时间及所述备用时钟信号电平跳变时间的相对关系,使所述时钟选择控制信号电平跳变时间为所述备用时钟信号电平跳变时间。从而主备用时钟倒换的时机由备用时钟自己控制。利用本发明,可在一个时钟周期内快速完成无毛刺的时钟倒换,因而不会产生诸如锁相环剧烈抖动、通讯系统数据传输错误等问题。当备用时钟出现故障,不会发生主备用时钟倒换,提高了通讯系统的容错能力。当主用时钟信号出现故障,仍可进行正常的主备用时钟倒换,不会影响通讯设备正常的工作,从而实现了提高通讯系统的可靠性和稳定性的目的。
Description
技术领域
本发明涉及网络通讯技术领域,具体涉及一种快速无毛刺的时钟倒换方法和装置。
背景技术
在通讯系统中为了提高整个通讯系统的稳定性,往往对通讯系统中的关键通讯设备时钟进行备份,设定当前处于工作状态的时钟为主用时钟,另一个时钟则为备用时钟。当主用时钟出现问题时,需要将备用时钟作为当前工作状态的时钟。
通讯设备中时钟备份、倒换的原理如附图1所示。
在图1中,时钟1,时钟2分别由时钟板1、时钟板2提供。设定通讯设备的业务板首先选择时钟1为当前处于工作状态的时钟,时钟1为业务板的主用时钟,时钟2为业务板的备用时钟。如果时钟1出现如时钟丢失等问题,业务板则选择时钟2作为当前工作状态的时钟,此时时钟2为业务板的主用时钟,时钟1为业务板的备用时钟。
现有技术中控制主备用时钟倒换的方法主要有两种。
第一种方法为:设置时钟选择控制信号,当时钟选择信号发生电平跳变时,主备用时钟同时进行倒换。其具体实现方式如附图2所示。在图2中,clk0,clk1是两个互为备用的时钟,control是时钟选择控制信号,clk0、clk1、control信号同时输入选择器,选择器输出的时钟信号为通讯设备业务板选择的时钟信号。图2中各信号的时序如附图3所示。
从图3中可知,当control信号为高电平时,选择器输出的信号为clk0的信号。当control信号由高电平跳变为低电平时,主备用时钟发生倒换,选择器输出的信号为clk1的信号。从图3中可明显看出,当control信号跳变,主备用时钟发生倒换时,选择器输出的时钟信号error_clk_out多了一个毛刺。
通讯设备往往需要将当前处于工作状态的时钟信号分频后去做锁相环的鉴相时钟。对于两个时钟频率为20Mhz的主备用时钟,设定它们的相位差为15ns,在实际应用中其相位差往往比15ns小得多。如果主备用时钟无毛刺倒换,倒换后的时钟信号二分频后的鉴相时钟应该与原鉴相时钟只有15ns的相位差,这样锁相环的抖动很小。从图3中可以看出,如果用图3中这个带毛刺的时钟信号分频后去做锁相环的鉴相时钟,分频后的鉴相时钟error_pllclk与如果未发生时钟倒换的原鉴相时钟pllclk出现35ns的相位差,本来一次相位差很小的时钟倒换,导致了锁相环剧烈的抖动。以至于通讯系统由于不能接受而出现错误。
当通讯设备根据带毛刺的时钟信号进行拍打数据时,就会使通讯设备多输出一拍的数据,出现数据传输错误。
如果备用时钟丢失,时钟选择控制信号发生如CPU写错误等逻辑错误或者操作错误时,选中了已经丢失的时钟,就会导致通讯设备的业务板失去时钟源。
第二种方法为:将时钟选择控制信号用时钟的下降沿打一拍。其具体实现方式如附图4所示。
在图4中,clk0,clk1是两个互为备用的时钟,select是时钟选择控制信号,图4中各信号的时序如附图5所示。
从图5中可知,当select信号为低电平时,通讯设备选择的当前处于工作状态的时钟信号clk_out为clk0的信号。当select信号由低电平跳变为高电平时,主备用时钟发生倒换,通讯设备选择的当前处于工作状态的时钟信号clk_out为clk1的信号。
从图5中可明显看出,当select信号跳变,主备用时钟发生倒换时,通讯设备选择的当前处于工作状态的时钟信号clk_out非常干净无毛刺。
但是上述方法仍然存在缺陷,当主用时钟信号出现丢失等问题时会导致主备用时钟无法进行正常的时钟倒换。
综上所述,利用现有技术的主备用时钟倒换方法会产生一些诸如锁相环剧烈抖动、通讯系统数据传输错误、通讯设备丢失时钟源、无法进行正常的主备用时钟倒换等问题,从而使通讯设备、通讯系统的稳定性、可靠性差。
发明内容
本发明的目的在于,提供一种快速无毛刺的时钟倒换方法,利用时钟选择控制信号和备用时钟信号的电平跳变沿来控制主备用时钟倒换,以实现提高通讯系统的稳定性和可靠性的目的。
为达到上述目的,本发明提供的一种快速无毛刺的时钟倒换方法包括:
a、确定主备用时钟信号需要进行倒换;
b、调整时钟选择控制信号电平发生跳变时间及所述备用时钟信号电平跳变时间的相对关系,使所述时钟选择控制信号电平跳变时间为所述备用时钟信号电平跳变时间;
c、根据所述时钟选择控制信号的电平跳变选择确定倒换后的时钟信号。
所述的备用时钟信号电平跳变时间为确定主备用时钟信号需要进行倒换后备用时钟信号第一个电平跳变时间。
所述的步骤b包括:
调整时钟选择控制信号电平跳变时间,以实现调整所述相对关系,使所述时钟选择控制信号电平跳变时间为所述备用时钟信号电平跳变时间。
所述的调整所述时钟选择控制信号电平跳变时间包括延迟所述时钟选择控制信号电平跳变时间。
本发明还提供一种快速无毛刺的时钟倒换装置,包括:
时钟选择控制信号处理电路:用于调整所述时钟选择控制信号电平跳变时间,使所述时钟选择控制信号电平跳变时间为备用时钟信号电平跳变时间;
时钟信号选择电路:用于根据所述时钟选择控制信号电平跳变选择确定倒换后的时钟信号。
所述的时钟选择控制信号处理电路包括:
第一D触发器:根据时钟选择控制信号与所述第一、第二D触发器状态比较后形成的调整后的时钟选择控制信号形成的使能信号控制一路时钟信号输出第一状态信号到状态比较器;
第二D触发器:根据时钟选择控制信号与所述第一、第二D触发器状态比较后形成的调整后的时钟选择控制信号形成的使能信号控制另一路时钟信号输出第二状态信号到状态比较器;
状态比较器:根据所述第一、第二状态信号是否相同输出调整后的时钟选择控制信号。
所述的时钟选择控制信号处理电路进一步包括:
第一与门:将时钟选择控制信号取反后的信号和异或门输出的调整后的时钟选择控制信号取与,并将所述取与后形成的第一D触发器的使能信号输出到所述第一D触发器的E端;
第二与门:将时钟选择控制信号和异或门输出的调整后的时钟选择控制信号取反后的信号取与,并将所述取与后形成的第二D触发器的使能信号输出到所述第二D触发器的E端;
所述第一D触发器:将其Q端输出的第一状态信号取反后输入其D端,并将其E端的使能信号和其D端的第一状态信号根据一路时钟信号输出第一状态信号到异或门;
所述第二D触发器:将其Q端输出的第二状态信号取反后输入其D端,并将其E端的使能信号和其D端的第二状态信号根据另一路时钟信号输出第二状态信号到异或门;
所述状态比较器为异或门:用于将第一D触发器和第二D触发器分别输出的第一、第二状态信号进行异或输出调整后的时钟选择控制信号,并将所述调整后的时钟选择控制信号分别输出到所述时钟信号选择电路、所述第一与门、所述第二与门。
所述的时钟信号选择电路包括:
选择器:接收主备用两路时钟信号,并根据所述调整后的时钟选择控制信号选择并输出一路时钟信号。
从上述技术方案中可明显看出,主备用时钟倒换的时机由备用时钟自己控制,可使通讯设备选择的当前处于工作状态的时钟信号干净无毛刺,因而不会产生诸如锁相环剧烈抖动、通讯系统数据传输错误等问题。当备用时钟第一个电平跳变沿如上升沿或下降沿到来时主备用时钟发生倒换,其时钟倒换过程最长不会超过一个时钟周期,主备用时钟倒换迅速。由于主备用时钟倒换的时机由备用时钟自己控制,如果备用时钟信号出现如丢失等故障时,即使下发主备用时钟倒换的强制命令,也不会产生主备用时钟倒换的动作,使通讯设备不会产生丢失时钟源的现象,提高了通讯系统的容错能力。如果主用时钟信号出现如丢失等故障时,本发明提供的技术方案同样会根据备用时钟信号来进行主备用时钟倒换,不会影响通讯设备正常的工作。从而实现了提高通讯系统的可靠性和稳定性的目的。
附图说明
图1是通讯设备中时钟备份、倒换的原理框图;
图2是现有技术的控制主备用时钟倒换的原理框图之一;
图3是图2的时序图;
图4是现有技术的控制主备用时钟倒换的原理框图之二;
图5是图4的原理框图;
图6是本发明的控制主备用时钟倒换的原理框图;
图7是图6的时序图。
具体实施方式
本发明的核心思想为:首先确定主备用时钟信号需要进行倒换;然后调整时钟选择控制信号电平发生跳变时间及所述备用时钟信号电平跳变时间的相对关系,使所述时钟选择控制信号电平跳变时间为所述备用时钟信号电平跳变时间;最后根据所述时钟选择控制信号电平跳变选择确定倒换后的时钟信号。
从本发明的核心思想可明显看出,本发明提供的时钟倒换技术方案中主备用时钟倒换的时机由备用时钟信号控制。
主备用时钟信号倒换可由于主用时钟信号丢失、主用时钟信号出现故障、下发主备用时钟倒换命令等原因而引起,确定了主备用时钟需要时钟倒换时,时钟选择控制信号的电平会发生跳变。本发明通过使用调整时钟选择控制信号电平发生跳变时间及备用时钟信号电平跳变时间的相对关系的方法,可使时钟选择控制信号电平跳变时间为备用时钟信号电平跳变时间。然后,通过备用时钟信号的跳变沿来决定主备用时钟倒换。
这样的技术方案可避免主用时钟信号出现丢失等问题而引起的主备用时钟倒换失败,使通讯设备不会存在丢失时钟源的问题。而且当备用时钟信号出现丢失等问题,时钟选择控制信号发生如CPU写错误等逻辑错误,选中了已经丢失的时钟,或者通讯设备管理侧由于操作错误下发主备用时钟强制倒换命令时,也不会产生主备用时钟倒换的动作,不会导致通讯设备的业务板失去时钟源,从而提高了通讯设备的容错能力。
调整时钟选择控制信号电平发生跳变时间及所述备用时钟信号电平跳变时间的相对关系的具体实现方法为:
当主备用时钟信号需要倒换时,时钟选择控制信号发生电平跳变,通过调整时钟选择控制信号跳变时间,将其电平跳变的时间调整为备用时钟信号电平跳变的时间。备用时钟信号电平跳变时间可以为高电平跳变为低电平的时间,也可以为低电平跳变为高电平的时间。调整时钟选择控制信号电平跳变的时间可以为延迟时钟选择控制信号电平跳变的时间。
调整时钟选择控制信号的电平跳变时间时,将其跳变的时间调整为确定主备用时钟需要倒换后备用时钟第一个电平跳变沿到来时,本发明提供的技术方案可使主备用时钟倒换的过程在备用时钟一个时钟周期内完成。从而快速无毛刺的实现了主备用时钟倒换。
例如,设定主备用时钟的时钟频率均为20M,并设定它们的相位差为15ns,在实际应用中相位差往往比15ns还小得多。如果在调整时钟选择控制信号电平跳变时间时,将时钟选择控制信号电平跳变时间调整为确定主备用时钟需要倒换后的备用时钟信号的第一个跳变沿到来时,那么本发明提供的主备用时钟倒换的技术方案可使主备用时钟倒换在备用时钟的时钟周期50ns内快速平滑无毛刺的完成。
由于主备用时钟可快速无毛刺的倒换,通讯设备根据当前处于工作状态的时钟进行数据传输不会出现多输出一拍数据的问题,如果用该时钟进行分频后的时钟信号作为锁相环的鉴相时钟,不会出现锁相环剧烈抖动的现象。
本发明提供的快速无毛刺的时钟倒换装置如附图6所示。包括:时钟选择控制信号处理电路和时钟选择控制电路。
时钟选择控制信号处理电路的主要功能是调整时钟选择控制信号电平跳变时间,使时钟选择控制信号电平跳变时间为备用时钟信号电平跳变时间。其主要功能可通过两个D触发器和一个状态比较器实现。
设定第一D触发器的Q端输出的信号为第一状态信号,第二D触发器的Q端输出的信号为第二状态信号。通过状态比较器对第一、第二D触发器的输出的第一状态信号、第二状态信号进行比较输出调整后的时钟选择信号。
时钟选择控制信号与调整后的时钟选择控制信号可分别形成第一D触发器和第二D触发器的使能信号。第一D触发器和第二D触发器分别在各自的使能信号、一路时钟信号和状态信号的作用下分别输出第一状态信号和第二状态信号,并将其各自输出的状态信号传输至状态比较器。
状态比较器根据第一、第二D触发器分别输出的第一、第二状态信号是否相同输出调整后的时钟选择控制信号。如第一、第二状态信号由相同变为不同时,状态比较器输出的信号发生电平跳变,这个发生电平跳变的信号即为调整后的时钟选择控制信号。
时钟选择控制信号处理电路具体包括:第一与门Q1,第二与门Q2,第一D触发器D1,第二D触发器D2,异或门Q3。
异或门Q3可实现状态比较器的功能。
时钟选择控制电路的主要功能是根据调整后的时钟选择控制信号电平跳变选择、确定并输出倒换后的时钟信号。
时钟选择控制电路的功能可由选择器MUX实现。
附图7是图6的时序图。下面结合图6和图7来进一步说明。
在本具体实施方式中我们设定clk1、clk2为两个互为备份的时钟,时钟选择控制信号control为低电平时,通讯设备当前处于工作状态的时钟信号clk_out为clk1的信号;时钟选择控制信号control为高电平时,通讯设备当前处于工作状态的时钟信号clk_out为clk2的信号,sw是调整后的时钟选择控制信号。
设定control的初始状态为低电平“0”,触发器D1的输出switch_a和触发器D2的输出switch_b的初始状态不相同。
异或门Q3判断出switch_a和switch_b的状态不相同,则异或门Q3输出到选择器MUX的信号sw为高电平“1”。选择器MUX根据信号sw的状态将clk2的信号送到clk_out。但是在这个时候整个电路并没有进入稳态,由于control为低电平“0”,sw为高电平“1”,与门Q1输出为高电平“1”,触发器D1为使能,switch_a发生翻转,导致switch_a的状态和触发器D2的输出switch_b的状态相同,于是异或门Q3输出到选择器MUX的信号sw为低电平“0”,选择器MUX根据信号sw的状态将clk1的信号送到clk_out,这个时候,clk1为主用时钟,clk2为备用时钟,两个触发器D1,D2均被禁止,整个电路进入稳态。
当需要将clk1和clk2的时钟进行倒换时,时钟选择控制信号control由低电平“0”变为高电平“1”,与门Q1输出必然是低电平“0”,触发器D1被禁止,触发器D1输出的switch_a状态不变,而与门Q2输出由低电平“0”变为高电平“1”,触发器D2为使能,经过clk2的跳变沿触发,触发器D2的输出switch_b状态发生翻转,因此switch_a和switch_b的状态由相同变为不同。导致异或门Q3输出的信号sw由低电平“0”变为高电平“1”。同时选择器MUX根据信号sw的状态,将clk2的信号送到clk_out,clk2为主用时钟,clk1为备用时钟,同时电路进入稳态。快速无毛刺的完成了一次主备用时钟倒换。
从上述描述中可以看到,选择器MUX的控制信号为sw,sw是当control信号跳变后clk2的第一个电平跳变沿到来后才由“0”变为“1”的,即当选择器MUX需要将时钟由clk1倒换到clk2时,时钟倒换的时间是由clk2的上升沿或下降沿决定。同理,当通讯设备当前处于工作状态的时钟需要由clk2倒换到clk1时,时钟倒换的时间是由clk1的上升沿或下降沿决定。
在图7中,我们可以清楚的看到,首先通讯设备当前处于工作状态的时钟信号clk_out是clk1的信号,在时钟选择控制信号contrl发生电平跳变,通讯设备当前处于选择时钟信号没有立刻发生倒换,通过本发明的上述技术方案将时钟选择控制信号contrl电平跳变的时间进行调整,sw为调整后的时钟选择控制信号。sw的跳变时间为contrl发生电平跳变后clk2的第一个上升沿到来的时间,在sw发生电平跳变时才将通讯设备当前处于选择时钟信号clk_out平滑无毛刺的倒换到clk2的信号。如果clk1和clk2的时钟周期是50ns,那么,clk1和clk2之间时钟倒换的过程小于50ns。
图7中,pllclk_out是clk1和clk2之间发生时钟倒换的clk_out的分频时钟,如果clk1和clk2之间未发生时钟倒换则clk_out的分频时钟为pllclk,从两个分频时钟的时序中可明显获知它们之间的相位差为15ns,相位差很小,因此,如果利用分频时钟pllclk_out去做锁相环的鉴相时钟,锁相环的抖动很小。
虽然通过实施例描绘了本发明,本领域普通技术人员知道,本发明有许多变形和变化而不脱离本发明的精神,希望所附的权利要求包括这些变形和变化。
Claims (8)
1、一种快速无毛刺的时钟倒换方法,其特征在于包括:
a、确定主备用时钟信号需要进行倒换;
b、调整时钟选择控制信号电平发生跳变时间及所述备用时钟信号电平跳变时间的相对关系,使所述时钟选择控制信号电平跳变时间为所述备用时钟信号电平跳变时间;
c、根据所述时钟选择控制信号的电平跳变选择确定倒换后的时钟信号。
2、如权利要求1所述的一种快速无毛刺的时钟倒换方法,其特征在于所述的备用时钟信号电平跳变时间为确定主备用时钟信号需要进行倒换后备用时钟信号第一个电平跳变时间。
3、如权利要求1或2所述的一种快速无毛刺的时钟倒换方法,其特征在于所述的步骤b包括:
调整时钟选择控制信号电平跳变时间,以实现调整所述相对关系,使所述时钟选择控制信号电平跳变时间为所述备用时钟信号电平跳变时间。
4、如权利要求3所述的一种快速无毛刺的时钟倒换方法,其特征在于所述的调整所述时钟选择控制信号电平跳变时间包括延迟所述时钟选择控制信号电平跳变时间。
5、一种快速无毛刺的时钟倒换装置,其特征在于包括:
时钟选择控制信号处理电路:调整所述时钟选择控制信号电平跳变时间,使所述时钟选择控制信号电平跳变时间为备用时钟信号电平跳变时间;
时钟信号选择电路:根据所述时钟选择控制信号电平跳变选择确定倒换后的时钟信号。
6、如权利要求5所述的一种快速无毛刺的时钟倒换装置,其特征在于所述的时钟选择控制信号处理电路包括:
第一D触发器:根据时钟选择控制信号与第二D触发器、所述第一D触发器状态比较后形成的调整后的时钟选择控制信号形成的使能信号控制一路时钟信号输出第一状态信号到状态比较器;
所述第二D触发器:根据时钟选择控制信号与所述第一、第二D触发器状态比较后形成的调整后的时钟选择控制信号形成的使能信号控制另一路时钟信号输出第二状态信号到状态比较器;
状态比较器:根据所述第一、第二状态信号是否相同输出调整后的时钟选择控制信号。
7、如权利要求6所述的一种快速无毛刺的时钟倒换装置,其特征在于所述的时钟选择控制信号处理电路进一步包括:
第一与门:将时钟选择控制信号取反后的信号和异或门输出的调整后的时钟选择控制信号取与,并将所述取与后形成的第一D触发器的使能信号输出到所述第一D触发器的E端;
第二与门:将时钟选择控制信号和异或门输出的调整后的时钟选择控制信号取反后的信号取与,并将所述取与后形成的第二D触发器的使能信号输出到所述第二D触发器的E端;
所述第一D触发器:将其Q端输出的第一状态信号取反后输入其D端,并将其E端的使能信号和其D端的第一状态信号根据一路时钟信号输出第一状态信号到异或门;
所述第二D触发器:将其Q端输出的第二状态信号取反后输入其D端,并将其E端的使能信号和其D端的第二状态信号根据另一路时钟信号输出第二状态信号到异或门;
所述状态比较器为异或门:用于将第一D触发器和第二D触发器分别输出的第一、第二状态信号进行异或输出调整后的时钟选择控制信号,并将所述调整后的时钟选择控制信号分别输出到所述时钟信号选择电路、所述第一与门、所述第二与门。
8、如权利要求6或7所述的一种快速无毛刺的时钟倒换装置,其特征在于所述的时钟信号选择电路包括:
选择器:接收主备用两路时钟信号,并根据所述调整后的时钟选择控制信号选择并输出一路时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031595715A CN100454803C (zh) | 2003-09-23 | 2003-09-23 | 一种快速无毛刺的时钟倒换方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031595715A CN100454803C (zh) | 2003-09-23 | 2003-09-23 | 一种快速无毛刺的时钟倒换方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1601953A CN1601953A (zh) | 2005-03-30 |
CN100454803C true CN100454803C (zh) | 2009-01-21 |
Family
ID=34660687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031595715A Expired - Fee Related CN100454803C (zh) | 2003-09-23 | 2003-09-23 | 一种快速无毛刺的时钟倒换方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100454803C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101562440B (zh) * | 2009-05-12 | 2010-11-10 | 华为技术有限公司 | 延迟模块和方法、时钟检测装置及数字锁相环 |
CN110376576B (zh) * | 2019-07-23 | 2021-06-29 | 北京航天广通科技有限公司分公司 | 一种多基地协同无线电探测系统及探测方法 |
CN110413041B (zh) * | 2019-07-29 | 2020-11-17 | 珠海零边界集成电路有限公司 | 一种芯片时钟电路及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0457536A (ja) * | 1990-06-27 | 1992-02-25 | Fujitsu Ltd | クロック供給方式 |
JP2000013366A (ja) * | 1998-06-19 | 2000-01-14 | Oki Electric Ind Co Ltd | クロック切替回路 |
CN1412957A (zh) * | 2002-05-22 | 2003-04-23 | 华为技术有限公司 | 网络设备中提供时钟的方法及其装置 |
JP2003198430A (ja) * | 2001-12-26 | 2003-07-11 | Hitachi Communication Technologies Ltd | クロック発生装置 |
-
2003
- 2003-09-23 CN CNB031595715A patent/CN100454803C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0457536A (ja) * | 1990-06-27 | 1992-02-25 | Fujitsu Ltd | クロック供給方式 |
JP2000013366A (ja) * | 1998-06-19 | 2000-01-14 | Oki Electric Ind Co Ltd | クロック切替回路 |
JP2003198430A (ja) * | 2001-12-26 | 2003-07-11 | Hitachi Communication Technologies Ltd | クロック発生装置 |
CN1412957A (zh) * | 2002-05-22 | 2003-04-23 | 华为技术有限公司 | 网络设备中提供时钟的方法及其装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1601953A (zh) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6239626B1 (en) | Glitch-free clock selector | |
US6359479B1 (en) | Synchronizing data transfers between two distinct clock domains | |
CN101667906B (zh) | 一种主备时钟切换的方法及系统 | |
US6720810B1 (en) | Dual-edge-correcting clock synchronization circuit | |
US20100061497A1 (en) | Method and apparatus for handling of clock information in serival link ports | |
US7308592B2 (en) | Redundant oscillator distribution in a multi-processor server system | |
JPH0217736A (ja) | シリアルデータ通信装置 | |
CN100454803C (zh) | 一种快速无毛刺的时钟倒换方法和装置 | |
WO2007000111A1 (fr) | Dispositif permettant l'alignement d'une phase d'horloge entre un carte d'horloge principale et une carte d'horloge de secours et procede et carte d'horloge correspondants | |
JPS6377235A (ja) | デイジタル通信システムの切替方式 | |
CN103297216A (zh) | 一种设备实现同步的方法和装置 | |
CN101197650B (zh) | 时钟同步的装置与方法 | |
CN101719837A (zh) | 时钟板、适用于服务器的网络系统及时钟倒换方法 | |
US20060061407A1 (en) | Runt-pulse-eliminating multiplexer circuit | |
US20050213699A1 (en) | Highly scalable glitch-free frequency divider | |
JPS60121842A (ja) | デ−タ信号の相対位置自動補正装置 | |
US7243253B1 (en) | Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster | |
US5903543A (en) | Apparatus and method of preventing cell data loss during clock switching | |
CN1655455B (zh) | 一种处理时钟系统主备倒换的方法和装置 | |
KR100617957B1 (ko) | 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로 | |
CN101958762B (zh) | 主备时钟的切换装置及方法 | |
EP2506469B1 (en) | Method, device and system for clock dejitter | |
US11967965B2 (en) | Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable | |
US20240154617A1 (en) | Generating divided signals from phase-locked loop (pll) output when reference clock is unavailable | |
KR100523356B1 (ko) | 시분할 방법을 이용한 클럭 동기장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090121 Termination date: 20160923 |