JP3155507B2 - 無瞬断切替装置 - Google Patents
無瞬断切替装置Info
- Publication number
- JP3155507B2 JP3155507B2 JP12175498A JP12175498A JP3155507B2 JP 3155507 B2 JP3155507 B2 JP 3155507B2 JP 12175498 A JP12175498 A JP 12175498A JP 12175498 A JP12175498 A JP 12175498A JP 3155507 B2 JP3155507 B2 JP 3155507B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- circuit
- signal
- frame
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信頼性を向上させ
るために多重化された装置の、現用系と予備系との無瞬
断切替装置に関する。
るために多重化された装置の、現用系と予備系との無瞬
断切替装置に関する。
【０００２】
【従来の技術】例えば、高信頼性を要求される伝送装置
等の機器においては、各ブロックや回路基板あるいは伝
送路を多重化することが行われている。こうしたシステ
ムでは、ファームウェアが装置各部を監視し、所定のタ
イミングで予備系に対し切替指示を出力する。ファーム
ウェアから切替指示が入力すると、予備系と現用系との
間で相互通信が行われ、タイミングを合わせた上で、予
備系が現用系に切り替わり、現用系が予備系に切り替え
られる。
等の機器においては、各ブロックや回路基板あるいは伝
送路を多重化することが行われている。こうしたシステ
ムでは、ファームウェアが装置各部を監視し、所定のタ
イミングで予備系に対し切替指示を出力する。ファーム
ウェアから切替指示が入力すると、予備系と現用系との
間で相互通信が行われ、タイミングを合わせた上で、予
備系が現用系に切り替わり、現用系が予備系に切り替え
られる。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
な従来の技術には次のような解決すべき課題があった。
予備系はファームウェアから切替指示を受けると、現用
系に対し切替要求信号を出力すると共に、内部で切替信
号を発生し切替制御を行う。現用系と予備系とを制御す
るフレームパルスは同一周期であるから、位相が一致し
ていれば現用系と予備系とが同一フレーム内で一挙に切
替が実行される。しかしながら、各系のフレームパルス
は、必ずしも完全に位相が一致しているわけではなく、
ファームウェアからの切替指示の入力タイミングが悪い
と、現用系が予備系への切替を行ったフレームで予備系
が現用系の切替を行うことができず、いずれの系も動作
していない状態が生じ得る。従って、フレームパルスの
位相合わせができていないと、確実な無瞬断切替ができ
ないという問題があった。
な従来の技術には次のような解決すべき課題があった。
予備系はファームウェアから切替指示を受けると、現用
系に対し切替要求信号を出力すると共に、内部で切替信
号を発生し切替制御を行う。現用系と予備系とを制御す
るフレームパルスは同一周期であるから、位相が一致し
ていれば現用系と予備系とが同一フレーム内で一挙に切
替が実行される。しかしながら、各系のフレームパルス
は、必ずしも完全に位相が一致しているわけではなく、
ファームウェアからの切替指示の入力タイミングが悪い
と、現用系が予備系への切替を行ったフレームで予備系
が現用系の切替を行うことができず、いずれの系も動作
していない状態が生じ得る。従って、フレームパルスの
位相合わせができていないと、確実な無瞬断切替ができ
ないという問題があった。
【０００４】
【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉現用系と予備系とにより多重化されたシステ
ムを監視して、所定のタイミングで上記予備系に対し
て、現用系への切替を行うように要求するための、切替
指示を出力する監視部と、上記予備系において、上記監
視部から切替指示を受信したとき、動作制御用のフレー
ムパルスに同期して、自系の状態切替のための内部切替
信号を出力する、内部切替回路と、上記監視部から受信
した切替指示を受け入れて、他系に対して切替要求信号
を出力する外部切替回路と、上記監視部から切替指示を
受信したとき、次のフレームパルスを受け入れるまで、
上記外部切替回路による他系への切替要求信号の出力を
遅らせる遅延回路とを備えたことを特徴とする無瞬断切
替装置。
するため次の構成を採用する。 〈構成１〉現用系と予備系とにより多重化されたシステ
ムを監視して、所定のタイミングで上記予備系に対し
て、現用系への切替を行うように要求するための、切替
指示を出力する監視部と、上記予備系において、上記監
視部から切替指示を受信したとき、動作制御用のフレー
ムパルスに同期して、自系の状態切替のための内部切替
信号を出力する、内部切替回路と、上記監視部から受信
した切替指示を受け入れて、他系に対して切替要求信号
を出力する外部切替回路と、上記監視部から切替指示を
受信したとき、次のフレームパルスを受け入れるまで、
上記外部切替回路による他系への切替要求信号の出力を
遅らせる遅延回路とを備えたことを特徴とする無瞬断切
替装置。
【０００５】〈構成２〉構成１に記載の無瞬断切替装置
において、内部切替回路は、監視部から切替指示を受信
した次のフレーム中で内部切替信号を出力し、外部切替
回路は、遅延回路の制御により、監視部から切替指示を
受信した次のフレームの始めに他系への切替要求信号を
出力することを特徴とする無瞬断切替装置。
において、内部切替回路は、監視部から切替指示を受信
した次のフレーム中で内部切替信号を出力し、外部切替
回路は、遅延回路の制御により、監視部から切替指示を
受信した次のフレームの始めに他系への切替要求信号を
出力することを特徴とする無瞬断切替装置。
【０００６】〈構成３〉現用系と予備系とにより多重化
されたシステムにおいて、所定のタイミングで予備系か
ら現用系への切替指示を受け入れる制御部と、フレーム
パルスに同期して上記切替指示を上記制御部を介して受
け入れて保持し、この保持信号を他系への切替要求信号
とする第１の保持回路と、上記フレームパルスと同一周
期であって位相の異なる切替タイミングパルスに同期し
て、上記保持回路の出力を受け入れて保持し、この保持
信号を内部切替信号とする第２の保持回路とを備えたこ
とを特徴とする無瞬断切替装置。
されたシステムにおいて、所定のタイミングで予備系か
ら現用系への切替指示を受け入れる制御部と、フレーム
パルスに同期して上記切替指示を上記制御部を介して受
け入れて保持し、この保持信号を他系への切替要求信号
とする第１の保持回路と、上記フレームパルスと同一周
期であって位相の異なる切替タイミングパルスに同期し
て、上記保持回路の出力を受け入れて保持し、この保持
信号を内部切替信号とする第２の保持回路とを備えたこ
とを特徴とする無瞬断切替装置。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例〉図１は、本発明による無瞬断切替装置の具体
例を示すブロック図である。この装置は、多重化された
システムの現用系と予備系とを切り替えるために、その
切替タイミングを決定する監視部１を備える。監視部１
は、例えば現用系に何らかの障害があるとこれを検出し
て、切替指示３を出力する機能を持つ。この監視部１は
従来の制御用ファームウェアであればよい。この切替指
示３を受け入れて動作する予備系の回路を、この図に示
した。
例を用いて説明する。 〈具体例〉図１は、本発明による無瞬断切替装置の具体
例を示すブロック図である。この装置は、多重化された
システムの現用系と予備系とを切り替えるために、その
切替タイミングを決定する監視部１を備える。監視部１
は、例えば現用系に何らかの障害があるとこれを検出し
て、切替指示３を出力する機能を持つ。この監視部１は
従来の制御用ファームウェアであればよい。この切替指
示３を受け入れて動作する予備系の回路を、この図に示
した。
【０００８】ここには、内部切替回路５、外部切替回路
６、遅延回路７等が設けられている。内部切替回路５
は、予備系において、監視部１から切替指示３を受信し
たとき、動作制御用のフレームパルス８に同期して、自
系の状態切替のための内部切替信号１２の出力を制御す
る機能を持つ。内部切替信号１２は自系の内部回路に送
り込まれ、切替制御に使用される。
６、遅延回路７等が設けられている。内部切替回路５
は、予備系において、監視部１から切替指示３を受信し
たとき、動作制御用のフレームパルス８に同期して、自
系の状態切替のための内部切替信号１２の出力を制御す
る機能を持つ。内部切替信号１２は自系の内部回路に送
り込まれ、切替制御に使用される。
【０００９】また、外部切替回路６は、監視部１から受
信した切替指示３を受け入れて、他系即ち現用系に対し
切替要求信号１１を出力する機能を持つ回路である。な
お、この外部切替回路６の出力側に遅延回路７が設けら
れている。この遅延回路７は、監視部１から切替信号３
を受信したとき、フレームパルス８の入力を監視し、次
のフレームパルスを受け入れるまで、外部切替回路６に
よる切替要求信号１１の出力を遅らせる機能を持つ。
信した切替指示３を受け入れて、他系即ち現用系に対し
切替要求信号１１を出力する機能を持つ回路である。な
お、この外部切替回路６の出力側に遅延回路７が設けら
れている。この遅延回路７は、監視部１から切替信号３
を受信したとき、フレームパルス８の入力を監視し、次
のフレームパルスを受け入れるまで、外部切替回路６に
よる切替要求信号１１の出力を遅らせる機能を持つ。
【００１０】この回路の動作を説明する前に、まず比較
例から順に具体的な切替動作を説明する。図２は、比較
例の回路結線図を示す。この回路は、従来構成の回路
で、ファームウェア２０が上記監視部１を構成してい
る。予備系の制御部２１は、他系やファームウェア２０
からの切替要求信号２５、２６を受け付けると共に、他
系への切替要求信号２８を出力する機能を持つ。これに
よって、切替のための制御が行われる。
例から順に具体的な切替動作を説明する。図２は、比較
例の回路結線図を示す。この回路は、従来構成の回路
で、ファームウェア２０が上記監視部１を構成してい
る。予備系の制御部２１は、他系やファームウェア２０
からの切替要求信号２５、２６を受け付けると共に、他
系への切替要求信号２８を出力する機能を持つ。これに
よって、切替のための制御が行われる。
【００１１】この回路には更に、第１のフリップフロッ
プ２３と第２のフリップフロップ２４とが設けられてい
る。第１のフリップフロップ２３には、制御部２１から
ファームウェア２０の出力した切替指示２６が転送され
る。また、この第１のフリップフロップ２３は、内部基
準フレームパルス２７によって入力信号の保持タイミン
グを制御される。第２のフリップフロップ２４は、第１
のフリップフロップ２３の出力を受け入れて保持する。
そして、この保持した信号が内部切替信号２９となる。
なお、第２のフリップフロップ２４は、切替タイミング
生成部２２によって入力信号の保持タイミングを制御さ
れる。
プ２３と第２のフリップフロップ２４とが設けられてい
る。第１のフリップフロップ２３には、制御部２１から
ファームウェア２０の出力した切替指示２６が転送され
る。また、この第１のフリップフロップ２３は、内部基
準フレームパルス２７によって入力信号の保持タイミン
グを制御される。第２のフリップフロップ２４は、第１
のフリップフロップ２３の出力を受け入れて保持する。
そして、この保持した信号が内部切替信号２９となる。
なお、第２のフリップフロップ２４は、切替タイミング
生成部２２によって入力信号の保持タイミングを制御さ
れる。
【００１２】以上の装置は次のように動作する。図３
に、比較例の動作タイムチャートを示す。図の（ａ）に
示す内部基準フレームパルスは予備系のタイミングを制
御するもので、時刻ｔ１，ｔ２，ｔ３に順にパルスＰ
１，Ｐ２，Ｐ３が出力される。（ｂ）は切替タイミング
パルスを示し、フレームパルス２７と同一の周期で発生
するパルスＰ４，Ｐ５から成る。なお、切替タイミング
パルスはフレームパルスと丁度２分の１周期シフトして
発生する。
に、比較例の動作タイムチャートを示す。図の（ａ）に
示す内部基準フレームパルスは予備系のタイミングを制
御するもので、時刻ｔ１，ｔ２，ｔ３に順にパルスＰ
１，Ｐ２，Ｐ３が出力される。（ｂ）は切替タイミング
パルスを示し、フレームパルス２７と同一の周期で発生
するパルスＰ４，Ｐ５から成る。なお、切替タイミング
パルスはフレームパルスと丁度２分の１周期シフトして
発生する。
【００１３】（ｃ）はファームウェア２０から入力する
切替指示で、ロウレベルは予備系状態への指示、ハイレ
ベルは現用系状態への指示を示す。即ち、図２に示す予
備系の制御部２１にファームウェア２０から図３（ｃ）
に示すような切替指示が入力すると、予備系が現用系に
切り替えられる処理が開始される。この切替指示は、
（ｆ）に示すように、そのまま反転して制御部２１から
出力され、他系への切替要求信号となる。
切替指示で、ロウレベルは予備系状態への指示、ハイレ
ベルは現用系状態への指示を示す。即ち、図２に示す予
備系の制御部２１にファームウェア２０から図３（ｃ）
に示すような切替指示が入力すると、予備系が現用系に
切り替えられる処理が開始される。この切替指示は、
（ｆ）に示すように、そのまま反転して制御部２１から
出力され、他系への切替要求信号となる。
【００１４】一方、（ｃ）に示す切替指示が第１のフリ
ップフロップ２３に入力すると、フレームパルスＰ２の
入力する時刻ｔ２にその信号が第１のフリップフロップ
２３に保持される。従って、第１のフリップフロップ２
３の出力は、図３（ｄ）に示すように、時刻ｔ２以後ハ
イレベルになる。これが、第２のフリップフロップ２４
に入力する。第２のフリップフロップ２４は、時刻ｔ２
からｔ３の間のフレームに入力するタイミングパルスＰ
５によって、第１のフリップフロップ２３の出力を受け
入れて保持する。こうして、図３（ｅ）に示すように、
内部切替信号２９がロウレベルからハイレベルに立ち上
がる。
ップフロップ２３に入力すると、フレームパルスＰ２の
入力する時刻ｔ２にその信号が第１のフリップフロップ
２３に保持される。従って、第１のフリップフロップ２
３の出力は、図３（ｄ）に示すように、時刻ｔ２以後ハ
イレベルになる。これが、第２のフリップフロップ２４
に入力する。第２のフリップフロップ２４は、時刻ｔ２
からｔ３の間のフレームに入力するタイミングパルスＰ
５によって、第１のフリップフロップ２３の出力を受け
入れて保持する。こうして、図３（ｅ）に示すように、
内部切替信号２９がロウレベルからハイレベルに立ち上
がる。
【００１５】一方、図３（ｆ）に示す切替要求信号を受
け入れた現用系のフレームパルスを図３（ｇ）に示す。
これらのフレームパルスＰ６，Ｐ７，Ｐ８は、予備系の
（ａ）に示したフレームパルスよりやや位相が遅れてい
る。図３（ｈ）に示す切替タイミングパルスＰ９，Ｐ１
０も同様に、予備系のものよりやや位相が遅れている。
け入れた現用系のフレームパルスを図３（ｇ）に示す。
これらのフレームパルスＰ６，Ｐ７，Ｐ８は、予備系の
（ａ）に示したフレームパルスよりやや位相が遅れてい
る。図３（ｈ）に示す切替タイミングパルスＰ９，Ｐ１
０も同様に、予備系のものよりやや位相が遅れている。
【００１６】現用系の構成も図２に示す予備系の構成と
同一である。ここで、図３（ｆ）の他系への切替要求が
現用系の制御部２１に入力すると、その信号はそのまま
第１のフリップフロップ２３に供給される。ここでは、
図３に示すように、フレームパルスＰ６の発生前に切替
要求信号が現用系に入力している。従って、第１のフリ
ップフロップ２３に切替要求信号が入力すると、その直
後にフレームパルスＰ６が第１のフリップフロップ２３
に入力し、第１のフリップフロップ２３の出力がハイレ
ベルからロウレベルに切り替わる。即ち、現用系から予
備系への切替のための内部切替信号が出力される。
同一である。ここで、図３（ｆ）の他系への切替要求が
現用系の制御部２１に入力すると、その信号はそのまま
第１のフリップフロップ２３に供給される。ここでは、
図３に示すように、フレームパルスＰ６の発生前に切替
要求信号が現用系に入力している。従って、第１のフリ
ップフロップ２３に切替要求信号が入力すると、その直
後にフレームパルスＰ６が第１のフリップフロップ２３
に入力し、第１のフリップフロップ２３の出力がハイレ
ベルからロウレベルに切り替わる。即ち、現用系から予
備系への切替のための内部切替信号が出力される。
【００１７】そして、フレームパルスから半周期分遅れ
た切替タイミングパルスＰ９が、第２のフリップフロッ
プ２４に入力するから、第２のフリップフロップ２４は
タイミングパルスＰ９が入力するタイミングで内部切替
信号をハイレベルからロウレベルに切り替える。
た切替タイミングパルスＰ９が、第２のフリップフロッ
プ２４に入力するから、第２のフリップフロップ２４は
タイミングパルスＰ９が入力するタイミングで内部切替
信号をハイレベルからロウレベルに切り替える。
【００１８】ここで、図３のタイムチャートを見ると、
予備系は時刻ｔ１からｔ２即ちフレームパルスＰ１とＰ
２の間で（ｃ）の切替指示を受け入れ、次のフレーム即
ち時刻ｔ２から時刻ｔ３のフレームで（ｅ）のように予
備系から現用系の切替を行っている。従って、無瞬断切
替を行うためには、現用系はこの時刻ｔ２からｔ３の間
のフレーム内で切替が行われることが望ましい。即ち、
図３（ｇ）に示すフレームパルスに着目すると、フレー
ムパルスＰ７とＰ８の間で現用系から予備系への切替が
行われることが望ましい。
予備系は時刻ｔ１からｔ２即ちフレームパルスＰ１とＰ
２の間で（ｃ）の切替指示を受け入れ、次のフレーム即
ち時刻ｔ２から時刻ｔ３のフレームで（ｅ）のように予
備系から現用系の切替を行っている。従って、無瞬断切
替を行うためには、現用系はこの時刻ｔ２からｔ３の間
のフレーム内で切替が行われることが望ましい。即ち、
図３（ｇ）に示すフレームパルスに着目すると、フレー
ムパルスＰ７とＰ８の間で現用系から予備系への切替が
行われることが望ましい。
【００１９】ところが、切替指示の入力タイミングによ
っては、図３の例のように、１つ前のフレームパルスＰ
６とＰ７の間フレームで現用系から予備系への切替が行
われてしまった。こうした現象を防止するために、図１
に示したような装置を使用する。
っては、図３の例のように、１つ前のフレームパルスＰ
６とＰ７の間フレームで現用系から予備系への切替が行
われてしまった。こうした現象を防止するために、図１
に示したような装置を使用する。
【００２０】図４には、図１に示した装置の更に具体的
な本発明の回路結線図を示す。図４に示す制御部２１
は、図１に示す外部切替回路６に相当する。また、第１
のフリップフロップ３１は、図１に示す遅延回路７に相
当する。第２のフリップフロップ３２は、図１に示す内
部切替回路５に相当する。第２のフリップフロップ３２
には、切替タイミング生成部２２から出力されるタイミ
ングパルス３４が入力する。
な本発明の回路結線図を示す。図４に示す制御部２１
は、図１に示す外部切替回路６に相当する。また、第１
のフリップフロップ３１は、図１に示す遅延回路７に相
当する。第２のフリップフロップ３２は、図１に示す内
部切替回路５に相当する。第２のフリップフロップ３２
には、切替タイミング生成部２２から出力されるタイミ
ングパルス３４が入力する。
【００２１】切替タイミング制御部２１は、ファームウ
ェア２０から切替指示３を受け入れる一方、他系からの
切替要求信号２６を受け入れるよう構成されている。制
御部２１は、切替指示３や他系からの切替要求信号２５
をそのまま第１のフリップフロップ３１に向け出力する
よう動作する。第１のフリップフロップ３１は、フレー
ムパルス８の入力するタイミングで制御部２１の出力を
受け入れて保持する機能を持つ。この第１のフリップフ
ロップ３１に保持された信号は、インバータ３３により
反転されて他系への切替要求信号１１となる。
ェア２０から切替指示３を受け入れる一方、他系からの
切替要求信号２６を受け入れるよう構成されている。制
御部２１は、切替指示３や他系からの切替要求信号２５
をそのまま第１のフリップフロップ３１に向け出力する
よう動作する。第１のフリップフロップ３１は、フレー
ムパルス８の入力するタイミングで制御部２１の出力を
受け入れて保持する機能を持つ。この第１のフリップフ
ロップ３１に保持された信号は、インバータ３３により
反転されて他系への切替要求信号１１となる。
【００２２】第２のフリップフロップ３２は、第１のフ
リップフロップ３１の出力を受け入れて、切替タイミン
グ生成部２２の出力するタイミングパルス３４の入力タ
イミングでこれを保持する。第２のフリップフロップ３
２に保持された信号が内部切替信号１２となる。以上の
構成の回路は次のように動作する。
リップフロップ３１の出力を受け入れて、切替タイミン
グ生成部２２の出力するタイミングパルス３４の入力タ
イミングでこれを保持する。第２のフリップフロップ３
２に保持された信号が内部切替信号１２となる。以上の
構成の回路は次のように動作する。
【００２３】図５（ａ）に示したのは、予備系のフレー
ムパルスである。これは時刻ｔ１，ｔ２，ｔ３に、それ
ぞれパルスＰ１，Ｐ２，Ｐ３を発生する。（ｂ）は切替
タイミング生成部２２から出力される切替タイミングパ
ルスである。これは、フレームパルス８と同一の周期
で、２分の１周期だけシフトしたパルスＰ４，Ｐ５，…
から成る。
ムパルスである。これは時刻ｔ１，ｔ２，ｔ３に、それ
ぞれパルスＰ１，Ｐ２，Ｐ３を発生する。（ｂ）は切替
タイミング生成部２２から出力される切替タイミングパ
ルスである。これは、フレームパルス８と同一の周期
で、２分の１周期だけシフトしたパルスＰ４，Ｐ５，…
から成る。
【００２４】図５（ｃ）に示すように、フレームパルス
Ｐ１とＰ２との間のフレームで、ファームウェア２０か
ら切替指示３が入力したとする。この信号は、図４に示
す制御部２１を経て、第１のフリップフロップ３１にそ
のまま入力する。第１のフリップフロップ３１には、フ
レームパルスＰ１の次に入力するフレームパルスＰ２に
よってこの切替指示が保持される。これにより、第１の
フリップフロップ３１から他系への切替要求信号１１が
出力される。なお、切替要求信号は、インバータ３３に
よって反転されて出力される。
Ｐ１とＰ２との間のフレームで、ファームウェア２０か
ら切替指示３が入力したとする。この信号は、図４に示
す制御部２１を経て、第１のフリップフロップ３１にそ
のまま入力する。第１のフリップフロップ３１には、フ
レームパルスＰ１の次に入力するフレームパルスＰ２に
よってこの切替指示が保持される。これにより、第１の
フリップフロップ３１から他系への切替要求信号１１が
出力される。なお、切替要求信号は、インバータ３３に
よって反転されて出力される。
【００２５】一方、この信号が第２のフリップフロップ
３２に入力する。そして、フレームパルスＰ２より丁度
２分の１周期遅れたタイミングパルスＰ５によって第１
のフリップフロップ３１の出力が第２のフリップフロッ
プ３２に保持され、これが内部切替信号１２として出力
される。即ち、予備系の回路は、切替指示が入力する
と、その次のフレームの始めに入力するフレームパルス
が第１のフリップフロップ３１に入力するまで、切替指
示の他系への出力を遅延している。これは、図３に示し
た比較例の（ｃ）と（ｆ）のタイミングと比較して明ら
かである。そして、フレームパルスＰ２とＰ３との間の
フレームでタイミングパルスＰ５により予備系から現用
系への切替が実行される。
３２に入力する。そして、フレームパルスＰ２より丁度
２分の１周期遅れたタイミングパルスＰ５によって第１
のフリップフロップ３１の出力が第２のフリップフロッ
プ３２に保持され、これが内部切替信号１２として出力
される。即ち、予備系の回路は、切替指示が入力する
と、その次のフレームの始めに入力するフレームパルス
が第１のフリップフロップ３１に入力するまで、切替指
示の他系への出力を遅延している。これは、図３に示し
た比較例の（ｃ）と（ｆ）のタイミングと比較して明ら
かである。そして、フレームパルスＰ２とＰ３との間の
フレームでタイミングパルスＰ５により予備系から現用
系への切替が実行される。
【００２６】一方、（ｇ）に示すように、現用系のフレ
ームパルスは、（ａ）に示す予備系のフレームパルスよ
りやや位相が遅れているとする。このとき、予備系のフ
レームパルスＰ２とＰ３の間のフレームは、現用系のフ
レームパルスＰ７とＰ８の間のフレームに対応する。
（ｉ）に示すように、予備系のフレームパルスＰ２のタ
イミングで、切替要求が現用系に入力すると、現用系の
制御部２１は、第１のフリップフロップ３１に対し、そ
の切替要求を入力する。現用系のフレームパルスＰ７が
第１のフリップフロップ３１に入力すると、その出力が
現用系の第２のフリップフロップ３２に入力する。な
お、本発明でも、予備系と現用系とは全く同一の構成の
ため、図４を用いて説明を続ける。
ームパルスは、（ａ）に示す予備系のフレームパルスよ
りやや位相が遅れているとする。このとき、予備系のフ
レームパルスＰ２とＰ３の間のフレームは、現用系のフ
レームパルスＰ７とＰ８の間のフレームに対応する。
（ｉ）に示すように、予備系のフレームパルスＰ２のタ
イミングで、切替要求が現用系に入力すると、現用系の
制御部２１は、第１のフリップフロップ３１に対し、そ
の切替要求を入力する。現用系のフレームパルスＰ７が
第１のフリップフロップ３１に入力すると、その出力が
現用系の第２のフリップフロップ３２に入力する。な
お、本発明でも、予備系と現用系とは全く同一の構成の
ため、図４を用いて説明を続ける。
【００２７】図５（ｈ）に示す現用系の切替タイミング
パルスＰ１０は、フレームパルスＰ７と２分の１周期だ
け遅れている。この切替タイミングパルスＰ１０が第２
のフリップフロップ３２に入力するタイミングで、
（ｋ）のように、現用系の内部切替信号が出力される。
こうして現用系の切替が行われる。予備系も現用系も内
部基準フレームパルスから２分の１周期遅れた切替タイ
ミングパルスによって内部状態を切り替える。その切替
の基準となるフレームパルスを第１のフリップフロップ
３１によって選択することで、予備系と現用系が対応す
る同一のフレーム内で切替を行うよう制御できる。
パルスＰ１０は、フレームパルスＰ７と２分の１周期だ
け遅れている。この切替タイミングパルスＰ１０が第２
のフリップフロップ３２に入力するタイミングで、
（ｋ）のように、現用系の内部切替信号が出力される。
こうして現用系の切替が行われる。予備系も現用系も内
部基準フレームパルスから２分の１周期遅れた切替タイ
ミングパルスによって内部状態を切り替える。その切替
の基準となるフレームパルスを第１のフリップフロップ
３１によって選択することで、予備系と現用系が対応す
る同一のフレーム内で切替を行うよう制御できる。
【００２８】本発明は上記の例に限定されない。監視部
から切替指示を受信したとき、その切替指示を他系へ伝
える切替要求信号の出力タイミングを、次のフレームパ
ルスが入力するまで遅延させるよう機能する回路であれ
ば、どのような回路であってもよい。即ち、シフトレジ
スタやカウンタ等、様々なハードウェアで同様の機能を
持つ回路を実現することが可能である。もちろん、マイ
クロプロセッサによるソフトウェアで実現するようにし
ても差し支えない。
から切替指示を受信したとき、その切替指示を他系へ伝
える切替要求信号の出力タイミングを、次のフレームパ
ルスが入力するまで遅延させるよう機能する回路であれ
ば、どのような回路であってもよい。即ち、シフトレジ
スタやカウンタ等、様々なハードウェアで同様の機能を
持つ回路を実現することが可能である。もちろん、マイ
クロプロセッサによるソフトウェアで実現するようにし
ても差し支えない。
【００２９】切替指示を受信した次のフレーム中で、内
部切替信号を出力し、切替指示を受信した次のフレーム
の始めに他系への切替要求信号を出力するようタイミン
グを制御すれば、次のフレームで同時に予備系と現用系
との切替が実現する。
部切替信号を出力し、切替指示を受信した次のフレーム
の始めに他系への切替要求信号を出力するようタイミン
グを制御すれば、次のフレームで同時に予備系と現用系
との切替が実現する。
【００３０】
【発明の効果】以上のように、冗長構成をとり、監視部
から予備系に入力した切替指示を現用系に出力し、系の
切替を行う場合に、上記のように切替要求信号の出力を
遅延回路を用いて遅延することで、同一のフレーム内で
無瞬断切替を行うことが可能になる。
から予備系に入力した切替指示を現用系に出力し、系の
切替を行う場合に、上記のように切替要求信号の出力を
遅延回路を用いて遅延することで、同一のフレーム内で
無瞬断切替を行うことが可能になる。
【図１】本発明による無瞬断切替装置のブロック図であ
る。
る。
【図２】比較例の回路結線図である。
【図３】比較例の動作タイムチャートである。
【図４】本発明による回路結線図である。
【図５】本発明による動作タイムチャートである。
１ 監視部 ３ 切替指示 ５ 内部切替回路 ６ 外部切替回路 ７ 遅延回路 ８ フレームパルス １１ 切替要求信号 １２ 内部切替信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−68689（ＪＰ，Ａ) 特開 平６−132920（ＪＰ，Ａ) 特開 平７−21136（ＪＰ，Ａ) 特開 平11−225134（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 1/22 H04L 29/14
Claims (3)
- 【請求項１】 現用系と予備系とにより多重化されたシ
ステムを監視して、所定のタイミングで前記予備系に対
して、現用系への切替を行うように要求するための、切
替指示を出力する監視部と、 前記予備系において、前記監視部から切替指示を受信し
たとき、動作制御用のフレームパルスに同期して、自系
の状態切替のための内部切替信号出力を制御する、内部
切替回路と、 前記監視部から受信した切替指示を受け入れて、他系に
対して切替要求信号を出力する外部切替回路と、 前記監視部から切替指示を受信したとき、次のフレーム
パルスを受け入れるまで、前記外部切替回路による他系
への切替要求信号の出力を遅らせる遅延回路とを備えた
ことを特徴とする無瞬断切替装置。 - 【請求項２】 請求項１に記載の無瞬断切替装置におい
て、 内部切替回路は、監視部から切替指示を受信した次のフ
レーム中で内部切替信号を出力し、 外部切替回路は、遅延回路の制御により、監視部から切
替指示を受信した次のフレームの始めに他系への切替要
求信号を出力することを特徴とする無瞬断切替装置。 - 【請求項３】 現用系と予備系とにより多重化されたシ
ステムにおいて、所定のタイミングで予備系から現用系
への切替指示を受け入れる制御部と、 フレームパルスに同期して前記切替指示を前記制御部を
介して受け入れて保持し、この保持信号を他系への切替
要求信号とする第１の保持回路と、 前記フレームパルスと同一周期であって位相の異なる切
替タイミングパルスに同期して、前記保持回路の出力を
受け入れて保持し、この保持信号を内部切替信号とする
第２の保持回路とを備えたことを特徴とする無瞬断切替
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12175498A JP3155507B2 (ja) | 1998-04-15 | 1998-04-15 | 無瞬断切替装置 |
| US09/267,780 US6510134B1 (en) | 1998-04-15 | 1999-03-15 | Non-break change-over device for redundancy system in information transmission systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12175498A JP3155507B2 (ja) | 1998-04-15 | 1998-04-15 | 無瞬断切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298452A JPH11298452A (ja) | 1999-10-29 |
| JP3155507B2 true JP3155507B2 (ja) | 2001-04-09 |
Family
ID=14819069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12175498A Expired - Fee Related JP3155507B2 (ja) | 1998-04-15 | 1998-04-15 | 無瞬断切替装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6510134B1 (ja) |
| JP (1) | JP3155507B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4879823B2 (ja) * | 2007-05-31 | 2012-02-22 | 中国電力株式会社 | 監視制御システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6108727A (en) * | 1995-10-16 | 2000-08-22 | Packard Bell Nec | System having wireless interface device for storing compressed predetermined program files received from a remote host and communicating with the remote host via wireless link |
| US5920821A (en) * | 1995-12-04 | 1999-07-06 | Bell Atlantic Network Services, Inc. | Use of cellular digital packet data (CDPD) communications to convey system identification list data to roaming cellular subscriber stations |
-
1998
- 1998-04-15 JP JP12175498A patent/JP3155507B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-15 US US09/267,780 patent/US6510134B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6510134B1 (en) | 2003-01-21 |
| JPH11298452A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3155507B2 (ja) | 無瞬断切替装置 | |
| JPH047864B2 (ja) | ||
| US6516419B1 (en) | Network synchronization method and non-break clock switching method in extended bus connection system | |
| JP2880891B2 (ja) | 二重化位相同期方式 | |
| JPH08298502A (ja) | 二重化クロック生成装置 | |
| US20020126783A1 (en) | System and method for timing references for line interfaces | |
| JPH04236531A (ja) | メッセージ通信ルート切替方式 | |
| JP2561018B2 (ja) | 伝送路インタフェース切替装置 | |
| JP2730148B2 (ja) | 制御開始パルス発生回路 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JPS6310919A (ja) | ホツトスタンバイ切替方式 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JPH02272917A (ja) | 受信回路切替方式 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JPH0422569Y2 (ja) | ||
| JP2722921B2 (ja) | ヒットレス回線切替装置 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
| KR19980066118A (ko) | 동기식장치에서 홀드오버 회로 및 방법 | |
| JPH06232788A (ja) | 信号切替器 | |
| JPS6373411A (ja) | クロツク供給装置 | |
| JPH07303099A (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JPH03265016A (ja) | クロック切替回路 | |
| JPS63109518A (ja) | 二重化クロツク供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |