JP2880891B2 - 二重化位相同期方式 - Google Patents
二重化位相同期方式Info
- Publication number
- JP2880891B2 JP2880891B2 JP5321620A JP32162093A JP2880891B2 JP 2880891 B2 JP2880891 B2 JP 2880891B2 JP 5321620 A JP5321620 A JP 5321620A JP 32162093 A JP32162093 A JP 32162093A JP 2880891 B2 JP2880891 B2 JP 2880891B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- switching
- output
- selecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２重化されたクロック
装置における系切り替え時の出力クロックの位相同期を
保証するための二重化位相同期方式に関する。
装置における系切り替え時の出力クロックの位相同期を
保証するための二重化位相同期方式に関する。
【０００２】
【従来の技術】従来、通常の二重化クロック装置では、
二重化されたクロック装置へ位相が相互に非同期の基準
クロックを入力し、それぞれが独自にマスタークロック
を発生して使用している。その為、現用系から予備系へ
のクロック装置の切り替えを無作為に行った時や、障害
時の自動切り替え時に、そのマスタークロックを受信し
て使用している個所では、位相跳躍によるクロックの同
期外れが生じてしまう。このような現象を防ぐための二
重化位相同期方式として、例えば特開平１−２２７２２
３１号公報に記載されているような、基準クロックとし
て同一信号を入力する構成が採用されている。
二重化されたクロック装置へ位相が相互に非同期の基準
クロックを入力し、それぞれが独自にマスタークロック
を発生して使用している。その為、現用系から予備系へ
のクロック装置の切り替えを無作為に行った時や、障害
時の自動切り替え時に、そのマスタークロックを受信し
て使用している個所では、位相跳躍によるクロックの同
期外れが生じてしまう。このような現象を防ぐための二
重化位相同期方式として、例えば特開平１−２２７２２
３１号公報に記載されているような、基準クロックとし
て同一信号を入力する構成が採用されている。
【０００３】
【発明が解決しようとする課題】上述した従来の二重化
位相同期方式の構成では、基準クロックが１系統になっ
ているので、この基準クロックが信号断の状態になれ
ば、二重化したクロック装置が両系とも機能停止状態に
なってしまうという問題点がある。
位相同期方式の構成では、基準クロックが１系統になっ
ているので、この基準クロックが信号断の状態になれ
ば、二重化したクロック装置が両系とも機能停止状態に
なってしまうという問題点がある。
【０００４】本発明の目的は、二重化クロック装置に非
同期の基準クロックを入力した構成においても、切り替
え時に、マスタークロックを受信して使用している個所
で位相跳躍によるクロックの同期外れが生じないように
することにある。
同期の基準クロックを入力した構成においても、切り替
え時に、マスタークロックを受信して使用している個所
で位相跳躍によるクロックの同期外れが生じないように
することにある。
【０００５】
【課題を解決するための手段】本発明の二重化位相同期
方式は、現用系に入力される第１の基準クロックと予備
系から送出される第１の送出クロックとの一方を選択す
る第１の選択手段と、この第１の選択手段の切り替えを
制御する第１の切替制御手段と、前記第１の選択手段に
より選択した選択クロックと前記現用系が出力する第２
の送出クロックとを位相同期させる第１の位相同期手段
と、前記予備系に入力される第２の基準クロックと前記
現用系から送出される前記第２の送出クロックとの一方
を選択する第２の選択手段と、この第２の選択手段の切
り替えを制御する第２の切替制御手段と、前記第２の選
択手段により選択した選択クロックと前記予備系が出力
する前記第１の送出クロックとを位相同期させる第２の
位相同期手段とにより二重化系を構成し、この二重化系
の動作に対応して前記第１および第２の送出クロックの
いずれかを選択して送出する第１の選択部と第２の選択
部とを備えたことを特徴としている。また、前記第１お
よび第２の位相同期手段はそれぞれ、前記選択クロック
に位相同期する位相同期発振器と、この位相同期発振器
が出力するクロックを分周して送出するための分周器と
を有していることを特徴としている。
方式は、現用系に入力される第１の基準クロックと予備
系から送出される第１の送出クロックとの一方を選択す
る第１の選択手段と、この第１の選択手段の切り替えを
制御する第１の切替制御手段と、前記第１の選択手段に
より選択した選択クロックと前記現用系が出力する第２
の送出クロックとを位相同期させる第１の位相同期手段
と、前記予備系に入力される第２の基準クロックと前記
現用系から送出される前記第２の送出クロックとの一方
を選択する第２の選択手段と、この第２の選択手段の切
り替えを制御する第２の切替制御手段と、前記第２の選
択手段により選択した選択クロックと前記予備系が出力
する前記第１の送出クロックとを位相同期させる第２の
位相同期手段とにより二重化系を構成し、この二重化系
の動作に対応して前記第１および第２の送出クロックの
いずれかを選択して送出する第１の選択部と第２の選択
部とを備えたことを特徴としている。また、前記第１お
よび第２の位相同期手段はそれぞれ、前記選択クロック
に位相同期する位相同期発振器と、この位相同期発振器
が出力するクロックを分周して送出するための分周器と
を有していることを特徴としている。
【０００６】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の一実施例を示すブロック
図である。二重化されたクロック装置１および２には、
基準クロック１００，２００として位相差のある同一周
波数を入力する。クロック装置１，２は、おのおの定常
位相差無しで逓倍出力が得られるＰＬＯ１２を有する。
図である。二重化されたクロック装置１および２には、
基準クロック１００，２００として位相差のある同一周
波数を入力する。クロック装置１，２は、おのおの定常
位相差無しで逓倍出力が得られるＰＬＯ１２を有する。
【０００８】クロック装置１をＡＣＴ（現用）系、クロ
ック装置２をＳＢＹ（予備）系として動作している場
合、ＡＣＴ系側のクロック選択部１１は基準クロック１
００を選択し、ＳＢＹ系側のクロック選択部２１は帰還
クロック１０４を選択する。この状態においてマスター
クロック１０１，１０２，２０１，２０２は、相互に位
相差が無くなるから、クロック選択部３０，４０におい
て無作為に切り替えを行なったとしても、クロック選択
部３０，４０の後段において、位相跳躍によるクロック
の同期外れが発生する事はない。
ック装置２をＳＢＹ（予備）系として動作している場
合、ＡＣＴ系側のクロック選択部１１は基準クロック１
００を選択し、ＳＢＹ系側のクロック選択部２１は帰還
クロック１０４を選択する。この状態においてマスター
クロック１０１，１０２，２０１，２０２は、相互に位
相差が無くなるから、クロック選択部３０，４０におい
て無作為に切り替えを行なったとしても、クロック選択
部３０，４０の後段において、位相跳躍によるクロック
の同期外れが発生する事はない。
【０００９】次に、例えばＡＣＴ系側のクロック装置１
に障害が発生しこれをＰＬＯ１２の出力モニタにより検
出した場合、クロック装置１からクロック装置２への切
り替えが行なわれる。もし基準クロック１００，２００
が同位相のクロックならば、相互に位相差がないのでク
ロック選択部１１，２１を無作為に切り替えたとしても
クロック選択部３０，４０の後段において、位相跳躍に
よりクロックの同期外れが発生する事はない。
に障害が発生しこれをＰＬＯ１２の出力モニタにより検
出した場合、クロック装置１からクロック装置２への切
り替えが行なわれる。もし基準クロック１００，２００
が同位相のクロックならば、相互に位相差がないのでク
ロック選択部１１，２１を無作為に切り替えたとしても
クロック選択部３０，４０の後段において、位相跳躍に
よりクロックの同期外れが発生する事はない。
【００１０】基準クロック１００，２００に位相差があ
る場合の本実施例を図２で説明する。図２（ａ）は、基
準クロック１００に同期した状態で動作している。この
状態で、クロック装置１，２のＡＣＴ／ＳＢＹが切り替
わると同時に、新たにＡＣＴ系となった側のクロック装
置２のＰＬＯ２２は一旦自走動作状態になり、自走動作
状態の帰還クロック２０３を出力する。ここで自走動作
状態とは、クロック選択部２１で基準クロック２００も
帰還クロック１０４も選択していない状態を示す。この
状態になると切替制御部２０内では、基準クロック２０
０と帰還クロック２０３の位相差の比較制御を行なう
（図２（ｂ），図３）。その位相差比較制御により、位
相差が許容範囲内に収束した時点で、クロック選択部２
１に基準クロック２００を選択するように指示を出す。
このようなシーケンスをとることにより、クロック選択
部３０，４０の後段において、位相跳躍によりクロック
の同期外れが発生するのを回避できる。
る場合の本実施例を図２で説明する。図２（ａ）は、基
準クロック１００に同期した状態で動作している。この
状態で、クロック装置１，２のＡＣＴ／ＳＢＹが切り替
わると同時に、新たにＡＣＴ系となった側のクロック装
置２のＰＬＯ２２は一旦自走動作状態になり、自走動作
状態の帰還クロック２０３を出力する。ここで自走動作
状態とは、クロック選択部２１で基準クロック２００も
帰還クロック１０４も選択していない状態を示す。この
状態になると切替制御部２０内では、基準クロック２０
０と帰還クロック２０３の位相差の比較制御を行なう
（図２（ｂ），図３）。その位相差比較制御により、位
相差が許容範囲内に収束した時点で、クロック選択部２
１に基準クロック２００を選択するように指示を出す。
このようなシーケンスをとることにより、クロック選択
部３０，４０の後段において、位相跳躍によりクロック
の同期外れが発生するのを回避できる。
【００１１】
【発明の効果】以上の説明から明らかなように本発明に
よれば、クロック装置の系の切り替えを無作為に行った
時や、障害時の自動切り替え時に、マスタークロックを
受信して使用している個所すなわちクロック選択部３
０，４０の後段において、位相跳躍によるクロックの同
期外れを発生しない様にすることができ、常に安定した
位相のクロックを得ることができる。
よれば、クロック装置の系の切り替えを無作為に行った
時や、障害時の自動切り替え時に、マスタークロックを
受信して使用している個所すなわちクロック選択部３
０，４０の後段において、位相跳躍によるクロックの同
期外れを発生しない様にすることができ、常に安定した
位相のクロックを得ることができる。
【図１】本発明の一実施例のブロック図である。
【図２】（ａ）〜（ｃ）は、本発明の実施例の動作シー
ケンスを示すブロック図である。
ケンスを示すブロック図である。
【図３】本発明の実施例の動作を説明するための信号タ
イミング図である。
イミング図である。
１，２ クロック装置 １０，２０ 切替制御部 １１，２１，３０，４０ クロック選択部 １２，２２ 位相同期発振器（ＰＬＯ） １３，２３ 分周回路 １００，２００ 基準クロック １０１，１０２，２０１，２０２ マスタークロック １０３，２０３ 帰還クロック １０４，２０４ 交絡クロック
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/00
Claims (2)
- 【請求項１】 現用系に入力される第１の基準クロック
と予備系から送出される第１の送出クロックとの一方を
選択する第１の選択手段と、この第１の選択手段の切り
替えを制御する第１の切替制御手段と、前記第１の選択
手段により選択した選択クロックと前記現用系が出力す
る第２の送出クロックとを位相同期させる第１の位相同
期手段と、 前記予備系に入力される第２の基準クロックと前記現用
系から送出される前記第２の送出クロックとの一方を選
択する第２の選択手段と、この第２の選択手段の切り替
えを制御する第２の切替制御手段と、前記第２の選択手
段により選択した選択クロックと前記予備系が出力する
前記第１の送出クロックとを位相同期させる第２の位相
同期手段とにより二重化系を構成し、 この二重化系の動作に対応して前記第１および第２の送
出クロックのいずれかを選択して送出する第１の選択部
と第２の選択部とを備えたことを特徴とする二重化位相
同期方式。 - 【請求項２】 前記第１および第２の位相同期手段はそ
れぞれ、前記選択クロックに位相同期する位相同期発振
器と、この位相同期発振器が出力するクロックを分周し
て送出するための分周器とを有していることを特徴とす
る請求項１記載の二重化位相同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5321620A JP2880891B2 (ja) | 1993-12-21 | 1993-12-21 | 二重化位相同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5321620A JP2880891B2 (ja) | 1993-12-21 | 1993-12-21 | 二重化位相同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07177025A JPH07177025A (ja) | 1995-07-14 |
| JP2880891B2 true JP2880891B2 (ja) | 1999-04-12 |
Family
ID=18134553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5321620A Expired - Fee Related JP2880891B2 (ja) | 1993-12-21 | 1993-12-21 | 二重化位相同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880891B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333258B1 (ko) * | 1997-12-31 | 2002-06-22 | 박종섭 | 이중화 시간/주파수 발생장치의 주파수 제어방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613253B2 (ja) * | 1988-04-25 | 1997-05-21 | 株式会社日立製作所 | ２重化位相同期発振器 |
-
1993
- 1993-12-21 JP JP5321620A patent/JP2880891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07177025A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04113718A (ja) | ヒットレス・クロック切替装置 | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| JP2880891B2 (ja) | 二重化位相同期方式 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JP2978884B1 (ja) | クロック交絡分配装置 | |
| JP2658926B2 (ja) | 局部発振信号の同期装置 | |
| JP2978623B2 (ja) | 網同期システム | |
| JPH10290158A (ja) | 二重化位相同期装置 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JP3155507B2 (ja) | 無瞬断切替装置 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JP2918943B2 (ja) | 位相同期回路 | |
| WO1994021047A1 (en) | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop | |
| JP2713004B2 (ja) | クロック供給方式 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JP2000114965A (ja) | クロック発生回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JP2001007792A (ja) | 抽出基準クロック信号生成方法及び装置 | |
| US20040184485A1 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |