JPH0556031A - Ｐｌｏ二重化切り換え回路 - Google Patents
Ｐｌｏ二重化切り換え回路Info
- Publication number
- JPH0556031A JPH0556031A JP3233794A JP23379491A JPH0556031A JP H0556031 A JPH0556031 A JP H0556031A JP 3233794 A JP3233794 A JP 3233794A JP 23379491 A JP23379491 A JP 23379491A JP H0556031 A JPH0556031 A JP H0556031A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- plo
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 二重化されたクロック系において、非同期で
切り換えを行った場合、安定したクロックを出力する。 【構成】 二重化されたＰＬＯ現用クロック（Ｎ系）
３、ＰＬＯ予備クロック（Ｅ系）４を非同期の切り換え
制御信号ｃによりクロックを切り換える選択回路１とタ
ンク回路２からなるクロック切り換え回路において、タ
ンク回路２より出力されるクロックと入力クロックの位
相をとらえるためのＮＯＲ回路５，６と、このＮＯＲ回
路５，６の出力であるクロックを選択する選択回路７
と、そのクロックにより非同期の切り換え制御信号ｃを
リタイミングする回路８とを含み、非同期の切り換え制
御信号ｃで切り換えずにリタイミング後の同期制御信号
で切り換える構成にした。
切り換えを行った場合、安定したクロックを出力する。 【構成】 二重化されたＰＬＯ現用クロック（Ｎ系）
３、ＰＬＯ予備クロック（Ｅ系）４を非同期の切り換え
制御信号ｃによりクロックを切り換える選択回路１とタ
ンク回路２からなるクロック切り換え回路において、タ
ンク回路２より出力されるクロックと入力クロックの位
相をとらえるためのＮＯＲ回路５，６と、このＮＯＲ回
路５，６の出力であるクロックを選択する選択回路７
と、そのクロックにより非同期の切り換え制御信号ｃを
リタイミングする回路８とを含み、非同期の切り換え制
御信号ｃで切り換えずにリタイミング後の同期制御信号
で切り換える構成にした。
Description
【０００１】
【産業上の利用分野】本発明は二重化されたＰＬＯ（Ｐ
ｈａｓｅ ＬｏｃｋｅｄＯｓｃｉｌａｔｏｒ）回路｛Ｐ
ＬＯ現用系（Ｎ系）とＰＬＯ予備系（Ｅ系）｝の切り換
え回路に関するものである。
ｈａｓｅ ＬｏｃｋｅｄＯｓｃｉｌａｔｏｒ）回路｛Ｐ
ＬＯ現用系（Ｎ系）とＰＬＯ予備系（Ｅ系）｝の切り換
え回路に関するものである。
【０００２】
【従来の技術】従来のＰＬＯ二重化切り換え回路の一例
を図２に示し説明する。この図２において、２１はＰＬ
Ｏクロック｛ＰＬＯ現用クロック（Ｎ系）３とＰＬＯ予
備クロック（Ｅ系）｝を非同期の切り換え制御信号ｃに
より、何れか一方に切り換える選択回路、２２はこの選
択回路２１で選択されたクロックの位相変動，クロック
断を補正するタンク回路である。９は切り換え制御信号
が印加される切り換え制御信号入力端子、１０はクロッ
ク出力が得られるクロック出力端子である。
を図２に示し説明する。この図２において、２１はＰＬ
Ｏクロック｛ＰＬＯ現用クロック（Ｎ系）３とＰＬＯ予
備クロック（Ｅ系）｝を非同期の切り換え制御信号ｃに
より、何れか一方に切り換える選択回路、２２はこの選
択回路２１で選択されたクロックの位相変動，クロック
断を補正するタンク回路である。９は切り換え制御信号
が印加される切り換え制御信号入力端子、１０はクロッ
ク出力が得られるクロック出力端子である。
【０００３】そして、この図２に示すＰＬＯ二重化切り
換え回路は、ＰＬＯ回路｛ＰＬＯ現用（Ｎ系）３とＰＬ
Ｏ予備（Ｅ系）４｝の出力クロック位相とはまったく非
同期である切り換え制御信号ｃにより切り換え動作を行
い、その影響をタンク回路２２で吸収するという構成と
なっている。
換え回路は、ＰＬＯ回路｛ＰＬＯ現用（Ｎ系）３とＰＬ
Ｏ予備（Ｅ系）４｝の出力クロック位相とはまったく非
同期である切り換え制御信号ｃにより切り換え動作を行
い、その影響をタンク回路２２で吸収するという構成と
なっている。
【０００４】
【発明が解決しようとする課題】上述した従来のＰＬＯ
二重化切り換え回路では、非同期の切り換え制御信号に
より、ＰＬＯクロック｛ＰＬＯ現用クロック（Ｎ系）と
ＰＬＯ予備クロック（Ｅ系）｝の切り換えを行っている
ので、クロックにハザードがのり、そのハザードにタン
ク回路が追従し、出力クロックが変動するという課題が
あった。
二重化切り換え回路では、非同期の切り換え制御信号に
より、ＰＬＯクロック｛ＰＬＯ現用クロック（Ｎ系）と
ＰＬＯ予備クロック（Ｅ系）｝の切り換えを行っている
ので、クロックにハザードがのり、そのハザードにタン
ク回路が追従し、出力クロックが変動するという課題が
あった。
【０００５】
【課題を解決するための手段】本発明のＰＬＯ二重化切
り換え回路は、二重化されたＰＬＯ現用クロック（Ｎ
系）とＰＬＯ予備クロック（Ｅ系）のＰＬＯクロックを
切り換え制御信号により何れか一方に切り換える第１の
選択回路と、この第１の選択回路で選択されたクロック
の位相変動，クロック断を補正するタンク回路からなる
ＰＬＯ二重化切り換え回路において、上記タンク回路よ
り出力されたクロックと上記ＰＬＯクロックから切り換
えタイミングの位相をとらえるために入力端子の一方に
異なるＰＬＯクロックを入力させた２系統のＮＯＲ回路
と、この２系統のＮＯＲ回路の出力クロックを選択する
第２の選択回路と、この第２の選択回路で選択されたク
ロックにより非同期の切り換え制御信号をリタイミング
する回路とを含み、リタイミング後の同期制御信号で二
重化されたＰＬＯクロックを切り替えるようにしたもの
である。
り換え回路は、二重化されたＰＬＯ現用クロック（Ｎ
系）とＰＬＯ予備クロック（Ｅ系）のＰＬＯクロックを
切り換え制御信号により何れか一方に切り換える第１の
選択回路と、この第１の選択回路で選択されたクロック
の位相変動，クロック断を補正するタンク回路からなる
ＰＬＯ二重化切り換え回路において、上記タンク回路よ
り出力されたクロックと上記ＰＬＯクロックから切り換
えタイミングの位相をとらえるために入力端子の一方に
異なるＰＬＯクロックを入力させた２系統のＮＯＲ回路
と、この２系統のＮＯＲ回路の出力クロックを選択する
第２の選択回路と、この第２の選択回路で選択されたク
ロックにより非同期の切り換え制御信号をリタイミング
する回路とを含み、リタイミング後の同期制御信号で二
重化されたＰＬＯクロックを切り替えるようにしたもの
である。
【０００６】
【作用】本発明においては、非同期で入力される切り換
え制御信号を入力クロックに同期した切り換え信号に変
換し、系の切り換え時のタンク回路の入力クロックの変
動をなくする。
え制御信号を入力クロックに同期した切り換え信号に変
換し、系の切り換え時のタンク回路の入力クロックの変
動をなくする。
【０００７】
【実施例】図１は本発明によるＰＬＯ二重化切り換え回
路の一実施例を示すブロック図である。この図１におい
て図２と同一符号のものは相当部分を示し１は二重化さ
れたＰＬＯクロック｛ＰＬＯ現用クロック（Ｎ系）３と
ＰＬＯ予備クロック（Ｅ系）４｝を切り換え制御信号に
よりいずれか一方に切り換える選択回路、２はこの選択
回路１で選択されたクロックの位相変動，クロック断を
補正するタンク回路である。
路の一実施例を示すブロック図である。この図１におい
て図２と同一符号のものは相当部分を示し１は二重化さ
れたＰＬＯクロック｛ＰＬＯ現用クロック（Ｎ系）３と
ＰＬＯ予備クロック（Ｅ系）４｝を切り換え制御信号に
よりいずれか一方に切り換える選択回路、２はこの選択
回路１で選択されたクロックの位相変動，クロック断を
補正するタンク回路である。
【０００８】５はＰＬＯ予備クロック（Ｅ系）４とタン
ク回路２の出力である９０゜位相遅れしたクロック出力
ｇにおいて切り換え用クロックを作るためのＮＯＲ回
路、６はＰＬＯ現用クロック（Ｎ系）３とタンク回路２
の出力である９０゜位相遅れしたクロック出力ｇにより
切り換え用クロックを作るためのＮＯＲ回路で、これら
はタンク回路２より出力されたクロックとＰＬＯクロッ
クから切り換えタイミングの位相をとらえるために入力
端子の一方に異なるＰＬＯクロックを入力させた２系統
のＮＯＲ回路を構成している。７はＮＯＲ回路５とＮＯ
Ｒ回路６の出力より非運用系のクロックを選択する回路
で、この回路７は上記２系統のＮＯＲ回路の出力クロッ
クを選択する選択回路を構成している。８は非同期で入
力される切り換え信号をハザードの出ないタイミングに
するためのフリップフロップ回路で、このフリップフロ
ップ回路８は選択回路７で選択されたクロックにより非
同期の切り換え制御信号をリタイミングする回路を構成
している。
ク回路２の出力である９０゜位相遅れしたクロック出力
ｇにおいて切り換え用クロックを作るためのＮＯＲ回
路、６はＰＬＯ現用クロック（Ｎ系）３とタンク回路２
の出力である９０゜位相遅れしたクロック出力ｇにより
切り換え用クロックを作るためのＮＯＲ回路で、これら
はタンク回路２より出力されたクロックとＰＬＯクロッ
クから切り換えタイミングの位相をとらえるために入力
端子の一方に異なるＰＬＯクロックを入力させた２系統
のＮＯＲ回路を構成している。７はＮＯＲ回路５とＮＯ
Ｒ回路６の出力より非運用系のクロックを選択する回路
で、この回路７は上記２系統のＮＯＲ回路の出力クロッ
クを選択する選択回路を構成している。８は非同期で入
力される切り換え信号をハザードの出ないタイミングに
するためのフリップフロップ回路で、このフリップフロ
ップ回路８は選択回路７で選択されたクロックにより非
同期の切り換え制御信号をリタイミングする回路を構成
している。
【０００９】そして、リタイミング後の同期制御信号で
二重化されたＰＬＯクロックを切り替えるように構成さ
れている。
二重化されたＰＬＯクロックを切り替えるように構成さ
れている。
【００１０】図３は図１および図２の動作説明に供する
各部の波形例を示すタイムチャートで、（ａ）はＰＬＯ
現用クロック（Ｎ系）ａを示したものであり、（ｂ）は
ＰＬＯ予備クロック（Ｅ系）ｂ、（ｃ）は切り換え制御
信号ｃ、（ｄ）はＮＯＲ回路５の出力信号ｄ、（ｅ）は
フリップフロップ回路８の出力信号である実際の切り換
え制御信号ｅ、（ｆ）は選択回路１の出力信号ｆ、
（ｇ）はタンク回路２の出力（クロック）ｇ、（ｈ）は
図２の選択回路２１の出力信号ｈ、（ｉ）は図２のタン
ク回路２２の出力（クロック）ｉを示したものである。
そして、Ｔは図１の選択回路１の出力であるクロック幅
を示し、ｔは図２の選択回路２１の出力であるクロック
幅を示す。ここで、クロック幅Ｔとクロック幅ｔは等し
くない。
各部の波形例を示すタイムチャートで、（ａ）はＰＬＯ
現用クロック（Ｎ系）ａを示したものであり、（ｂ）は
ＰＬＯ予備クロック（Ｅ系）ｂ、（ｃ）は切り換え制御
信号ｃ、（ｄ）はＮＯＲ回路５の出力信号ｄ、（ｅ）は
フリップフロップ回路８の出力信号である実際の切り換
え制御信号ｅ、（ｆ）は選択回路１の出力信号ｆ、
（ｇ）はタンク回路２の出力（クロック）ｇ、（ｈ）は
図２の選択回路２１の出力信号ｈ、（ｉ）は図２のタン
ク回路２２の出力（クロック）ｉを示したものである。
そして、Ｔは図１の選択回路１の出力であるクロック幅
を示し、ｔは図２の選択回路２１の出力であるクロック
幅を示す。ここで、クロック幅Ｔとクロック幅ｔは等し
くない。
【００１１】つぎに図１に示す実施例の動作を図２を参
照して説明する。まず、図２に示す従来のＰＬＯ二重化
切り換え回路では、クロックの切り換え時タンク回路２
２の入力にハザードが発生する。このため、タンク回路
２２は、このハザードの影響を受け、数クロックにわた
り、出力が図３の（ｉ）に示すように変動してしまう。
照して説明する。まず、図２に示す従来のＰＬＯ二重化
切り換え回路では、クロックの切り換え時タンク回路２
２の入力にハザードが発生する。このため、タンク回路
２２は、このハザードの影響を受け、数クロックにわた
り、出力が図３の（ｉ）に示すように変動してしまう。
【００１２】しかしながら、この図１に示す本発明のＰ
ＬＯ二重化切り換え回路は、切り換え制御信号入力端子
９から入力された切り換え制御信号ｃをフリップフロッ
プ回路８にてＮＯＲ回路５またはＮＯＲ回路６の出力で
リタイミングする構成となっている。そして、このＮＯ
Ｒ回路５の出力（図２の（ｄ）参照）またはＮＯＲ回路
６の出力は、ＰＬＯクロック（Ｎ系またはＥ系）とタン
ク回路２の出力のＮＯＲとなっているため、ＮＯＲ回路
に入力したＰＬＯクロックの“Ｌ”レベルで立ち上がり
変化点が発生する。
ＬＯ二重化切り換え回路は、切り換え制御信号入力端子
９から入力された切り換え制御信号ｃをフリップフロッ
プ回路８にてＮＯＲ回路５またはＮＯＲ回路６の出力で
リタイミングする構成となっている。そして、このＮＯ
Ｒ回路５の出力（図２の（ｄ）参照）またはＮＯＲ回路
６の出力は、ＰＬＯクロック（Ｎ系またはＥ系）とタン
ク回路２の出力のＮＯＲとなっているため、ＮＯＲ回路
に入力したＰＬＯクロックの“Ｌ”レベルで立ち上がり
変化点が発生する。
【００１３】さらに、ＮＯＲ回路５またはＮＯＲ回路６
の出力は選択回路７にて、こらから切り換える切り換え
先のＰＬＯクロックで作られた側が選択される。このた
め、フリップフロップ回路８の出力である実際の切り換
え制御信号ｅ（図２の（ｅ）参照）は、切り換え先のＰ
ＬＯクロックの“Ｌ”レベルで発生することになり、ク
ロック切り換え時に選択回路１でハザードは発生せず、
タンク回路２の出力として安定したクロック（図２の
（ｇ）参照）を出力できる。
の出力は選択回路７にて、こらから切り換える切り換え
先のＰＬＯクロックで作られた側が選択される。このた
め、フリップフロップ回路８の出力である実際の切り換
え制御信号ｅ（図２の（ｅ）参照）は、切り換え先のＰ
ＬＯクロックの“Ｌ”レベルで発生することになり、ク
ロック切り換え時に選択回路１でハザードは発生せず、
タンク回路２の出力として安定したクロック（図２の
（ｇ）参照）を出力できる。
【００１４】
【発明の効果】以上説明したように本発明は、非同期で
入力される切り換え制御信号を入力クロックに同期した
切り換え信号に変換し、系の切り換え時のタンク回路の
変動をなくすことにより、切り換え時における切り換え
回路の出力クロックの変動を無くすことができる効果が
ある。
入力される切り換え制御信号を入力クロックに同期した
切り換え信号に変換し、系の切り換え時のタンク回路の
変動をなくすことにより、切り換え時における切り換え
回路の出力クロックの変動を無くすことができる効果が
ある。
【図１】本発明によるＰＬＯ二重化切り換え回路の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】従来のＰＬＯ二重化切り換え回路の一例を示す
ブロック図である。
ブロック図である。
【図３】図１および図２の動作説明に供する各部の波形
例を示すタイムチャートである。
例を示すタイムチャートである。
１ 選択回路 ２ タンク回路 ３ ＰＬＯ現用クロック（Ｎ系） ４ ＰＬＯ予備クロック（Ｅ系） ５，６ ＮＯＲ回路 ７ 選択回路 ８ フリップフロップ回路 ９ 切り換え制御信号入力端子 １０ クロック出力端子
Claims (1)
- 【請求項１】 二重化されたＰＬＯ現用クロック（Ｎ
系）とＰＬＯ予備クロック（Ｅ系）のＰＬＯクロックを
切り換え制御信号により何れか一方に切り換える第１の
選択回路と、この第１の選択回路で選択されたクロック
の位相変動，クロック断を補正するタンク回路からなる
ＰＬＯ二重化切り換え回路において、前記タンク回路よ
り出力されたクロックと前記ＰＬＯクロックから切り換
えタイミングの位相をとらえるために入力端子の一方に
異なるＰＬＯクロックを入力させた２系統のＮＯＲ回路
と、この２系統のＮＯＲ回路の出力クロックを選択する
第２の選択回路と、この第２の選択回路で選択されたク
ロックにより非同期の切り換え制御信号をリタイミング
する回路とを含み、リタイミング後の同期制御信号で二
重化されたＰＬＯクロックを切り替えるようにしたこと
を特徴とするＰＬＯ二重化切り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233794A JP2591871B2 (ja) | 1991-08-22 | 1991-08-22 | Ｐｌｏ二重化切り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233794A JP2591871B2 (ja) | 1991-08-22 | 1991-08-22 | Ｐｌｏ二重化切り換え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0556031A true JPH0556031A (ja) | 1993-03-05 |
| JP2591871B2 JP2591871B2 (ja) | 1997-03-19 |
Family
ID=16960677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233794A Expired - Lifetime JP2591871B2 (ja) | 1991-08-22 | 1991-08-22 | Ｐｌｏ二重化切り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591871B2 (ja) |
-
1991
- 1991-08-22 JP JP3233794A patent/JP2591871B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591871B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0556031A (ja) | Ｐｌｏ二重化切り換え回路 | |
| KR100237545B1 (ko) | 시디엠에이 시스템의 이중화 시간/주파수 발생장치 | |
| JPH04316234A (ja) | クロック切替回路 | |
| JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
| JPH08298502A (ja) | 二重化クロック生成装置 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JPH02176916A (ja) | クロック切替方式 | |
| JPH04138728A (ja) | 現用・予備切替方式 | |
| JP2611246B2 (ja) | 無瞬断同期切替装置 | |
| JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
| JPH0451716A (ja) | Ｐｌｏ切り替え回路 | |
| JPH0730529A (ja) | クロック乗せ換え回路 | |
| JPH0470139A (ja) | クロック切替時のハザード部分マスククロック出力方法 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JPH01264028A (ja) | 同期切替方式 | |
| JP2519887Y2 (ja) | 位相同期発振回路 | |
| JPH01140832A (ja) | 冗長切替回路 | |
| JPH06232788A (ja) | 信号切替器 | |
| JPH11341108A (ja) | 現用系・予備系切替方法および切替装置 | |
| JPH0833072A (ja) | 冗長構成ディジタル回路の制御システム | |
| JPH05284012A (ja) | 同期形二重化クロック信号発生回路 | |
| JPH01119128A (ja) | デスタック系ジッタ抑圧回路 | |
| JPS6255717A (ja) | 共通クロツク信号供給方式 | |
| JPH0442625A (ja) | 光端局装置 | |
| JPH076079A (ja) | エラスティックメモリ回路 |