JPH0470139A - クロック切替時のハザード部分マスククロック出力方法 - Google Patents

クロック切替時のハザード部分マスククロック出力方法

Info

Publication number
JPH0470139A
JPH0470139A JP2182212A JP18221290A JPH0470139A JP H0470139 A JPH0470139 A JP H0470139A JP 2182212 A JP2182212 A JP 2182212A JP 18221290 A JP18221290 A JP 18221290A JP H0470139 A JPH0470139 A JP H0470139A
Authority
JP
Japan
Prior art keywords
clock
hazard
received signal
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2182212A
Other languages
English (en)
Inventor
Tetsuyoshi Takenaka
哲喜 竹中
Etsuko Ito
悦子 伊藤
Tsutomu Yuda
湯田 勉
Toshihiko Nachi
那知 利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2182212A priority Critical patent/JPH0470139A/ja
Publication of JPH0470139A publication Critical patent/JPH0470139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 受信信号を入力し、該受信信号のクロック再生符号が入
力すると立ち上がり、ハザード状態出力を経て再生クロ
ックを出力するクロック再生回路と、 該再生クロックと周波数が等しいシステムクロッりを発
生するシステムクロック発生回路を有し、受信信号を入
力し、該受信信号のクロック再生符号が入力すると、該
システムクロック発生回路の出力を該クロック再生回路
の出力に切り替える切替スイッチを制御して、該クロッ
ク再生回路の出力に切り替え、受信信号を処理する受信
信号処理部へ供給しているシステムクロックを再生クロ
・ツクに切り替える制御部とを有するディジタルモデム
のクロック切替時のハザード部分マスククロ・ツク出力
方法に関し、 システムクロックから再生クロックに切り替えた時、ハ
ザード部分をマスクしたクロックを発生する、クロック
切替時のハザード部分マスククロック出力方法の提供を
目的とし、 該切替スイッチと該受信信号処理部間に、クロック補償
手段を設け、該クロック補償手段にて、システムクロッ
クを再生クロックに切り替えた時ハザード区間をマスク
する為に、システムクロックを再生クロックに切り替え
る前の、システムクロックの立ち上がりに同期したHレ
ベルの信号を予め定められた上記ハザード期間に相当す
る間保持し、該期間終了時は再生クロックの立ち下がり
に同期してLレベルとし以後は該再生クロックを出力す
るように構成する。
〔産業上の利用分野〕
本発明は、クロック再生符号領域を持つバースト信号を
受信する衛星通信分野等でのディジタルモデムの復調部
のクロック切替時のハザード部分マスククロック出力方
法に関する。
〔従来の技術〕
第5図は1例のバースト信号のフォーマットを示す図、
第6図は従来例のディジタルモデムの復調部の要部のブ
ロック図、第7図は第6図の各部の波形のタイムチャー
トで(A)〜(C)は第6図のa −C点に対応してい
る。
衛星通信のバースト信号の1例を示したものが第5図で
あり、このバースト信号は先頭からガードタイム領域、
キャリア再生符号領域、クロック再生符号領域、ユニー
クワード領域、データ頭域よりなっている。
このようなバースト信号が、第6図に示すディジタルモ
デムの復調部10’ のキャリア再生復調部5−1.デ
ィジタルモデム制御部工1”、クロック再生回路1に入
力し、キャリア再生復調部5−1ではキャリア再生符号
にて例えば直交振幅変調のキャリアの位相を定め復調の
為の演算を行い、復調された信号は信号処理回路5−2
に送られ処理される。
この場合、キャリア再生復調部5−1及び信号処理回路
5−2へのクロックは、ディジタルモデム制御部11°
にバースト信号のクロック再生符号が入力する迄は、シ
ステムクロック発生回路2よりの第7図(A)に示す如
きクロック(再生クロックと周波数は等しいが非同期で
ある)が切替スイッチ3を介して供給されており、クロ
ック再生符号が入力するとディジタルモデム制御部lビ
は切替スイッチ3に切り替え信号を送り、クロック再生
回路1の受信信号に同期した再生クロックに切り替える
〔発明が解決しようとする課題〕
しかしながら、クロック再生回路1ではバースト信号の
クロック再生符号が入力すると立ち上がり受信信号に同
期した再生クロックを出力するようにするが、第7図(
B)に示す如く立ち上がり時はクロックに所謂ひげが発
生し恰も高速になったクロックを発生するハザード状態
が生ずる。
この為に、システムクロックを再生クロックに切り替え
たクロックは第7図(C)に示す如くなり、ハザード区
間では高速になったクロックを発生する為に、キャリア
再生復調部5−1.信号処理回路5−2の演算処理か追
従しなくなったり、又処理する素子が正常に動作しなか
ったりする問題点がある。
本発明は、システムクロックから再生クロックに切り替
えた時、ハザード部分をマスクしたクロックを発生する
、クロック切替時のハザード部分マスククロック出力方
法の提供を目的としている。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図である。
第1図に示す如く、受信信号を入力し、該受信信号のク
ロック再生符号が入力すると立ち上がり、ハザード状態
を出力を経て再生クロ・ツクを出力するクロック再生回
路1と、 該再生クロックと周波数が等しいシステムクロ・ツクを
発生するシステムクロック発生回路2を有し、受信信号
を入力し、該受信信号のクロック再生符号が入力すると
、該システムクロック発生回路2の出力を該クロック再
生回路1の出力に切り替える切替スイッチ3を制御して
、該クロ・ツク再生回路lの出力に切り替え、受信信号
を処理する受信信号処理部5へ供給しているシステムク
ロックを再生クロックに切り替える制御部11とを有す
るモデムにおいて、 該切替スイッチ3と該受信信号処理部5間に、クロック
補償手段4を設け、該クロック補償手段4にて、 システムクロックを再生クロックに切り替えた時ハザー
ド区間をマスクする為に、システムクロックを再生クロ
ックに切り替える前の、システムクロックの立ち上がり
に同期したHレベルの信号を予め定められた上記ハザー
ド期間に相当する間保持し、該期間終了時は再生クロッ
クの立ち下がりに同期してLレベルとし以後は該再生ク
ロックを出力するようにする。
〔作 用〕
本発明によれば、切替スイッチ3と該受信信号処理部5
間に設けた該クロック補償手段4にて、システムクロッ
クを再生クロックに切り替えた時、ハザード区間をマス
クする為に、システムクロックを再生クロックに切り替
える前の、システムクロックの立ち上がりに同期したH
レベルの信号を予め定められた上記ハザード期間に相当
する間保持し、該期間終了時は再生クロックの立ち下が
りに同期してLレベルとし以後は該再生クロックを出力
するようにするので、受信信号処理部5に供給されるク
ロックはハザードはマスクされたクロックで、且つ切り
替えた時、システムクロックの立ち下がりと再生クロッ
クの立ち上がりが接近して高周波のクロックとなること
もないので、受信信号処理部5の演算処理か追従しなく
なったり、又処理する素子が正常に動作しなかったりす
ることはなくなる。
〔実施例〕
第2図は本発明の実施例のディジタルモデムの復調部の
要部のブロン・り図、第3図は本発明の実施例のクロッ
ク補償回路のブロック図、第4図は第3図の各部の波形
のタイムチャートで(A)(B)(C)(E)は第3図
のa、b、c、e点に対応している。
第2図にて第6図の従来例と異なる点は、キャリア再生
復調部5−1.信号処理回路5−2と切替スイッチ3と
の間に、ディジタルモデム制御部11よりトリガ信号及
びシステムクロックを入力したクロック補償回路4を設
けた点であるので、クロック補償回路4につき第3図、
第4図を用いて説明する。
第3図では、端子42よりは第4図(A)に示す如きシ
ステムクロックを入力し、フリップフロップ(以下FF
と称す)21〜2n+1のクロック端子及びノット回路
38にて反転してFF2n+2のクロック端子に入力し
ている。
又端子41にはディジタルモデム制御部11より、第4
図(C)に示す如き、クロック再生符号が入力した時(
バースト信号が入力すると、この最初よりクロック再生
符号入力時は計算する)切替スイッチ3を切り替える信
号を出力する1〜2クロツク前に、Hレベルとするトリ
ガ信号をFF21の入力信号として入力し、又端子43
よりは第4図(B)に示す如き、切替スイッチ3の出力
クロックを入力し、FF31〜33のクロック端子に入
力する。
従って、FF21〜2n+1の出力は第4図(D)の1
,2.  ・−n、n+1に示す如く、Hレベルのトリ
ガ信号がl−n+1クロック分遅延したHレベルの信号
となり、FF2n+2の反転出力XQの出力は第4図(
D)のn+1.5の下段の如きn+1.5クロック分遅
延したところでLレベルの信号となり、FF21の出力
と共にアンド回路30に入力する。
従ってアンド回路30の出力は第4図(D)のrに示す
如く、システムクロックを再生クロックに切り替える前
の、システムクロックの立ち上がりに同期してHレベル
になり、このHレベルがハザード区間を過ぎる迄保つ信
号となる。
尚この場合のFFの数を定めるnは、Hレベルのトリガ
信号をハザード区間分板上遅延させるように定める。
又FF2nの出力のHレベルのトリガ信号をnクロック
遅延させた第4図(D)のnに示す信号は、FF31に
入力すると共にアンド回路35に入力する。又FF31
ではこの入力を、第4図(B)に示す切替スイッチ3の
出力クロックにてラッチし、アンド回路34に入力する
と共にFF32に入力し、又FF32の出力をFF33
に入力し反転出力XQの出力をアンド回路34に人力し
、アンド回路34の出力は又アンド回路35に入力する
するとアンド回路34の出力は、第4図(D)のgに示
す如く、切替スイッチ3の出力クロックがハザード区間
では不安定な信号が出力され、ハザード区間を過ぎた第
4図(B)のイ点のクロックにてラッチされた時はHレ
ベル、イ点より2クロツク遅れたハ点のクロックにてラ
ッチされた時はLレベルとなる信号となり、アンド回路
35に入力する。
するとアンド回路35の出力よりは第4図(D)のhに
示す如く、第4図(B)に示すクロックがハザード区間
を過ぎてイ点になる迄はLレベルでハザード区間をマス
クし、イ点になった時Hレベルとなり、ハ点になった時
は再生クロックの立ち上がりに同期してLレベルとなる
信号となり、オア回路36に入力する。
するとオア回路36の出力は第4図(D)iに示す如き
、システムクロックを再生クロックに切り替える前の、
システムクロックの立ち上がりに同期してHレベルとな
り、このHレベルをハザード区間保持し、第4図(B)
のハ点の再生クロックの立ち上がりに同期してLレベル
となる信号となりオア回路37に入力する。
するとオア回路37の出力は、第4図(E)に示す如き
、システムクロックを再生クロックに切り替える前の、
システムクロックの立ち上がりに同期してHレベルとな
り、このHレベルをハザード区間保持し、再生クロック
の立ち下がりに同期してLレベルとなり、以後は再生ク
ロックであるクロックとなり、第2図のキャリア再生復
調部5−1及び信号処理回路5−2に供給されるので、
キャリア再生復調部5−1及び信号処理回路5−2の演
算処理か追従しなくなったり、又処理する素子が正常に
動作しなかったりすることはなくなる。
尚システムクロックと再生クロックは非同期であるので
再生クロックの遅延が大きいと、第4図(D)のg、h
、iの点線の示す如き信号となり1、:(7)IFH;
[4図(E)に示す信号のHレベルはもう1サイクル分
長くなる。
尚又第4図(D)iに示すdelayは素子による遅延
を示し動作には影響はない。
〔発明の効果〕
以上詳細に説明せる如く本発明によれば、システムクロ
ックを再生クロックに切り替えた出力クロックではハザ
ード区間がマスクされ、且つ切り替えた時、システムク
ロックの立ち下がりと再生クロックの立ち上がりが接近
して高周波のクロックとなることもないので、キャリア
再生復調部5−1及び信号処理回路5−2の演算処理か
追従しなくなったり、又処理する素子が正常に動作しな
かったりすることはなくなる効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例のディジタルモデムの復調部の
要部のブロック図、 第3図は本発明の実施例のクロック補償回路のブロック
図、 第4図は第3図の各部の波形のタイムチャート、第5図
は1例のバースト信号のフォーマットを示す図、 第6図は従来例のディジタルモデムの復調部の要部のブ
ロック図、 第7図は第6図の各部の波形のタイムチャートである。 図において、 1はクロック再生回路、 2はシステムクロック発生回路、 3は切替スイッチ、 4はクロック補償回路、ワロ、、、Q’Jイ唆手役5は
受信信号処理部、 5−1はキャリア再生復調部、 5−2は信号処理回路、 10.10’ はディジタルモデムの復調部、11.1
1’ はディジタルモデム制御部、21〜2n+2.3
1〜33はフリップフロップ、30.34.35はアン
ド回路、 36.37はオア回路、 3日はノント回路を示す。 本発明の原理ブロック図 第 1 囚 くωす

Claims (1)

  1. 【特許請求の範囲】 受信信号を入力し、該受信信号のクロック再生符号が入
    力すると立ち上がり、ハザード状態出力を経て再生クロ
    ックを出力するクロック再生回路(1)と、 該再生クロックと周波数が等しいシステムクロックを発
    生するシステムクロック発生回路(2)を有し、受信信
    号を入力し、該受信信号のクロック再生符号が入力する
    と、該システムクロック発生回路(2)の出力を該クロ
    ック■生回路(1)の出力に切り替える切替スイッチ(
    3)を制御して、該クロック再生回路(1)の出力に切
    り替え、受信信号を処理する受信信号処理部(5)へ供
    給しているシステムクロックを再生クロックに切り替え
    る制御部(11)とを有するモデムにおいて、該切替ス
    イッチ(3)と該受信信号処理部(5)間に、クロック
    補償手段(4)を設け、該クロック補償手段(4)にて
    、 システムクロックを再生クロックに切り替えた時ハザー
    ド区間をマスクする為に、システムクロックを再生クロ
    ックに切り替える前の、システムクロックの立ち上がり
    に同期したHレベルの信号を予め定められた上記ハザー
    ド期間に相当する間保持し、該期間終了時は再生クロッ
    クの立ち下がりに同期してLレベルとし以後は該再生ク
    ロックを出力するようにしたことを特徴とするクロック
    切替時のハザード部分マスククロック出力方法。
JP2182212A 1990-07-10 1990-07-10 クロック切替時のハザード部分マスククロック出力方法 Pending JPH0470139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2182212A JPH0470139A (ja) 1990-07-10 1990-07-10 クロック切替時のハザード部分マスククロック出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2182212A JPH0470139A (ja) 1990-07-10 1990-07-10 クロック切替時のハザード部分マスククロック出力方法

Publications (1)

Publication Number Publication Date
JPH0470139A true JPH0470139A (ja) 1992-03-05

Family

ID=16114315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2182212A Pending JPH0470139A (ja) 1990-07-10 1990-07-10 クロック切替時のハザード部分マスククロック出力方法

Country Status (1)

Country Link
JP (1) JPH0470139A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629730B2 (en) 2009-12-22 2014-01-14 Asahi Kasei Microdevices Corporation Oscillator
US8659361B2 (en) 2010-11-29 2014-02-25 Mitsumi Electric Co., Ltd. Function generator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629730B2 (en) 2009-12-22 2014-01-14 Asahi Kasei Microdevices Corporation Oscillator
US8659361B2 (en) 2010-11-29 2014-02-25 Mitsumi Electric Co., Ltd. Function generator circuit

Similar Documents

Publication Publication Date Title
JPH07202657A (ja) ディジタル遅延線
JPH0470139A (ja) クロック切替時のハザード部分マスククロック出力方法
JPH06252967A (ja) π/4QPSKクロック再生器
JPS6348471B2 (ja)
JPH01317027A (ja) ミューティング制御回路
JPH0624399B2 (ja) 受信信号処理方式
JPH1132031A (ja) クロック再生装置
JPS5819056A (ja) クロツク再生回路
JP2000261820A5 (ja)
JPS61270938A (ja) クロツク再生回路
JP4358966B2 (ja) リファレンスクロック生成回路
JPH0564287A (ja) オーデイオアンプ
JPH04361448A (ja) 搬送波信号再生回路
JP2642295B2 (ja) クロック作成回路
US7110461B2 (en) Technique to enlarge data eyes in wireline communication systems
JP2591871B2 (ja) Plo二重化切り換え回路
JPH0320180B2 (ja)
JPH01190145A (ja) システムクロック同期回路
JPH11205298A (ja) クロック再生装置
JP3541643B2 (ja) Afc制御装置
JPH11234257A (ja) クロック再生装置
JPH04361497A (ja) サブキャリア再生器
JPH0215143B2 (ja)
JPH0548449A (ja) デジタルpll回路
JPH06164327A (ja) 論理回路