JPH0767107B2 - Ａｔｍセル流量監視／制御用セルカウンタ回路 - Google Patents
Ａｔｍセル流量監視／制御用セルカウンタ回路Info
- Publication number
- JPH0767107B2 JPH0767107B2 JP22300290A JP22300290A JPH0767107B2 JP H0767107 B2 JPH0767107 B2 JP H0767107B2 JP 22300290 A JP22300290 A JP 22300290A JP 22300290 A JP22300290 A JP 22300290A JP H0767107 B2 JPH0767107 B2 JP H0767107B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- atm
- shift register
- counter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、非同期転送モード（Asynchronous Transfer
Mode:ATM）を用いた情報転送網（ATM網）において、送
出ATMセル数（固定長のパケット数）を監視、制御する
手段に関するものである。
Mode:ATM）を用いた情報転送網（ATM網）において、送
出ATMセル数（固定長のパケット数）を監視、制御する
手段に関するものである。
（従来の技術） ATM網はトラヒック特性の異なる様々な呼を統合的に収
容／サービスできるものであるが、それゆえに、ATM網
においては、呼を受け入れるか否かの判断をするとき
に、その呼の最大セル送出速度、平均セル送出速度等の
トラヒック特性を表すパラメータが必要となる。これら
のパラメータは、発呼時に発呼者から申告されるもので
あるが、呼設定後、発呼者がこれを上回るセルトラヒッ
クを送出すると、同一伝送路を通る他の呼も含めて伝送
品質（セル待ち合わせ遅延、セル廃棄率）が満足できな
くなる恐れがある。
容／サービスできるものであるが、それゆえに、ATM網
においては、呼を受け入れるか否かの判断をするとき
に、その呼の最大セル送出速度、平均セル送出速度等の
トラヒック特性を表すパラメータが必要となる。これら
のパラメータは、発呼時に発呼者から申告されるもので
あるが、呼設定後、発呼者がこれを上回るセルトラヒッ
クを送出すると、同一伝送路を通る他の呼も含めて伝送
品質（セル待ち合わせ遅延、セル廃棄率）が満足できな
くなる恐れがある。
これを防止するためには、網の入口において、設定され
た呼のトラヒック特性が申告値に違反しないかどうかを
チェックする必要がある。これがATMセル流量監視／制
御あるいはポリシング機能と呼ばれるものである。
た呼のトラヒック特性が申告値に違反しないかどうかを
チェックする必要がある。これがATMセル流量監視／制
御あるいはポリシング機能と呼ばれるものである。
ポリシング機能は、設定される仮想チャネル（Virtual
ChannelまたはVirtual Path）単位に設ける必要があ
る。これは、同一加入者線上に宛先の異なる複数の仮想
チャネルが設定された場合、加入者線毎の監視では不十
分だからである。
ChannelまたはVirtual Path）単位に設ける必要があ
る。これは、同一加入者線上に宛先の異なる複数の仮想
チャネルが設定された場合、加入者線毎の監視では不十
分だからである。
ポリシング機能は、呼受付制御にどういうパラメータを
使うかによって変わるもので、CCITT（世界電信電話諮
問委員会）が定める広帯域ISDNに関する90年勧告におい
ては、その例として最大セル送出速度、平均セル送出速
度、バースト長等が上げられている。同委員会の資料：
遅延寄書D604/XVIII（CCITT Study Group XVIII,Genev
a,8-19 January 1990）においては、このうちの平均セ
ル送出速度の監視／制御方法として、第４図に示すよう
に、周期Ｔ（単位はセル数）の区間中に送られるセル数
の最大値を監視／規制する考え方が述べられている。
使うかによって変わるもので、CCITT（世界電信電話諮
問委員会）が定める広帯域ISDNに関する90年勧告におい
ては、その例として最大セル送出速度、平均セル送出速
度、バースト長等が上げられている。同委員会の資料：
遅延寄書D604/XVIII（CCITT Study Group XVIII,Genev
a,8-19 January 1990）においては、このうちの平均セ
ル送出速度の監視／制御方法として、第４図に示すよう
に、周期Ｔ（単位はセル数）の区間中に送られるセル数
の最大値を監視／規制する考え方が述べられている。
（発明が解決しようとする課題） 第４図に示した平均セル速度の監視／制御方式では、第
５図に示すように、端末側と網側で周期Ｔの区間の位相
が合っていないと、端末側と網側の認識が一致せず、端
末側では申告した平均セル送出速度を守ってセルを送出
したつもりでも、網側では違反しているように解釈さ
れ、セルを廃棄されたり、セルに違反している目印をつ
けられたりする可能性がある。これを防ぐには、端末側
と網側で周期Ｔの区間の位相を一致させるための何等か
の手段が必要となり、制御が複雑化し、そのための余分
なハードウェアが必要となる。
５図に示すように、端末側と網側で周期Ｔの区間の位相
が合っていないと、端末側と網側の認識が一致せず、端
末側では申告した平均セル送出速度を守ってセルを送出
したつもりでも、網側では違反しているように解釈さ
れ、セルを廃棄されたり、セルに違反している目印をつ
けられたりする可能性がある。これを防ぐには、端末側
と網側で周期Ｔの区間の位相を一致させるための何等か
の手段が必要となり、制御が複雑化し、そのための余分
なハードウェアが必要となる。
（課題を解決するための手段） 本発明によるATMセル流量監視／制御用セルカウンタ回
路は、Ｔセル分の長さの観測期間中に送出されるセル数
を係数するセルカウンタにおいて、各セルスロット毎に
特定の仮想チャネルに属するセルの送出の有無（例え
ば、有:1、無:0）が入力され、かつ各セルスロット毎に
１ビットずつシフトしていく長さＴのシフトレジスタ
と、該仮想チャネルに属するセルの送出があると＋１さ
れ、該シフトレジスタからセル送出有の信号（例えば
１）が出力されると−１されるカウンタとからなること
を特徴とする。
路は、Ｔセル分の長さの観測期間中に送出されるセル数
を係数するセルカウンタにおいて、各セルスロット毎に
特定の仮想チャネルに属するセルの送出の有無（例え
ば、有:1、無:0）が入力され、かつ各セルスロット毎に
１ビットずつシフトしていく長さＴのシフトレジスタ
と、該仮想チャネルに属するセルの送出があると＋１さ
れ、該シフトレジスタからセル送出有の信号（例えば
１）が出力されると−１されるカウンタとからなること
を特徴とする。
（作用） 本発明によるATMセル流量監視／制御方式は、任意の位
相の周期Ｔの区間の送出セル数を常にある値以下に制御
する方式である。その具体的実現方法は、特定の仮想チ
ャネル（Virtual ChannelまたはVirtual Path）のセル
送出数をカウントアップする一方、過去１区間（周期
Ｔ）分のセル送出パターンをシフトレジスタに記憶し、
シフトレジスタから出力される１周期前の該仮想チャネ
ルに属するセルの送出の有無の情報によってカウンタを
カウントダウンすることにより、該カウンタにその時点
までの周期Ｔの区間の送出セル数を常時表示させ、それ
をもとに違反の有無を判定し、セルの送出を監視あるい
は制御するものである。端末と網側の双方にこの全く同
じメカニズムを持つことにより、矛盾のないポリシング
が可能となる。
相の周期Ｔの区間の送出セル数を常にある値以下に制御
する方式である。その具体的実現方法は、特定の仮想チ
ャネル（Virtual ChannelまたはVirtual Path）のセル
送出数をカウントアップする一方、過去１区間（周期
Ｔ）分のセル送出パターンをシフトレジスタに記憶し、
シフトレジスタから出力される１周期前の該仮想チャネ
ルに属するセルの送出の有無の情報によってカウンタを
カウントダウンすることにより、該カウンタにその時点
までの周期Ｔの区間の送出セル数を常時表示させ、それ
をもとに違反の有無を判定し、セルの送出を監視あるい
は制御するものである。端末と網側の双方にこの全く同
じメカニズムを持つことにより、矛盾のないポリシング
が可能となる。
（実施例） 第１図に、本発明に基づくセル送出パターンの一例を示
す。
す。
第１図は、１セルスロット時間ずつずれた周期Ｔの各区
間の中で、常に送出セル数が４以下となるように制御さ
れる場合の例である。図に示すように、セルを連続して
バースト的に送る場合には４個が限度となり、その後は
１周期後でなければ次のセルを送出することが出来な
い。端末側でセルを送出できるか否かは、周期Ｔの区間
内の送出セル数を常時表示するセルカウンタ回路を参照
することによって判定できる。送出すべきセルがありな
がら送出不可の場合には、端末内で該セルをバッファメ
モリに一時蓄積し、送出可となってから送出を行う。
間の中で、常に送出セル数が４以下となるように制御さ
れる場合の例である。図に示すように、セルを連続して
バースト的に送る場合には４個が限度となり、その後は
１周期後でなければ次のセルを送出することが出来な
い。端末側でセルを送出できるか否かは、周期Ｔの区間
内の送出セル数を常時表示するセルカウンタ回路を参照
することによって判定できる。送出すべきセルがありな
がら送出不可の場合には、端末内で該セルをバッファメ
モリに一時蓄積し、送出可となってから送出を行う。
前記セルカウンタ回路の構成を第２図に示す。以下、端
末側に置かれた送出セル数カウンタを想定して説明を行
う。
末側に置かれた送出セル数カウンタを想定して説明を行
う。
第２図において、仮想チャネル識別回路100は、端末が
送出しようとするATMセルのヘッダを記憶するヘッダ記
憶回路101内の仮想チャネル識別番号（Virtual Channel
Identifier及びVirtual Parh Identifier）を監視し、
識別番号記憶回路102に仮想チャネル設定時に記憶され
た該チャネルの識別番号と比較して該セルが該仮想チャ
ネルのセルか否かを判定し、該チャネルのセルである場
合にはセル送出信号をアップダウンカウンタ103及びＴ
段のシフトレジスタ104の入力端子に出力する。シフト
レジスタ104は、各セルスロット毎に、前記仮想チャネ
ル識別回路100の出力を入力すると同時に、内部に記憶
している情報を１ビットずつシフトする。従って、シフ
トレジスタの出力端子105には、Ｔセル時間前のセル送
出信号が出力される。アップダウンカウンタ103は、入
力端子106に仮想チャネル識別回路100からセル送出信号
が入力された時には、＋１だけカウントアップし、しか
る後、シフトレジスタ104の出力端子105に表示されてい
るＴセル時間前のセル送出信号にしたがって、セル送出
があったと表示されている場合には−１だけカウントダ
ウンされる。以上の結果、アップダウンカウンタ103
は、その時点からＴセル時間前の期間における該仮想チ
ャネルに属するセルの送出数を常に表示していることに
なる。
送出しようとするATMセルのヘッダを記憶するヘッダ記
憶回路101内の仮想チャネル識別番号（Virtual Channel
Identifier及びVirtual Parh Identifier）を監視し、
識別番号記憶回路102に仮想チャネル設定時に記憶され
た該チャネルの識別番号と比較して該セルが該仮想チャ
ネルのセルか否かを判定し、該チャネルのセルである場
合にはセル送出信号をアップダウンカウンタ103及びＴ
段のシフトレジスタ104の入力端子に出力する。シフト
レジスタ104は、各セルスロット毎に、前記仮想チャネ
ル識別回路100の出力を入力すると同時に、内部に記憶
している情報を１ビットずつシフトする。従って、シフ
トレジスタの出力端子105には、Ｔセル時間前のセル送
出信号が出力される。アップダウンカウンタ103は、入
力端子106に仮想チャネル識別回路100からセル送出信号
が入力された時には、＋１だけカウントアップし、しか
る後、シフトレジスタ104の出力端子105に表示されてい
るＴセル時間前のセル送出信号にしたがって、セル送出
があったと表示されている場合には−１だけカウントダ
ウンされる。以上の結果、アップダウンカウンタ103
は、その時点からＴセル時間前の期間における該仮想チ
ャネルに属するセルの送出数を常に表示していることに
なる。
端末において送出すべきセルが発生したとき、該セルが
属する仮想チャネルに対応するアップダウンカウンタが
周期Ｔ内に送出可能な最大セル数Ｍ未満の値を示してい
るときには、該セルを網に向けて送出することができ
る。また該カウンタの値がＭであっても、シフトレジス
タ104の出力端子105にＴセル時間前にセル送出があった
ことが表示されている場合にも、やはり該セルを網に向
けて送出することが可能である。カウンタ103の値がＭ
であり、しかもシフトレジスタ104の出力端子105にＴセ
ル時間前にはセル送出がなかったことが表示されている
場合には、端末は該セルをバッファメモリに蓄積し、次
のセルスロット時間となるまで待ち合わせて、以上と同
じ動作を繰り返さなければならない。以上の動作を可能
とするため、比較回路107は、アップダウンカウンタ103
と最大セル数Ｍを記憶する保持回路108の出力を比較
し、カウンタの表示値がＭ以下である場合には送出可信
号を出力する。論理和回路109は、前記比較回路107とシ
フトレジスタ104の出力端子105との論理和をとり、最終
的な送出可信号を端末のセル送信制御回路（第２図には
表示していない）に送出する。端末は、該送出可信号に
したがってセルを送信する。
属する仮想チャネルに対応するアップダウンカウンタが
周期Ｔ内に送出可能な最大セル数Ｍ未満の値を示してい
るときには、該セルを網に向けて送出することができ
る。また該カウンタの値がＭであっても、シフトレジス
タ104の出力端子105にＴセル時間前にセル送出があった
ことが表示されている場合にも、やはり該セルを網に向
けて送出することが可能である。カウンタ103の値がＭ
であり、しかもシフトレジスタ104の出力端子105にＴセ
ル時間前にはセル送出がなかったことが表示されている
場合には、端末は該セルをバッファメモリに蓄積し、次
のセルスロット時間となるまで待ち合わせて、以上と同
じ動作を繰り返さなければならない。以上の動作を可能
とするため、比較回路107は、アップダウンカウンタ103
と最大セル数Ｍを記憶する保持回路108の出力を比較
し、カウンタの表示値がＭ以下である場合には送出可信
号を出力する。論理和回路109は、前記比較回路107とシ
フトレジスタ104の出力端子105との論理和をとり、最終
的な送出可信号を端末のセル送信制御回路（第２図には
表示していない）に送出する。端末は、該送出可信号に
したがってセルを送信する。
第２図のセルカウンタ回路は、第３図に示すように、シ
フトレジスタ109の段数をT-1段とすることによってさら
に簡略化することが可能である。この場合にはアップダ
ウンカウンタ103は、直前のT-1セル時間中の該仮想チャ
ネルに属するセルの送出数を表しており、該カウンタの
値と保持回路108に記憶された送出可能なセルの最大数
Ｍを比較する比較回路107の出力をそのまま端末に対す
る送出可信号とすることが出来る。
フトレジスタ109の段数をT-1段とすることによってさら
に簡略化することが可能である。この場合にはアップダ
ウンカウンタ103は、直前のT-1セル時間中の該仮想チャ
ネルに属するセルの送出数を表しており、該カウンタの
値と保持回路108に記憶された送出可能なセルの最大数
Ｍを比較する比較回路107の出力をそのまま端末に対す
る送出可信号とすることが出来る。
以上は、端末側に置かれるセルカウンタ回路を想定して
説明を行ったが、網側に置かれるATMセル流量監視／制
御回路においても、原理的に全く同じ構成の回路を置く
ことによって、端末側と矛盾のない、すなわち端末が上
記のATMセル流量監視／制御用セルカウンタ回路をもと
に正しくセルを送出する限り、申告違反と判定されるセ
ルが全くないようなポリシング機能を実現することが出
来る。但し網側に置かれる場合には、第３図のようなT-
1段のシフトレジスタ構成は意味がなく、第２図に示し
た端末側の実施例において、送出しようとするセルの代
わりに端末から伝送されてきたセルが入力され、また比
較回路によりアップダウンカウンタの表示値（Ａ）と最
大送出可能数Ｍの比較を行い、該カウンタの表示値がＭ
より大きい場合に、申告値違反信号を出力するように構
成する点が異なる。但し、原理的には全く同様の回路で
ある。
説明を行ったが、網側に置かれるATMセル流量監視／制
御回路においても、原理的に全く同じ構成の回路を置く
ことによって、端末側と矛盾のない、すなわち端末が上
記のATMセル流量監視／制御用セルカウンタ回路をもと
に正しくセルを送出する限り、申告違反と判定されるセ
ルが全くないようなポリシング機能を実現することが出
来る。但し網側に置かれる場合には、第３図のようなT-
1段のシフトレジスタ構成は意味がなく、第２図に示し
た端末側の実施例において、送出しようとするセルの代
わりに端末から伝送されてきたセルが入力され、また比
較回路によりアップダウンカウンタの表示値（Ａ）と最
大送出可能数Ｍの比較を行い、該カウンタの表示値がＭ
より大きい場合に、申告値違反信号を出力するように構
成する点が異なる。但し、原理的には全く同様の回路で
ある。
なお、上記に示したシフトレジスタの代わりにメモリと
周期Ｔ（または周期T-1）のアドレスを発生するカウン
タとを組み合せて構成することも可能である。こうすれ
ばかなり長い周期Ｔにも容易に対応することが可能であ
る。また以上の説明では、特定の仮想チャネル１チャネ
ルについて説明を行ったが、通常、端末側、網側ともに
同時に複数の仮想チャネルを設定することが多く、以上
説明した回路を、複数チャネル分まとめて実現すること
も可能である。
周期Ｔ（または周期T-1）のアドレスを発生するカウン
タとを組み合せて構成することも可能である。こうすれ
ばかなり長い周期Ｔにも容易に対応することが可能であ
る。また以上の説明では、特定の仮想チャネル１チャネ
ルについて説明を行ったが、通常、端末側、網側ともに
同時に複数の仮想チャネルを設定することが多く、以上
説明した回路を、複数チャネル分まとめて実現すること
も可能である。
（発明の効果） 以上述べたように、本発明によれば、矛盾のない正確な
ポリシングが可能となり、そのための回路も、全く同じ
原理のものを端末側と網側に置いて独立に動作させれば
よく、極めて単純で信頼性の高い動作を保証することが
出来る。
ポリシングが可能となり、そのための回路も、全く同じ
原理のものを端末側と網側に置いて独立に動作させれば
よく、極めて単純で信頼性の高い動作を保証することが
出来る。
第１図は、本発明に基づくセル送出パターンの一例を示
す説明図、第２図は本発明によるATMセル流量監視／制
御用セルカウンタ回路の第１の実施例のブロック図、第
３図は本発明によるATMセル流量監視／制御用セルカウ
ンタ回路の第２の実施例のブロック図、第４図は従来の
平均セル速度の監視／制御方法を示す説明図、第５図は
従来の方法における問題点を示す説明図である。 図において、100は仮想チャネル識別回路、101はヘッダ
記憶回路、102は識別番号記憶回路、103はアップダウン
カウンタ、104はシフトレジスタ、107は比較回路、108
は保持回路である。
す説明図、第２図は本発明によるATMセル流量監視／制
御用セルカウンタ回路の第１の実施例のブロック図、第
３図は本発明によるATMセル流量監視／制御用セルカウ
ンタ回路の第２の実施例のブロック図、第４図は従来の
平均セル速度の監視／制御方法を示す説明図、第５図は
従来の方法における問題点を示す説明図である。 図において、100は仮想チャネル識別回路、101はヘッダ
記憶回路、102は識別番号記憶回路、103はアップダウン
カウンタ、104はシフトレジスタ、107は比較回路、108
は保持回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−42543（ＪＰ，Ａ) 特開 平１−157148（ＪＰ，Ａ) 特開 平２−170645（ＪＰ，Ａ) Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＥＥ Ｅ ＩＮＦＯＣＯＭ’90（1990−６．) Ｓ．Ｊ．Ｇｏｌｅｓｔａｎｉ，Ｃｏｎｇｅ ｓｔｉｏｎ−Ｆｒｅｅ Ｔｒａｎｓｍｉｓ ｓｉｏｎ ｏｆ Ｒｅａｌ−Ｔｉｍｅ Ｔ ｒａｆｆｉｃ ｉｎ Ｐａｃｋｅｔ Ｎｅ ｔｗｏｒｋｓ，Ｐ．527−536 電子情報通信学会技術研究報告Ｖｏｌ. 90［161］（1990−７−26），ＩＮ90−41, Ｐ．61−66
Claims (2)
- 【請求項１】Ｔセル分の長さの観測期間中に送出される
セル数を計数するATMセル流量監視／制御用セルカウン
タ回路において、各セルスロット毎に特定の仮想チャネ
ルに属するセルの送出の有無が入力され、かつ各セルス
ロット毎に１ビットずつシフトしていくＴ段のシフトレ
ジスタと、該仮想チャネルに属するセルの送出があると
＋１され、該シフトレジスタからセル送出有の信号が出
力されると−１されるカウンタからなることを特徴とす
るATMセル流量監視／制御用セルカウンタ回路。 - 【請求項２】前記Ｔ段のシフトレジスタに代えてＴ−１
段のシフトレジスタを備え、Ｔ−１セル分の長さの期間
中に送出されるセル数を計数することを特徴とする請求
項１に記載のATM流量監視／制御用セルカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22300290A JPH0767107B2 (ja) | 1990-08-24 | 1990-08-24 | Ａｔｍセル流量監視／制御用セルカウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22300290A JPH0767107B2 (ja) | 1990-08-24 | 1990-08-24 | Ａｔｍセル流量監視／制御用セルカウンタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04104635A JPH04104635A (ja) | 1992-04-07 |
| JPH0767107B2 true JPH0767107B2 (ja) | 1995-07-19 |
Family
ID=16791285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22300290A Expired - Fee Related JPH0767107B2 (ja) | 1990-08-24 | 1990-08-24 | Ａｔｍセル流量監視／制御用セルカウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767107B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335224A (en) * | 1992-06-30 | 1994-08-02 | At&T Bell Laboratories | Service guarantees/congestion control in high speed networks |
| JP2812261B2 (ja) * | 1995-09-13 | 1998-10-22 | 日本電気株式会社 | Ａｔｍセルフロー制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714163B2 (ja) * | 1986-08-08 | 1995-02-15 | 日本電信電話株式会社 | パケットフロー制御方法 |
| JP2555653B2 (ja) * | 1987-12-14 | 1996-11-20 | 日本電信電話株式会社 | 入力トラヒック制御方式 |
| JPH02170645A (ja) * | 1988-12-22 | 1990-07-02 | Nec Corp | パケット送信方式及びパケット送信装置 |
-
1990
- 1990-08-24 JP JP22300290A patent/JPH0767107B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＰｒｏｃｅｅｄｉｎｇｓｏｆＩＥＥＥＩＮＦＯＣＯＭ’９０（１９９０−６．）Ｓ．Ｊ．Ｇｏｌｅｓｔａｎｉ，Ｃｏｎｇｅｓｔｉｏｎ−ＦｒｅｅＴｒａｎｓｍｉｓｓｉｏｎｏｆＲｅａｌ−ＴｉｍｅＴｒａｆｆｉｃｉｎＰａｃｋｅｔＮｅｔｗｏｒｋｓ，Ｐ．５２７−５３６ |
| 電子情報通信学会技術研究報告Ｖｏｌ．９０［１６１（１９９０−７−２６），ＩＮ９０−４１，Ｐ．６１−６６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04104635A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Niestegge | The ‘leaky bucket’policing method in the atm (asynchronous transfer mode) network | |
| US6967924B1 (en) | Packet switching device and cell transfer control method | |
| US5274625A (en) | Traffic measurements in packet communications networks | |
| US20120320750A1 (en) | Bandwidth monitoring method and its device | |
| JPH04257145A (ja) | パケット流量制御方法およびパケット交換システム | |
| CA2076803A1 (en) | Arrangement for monitoring the bit rate in atm networks | |
| Gerla et al. | Internetting LAN's and MAN's to B-ISDN's for Connectionless Traffic Support | |
| CA2076802A1 (en) | Arrangement for monitoring the bit rate in atm networks | |
| JPH03198449A (ja) | パケット交換網のパケット廃棄制御方式 | |
| US6504824B1 (en) | Apparatus and method for managing rate band | |
| JPH0767107B2 (ja) | Ａｔｍセル流量監視／制御用セルカウンタ回路 | |
| US6731637B2 (en) | Method of and an apparatus for releasing a cut-through connection | |
| Cooper et al. | A reasonable solution to the broadband congestion control problem | |
| US6678247B1 (en) | Method for data traffic policing, a data traffic policer realizing such a method and a telecommunication network including such a data traffic policer | |
| JP3159962B2 (ja) | Ａｔｍ交換装置 | |
| KR100216071B1 (ko) | 데이타 버퍼에 임계치를 갖는 리키버킷 알고리즘을이용한 사용 파라미터 제어방법 | |
| JP2845352B2 (ja) | Ａｔｍ網における交換機の呼受付制御装置 | |
| JP3514215B2 (ja) | スケジューリング回路 | |
| JP3019352B2 (ja) | ポリシング方式 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JPH09181740A (ja) | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム | |
| EP0817432A2 (en) | A packet switched communication system | |
| JP3217468B2 (ja) | パケット通信システム | |
| JP2875559B2 (ja) | バーストデータ転送のためのルーティング方法およびノード回路 | |
| JP3090308B2 (ja) | Ａｔｍ交換機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |