JPH04130838A - セル流量制御方式 - Google Patents
セル流量制御方式Info
- Publication number
- JPH04130838A JPH04130838A JP2250014A JP25001490A JPH04130838A JP H04130838 A JPH04130838 A JP H04130838A JP 2250014 A JP2250014 A JP 2250014A JP 25001490 A JP25001490 A JP 25001490A JP H04130838 A JPH04130838 A JP H04130838A
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- cell buffer
- cell
- flow rate
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000001105 regulatory effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ATM (非同期転送モード)交換機におけ
る加入者線インタフェース装置において、ユーザ端末か
らATM網へのセルの流量を予めユーザから申告されて
いる流量以下に規制するセル流量制御方式に関するもの
である。
る加入者線インタフェース装置において、ユーザ端末か
らATM網へのセルの流量を予めユーザから申告されて
いる流量以下に規制するセル流量制御方式に関するもの
である。
[従来の技術]
ATM交換機における加入者線インタフェース装置にお
いては、ATM網におけるIIを防止するために、ユー
ザ端末からATM網へのセルの流量を予めユーザから申
告されている流量(ピットレート値)以下に規制するセ
ル流量制御が必要になる。
いては、ATM網におけるIIを防止するために、ユー
ザ端末からATM網へのセルの流量を予めユーザから申
告されている流量(ピットレート値)以下に規制するセ
ル流量制御が必要になる。
第2図は、従来の加入者線インタフェース装置における
セル流量制御方式を示すブロック図である。
セル流量制御方式を示すブロック図である。
この図から明らかなように、従来の場合は、セルバッフ
ァ回路1と多重化装置2との間にはセルの伝送路を開閉
するスイッチ3を設け、このスイッチ3の開閉動作を制
御部4によって制御することによって、セル流量を規制
する構成である。
ァ回路1と多重化装置2との間にはセルの伝送路を開閉
するスイッチ3を設け、このスイッチ3の開閉動作を制
御部4によって制御することによって、セル流量を規制
する構成である。
ここに、前記セルバッファ回路1は、ユーザ端末(図示
略)から出力されたセルSを一時的に保持するとともに
所定の読み出し速度で出力するものである。
略)から出力されたセルSを一時的に保持するとともに
所定の読み出し速度で出力するものである。
また、多重化装置2は、前記セルバッファ回路1から出
力されたセルを多重化して上位装置(図示略)に送出す
るものである。
力されたセルを多重化して上位装置(図示略)に送出す
るものである。
そして、前記制御部4は、タイマ一部6においてカウン
トされる一定の単位時間内にユーザ端末から前記セルバ
ッファ回路1に流入するセル数をセルカウンタ7を介し
て監視し、セルバッファ回路1に流入するセル数が申告
値記憶手段8に記憶している流量(ビットレート値)に
達した場合には、前記タイマ一部6が次の単位時間のカ
ウントを開始するまで、前記スイッチ3を開放して、セ
ルバッファ回路1から多重化装置2へのセルの出力を停
止させる。
トされる一定の単位時間内にユーザ端末から前記セルバ
ッファ回路1に流入するセル数をセルカウンタ7を介し
て監視し、セルバッファ回路1に流入するセル数が申告
値記憶手段8に記憶している流量(ビットレート値)に
達した場合には、前記タイマ一部6が次の単位時間のカ
ウントを開始するまで、前記スイッチ3を開放して、セ
ルバッファ回路1から多重化装置2へのセルの出力を停
止させる。
なお、前記申告値記憶手段8は、予めユーザから申告さ
れた流量(ビットレート値)を記憶させたものである。
れた流量(ビットレート値)を記憶させたものである。
[発明が解決しようとする課題]
しかしながら、前述の従来方式では、ユーザ端末から出
力されるセルの・流量が、予めユーザから申告された値
を超えた状態となるいわゆる悪意呼があった場合には、
瞬時的ではあるが、多重化装置2側へ出力されるセルの
流量が規定値(ユーザから申告されたビットレート値)
を上回り、これによってATM網に輻幀が発生する虞れ
があった。
力されるセルの・流量が、予めユーザから申告された値
を超えた状態となるいわゆる悪意呼があった場合には、
瞬時的ではあるが、多重化装置2側へ出力されるセルの
流量が規定値(ユーザから申告されたビットレート値)
を上回り、これによってATM網に輻幀が発生する虞れ
があった。
本発明は、前記事情に鑑みてなされたもので、いわゆる
悪意呼の有無にかかわらず、多重化装置側へ出力される
セルの流量は、確実に、ユーザから申告された流量以下
に規制することができて、悪意呼によるATM網の輻幀
をも防止することのできるセル流量制御方式を提供する
ことを目的とする。
悪意呼の有無にかかわらず、多重化装置側へ出力される
セルの流量は、確実に、ユーザから申告された流量以下
に規制することができて、悪意呼によるATM網の輻幀
をも防止することのできるセル流量制御方式を提供する
ことを目的とする。
[課題を解決するための手段]
本発明に係るセル流量制御方式は、ATM交換機の加入
者線インタフェース装置において、ユーザ端末からAT
M網へのセルの流量を予めユーザから申告されている流
量以下に規制するものである。
者線インタフェース装置において、ユーザ端末からAT
M網へのセルの流量を予めユーザから申告されている流
量以下に規制するものである。
具体的には、ユーザから申告された前記流量を記憶する
申告値記憶手段と、前記ユーザ端末が出力したセルを一
時的に保持する第1のセルバッファ回路と、この第1の
セルバッファ回路から出力されるセルを一時的に保持し
て多重化装置に所定のデータ読み出し速度で出力する第
2のセルバッファ回路と、前記第1のセルバッファ回路
におけるデータ読み出し速度および第2のセルバッファ
回路におけるデー°夕書き込み速度を制御する制御部と
を具備している。
申告値記憶手段と、前記ユーザ端末が出力したセルを一
時的に保持する第1のセルバッファ回路と、この第1の
セルバッファ回路から出力されるセルを一時的に保持し
て多重化装置に所定のデータ読み出し速度で出力する第
2のセルバッファ回路と、前記第1のセルバッファ回路
におけるデータ読み出し速度および第2のセルバッファ
回路におけるデー°夕書き込み速度を制御する制御部と
を具備している。
そして、前記第1のセルバッファ回路におけるデータ読
み出し速度および第2のセルバッファ回路におけるデー
タ書き込み速度を、前記制御部によって、前記申告値記
憶手段に記憶された流量に対応した速度に制御して、セ
ルの流量を規制する。
み出し速度および第2のセルバッファ回路におけるデー
タ書き込み速度を、前記制御部によって、前記申告値記
憶手段に記憶された流量に対応した速度に制御して、セ
ルの流量を規制する。
[作用コ
本発明に係るセル流量制御方式では、例えば、いわゆる
悪意呼によってユーザ端末側から申告値以上のセルが流
入した場合でも、制御部か第1のセルバッファ回路のデ
ータ読み出し速度および第2のセルバッファ係るのデー
タ書き込み速度を申告値に応じた値に制御するため、多
重化装置へのセルの流入量は決して瞬時的にも申告値を
超えることがない。
悪意呼によってユーザ端末側から申告値以上のセルが流
入した場合でも、制御部か第1のセルバッファ回路のデ
ータ読み出し速度および第2のセルバッファ係るのデー
タ書き込み速度を申告値に応じた値に制御するため、多
重化装置へのセルの流入量は決して瞬時的にも申告値を
超えることがない。
従って、いわゆる悪意呼の有無にかかわらず、多重化装
置側へ出力されるセルの流量は、確実に、ユーザから申
告された流量以下に規制することができて、悪意呼によ
るATM網の輻幀をも防止することが可能になる。
置側へ出力されるセルの流量は、確実に、ユーザから申
告された流量以下に規制することができて、悪意呼によ
るATM網の輻幀をも防止することが可能になる。
[実施例コ
第1図は、本発明の一実施例を示すブロック図である。
この一実施例のセル流量制御方式は、ATM交換機の加
入者線インタフェース装置において、ユーザ端末からA
TM網へのセルの流量を予めユーザから申告されている
流量以下に規制するものである。
入者線インタフェース装置において、ユーザ端末からA
TM網へのセルの流量を予めユーザから申告されている
流量以下に規制するものである。
以下、一実施例の構成を、第1図に基づいて、詳述する
。
。
この一実施例のセル流量制御方式は、ユーザから申告さ
れた流量(通常は、ビットレート値で示す)を記憶する
申告値記憶手段1oと、前記ユーザ端末が出力したセル
Sを一時的に保持する第1のセルバッファ回路11と、
受信したセルを多重化して上位装置(図示略)に送出す
る多重化装置12と、前記第1のセルバッファ回路11
から出力されるセルを一時的に保持して前記多重化装置
12に所定のデータ読み出し速度で出力する第2ノセル
ハノフア回路13と、前記第1のセルバッファ回路11
におけるデータ読み出し速度および第2のセルバッファ
回路13におけるデータ書き込み速度を制御する制御部
14とを具備している。
れた流量(通常は、ビットレート値で示す)を記憶する
申告値記憶手段1oと、前記ユーザ端末が出力したセル
Sを一時的に保持する第1のセルバッファ回路11と、
受信したセルを多重化して上位装置(図示略)に送出す
る多重化装置12と、前記第1のセルバッファ回路11
から出力されるセルを一時的に保持して前記多重化装置
12に所定のデータ読み出し速度で出力する第2ノセル
ハノフア回路13と、前記第1のセルバッファ回路11
におけるデータ読み出し速度および第2のセルバッファ
回路13におけるデータ書き込み速度を制御する制御部
14とを具備している。
ここに、前記制御部14は、前記第1のセルバッファ回
路11におけるデータ読み出し速度および第2のセルバ
ッファ回路13におけるデータ書き込み速度を、前記申
告値記憶手段10に記憶された流M(ビットレート値)
に対応した値に制御している。
路11におけるデータ読み出し速度および第2のセルバ
ッファ回路13におけるデータ書き込み速度を、前記申
告値記憶手段10に記憶された流M(ビットレート値)
に対応した値に制御している。
また、前記第2のセルバッファ回路13は、第1のセル
バッファ回路11から読み出されたデータを書き込み、
セル組み立て後に速度変換処理を行って、所定のデータ
読み出し速度でセルを出力するものである。
バッファ回路11から読み出されたデータを書き込み、
セル組み立て後に速度変換処理を行って、所定のデータ
読み出し速度でセルを出力するものである。
このバッファ回路13における速度変換処理は、前記多
重化装置12等におけるセルのスループットの変動を防
止するためのもの(即ち、例えば、第1図に矢印Aで示
す位置におけるスルーブツトを一定に維持するためのも
の)で、上位装置からの制御信号に基づいてなされる。
重化装置12等におけるセルのスループットの変動を防
止するためのもの(即ち、例えば、第1図に矢印Aで示
す位置におけるスルーブツトを一定に維持するためのも
の)で、上位装置からの制御信号に基づいてなされる。
以上の如き一実施例のセル流量制御方式では、例えば、
いわゆる悪意呼によってユーザ端末側から申告値以上の
セルが流入した場合には、第1のセルバッファ回路11
には、ユーザの申告値以上の量のセルが書き込まれる。
いわゆる悪意呼によってユーザ端末側から申告値以上の
セルが流入した場合には、第1のセルバッファ回路11
には、ユーザの申告値以上の量のセルが書き込まれる。
しかし、第1のセルバッファ回路11がらのデータの読
み出しく即ち、セルの読み出し)は、前記制御部14に
よって申告値通りのクロックレートでなされるので、多
重化装置12へのセルの流入量は決して瞬時的にも申告
値のビットレートを超えることがない。
み出しく即ち、セルの読み出し)は、前記制御部14に
よって申告値通りのクロックレートでなされるので、多
重化装置12へのセルの流入量は決して瞬時的にも申告
値のビットレートを超えることがない。
従ってミいわゆる悪意呼の有無にががゎらず、多重化装
置12側へ出力されるセルの流量は、確実に、ユーザか
ら申告された流量以下に規制することができて、悪意呼
によるATM網の輻幀をも防止することが可能になった
。
置12側へ出力されるセルの流量は、確実に、ユーザか
ら申告された流量以下に規制することができて、悪意呼
によるATM網の輻幀をも防止することが可能になった
。
[発明の効果]
以上の説明から明らかなように、本発明に係るセル流量
制御方式では、例えば、いわゆる悪意呼によってユーザ
端末側から申告値以上のセルが流入シタ場合でも、制御
部が第1のセルバッファ回路のデータ読み出し速度およ
び第2のセルバッファ係るのデータ書き込み速度を申告
値に応じた値に制御するため、多重化装置へのセルの流
入量は決して瞬時的にも申告値を超えることがない。
制御方式では、例えば、いわゆる悪意呼によってユーザ
端末側から申告値以上のセルが流入シタ場合でも、制御
部が第1のセルバッファ回路のデータ読み出し速度およ
び第2のセルバッファ係るのデータ書き込み速度を申告
値に応じた値に制御するため、多重化装置へのセルの流
入量は決して瞬時的にも申告値を超えることがない。
従って、いわゆる悪意呼の有無にががゎらず、多重化装
置側へ出力されるセルの流量は、確実に、ユーザから申
告された流量以下に規制することができて、悪意呼によ
るATM網の幅部をも防止することが可能になる。
置側へ出力されるセルの流量は、確実に、ユーザから申
告された流量以下に規制することができて、悪意呼によ
るATM網の幅部をも防止することが可能になる。
第1図は本発明に係るセル流量制御方式の一実施例のブ
ロック図、第2図は従来のセル流量制御方式のブロック
図である。 10・・・・・・申告値記憶手段、11・・・・・第1
のセルバッファ回路、12・・・・・・多重化装置、I
3・・・・・第2のセルバッファ回路、14・・・・・
・制御部、S・・・・・・セル。
ロック図、第2図は従来のセル流量制御方式のブロック
図である。 10・・・・・・申告値記憶手段、11・・・・・第1
のセルバッファ回路、12・・・・・・多重化装置、I
3・・・・・第2のセルバッファ回路、14・・・・・
・制御部、S・・・・・・セル。
Claims (1)
- 【特許請求の範囲】 ATM交換機の加入者線インタフェース装置において、
ユーザ端末からATM網へのセルの流量を予めユーザか
ら申告されている流量以下に規制するセル流量制御方式
であって、 ユーザから申告された前記流量を記憶する申告値記憶手
段と、前記ユーザ端末が出力したセルを一時的に保持す
る第1のセルバッファ回路と、この第1のセルバッファ
回路から出力されるセルを一時的に保持して多重化装置
に所定のデータ読み出し速度で出力する第2のセルバッ
ファ回路と、前記第1のセルバッファ回路におけるデー
タ読み出し速度および第2のセルバッファ回路における
データ書き込み速度を制御する制御部とを具備した構成
とし、 前記第1のセルバッファ回路におけるデータ読み出し速
度および第2のセルバッファ回路におけるデータ書き込
み速度を、前記制御部によって、前記申告値記憶手段に
記憶された流量に対応した速度に制御して、セルの流量
を規制することを特徴としたセル流量制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2250014A JPH04130838A (ja) | 1990-09-21 | 1990-09-21 | セル流量制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2250014A JPH04130838A (ja) | 1990-09-21 | 1990-09-21 | セル流量制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130838A true JPH04130838A (ja) | 1992-05-01 |
Family
ID=17201565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2250014A Pending JPH04130838A (ja) | 1990-09-21 | 1990-09-21 | セル流量制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130838A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19637403A1 (de) * | 1995-09-13 | 1997-03-20 | Nec Corp | ATM-Zellenflußsteuervorrichtung |
-
1990
- 1990-09-21 JP JP2250014A patent/JPH04130838A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19637403A1 (de) * | 1995-09-13 | 1997-03-20 | Nec Corp | ATM-Zellenflußsteuervorrichtung |
DE19637403C2 (de) * | 1995-09-13 | 1998-01-15 | Nec Corp | ATM-Zellenflußsteuervorrichtung |
US5751695A (en) * | 1995-09-13 | 1998-05-12 | Nec Corporation | ATM cell flow control apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5282203A (en) | Method of and system for controlling packet-rate in communication network | |
US5253247A (en) | Traffic control method and traffic control system for controlling cell traffic in an asynchronous transfer mode communication network | |
US5394408A (en) | Policing control apparatus | |
US5787073A (en) | ATM cell rate control with transmission priority given to control cells for quick response to network congestion | |
JP2818505B2 (ja) | ポリシング装置 | |
EP0621710B1 (en) | Traffic intermixing mechanism for fast circuit switching | |
JPH04130838A (ja) | セル流量制御方式 | |
CA2027499A1 (fr) | Dispositif de regularisation de debit de circuits virtuels empruntant une voie de transmission a multiplexage temporel asynchrone | |
JPS63226151A (ja) | 多重パケット通信システム | |
JP2746284B2 (ja) | Oamセル挿入装置 | |
US6430186B1 (en) | Asynchronous bit-table calendar for ATM switch | |
JP3022701B2 (ja) | ポリシング制御装置 | |
JPH08242248A (ja) | 通信セル伝送の際の、所定の伝送ビットレートの監視方法および回路装置 | |
JP2852474B2 (ja) | セルトラヒック監視装置 | |
JPH02272939A (ja) | トラフィック監視装置 | |
JP3162963B2 (ja) | 非優先セル廃棄装置 | |
JPH04369139A (ja) | Atmトラヒック制御方式 | |
JP3001964B2 (ja) | バッファ制御装置 | |
JP2587455B2 (ja) | パケット流量制御方式 | |
US7515591B1 (en) | Primary channel bank-resident mechanism for scheduling downstream data transmissions to ports of multiple channel banks | |
JP3203610B2 (ja) | セル流制御装置 | |
JP2002135323A (ja) | バックアップ回線制御方法およびその装置 | |
JP3075320B2 (ja) | Upc回路の制御装置 | |
JP2618128B2 (ja) | 輻輳規制方法及び装置 | |
JP2998635B2 (ja) | 警報転送方式 |