JP3001964B2 - バッファ制御装置 - Google Patents
バッファ制御装置Info
- Publication number
- JP3001964B2 JP3001964B2 JP30605090A JP30605090A JP3001964B2 JP 3001964 B2 JP3001964 B2 JP 3001964B2 JP 30605090 A JP30605090 A JP 30605090A JP 30605090 A JP30605090 A JP 30605090A JP 3001964 B2 JP3001964 B2 JP 3001964B2
- Authority
- JP
- Japan
- Prior art keywords
- priority
- information
- discard
- cell
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
入力する情報の流量を制御して輻輳状態を解消するバッ
ファ制御装置に関する。
してそのスイッチ網が輻輳状態にならないように、受信
した情報の一単位としてのセルをスイッチング処理する
前に入力セルの流量制限を行なっている。ATM交換機等
には、このような流量制限を行なう装置として、バッフ
ァ制御装置が設けられている。
に、特許願1−8730号明細書及び図面に開示したような
ものが知られている。
(高い優先順位が設定されたセル)が送られてくると、
先に記録されていた非優先セル(低い優先順位が設定さ
れたセル)を廃棄するもので、次の構成を有している。
別回路2、制御回路3、書込みアドレス発声回路4、廃
棄アドレス発生回路5、セレクタ回路6及び読出しアド
レス発生回路7から構成され、それぞれバッファメモリ
8に接続されている。
マットの一例で、このセル10はヘッダ11とデータエリア
13とから構成され、ヘッダ11に優先セルまたは非優先セ
ルのいずれであるかを示す廃棄優先ビットを記録する廃
棄優先ビットエリア12が設けられている。そして、この
ビットエリア12に廃棄優先ビットが示されているセル10
は、非優先セルとしてバッファメモリ8がフルのときに
優先的に廃棄される。
を検出し、受信したセル10の廃棄優先ビットエリア12よ
り優先セルか否かを識別する。この識別回路2は、受信
したセル10をバッファメモリ8に送出すると共に、優先
または非優先のいずれのセル10が到着したかを制御回路
3及び廃棄アドレス発生回路5に通知する。
のセル10を記憶する記憶部で、データ入力端子Din(ラ
イトデータ)、書込みアドレス入力端子Ain(ライトア
ドレス)、データ出力端子Dout(データアウト)、読出
しアドレス入力端子Aout(リードアドレス)、書込み制
御端子MW(メモリライト)及び読出し制御端子MR(メモ
リリード)を有する。
って受信したセル10の書込みアドレスをセレクタ回路6
及び廃棄アドレス発生回路5にそれぞれ出力する。
部分であるバッファメモリ8のアドレスを記憶する。即
ち、廃棄アドレス発生回路5は、受信したセル10が非優
先セルである旨の通知を受けると、この非優先セルの書
込みアドレスを、優先セルの入力によりその優先セルの
書込みを許して自己は廃棄される廃棄アドレスとして記
憶する。そして、廃棄アドレス発生回路5は、記憶した
廃棄アドレスをセレクタ回路6に出力する。
からのアドレスをバッファメモリ8の入力端子Ainに出
力するが、制御回路3よりバッファメモリ8がフルであ
る旨の制御信号を受信すると、廃棄アドレス発生回路5
からのアドレスを入力端子Ainに出力する。
録されているセル10の読出しアドレスを出力する回路
で、制御回路3の指示に従いデータ出力端子Doutより出
力するセル10のアドレスをバッファメモリ8の読出しア
ドレス入力端子Aoutに出力する。
し制御をバッファメモリ8に行なう。即ち、この制御回
路3は、バッファメモリ8に空きがあれば、その空きア
ドレスを書込みアドレス発生回路4より出力し、このア
ドレス先に受信したセル10が書込まれるよう制御する。
また、バッファメモリ8がフルのときに非優先セルを受
信すると、その廃棄制御を行なう。さらに、バッファメ
モリ8がフルのときに優先セルを受信すると、制御回路
3は、廃棄アドレス発生回路5に記憶されたアドレス
に、受信した優先セルが書込まれるようにその書込み制
御を行なう。
10が入力すると、優先識別回路2がそれを検出し、廃棄
優先ビットが記載されているか否かを識別して優先セル
か否かを判断し、その結果を制御回路3及び廃棄アドレ
ス発生回路5に送出すると共に、セル10をバッファメモ
リ8に送出する。
力したセル10のアドレス先を出力するよう書込みアドレ
ス発生回路4を制御すると共に、この回路4からのアド
レスがバッファメモリ8に出力されるようにセレクタ回
路6を制御する。さらに、書込み制御端子MWにライト信
号を送信し、セル10がバッファメモリ8のアドレスに記
憶される。
廃棄アドレス発生回路5は書込みアドレス発生回路4よ
り出力されたこの非優先セルのアドレスを記憶する。
ると、第4図(b)に示すように、制御回路3はメモリ
ライト信号を書込み制御端子MWに出力せず、セル10はバ
ッファメモリ8に記憶されずに廃棄される。
と、第4図(a)に示すように、バッファメモリ8に記
憶されている非優先セルを廃棄し、受信した優先セルを
このメモリ8に記憶する。
てのセル10がバッファメモリ8に一旦入力し、このメモ
リ8内で蓄積、廃棄制御が行なわれるため、一時に大量
のセル10が入力すると、バッファメモリ8は容易にフル
となる。そして、このメモリ8に記憶されたセル10が全
て優先セルであるときには、その記憶されたセル10を保
護するように制御されるだけであるため、この状態で低
廃棄率が望まれる優先セルが入力しても廃棄されてしま
うという問題点がある。
たもので、優先セルの廃棄を最小限に抑え、データ伝送
品質の向上を図ることができるバッファ制御装置を提供
することを目的とする。
順位に応じてバッファメモリへ蓄積、廃棄制御するバッ
ファ制御装置において、各情報の優先順位と通信チャネ
ルごとに設けた各情報の優先順位を検知する優先順位検
知手段と、各情報の蓄積、廃棄制御を行う廃棄制御手段
と、廃棄制御手段の廃棄起動制御を行い、各情報を優先
順位に応じて廃棄させる廃棄起動制御手段と、バッファ
メモリの情報蓄積容量の瞬時値を検出する待ち行列長検
出手段と、バッファメモリの情報蓄積容量の任意時間に
おける平均値を検出する平均待ち行列長検出手段と、優
先順位検知手段により入力情報の各情報の優先順位と通
信チャネルごとに設けた各情報の優先順位を検知し、待
ち行列長検出手段及び平均待ち行列長検出手段で検出す
るバッファメモリの情報蓄積容量が所定の設定量を越え
たとき、廃棄制御手段を廃棄起動制御手段を介して制御
して入力情報の各情報の優先順位と通信チャネルごとに
設けた各情報の優先順位及び所定の設定量に対応した廃
棄制御及び情報の入力制限を行なう主制御手段とを設け
たことを特徴とするバッファ制御装置である。
ら、優先セル、非優先セルが同時に不規則状態で入力し
ている。
バッファメモリの情報蓄積容量を常時監視し、バッファ
メモリへの情報の蓄積容量が設定値を越えるまでは廃棄
制御は行なわず、全ての情報をバッファメモリに蓄積す
る。設定値を越えれば、優先順位検知手段を制御して入
力情報の優先順位を判断し、廃棄制御回路により優先順
位の低い情報から順次廃棄してバッファメモリへの情報
の入力が許容限度を越えないようにする。さらに、許容
限度を越えるおそれがある場合は、情報の入力を制限
し、許容限度を越えるのを防止する。これにより、バッ
ファメモリがフルになることはほとんどなくなり、優先
順位の高いセルの廃棄を最小限に抑える。
基づいて説明する。
図である。図中の21は入力端子22からの入力バス23を介
して入力された情報としての固定長のデータ(第3図に
示すセル10と同様のセル)が優先セルであるか否かを判
断する優先順位検知手段としての優先セルチェック回路
で、その判断動作を後述する瞬時値qがしきい値x%を
越えたときに行なうと共に、この優先セルチェック回路
21に入力するセルがどのチャネルからのものかを判断
し、それらの結果を後述する制御プロセッサ35に送出す
る。なお、優先セルか否かの情報及びチャネル情報が優
先情報として制御プロセッサ35に入力すると、非優先セ
ルか優先セルかが判断されると共に、各チャネルに接続
された機器の優先度が予め設定されているため、優先セ
ルが高優先セルか低優先セルかが判断される。
なう廃棄制御手段としての廃棄制御回路で、後述する廃
棄起動制御回路32からの廃棄起動信号により廃棄制御を
行なうと共に、第2図に示す従来のバッファ制御装置と
しての機能(第2図中の装置1内の全ての回路2,3,4,5,
6,7,)を備えている。
で、従来のバッファメモリ8と同様に入力セルを蓄積す
るバッファメモリ27に蓄積されたセル数(蓄積容量)の
瞬時値、即ち、待ち行列長の瞬時値q%を検出すると共
に、制御動作を開始するための設定値としての待ち行列
長しきい値x,z%が予め設定され、瞬時値q%がしきい
値x,z%を越えたか否かで後述する制御を行なうように
なっている。
検出回路で、バッファメモリ27に蓄積されたセル数の平
均値、即ち、待ち行列長の平均値%を検出すると共
に、制御動作を開始するための設定値としての平均待ち
行列長しきい値y%が予め設定され、平均値%がしき
い値y%を越えたか否かで後述する制御を行なうように
なっている。なお、各しきい値x,y,zは、例えば、x=5
0%、y=75%、z=75%程度に設定されている。
待ち行列長検出回路30からの出力信号(瞬時値q%がし
きい値x%を越えた旨の信号)により、廃棄制御回路25
に廃棄起動信号を出力して直接非優先セルの廃棄制御を
行なうと共に、後述する制御プロセッサ35の制御によ
り、廃棄制御回路25へ廃棄起動信号を出力し、低優先セ
ルを廃棄させるようになっている。
び第8図に示す処理機能が格納され、待ち行列長検出回
路30、平均待ち行列長検出回路31の検出値によって優先
セルチェック回路21及び廃棄起動制御回路32をそれぞれ
制御する。
路31は、第5図及び第6図に示すように構成されてい
る。
2つのコンパレータ38,39とから構成されている。アッ
プダウンカウンタ37にはバッファメモリ27に接続された
データ入力バス(従来のデータバス15に対応するバス)
とデータ出力バス(従来のデータバス16に対応するバ
ス)とからのセル入力信号及びセル出力信号がそれぞれ
入力され、バッファメモリ27への入力セル数と出力セル
数との差をカウントするようになっている。アップダウ
ンカウンタ37でカウントした値を出力信号としてk本の
出力バス41のいずれかによって2つのコンパレータ38,3
9に出力される。そして、第1コンパレータ38にはしき
い値x%が設定され、第2コンパレータ39にはしきい値
z%が設定される。各コンパレータ38,39に出力される
待ち行列長の瞬時値q%は、第6図(a)のように、し
きい値x%、z%に達した時点でその旨の出力信号を送
出する。
タ43とから構成されている。加算器42にはアップダウン
カウンタ37からのk本の出力バス41が接続され、アップ
ダウンカウンタ37における各瞬時値q%は加算器42にも
出力されている。加算器42ではクリア信号がn周期毎に
入力され、このn周期間に出力された瞬時値q%が加算
されてM本のバス44のいずれかを介してコンパレータ43
に入力し、このコンパレータ43から、第6図(b)に示
すように、待ち行列長の平均値%が出力され、平均待
ち行列長しきい値y%に達したとき、その旨の信号が出
力される。
及び第8図を基に説明する。
ル、非優先セルが同時に不規則状態で入力している。待
ち行列長検出回路30及び平均待ち行列長検出回路31で
は、バッファメモリ27のセル蓄積容量を常時監視してい
る。
えた否かを監視し(S1)、越えていないときは廃棄制御
は行なわず、全てのセルをバッファメモリ27に蓄積する
(S2)。瞬時値q%がしきい値x%を越えたときは優先
セルチェック回路21を制御して入力セルが優先セルであ
るか否か及びいずれのチャネルから入力したものか、即
ち優先情報を取込み(S3)、この優先情報を廃棄起動制
御回路32に通知する(S4)。
出回路30から瞬時値q%がしきい値x%を越えた旨の出
力信号を受けると、この回路32が独自に作動して廃棄制
御回路25に前記優先情報に沿った廃棄起動信号を出力
し、入力セルのうち、非優先セルを全て廃棄する。
視し(S5)、越えていないときは非優先セルが廃棄され
た後の低優先セル及び高優先セルの全てをバッファメモ
リ27に蓄積する(S6)。瞬時値q%がしきい値z%を越
えたときは、瞬時値q%が100%に達したか否かを判断
し(S7)、100%に達していないときは、低優先セルを
廃棄するように廃棄起動制御回路32を制御し、高優先セ
ルのみをバッファメモリ27に蓄積する(S8)。
内の蓄積容量がフルのとき)は、廃棄制御回路25に内蔵
された第2図の従来構成部分で通常処理を行なう(S
9)。即ち、制御プロセッサ35からの優先情報により、
優先セルを受信すると、バッファメモリ27に蓄積された
非優先セルが廃棄され、その部分に優先セルが蓄積され
る。
先セルとに区別しているため、優先セルのみが蓄積され
たバッファメモリ27に高優先セルを受信すると、従来の
非優先セルと優先セルとの関係と同じようにしてバッフ
ァメモリ27に蓄積された低優先セルが廃棄され、その部
分に高優先セルが蓄積される。
理が行なわれている。即ち、待ち行列長の平均値%が
平均待ち行列長しきい値y%を越えたか否かを監視し
(S11)、越えていなければリターンする。平均値%
がしきい値y%を越えたときは、各チャネルを介して接
続された各端末に対して新規呼受付拒否信号を送出し、
現在状態以上にセル入力量が増加して許容限度を越える
のを防止する。
け、バッファメモリ27の蓄積容量の変化に応じてバッフ
ァメモリ27に入力する前に優先順位の低いセルから順に
廃棄して情報の輻輳状態を防止すると共に、許容限度を
越えるおそれがある場合には新規呼の受付けを拒否し、
セル入力量が許容限度を越えるのを確実に防止する。こ
れにより、バッファメモリ27がフルになってしまうこと
はほとんどなくなり、優先順位の高いセルの廃棄を最小
限に抑えて、データ伝送品質の向上を図ることができ
る。
て、優先セルチェック回路21と廃棄制御回路25内に設け
られた従来技術同様の優先識別回路2とを設けたが、優
先識別回路2を省略し、この回路2の機能を優先セルチ
ェック回路21に持たせるようにしてもよい。
100%に達していない状態で、廃棄制御回路25によって
低優先セルを廃棄させるようにしたが(S8)、バッファ
メモリ27に優先セル(低優先セル及び高優先セル)のみ
が蓄積されたか否かを検知し、蓄積されたセルが全て優
先セルとなったときに低優先セルを廃棄させるようにし
てもよい。
で、優先順位検知手段を制御して入力情報の優先順位を
判断し、待ち行列長検出手段及び平均待ち行列長検出手
段を制御してバッファメモリの情報蓄積容量を検出し、
その容量が許容量を越えたとき、廃棄起動制御手段を介
して廃棄制御手段を制御し、入力情報の優先順位に応じ
て廃棄制御の行なうと共に、情報の入力制限を行なうよ
うにしたので、情報の入力量が許容限度を越えるのを確
実に防止することができる。
が入力することがなくなり、優先順位の高い情報の廃棄
を最小限に抑えて、データ伝送品質の向上を図ることが
できる。
第2図は従来のバッファ制御装置を示すブロック図、第
3図はセルのフォーマットを示す構成図、第4図は従来
技術における廃棄制御例を示す動作図、第5図は第1図
のバッファ制御装置の待ち行列長検出回路及び平均待ち
行列長検出回路を示すブロック図、第6図(a)は待ち
行列長検出回路の出力特性線図、第6図(b)は平均待
ち行列長検出回路の出力特性線図、第7図は入力したセ
ル処理動作を示すフローチャート、第8図は呼の接続処
理を示すフローチャートである。 21……優先セルチェック回路、25……廃棄制御回路、27
……バッファメモリ、30……待ち行列長検出回路、31…
…平均待ち行列長検出回路、35……制御プロセッサ。
Claims (1)
- 【請求項1】優先順位を設けた複数の情報を、その優先
順位に応じてバッファメモリへ蓄積、廃棄制御するバッ
ファ制御装置において、 各情報の優先順位と通信チャネルごとに設けた前記各情
報の優先順位を検知する優先順位検知手段と、 前記各情報の蓄積、廃棄制御を行う廃棄制御手段と、 前記廃棄制御手段の廃棄起動制御を行い、前記各情報を
前記優先順位に応じて廃棄させる廃棄起動制御手段と、 バッファメモリの情報蓄積容量の瞬時値を検出する待ち
行列長検出手段と、 前記バッファメモリの前記情報蓄積容量の任意時間にお
ける平均値を検出する平均待ち行列長検出手段と、 前記優先順位検知手段により入力情報の前記各情報の優
先順位と通信チャネルごとに設けた前記各情報の優先順
位を検知し、前記待ち行列長検出手段及び前記平均待ち
行列長検出手段で検出する前記バッファメモリの前記情
報蓄積容量が所定の設定量を越えたとき、前記廃棄制御
手段を前記廃棄起動制御手段を介して制御して前記入力
情報の前記各情報の優先順位と通信チャネルごとに設け
た前記各情報の優先順位及び前記所定の設定量に対応し
た廃棄制御及び情報の入力制限を行なう主制御手段と を設けたことを特徴とするバッファ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30605090A JP3001964B2 (ja) | 1990-11-14 | 1990-11-14 | バッファ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30605090A JP3001964B2 (ja) | 1990-11-14 | 1990-11-14 | バッファ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04179340A JPH04179340A (ja) | 1992-06-26 |
JP3001964B2 true JP3001964B2 (ja) | 2000-01-24 |
Family
ID=17952453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30605090A Expired - Lifetime JP3001964B2 (ja) | 1990-11-14 | 1990-11-14 | バッファ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3001964B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112968A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | セル優先制御出力バッファ装置 |
JP4742669B2 (ja) | 2005-05-13 | 2011-08-10 | ソニー株式会社 | 送受信システム、送信装置および送信方法、受信装置および受信方法、並びにプログラム |
-
1990
- 1990-11-14 JP JP30605090A patent/JP3001964B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
電子情報通信学会春季大会講演論文集 B−350 |
Also Published As
Publication number | Publication date |
---|---|
JPH04179340A (ja) | 1992-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3518209B2 (ja) | Atm交換機および輻輳制御方式 | |
US6144636A (en) | Packet switch and congestion notification method | |
EP0681385B1 (en) | Method and apparatus for priority control for cells in an output buffer type ATM switch | |
US6847646B1 (en) | Network coupling device with small cell memory | |
US20040213251A1 (en) | Back pressure control system for network switch port | |
JP2757779B2 (ja) | バッファ優先権制御方式 | |
US6157613A (en) | Congestion control system for controlling congestion in switching cells | |
US5726987A (en) | Congestion-monitor control apparatus and switching system | |
CA2361655C (en) | Apparatus and method for limiting data bursts in atm switch utilizing shared bus | |
JP3001964B2 (ja) | バッファ制御装置 | |
US6614900B1 (en) | Method and apparatus for processing call signaling messages | |
JPH0766845A (ja) | 情報流量制限装置 | |
EP0932321A2 (en) | Method and apparatus for selectively discarding ATM cells | |
JP3429647B2 (ja) | バッファメモリ管理システム | |
US6526059B1 (en) | Quality monitoring apparatus and method for ATM switching systems | |
JP2862709B2 (ja) | Atm網における帯域制御装置及び帯域制御方法 | |
US6847612B1 (en) | Method for removing ATM cells from an ATM communications device | |
JP3022701B2 (ja) | ポリシング制御装置 | |
JP3162963B2 (ja) | 非優先セル廃棄装置 | |
JPH1198142A (ja) | Abr通信制御方法及びabr通信制御装置 | |
JP2939668B2 (ja) | Atmネットワークにおけるセル廃棄制御方式 | |
JP3024631B2 (ja) | Atmセル帯域保証機能動作確認用セルバッファ制御システム及びその制御方法 | |
JP3432769B2 (ja) | 帯域制御装置 | |
JP3636086B2 (ja) | 輻輳検出装置 | |
JPH11187042A (ja) | 廃棄優先制御方法及び方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |