JP3022701B2 - ポリシング制御装置 - Google Patents

ポリシング制御装置

Info

Publication number
JP3022701B2
JP3022701B2 JP4751293A JP4751293A JP3022701B2 JP 3022701 B2 JP3022701 B2 JP 3022701B2 JP 4751293 A JP4751293 A JP 4751293A JP 4751293 A JP4751293 A JP 4751293A JP 3022701 B2 JP3022701 B2 JP 3022701B2
Authority
JP
Japan
Prior art keywords
circuit
cell
count
vpi
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4751293A
Other languages
English (en)
Other versions
JPH0614381A (ja
Inventor
原 基 夫 西
野 貴 紀 蔵
中 直 明 山
藤 陽 一 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp filed Critical NEC Corp
Priority to JP4751293A priority Critical patent/JP3022701B2/ja
Publication of JPH0614381A publication Critical patent/JPH0614381A/ja
Application granted granted Critical
Publication of JP3022701B2 publication Critical patent/JP3022701B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は非同期転送モード網(A
TM)通信のポリシング制御装置に関し、特にATM網
のポリシング回路の自己診断機能を有するポリシング制
御装置に関する。
【0002】
【従来の技術】マルチメディア通信や高速・広帯域通信
等、高度化、多様化された通信に対応するためにATM
(Asynchronous Transfer Mode)通信が提案されてい
る。ATM網では、種々の通信速度(速度特性)、伝送
情報量の時間変動(バースト特性)のトラヒックを扱
い、多様な特性をもつトラヒックに対し、要求されるセ
ル遅延時間揺らぎ、セル廃棄率(サービス品質)を維持
しながら伝送路帯域(網リソース)を効率的、経済的に
運用するため、トラヒック制御技術が重要となる。
【0003】トラヒック制御技術においては、マルチメ
ディア通信に対し、網リソースを共用し、各呼のサービ
ス品質を満足し、高速なセル伝送を実現するため、セル
伝送レベルのフロー制御は行わず、網の輻そう状況に応
じて網への入力の規制を行うトラヒック制御が行われ
る。トラヒック制御の一つとして通信中のユーザのトラ
ヒック状況を、ユーザから申告されたトラヒック申告に
基づいて監視するポリシング(Policing)制御がある。
このポリシング制御は、契約条件や規則に違反して送出
されたセルを監視し、そのセルを通信網の入口で規制す
る。
【0004】ATM通信網では、特定のユーザから通信
網にセルが連続的に多数送信されると、通信網の公平な
利用が阻害されるだけでなく網内の交換制御や伝送制御
が円滑に行われなくなる。そこで、利用者との間の契約
により端末毎あるいは加入者毎等の条件により設定され
るVPI(Virtual Path Identifier)番号毎に、一定時
間(セル時間単位)内に送信できる上限値を設定し、こ
の上限値を越えて送信されたセルは、廃棄して伝送しな
いようにすることが約束される。この一定時間や上限値
は、通常、通信の種類を表す品目種別毎に設定される。
通信網の入口でセルの送信状況を監視し、この約束に違
反して送信されたセルは廃棄する操作が上記ポリシング
である。
【0005】従来のポリシング回路例を図3を参照して
説明する。セル入力端子から入力されたセルのVPI番
号は、品目種別番号メモリ1とデータメモリ2に入力さ
れる。データメモリ2は、例えば、シングルポートメモ
リにより構成される論理的なFIFOであり、多重FI
FO構成として指定アドレスごとにデータが格納され
る。品目種別メモリ1は、VPI番号に対応する品目種
別番号を記憶しており、セル入力端子からセルのVPI
番号が入力されると、それに対応した品目種別番号が読
み出されて出力される。書込アドレス発生器3は、図示
しないセルパルスのクロックに応答して、1セル時間に
1ずつインクリメントされたアドレスを発生し、このア
ドレスを書込アドレスとしてセレクタ4に供給する。
【0006】上限値メモリ9には、品目種別番号に対応
するその品目の監視周期内のセル数の上限値が予め記憶
されており、品目種別番号メモリ1から出力される品目
種別番号を入力とし、その品目毎に定められた監視周期
のセル数の上限値を出力する。セル入力端子からのVP
I番号と品目種別番号は、書込アドレス発生器3から出
力され、セレクタ4を介してデータメモリ2のアドレス
端子に供給されるアドレス位置に書き込まれる。カウン
タ5は、図示しないセルパルスの(n+1)倍のクロッ
ク(n:品目種別数)を計数して品目種別番号として1
セル時間に全ての品目種別番号を出力する。アドレス番
号メモリ6には、品目種別毎に、例えば品目種別毎の監
視周期である特定の値が記憶されており、カウンタ5か
らの出力により1セル時間毎に一巡読み出され、全品目
種別の監視周期を与える。減算器7は、書込アドレス発
生器3から出力される書き込みアドレスから、アドレス
番号メモリ6から出力されるアドレス番号値が減算され
て、読み出しアドレスとしてセレクタ4に供給される。
【0007】データメモリ2へのVPI番号と品目種別
番号の書き込みは、セレクタ4を介して供給された書き
込みアドレスに応答して行われる。書き込みは1セル時
間に1回、読み出しは1セル時間に品目種別数の回数行
われる。また、セレクタ4を介してデータメモリ2のア
ドレス端子に供給された対応アドレスに格納されている
VPI番号、品目種別番号を含む出力が、データメモリ
2から読み出されて出力される。セレクタ4は、1セル
時間内の書き込み時間と読み出し時間で、そのアドレス
を切り替える。論理処理部8は、セル入力端子からのV
PI番号、カウンタ5からの品目種別番号に対応するカ
ウント値、データメモリ2から出力されるVPI番号、
品目種別番号およびセル入力端子からのVPIに応答し
て上限値メモリ9から読み出し出力される上限値を入力
とし、カウントメモリ10と廃棄処理部11の動作を制
御する。
【0008】カウントメモリ10には、VPI番号対応
のセル数のカウント値が記憶されており、論理処理部8
は、データメモリ2からVPI値が読み出されるたびに
カウントメモリ10内の該当VPIのカウント値をデク
リメントする。論理処理部8は、またデータメモリ2に
VPI値を書き込むときに、カウントメモリ10内の該
当VPIのカウント値をインクリメントする。カウント
メモリ10は、VPIをアドレスとし、カウント値をデ
ータとしてもち、インクリメントとデクリメント制御
は、カウントメモリ10内の該当VPIのカウント値を
読み出して行われ、再びカウントメモリ10にカウント
値を格納する。データメモリ2に書き込みを行い、カウ
ントメモリ10内のカウント値をインクリメントしたと
き、上限値メモリ9から、該当VPIの上限値を読み出
し、論理処理部8でカウントメモリ10内のカウント値
と上限値とを比較する。
【0009】論理処理部8は、カウントメモリ10に記
憶されている該VPI番号対応のカウント値が、上限値
メモリ9に記憶されている上限値以上となったとき、契
約違反として、例えば、入力セルの廃棄のために廃棄指
示信号を廃棄処理部11に出力して入力セルの廃棄等の
規制を行う。
【0010】
【発明が解決しようとする課題】このポリシング回路で
は、VPIの品目に応じたセルカウント数を保持するカ
ウントメモリ10およびそのカウントメモリ10に対す
るアクセス回路の故障や一時的な異常動作などにより、
保持するセルカウント数のデータが破壊されたとき、そ
の異常を検出することができなかった。カウントメモリ
の内容が破壊された場合に異常発生を検出し対処するこ
とができなければその破壊に伴うポリシング処理の異常
が永続的に残る。つまり、異常なカウント値に基づくポ
リシング処理は、本来必要なセルをも廃棄してしまうこ
とになり、サービス品質が著しく損なわれてしまう。
【0011】そこで、本発明の目的は、カウントメモリ
系の状態を自己監視し、異常発生時には警報を発生する
ポリシング制御装置を提供することにある。本発明の他
の目的は、上記目的を既存のポリシング回路の構成の変
更が最小限で済む簡易構成のポリシング制御装置を提供
することにある。
【0012】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるポリシング制御装置は、非同期転送モ
ード網通信のセルを入力するセル入力端子と、この入力
端子から入力されるセルのトラヒックを監視情報に基づ
いて監視するポリシング回路と、このポリシング回路で
ポリシング制御されたセルを出力するセル出力端子と、
前記ポリシング回路の到来セル数をカウントして保持
し、前記ポリシング回路に前記監視情報として送出する
カウントメモリと、指定された特定のバーチャルパス番
号(VPI)を検出する第1の回路と、前記指定された
特定のVPIの品目の監視周期をカウントするタイマ
と、前記指定された特定のVPIのセル到着数をカウン
トする第2の回路と、前記ポリシング回路のカウントメ
モリの内容と前記第2の回路の出力とを比較し不一致出
力を前記警報として送出する第3の回路とを含み、前記
カウントメモリの故障およびカウントメモリの保持する
内容の異常を自己診断し、警報を出力する自己診断手段
とを備え、前記カウントメモリのカウント値が予め定め
た値を越えたとき、越えたカウント数を、前記カウント
メモリのカウント値と加算した数を、前記第3の回路で
前記特定のVPIのセル到着数と比較するように構成さ
れる。また、本発明の他の態様によるポリシング制御装
置は、非同期転送モード網通信のセルを入力するセル入
力端子と、この入力端子から入力されるセルのトラヒッ
クを監視情報に基づいて監視するポリシング回路と、こ
のポリシング回路でポリシング制御されたセルを出力す
るセル出力端子と、 前記ポリシング回路の到来セル数
をカウントして保持し、前記ポリシング回路に前記監視
情報として送出するカウントメモリと、指定された特定
のバーチャルパス番号(VPI)を検出する第1の回路
と、前記指定された特定のVPIの品目の監視周期をカ
ウントするタイマと、前記指定された特定のVPIのセ
ル到着数をカウントする第2の回路と、前記ポリシング
回路のカウントメモリの内容と前記第2の回路の出力と
を比較し不一致出力を前記警報として送出する第3の回
路とを含み、前記カウントメモリの故障およびカウント
メモリの保持する内容の異常を自己診断し、警報を出力
する自己診断手段とを備え、前記カウントメモリのカウ
ント値が予め定めた値を越えたときに発生させた違反信
号を受けて前記第2の回路のカウント動作を停止させる
ように構成される。
【0013】
【作用】本発明では、入力を分岐し、指定VPIを検出
して入力セルの監視周期内のセル数をカウントし、ポリ
シング回路内のカウントメモリのVPIの品目に応じた
セルカウント数とを比較し、両者が不一致のときメモリ
の異常と判断して警報を出力する。
【0014】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図1は、本発明によるポリシング制御
装置の一実施例の構成図である。図2は、図1の実施例
の動作を説明するための図である。図1と図2を参照す
ると、本実施例は、パケット通信のセルを入力するセル
入力端子から入力されるセルのトラヒックを監視するポ
リシング回路100と、このポリシング回路100でポ
リシング制御されたセルを出力するセル出力端子とを備
えた非同期転送モード網のポリシング制御装置200で
あり、ポリシング回路100のカウントメモリ10の故
障およびカウントメモリ10の保持する内容の異常を自
己診断する手段を備える。
【0015】この自己診断する手段は、指定された特定
のVPI番号を検出する指定VPI検出回路12と、前
記指定された特定のVPIの品目の監視周期をカウント
する監視周期タイマ14と、指定VPI検出回路12か
らの出力を受け、前記指定された特定のVPIのセル到
着数をカウントするセルカウント回路13と、ポリシン
グ回路100のカウントメモリ10の内容と、前記指定
された特定のVPIのセル到着をカウントするセルカウ
ント回路13の出力を比較して不一致であるとき、カウ
ントメモリおよびそのアクセス回路等の異常が発生した
として警報信号を送出する比較回路15とを含む。
【0016】入力セルが指定されるVPI番号のセルで
あるとき、指定VPI検出回路12は、指定VPIであ
る旨をセルカウント回路13に通知する。セルカウント
回路13は、通知を受けるたびにセルカウント値を1ず
つ加算し、動作開始からの指定セルの到着数をカウント
する。指定VPIの監視周期タイマ14は、指定された
VPIの品目の監視周期になるまでセル時間単位で0よ
りカウントアップし、監視周期までカウントアップした
時点でセルカウント回路13に監視周期経過を通知す
る。
【0017】セルカウント回路13は、監視周期タイマ
14の監視周期経過指示で現状のセルカウント情報を比
較回路15に通知する。比較回路15は、ポリシング回
路100のカウントメモリ10の内容と、セルカウント
回路13の出力するセルカウント情報を比較し、両者が
一致していれば指定されたVPIにおけるカウンタメモ
リ10の内容を正常と判断し、不一致であれば指定され
たVPIにおけるカウントメモリ10の内容を異常と判
断してカウントメモリ異常通知信号を警報出力端子に出
力する。
【0018】比較回路15は、指定されたVPIのセル
カウント情報をカウントメモリ10からもらう必要があ
るが、カウントメモリ10に対するアクセスはポリシン
グ回路100において論理処理部8に限られている。本
実施例における比較回路15のカウントメモリ10への
アクセス手段は、指定VPIのセルが到着したときに論
理処理部8がカウントメモリ10にアクセスし、セルカ
ウント情報を入力する時点で同データをもらうようにし
ているが、これ以外にも次のような構成が考えられる。
【0019】すなわち、論理処理部8がカウントメモリ
10にアクセスするのは、データメモリ2から有効なV
PI値が読み出されたときのみで、それ以外の、カウン
タメモリ10へのアクセスしていない時間に読み出しを
行うように構成したり、1セル時間内に、カウントメモ
リにアクセスする回数を1回増やし、比較回路用カウン
ト値を得るための専用のアクセスとする。
【0020】カウントメモリ10へのアクセスタイミン
グに余裕があれば後者の構成が可能であるが、余裕がな
いかもしくはポリシング回路構成の変更を行わないとき
は上述の本実施例で行った構成や前者の構成を採用する
のが好ましい。
【0021】ところで、カウントメモリ10から出力さ
れるセルカウント情報が上限値メモリ9に格納されてい
る上限値に達している場合には、データメモリ2への入
力を廃棄するような構成では、ポリシング機能により入
力セルが違反とされて廃棄されることがある。この場合
には、カウントメモリ10はカウントアップされず、一
方、セルカウント回路13はカウントアップするため、
カウントメモリ10の異常でなくてもカウントメモリ1
0とセルカウント回路13の不一致が生じ、比較回路1
5からは異常通知信号が出力され、故障と診断される。
これに対処するために、本実施例では故障診断はカウン
トメモリ10の値が上限値より小さい場合のみ行うよう
にしているが、これ以外にも次のような構成を採用する
ことができる。
【0022】すなわち、指定したVPIの違反セル数を
別にカウントアップし、カウントメモリ10の内容と加
算した上でセルカウント回路13の出力と比較するよう
な構成であり、また、違反セル発生の信号をもらってセ
ルカウント回路13のカウントアップを停止することも
できる。但し、違反セル数カウントは、監視周期時間後
にリセットする。
【0023】以上の説明はそれぞれの機能をハードウェ
ア要素で構成するように説明したが、1つのメモリ上に
プログラム制御装置を構成し、前記機能を1つの、また
は少数のハードウェア上に実現して実施することができ
る。また、不一致が生じた場合にカウントメモリの当該
VPIのカウント値をリセットし、再び自己修復を起動
させることも容易に考えられる。
【0024】
【発明の効果】以上説明したように、本発明によれば、
ポリシング回路のカウントメモリ動作の自己診断を行う
ことによって、永続的なポリシング処理の異常を引き起
こすカウントメモリのセルカウント情報の異常を簡単な
構成で検出することができる。
【図面の簡単な説明】
【図1】本発明によるポリシング制御装置の一実施例を
示す構成ブロック図である。
【図2】図2は図1に示す実施例の動作を説明するため
の図である。
【図3】従来のポリシング回路の構成例を示すブロック
図である。
【符号の説明】
1 品目種別メモリ 2 データメモリ 3 書込アドレス 4 セレクタ 5 カウンタ 6 アドレス番号メモリ 7 減算器 8 論理処理部 9 上限値メモリ 10 カウントメモリ 11 廃棄処理部 12 指定VPI検出回路 13 セルカウント回路 14 監視周期タイマ 15 比較回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山 中 直 明 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (72)発明者 佐 藤 陽 一 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 昭55−109051(JP,A) 1991年電子情報通信学会秋季大会講演 論文集B−393 (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 H04L 12/26 H04L 12/56

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】非同期転送モード網通信のセルを入力する
    セル入力端子と、 この入力端子から入力されるセルのトラヒックを監視情
    報に基づいて監視するポリシング回路と、 このポリシング回路でポリシング制御されたセルを出力
    するセル出力端子と、前記ポリシング回路の到来セル数
    をカウントして保持し、前記ポリシング回路に前記監視
    情報として送出するカウントメモリと、 指定された特定のバーチャルパス番号(VPI)を検出
    する第1の回路と、前記指定された特定のVPIの品目
    の監視周期をカウントするタイマと、前記指定された特
    定のVPIのセル到着数をカウントする第2の回路と、
    前記ポリシング回路のカウントメモリの内容と前記第2
    の回路の出力とを比較し不一致出力を前記警報として送
    出する第3の回路とを含み、前記カウントメモリの故障
    およびカウントメモリの保持する内容の異常を自己診断
    し、警報を出力する自己診断手段と、 を備え、前記カウントメモリのカウント値が予め定めた
    値を越えたとき、越えたカウント数を、前記カウントメ
    モリのカウント値と加算した数を、前記第3の回路で前
    記特定のVPIのセル到着数と比較する ことを特徴とす
    るポリシング制御装置。
  2. 【請求項2】非同期転送モード網通信のセルを入力する
    セル入力端子と、 この入力端子から入力されるセルのトラヒックを監視情
    報に基づいて監視するポリシング回路と、 このポリシング回路でポリシング制御されたセルを出力
    するセル出力端子と、 前記ポリシング回路の到来セル数をカウントして保持
    し、前記ポリシング回路に前記監視情報として送出する
    カウントメモリと、 指定された特定のバーチャルパス番号(VPI)を検出
    する第1の回路と、前記指定された特定のVPIの品目
    の監視周期をカウントするタイマと、前記指定された特
    定のVPIのセル到着数をカウントする第2の回路と、
    前記ポリシング 回路のカウントメモリの内容と前記第2
    の回路の出力とを比較し不一致出力を前記警報として送
    出する第3の回路とを含み、前記カウントメモリの故障
    およびカウントメモリの保持する内容の異常を自己診断
    し、警報を出力する自己診断手段と、 を備え、前記カウントメモリのカウント値が予め定めた
    値を越えたときに発生させた違反信号を受けて前記第2
    の回路のカウント動作を停止させる ことを特徴とするポ
    リシング制御装置。
JP4751293A 1992-02-10 1993-02-10 ポリシング制御装置 Expired - Fee Related JP3022701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4751293A JP3022701B2 (ja) 1992-02-10 1993-02-10 ポリシング制御装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-24016 1992-02-10
JP2401692 1992-02-10
JP4751293A JP3022701B2 (ja) 1992-02-10 1993-02-10 ポリシング制御装置

Publications (2)

Publication Number Publication Date
JPH0614381A JPH0614381A (ja) 1994-01-21
JP3022701B2 true JP3022701B2 (ja) 2000-03-21

Family

ID=26361471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4751293A Expired - Fee Related JP3022701B2 (ja) 1992-02-10 1993-02-10 ポリシング制御装置

Country Status (1)

Country Link
JP (1) JP3022701B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443618B2 (ja) 2000-11-01 2003-09-08 株式会社テイエルブイ 蒸気トラップ販売・保守用システムの動作方法、及び、蒸気トラップ販売・保守用集計システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1991年電子情報通信学会秋季大会講演論文集B−393

Also Published As

Publication number Publication date
JPH0614381A (ja) 1994-01-21

Similar Documents

Publication Publication Date Title
US5282203A (en) Method of and system for controlling packet-rate in communication network
US5636345A (en) Method and apparatus for detecting and preventing broadcast storms on an emulated local area network
US5394408A (en) Policing control apparatus
US5042029A (en) Congestion control method and apparatus for end-to-end packet communication
US6115748A (en) Prioritized access to shared buffers
US7911960B1 (en) Delayed-start method for minimizing internal switch congestion
JP2782973B2 (ja) パケット網における流量監視方法及びシステム
US6618357B1 (en) Queue management for networks employing pause time based flow control
JP2001127766A (ja) ラインインターフェース装置、及び、パケット交換機
JPH10173661A (ja) パケット交換機、および輻輳通知方式
US6172984B1 (en) System and method for reducing the latency for time sensitive data over CSMA/CD networks
JPH0927811A (ja) 輻輳監視制御装置
JP3022701B2 (ja) ポリシング制御装置
US6091730A (en) Control of asynchronous transfer mode (ATM) switching networks
CA2073140C (en) System for detecting failure in dual bus user network
EP0739561A1 (en) Apparatus and method for selectively storing error statistics
JPH04369139A (ja) Atmトラヒック制御方式
US6643264B1 (en) ATM exchange
JP3001964B2 (ja) バッファ制御装置
JP3231226B2 (ja) 警報セル挿入方法および警報セル発生装置
JP2851743B2 (ja) ポリシング回路
JP2855236B2 (ja) セルトラヒック監視装置
JPH10285179A (ja) Atm交換機および輻輳制御方式
JP3501603B2 (ja) 演算回路の故障監視方法
Pavan et al. Experimental evaluation of real-time support on the Mercuri wide area ATM testbed

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees