CN104935393B - 一种帧同步方法及装置 - Google Patents
一种帧同步方法及装置 Download PDFInfo
- Publication number
- CN104935393B CN104935393B CN201510295525.7A CN201510295525A CN104935393B CN 104935393 B CN104935393 B CN 104935393B CN 201510295525 A CN201510295525 A CN 201510295525A CN 104935393 B CN104935393 B CN 104935393B
- Authority
- CN
- China
- Prior art keywords
- frame
- frame head
- parallel stream
- align
- core words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明实施例公开了一种帧同步方法及装置,涉及通信领域,用以提高帧同步的处理效率。在本发明实施例中,对于由接收到的串行码流转换得到的并行码流,利用并行码流中包含的数据帧所对应的帧头的预设关键字段,与并行码流中的各子并行码流进行并行匹配;根据与预设关键字段匹配成功的子并行码流在并行码流中的位置,确定帧头在并行码流中的偏移量;根据并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对并行码流进行预对齐处理;并判断预对齐后的帧头是否为伪帧头,如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出;从而解决了上述问题。
Description
技术领域
本发明涉及通信领域,尤其涉及一种帧同步方法及装置。
背景技术
随着通信及计算机技术的发展,对网络数据传输带宽的要求越来越大,光传输网络已经得到越来越广泛的应用。
在光传输网络(OTN,Optical Transport Network)中,帧同步的精确度直接影响到通信系统的稳定性。目前的帧同步方法主要有串行帧同步和并行帧同步两种方式。串行帧同步方式主要针对低速传输领域,这种方式是从串行码流中搜索帧头,并采用1个或多个移位寄存器多周期缓存数据,每个周期对移位寄存器进行比较,直到检测到帧头,之后再将码流并行输出,进行同步及后续处理。由于OTN领域中均为高速应用,现有的串行帧同步方法不能满足高速应用的传输需求。因此,现有针对高速传输领域的并行帧同步方式是先将串行码流转换为并行码流,然后,对并行码流采用串行处理的方式搜索帧头,搜索到正确的帧头后,才能进行后续同步处理。在上述过程中,由于转换后的并行码流是非对齐的,可能存在多种错位情况,为了准确的搜索到帧头,首先在并行码流的第一种错位情况下搜索帧头,如果搜索到,则进一步判断搜索到帧头是否为伪帧头,若搜索到的是伪帧头,则在该并行码流的第二种错位情况下再次搜索帧头,如果仍搜索到伪帧头,则在并行数据的第三种错位情况下继续搜索,以此类推,直到搜索到正确的帧头后,才能进行后续同步处理。可见,在上述方法中,对并行码流仍使用串行处理方式搜索帧头,需要搜索若干帧后才能找到正确的帧头,耗费了大量时间,仍不能满足高速应用的传输需求。
发明内容
本发明实施例提供一种帧同步方法及装置,用以提高帧同步的处理效率。
本发明实施例提供了一种帧同步方法,该方法包括:
对于由接收到的串行码流转换得到的并行码流,利用所述并行码流中包含的数据帧所对应的帧头的预设关键字段,与所述并行码流中的各子并行码流进行并行匹配,所述子并行码流为所述并行码流中起始位不同、但位宽相同的部分码流;根据与所述预设关键字段匹配成功的子并行码流在所述并行码流中的位置,确定帧头在所述并行码流中的偏移量;
根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对所述并行码流进行预对齐处理;并判断预对齐后的帧头是否为伪帧头,如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出。
可选的,所述预设关键字段至少包括:第一帧头核心字和所述第一帧头核心字的位置;其中,所述第一帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;所述确定帧头在所述并行码流中的偏移量,具体为:将所述第一帧头核心字与所述并行码流中的各子并行码流进行并行匹配,如果存在一个子并行码流与所述第一帧头核心字完全匹配,则根据该第一帧头核心字的位置确定该第一帧头核心字所属的帧头在所述并行码流中的偏移量;所述对所述并行码流进行预对齐,具体为:根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,将所述并行码流处理为以帧头起始、以预设长度为长度的并行码流。
可选的,所述预设关键字段中还包括第二帧头核心字和该第二帧头核心字的位置;其中,所述第二帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;并且,所述第二帧头核心字与所述第一帧头核心字根据处于不同位置的数值设置;
通过如下步骤判断预对齐后的帧头是否为伪帧头:如果在预对齐后的帧头中分别查找到第一帧头核心字和第二帧头核心字所在位置,根据所述第一帧头核心字和第二帧头核心字的位置对查找到的位置进行匹配,如果存在任一不匹配,则将预对齐后的帧头确定为伪帧头;或者如果在预对齐后的帧头中未查找到所述第二帧头核心字,则将预对齐后的帧头确定为伪帧头;或者根据所述第一帧头核心字所在位置和预先设置的第一帧头核心字和第二帧头核心字之间的相对位置,将预对齐后的帧头中查找到第二帧头核心字所在位置上的数值与第二帧头核心字的数值进行匹配,如果不匹配,则将预对齐后的帧头确定为伪帧头。
可选的,该方法还包括:如果预对齐后的帧头是伪帧头,则重新确定所述并行码流中的帧头偏移量。
可选的,通过帧同步状态机实现并行码流的帧同步过程:
在初始时,所述帧同步状态机进入帧失步状态,在帧失步状态下,在所述并行码流中查找与所述第一、第二帧头核心字匹配的子并行码流,如果均查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述帧同步状态机进入帧对齐状态;否则,所述帧同步状态机继续停留在帧失步状态;
所述帧同步状态机在帧对齐状态下,根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,按照以帧头起始、以预设长度为长度的方式,对所述并行码流进行预对齐,判断预对齐后的帧头是否为伪帧头;如果连续M帧预对齐后的帧头均不是伪帧头,则所述帧同步状态机进入帧同步状态;否则,所述帧同步状态机返回帧失步状态;
所述帧同步状态机在帧同步状态下,判断已同步的并行码流中的各帧头是否为伪帧头,在连续P帧的帧头为伪帧头时,所述帧同步状态机进入帧失步状态;否则,所述帧同步状态机继续停留在帧同步状态;
其中,所述M、P均为预设可调正整数。
可选的,通过如下字对齐状态机实现由帧失步状态转换至帧对齐状态的过程:
在所述帧同步状态机进入失步状态时,所述字对齐状态机进入搜索状态,在搜索状态下,在所述并行码流中查找与所述第一帧头核心字匹配的子并行码流,如果查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述字对齐状态机进入预对齐状态;如果查找失败,则所述字对齐状态机继续停留在搜索状态;
所述字对齐状态机在预对齐状态下,在所述并行码流中查找与所述第二帧头核心字匹配的子并行码流,如果查找成功,则所述帧同步状态机进入帧对齐状态;如果查找失败,则所述字对齐状态机返回搜索状态。
可选的,所述预设关键字段的长度与所述并行数据的位宽相关。
本发明实施例还提供了一种帧同步装置,该装置包括:
帧头搜索模块,对于由接收到的串行码流转换得到的并行码流,利用所述并行码流中包含的数据帧所对应的帧头的预设关键字段,与所述并行码流中的各子并行码流进行并行匹配,所述子并行码流为所述并行码流中起始位不同、但位宽相同的部分码流;根据与所述预设关键字段匹配成功的子并行码流在所述并行码流中的位置,确定帧头在所述并行码流中的偏移量;
帧同步及输出模块,根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对所述并行码流进行预对齐处理;如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出。
可选的,所述预设关键字段至少包括:第一帧头核心字和所述第一帧头核心字的位置;其中,所述第一帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;
所述帧头搜索模块具体用于:将所述第一帧头核心字与所述并行码流中的各子并行码流进行并行匹配,如果存在一个子并行码流与所述第一帧头核心字完全匹配,则根据该第一帧头核心字的位置确定该第一帧头核心字所属的帧头在所述并行码流中的偏移量;
所述帧同步及输出模块具体用于:根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,将所述并行码流处理为以帧头起始、以预设长度为长度的并行码流。
可选的,所述预设关键字段中还包括第二帧头核心字和该第二帧头核心字的位置;其中,所述第二帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;并且,所述第二帧头核心字与所述第一帧头核心字根据处于不同位置的数值设置;
所述帧同步及输出模块具体用于:当在预对齐后的帧头中分别查找到第一帧头核心字和第二帧头核心字所在位置时,根据所述第一帧头核心字和第二帧头核心字的位置对查找到的位置进行匹配,如果存在任一不匹配,则将预对齐后的帧头确定为伪帧头;或者当在预对齐后的帧头中未查找到所述第二帧头核心字时,将预对齐后的帧头确定为伪帧头;或者根据所述第一帧头核心字所在位置和预先设置的第一帧头核心字和第二帧头核心字之间的相对位置,将预对齐后的帧头中查找到第二帧头核心字所在位置上的数值与第二帧头核心字的数值进行匹配,如果不匹配,则将预对齐后的帧头确定为伪帧头。
可选的,所述帧同步及输出模块还用于:当预对齐后的帧头是伪帧头时,重新确定所述并行码流中的帧头偏移量。
可选的,通过帧同步状态机实现并行码流的帧同步过程:
在初始时,所述帧同步状态机进入帧失步状态,在帧失步状态下,由所述帧头搜索模块在所述并行码流中查找与所述第一、第二帧头核心字匹配的子并行码流,如果均查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述帧同步状态机进入帧对齐状态;否则,所述帧同步状态机继续停留在帧失步状态;
所述帧同步状态机在帧对齐状态下,由所述帧同步及输出模块根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,按照以帧头起始、以预设长度为长度的方式,对所述并行码流进行预对齐,判断预对齐后的帧头是否为伪帧头;如果连续M帧预对齐后的帧头均不是伪帧头,则所述帧同步状态机进入帧同步状态;否则,所述帧同步状态机返回帧失步状态;
所述帧同步状态机在帧同步状态下,由帧同步及输出模块判断已同步的并行码流中的各帧头是否为伪帧头,在连续P帧的帧头为伪帧头时,所述帧同步状态机进入帧失步状态;否则,所述帧同步状态机继续停留在帧同步状态;
其中,所述M、P均为预设可调正整数。
可选的,通过如下字对齐状态机实现由帧失步状态转换至帧对齐状态的过程:
在所述帧同步状态机进入失步状态时,所述字对齐状态机进入搜索状态,在搜索状态下,由所述帧头搜索模块在所述并行码流中查找与所述第一帧头核心字匹配的子并行码流,如果查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述字对齐状态机进入预对齐状态;如果查找失败,则所述字对齐状态机继续停留在搜索状态;
所述字对齐状态机在预对齐状态下,由所述帧头搜索模块在所述并行码流中查找与所述第二帧头核心字匹配的子并行码流,如果查找成功,则所述字对齐状态机保持在预对齐状态,同时所述帧同步状态机进入帧对齐状态;如果查找失败,则所述字对齐状态机返回搜索状态。
可选的,所述预设关键字段的长度与所述并行数据的位宽相关。
从上述技术方案可以看出,本发明实施例提供一种帧同步方案,首先,利用并行码流中包含的数据帧所对应的帧头的预设关键字段,与并行码流中的各子并行码流进行并行匹配,子并行码流为并行码流中起始位不同、但位宽相同的部分码流;根据与预设关键字段匹配成功的子并行码流在并行码流中的位置,确定帧头在并行码流中的偏移量;这样,利用并行比较多种错位情况的并行码流的方式进行帧头搜索,可以在同一周期内对多种错误情况进行同时搜索,提高了处理效率,减少了处理时延;然后,根据并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对并行码流进行预对齐处理;判断预对齐后的帧头是否为伪帧头,如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出;这样,利用串行多周期比较的方式进行伪帧头检验,在保证处理效率的前提下,节约了逻辑资源。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的网络架构的结构示意图;
图2为本发明实施例提供的帧同步方法的流程示意图;
图3为本发明实施例提供的基于FPGA实现的帧同步功能示意图;
图4为本发明实施例提供的通过并行比较方式确定帧头的流程示意图;
图5为本发明实施例提供的fas_detect模块的示意图;
图6为本发明实施例提供的帧同步状态机的示意图;
图7为本发明实施例提供的字对齐状态机的示意图;
图8为本发明实施例提供的帧同步装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明实施例可以应用于各种通信传输系统,如数字通信传输系统、光传输系统等等,本发明实施例可以适用于OTN等高速传输领域,实现高速串行码流的帧同步的方案;较佳的,本发明实施例中的高速串行码流可以为SDH(Synchronous Digital Hierarchy,同步数字体系)、FC(Fiber Channe,光纤通道)、GE(Gigabit Ethernet,千兆位以太网)、FE(Fast Ethernet,快速以太网)等信号。图1示出了本发明实施例提供的网络架构的结构示意图,客户侧的单板的SDH、FC、GE、FE等信号通过客户业务口送入逻辑芯片或者专用OTN芯片,并映射到OTN容器中,并进行相应的成帧、复用处理,最终经过光模块送到线路侧的OTN传输网中。以OTN为例,帧同步指示了OTN光通路是否能正常工作,因此,线路侧的帧同步问题是光传输网络中相当重要的一个环节。由于线路侧是高速的串行数据,而逻辑内部处理时需要将高速串行数据转换为较低速的并行数据来处理,因此如何对SERDES(SERDES是SERializer(串行器)/DESerializer(解串器)的简称)恢复出的非对齐并行数据中找到OTN帧的起始标志、并且以此进行数据对齐,从而方便后续数据处理是首要需要解决的问题。
图2示出了本发明实施例提供的帧同步方法的流程示意图,该流程包括:
步骤21:对于由接收到的串行码流转换得到的并行码流,利用并行码流中包含的数据帧所对应的帧头的预设关键字段,与并行码流中的各子并行码流进行并行匹配,子并行码流为并行码流中起始位不同、但位宽相同的部分码流;根据与预设关键字段匹配成功的子并行码流在并行码流中的位置,确定帧头在并行码流中的偏移量。
步骤22:根据并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对并行码流进行预对齐处理;如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出。
可选的,在上述步骤21中,预设关键字段至少包括:第一帧头核心字和第一帧头核心字的位置;其中,第一帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;将第一帧头核心字与并行码流中的各子并行码流进行并行匹配,如果存在一个子并行码流与第一帧头核心字完全匹配,则根据该第一帧头核心字的位置确定该第一帧头核心字所属的帧头在并行码流中的偏移量;在上述步骤22中,根据并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,将并行码流处理为以帧头起始、以预设长度为长度的并行码流。
需要说明的是,在本发明实施例中,将并行码流处理为以帧头起始、以预设长度为长度的并行码流可以具体为:将并行码流处理为以帧头起始、以帧长度/数据位宽为指定时间隔输出并行码流,其中符号/为除法运算符号。也就是说,可选的,上述预设长度可以与处理器、比较器、寄存器等相关元器件的处理能力以及数据位宽等参数相关,这里不再一一赘述。
可选的,在上述步骤21中,预设关键字段中还包括第二帧头核心字和该第二帧头核心字的位置;其中,第二帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;并且,第二帧头核心字与第一帧头核心字根据处于不同位置的数值设置;
如果在预对齐后的帧头中分别查找到第一帧头核心字和第二帧头核心字所在位置,根据所述第一帧头核心字和第二帧头核心字的位置对查找到的位置进行匹配,如果存在任一不匹配,则将预对齐后的帧头确定为伪帧头;或者
如果在预对齐后的帧头中未查找到所述第二帧头核心字,则将预对齐后的帧头确定为伪帧头;或者
根据第一帧头核心字所在位置和预先设置的第一帧头核心字和第二帧头核心字之间的相对位置,将预对齐后的帧头中查找到第二帧头核心字所在位置的数值与第二帧头核心字的数值进行匹配,如果不匹配,则将预对齐后的帧头确定为伪帧头。
可选的,在上述步骤中,该方法还包括:如果预对齐后的帧头是伪帧头,则重新确定并行码流中的帧头偏移量。
可选的,在上述步骤21~步骤22中,通过帧同步状态机实现并行码流的帧同步过程:
在初始时,同步状态机进入帧失步状态,在帧失步状态下,在并行码流中查找与第一、第二帧头核心字匹配的子并行码流,如果均查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,同步状态机进入帧对齐状态;否则,同步状态机继续停留在帧失步状态;
同步状态机在帧对齐状态下,根据并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,按照以帧头起始、以预设长度为长度的方式,对并行码流进行预对齐,判断预对齐后的帧头是否为伪帧头;如果连续M帧预对齐后的帧头均不是伪帧头,则同步状态机进入帧同步状态;否则,同步状态机返回帧失步状态;
同步状态机在帧同步状态下,判断已同步的并行码流中的各帧头是否为伪帧头,在连续P帧的帧头为伪帧头时,同步状态机进入帧失步状态;否则,同步状态机继续停留在帧同步状态;
其中,M、P均为预设可调正整数,取决于不同通信标准。较佳的,在本发明实施例中,为了权衡同步的准确性和处理效率,可以设置M、P可以分别为大于或等于5的正整数。
需要说明的是,在本发明实施例中,将并行码流处理为以帧头起始、以预设长度为长度的并行码流可以具体为:将并行码流处理为以帧头起始、以帧长度/数据位宽为指定时间隔输出并行码流,其中符号/为除法运算符号。也就是说,可选的,上述预设长度可以与处理器、比较器、寄存器等相关元器件的处理能力以及数据位宽等参数相关,这里不再一一赘述。
可选的,在上述步骤21~步骤22中,通过如下字对齐状态机实现由帧失步状态转换至帧对齐状态的过程:
在同步状态机帧进入失步状态时,字对齐状态机进入搜索状态(也可以简称为S1状态),在S1状态下,在并行码流中查找与第一帧头核心字匹配的子并行码流,如果查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,字对齐状态机进入预对齐状态(也可以简称为S2状态);如果查找失败,则字对齐状态机继续停留在S1状态;
字对齐状态机在S2状态下,在并行码流中查找与第二帧头核心字匹配的子并行码流,如果查找成功,则同步状态机帧进入帧对齐状态;如果查找失败,则字对齐状态机返回S1状态。
可选的,在上述步骤中,关键字段的长度与并行数据的位宽相关。
下面本发明实施例仅以OTN、基于FPGA进行帧同步为例进行详细描述,其中串行码流可以称为高速串行数据或高速串行信号,并行码流可以称为并行数据或并行信号。
本发明实施例提供了一种基于FPGA技术并应用于OTN光网络传输的帧同步的方案,图3示出了本发明实施例提供的基于FPGA实现的帧同步功能示意图,如图3所示,线路侧高速串行信号经过FPGA(Field-Programmable Gate Array,即现场可编程门阵列)内集成的Transceiver(高速收发器),会转换为相应的低速并行信号,把非对齐的并行数据通过移位寄存器Shift_Reg进行数据拼接,再送入fas_detect模块(帧头检测模块)通过并行比较器电路快速搜索帧头中的第一核心字PatternB,如果搜索到第一核心字PatternB,则复位全局定时器Global cnt,同时,字对齐状态机State Machine1由帧失步状态跳转下一个状态,即,预对齐状态;锁存偏移模块Offset,将偏移模块Offet以及移位寄存器Shift_Reg拼接的镜像数据送至数据对齐模块data_align,同时关闭fas_detect模块的数据比较使能,数据对齐模块data_align以包含第一核心字PatternB的帧数据进行预对齐,送给后续帧同步判断以及后续处理模块;再通过字对齐状态机State Machine1对第二核心字PatternA进行比较,来判断搜到帧头是否正确,如果正确以此定时器去搜索下一帧的位置帧头是否正确,字齐状态机State Machine1保持在预对齐状态,并且同时帧同步状态机StateMachine2从失步跳转到对齐状态;如果不正确,字对齐状态机State Machine1跳回初始搜索状态,打开fas_detect模块的数据比较使能重新寻找,帧同步状态机State Machine2保持在帧失步状态;如果帧同步状态机State Machine2在对齐状态下连续多帧帧头正确,则从对齐状态进入帧同步状态,否则退回到失步状态;当帧同步状态机State Machine2处于同步状态下,连续多帧出现帧头错误,则字对齐状态机State Machine1退回搜索状态,同时打开比较使能重新寻找,帧同步状态机跳转至帧失步状态。
需要说明的是,在本发明实施例中,预先设置了关键字段,上述预设关键字段中可以至少包括第一帧头核心字和第二帧头核心字,上述预设关键字段可以与并行数据的位宽相关,也就是说,预设关键字段的长度可以等于并行数据的位宽,预设关键字段的长度还可以大于或小于并行数据的位宽,这可以由当前待处理的并行数据帧的类型确定的。
本发明实施例提供的帧同步方案可以包括搜索帧头流程、预对齐过程和帧同步过程。
在本发明实施例中,搜索帧头流程可以具体包括:
第一、优先搜索最容易被识别的帧头核心字(可以简称为Pattern)。举例来说,将SDH信号帧的Pattern设置为0xF628,因为SDH信号帧的帧头中可能存在有很多个0xF6F6,但是,其帧头中只存在一个0xF628,因此用该Pattern作为帧头的识别码或者同步标识码可以缩短搜索帧头的比较过程。另外,还可以搜索容易进行比较的Pattern,举例来说,以位宽为64bit的OTU2数据帧为例,可以以0xF6为Pattern优先进行比较,因为OTU2数据帧的帧头中含有3个0xF6,因此,可以同时比较出3个0xF6;进而大幅度提高了搜索帧头的效率。可见,因此本发明实施例提供的帧头搜索过程的灵活性较大,可以根据信号类型、帧头结构等需求进行选择。需要说明的是,本发明实施例仅以SDH信号帧和OTU2数据帧为例进行描述,其它信号帧或数据帧均可以采用本发明实施例提供的方法,这里不再赘述。
与现有技术不同的是,本发明实施例采用并行比较的方式搜索Pattern,进而确定帧头位置。图4示出了本发明实施例提供的通过并行比较方式确定帧头的流程示意图,如图4所示,上述并行比较的方式可以具体包括:
步骤41:利用预设关键字段,与并行码流中的各子并行码流进行并行匹配。
具体的,子并行码流为并行码流中起始位不同、但位宽相同的部分码流。
步骤42:根据与预设关键字段匹配成功的子并行码流在并行码流中的位置,确定帧头在并行码流中的偏移量。
需要说明的是,由串行码流转换得到的并行码流是非对齐并行码流,此时,该非对齐并行码流中包含有各种错位情况的子并行码流,举例来说,一个位宽为32bit(比特)的并行数据由32比特位的二进制数组成,本发明实施例用[31:0]表示从高位至低位的并行码流,以子并行码流为16bit为例,[31:16],[30:15],……[15:0],每个子并行码流代表上述并行码流中的一种错位情况,可见,在上述并行码流中可以包括17种错位情况。本发明实施例利用并行比较的方式,同时对这17种错位情况进行比较,从而能够在一个周期内就搜索到帧头,从而提高了搜索帧头的处理效率。
参照图3,在本发明实施例中,可以由fas_detect模块执行上述并行比较过程。具体的,fas_detect模块核心思想为:在一周期内,同时并行比较完各种错位的情况。由于Pattern的具体参数是可配置的(例如根据不同类型的帧数据设置不同的Pattern等),因此,采用本发明实施例可以提高帧头搜索的灵活性,并可以对不同位宽的Pattern进行搜索(如8bit、16bit的Pattern),其中Pattern和并行数据位宽有关。
举例来说,本发明实施例以32bit位宽的并行数据、以第一帧头核心字为PatternB、第二帧头核心字为PatternA为例,对并行比较过程进行详细说明:
图5示出了本发明实施例提供的fas_detect模块的示意图,如图5所示,该fas_detect可以包括若干个比较器,其中,比较器并行设置,可以用于比对预设Pattern的数值与各子并行码流,其中en为使能端,用于接收外部或内部输入的使能信号,控制该比较器的比较功能开启或关闭;Pattern为Pattern输入端,用于接收预先设置的Pattern的数值;din为比较器数据输入端,用于和Pattern数值进行比较;其中match为输出端,用于输出比较结果,如果比较成功则输出1,否则输出0;如图5所示,若干个比较器并行设置,能够在一个周期内,同时比较若干种错位情况。
具体的,设置Pattern的位宽为16bit,由于该Pattern可能在长度为32bit的并行码流中的任意错位情况中出现,因此要精确到bit进行判断,并且时序上要求一个周期内就将16bit的Pattern比较完毕,因此需要1周期并行比较17组数据。
具体实现时,可以分两次检测位宽为32bit的并行码流,每次检测16bit,因此需要使用32bit移位寄存器,每次移入16bit。另外,采用17个16bit比较器,每个周期均并行比较[31:16],[30:15]……[15:0],以此来搜索PatternB,然后再以此对齐数据后再判断PatternB之前的数据是否PatternA。参照图5,如果各并行设置的比较器match[N:0]中有一个match输出不为0,则认为匹配成功,并输出match_a=1,否则match_a=0。同时根据match[N:0]的值,确定pattern在移位寄存器中的偏移量offset,采用casex的时序逻辑实现,高位优先级最高。同时,输出的match_a信号还能作为全局计数器的复位信号以及产生帧起始定位信号。
本发明实施例还提供了一种帧同步状态机,用于实现帧同步过程,图6示出了本发明实施例提供的帧同步状态机的示意图,参照图6及表1:
FPGA复位后自动进入帧失步(OOF)状态;在OOF状态下:开始搜索PatternA和PatternB。搜索成功后,则进入帧对齐(Aligner)状态,否则保持在OOF状态;在OOF状态下,LOF计数器lof_cnt开始计数,连续lofcnt_max帧处于OOF状态,则上报dLOF告警;其中lof_cnt位宽lofcnt_width及计数最大值lofcnt_max参数可配置。当从帧同步(IF)状态进入OOF状态,计数器lof_cnt清0。
在帧对齐(Aligner)状态下:当计数到下一个帧的PatternA和PatternB位置时判断这四个字节是否正确,如果正确对齐成功计数器ali_cnt加1,当连续alicnt_max帧处正确则进入帧同步状态(IF),如果ali_cnt小于alicnt_max,则保持在Aligner状态,如果任意一帧检测错误则进入OOF状态重新寻找帧起始标识符,其中ali_cnt位宽alicnt_width及计数最大值alicnt_max参数可配置,本发明实施例仅以alicnt_max=5为例进行描述。
表1:帧同步状态机跳转条件描述
跳转编号 | 跳转条件描述 |
1 | 复位信号有效(RST) |
2 | 搜索PatternA、PatternB失败 |
3 | 搜索PatternA、PatternB成功 |
4 | 任意一帧检测到PatternA、PatternB错误 |
5 | 检测PatternA、PatternB正确但未达到跳转最大值 |
6 | 连续检测PatternA、PatternB正确,达到跳转最大值条件 |
7 | 非连续五帧PatternA、PatternB(PatternB、PatternC)错误 |
8 | 连续五帧PatternA、PatternB(PatternB、PatternC)错误 |
本发明实施例还提供了一种字对齐状态机,用于伪帧头检验过程,图7示出了本发明实施例提供的字对齐状态机的示意图,参照图7及表2:
当进入帧失步(OOF)状态时立即进入S1状态;在S1状态下:搜索PatternB,如果搜索成功,将数据根据offset进行预对齐并进入S2状态,同时停止搜索PatternB,否则保持在S1状态下继续搜索;
在S2状态下:判断预对齐的PatternB前一周期的数据是否为PatternA,如果是此后都保持在当前状态S2,帧同步状态机进入Aligner状态,如果预对齐的PatternB前一周期的数据不等于PatternA或者帧同步状态机从其他状态跳转到OOF状态时,退回到S1状态,重新寻找PatternB。
需要说明的是,字对齐状态机的状态会影响到帧同步状态机,字对齐状态机只有在S1状态时,帧同步状态机一直处于OOF状态,字对齐状态机一旦跳转到S2状态,帧同步状态机必然跳转到Aligner状态,帧同步状态机后续状态,字对齐状态机一直保持在S2状态。
表2:帧定位及对齐功能状态机跳转条件描述
从上述技术方案可以看出,本发明实施例提供一种帧同步方案,首先,利用并行码流中包含的数据帧所对应的帧头的预设关键字段,与并行码流中的各子并行码流进行并行匹配,子并行码流为并行码流中起始位不同、但位宽相同的部分码流;根据与关键字段匹配成功的子并行码流在并行码流中的位置,确定帧头在并行码流中的偏移量;这样,利用并行比较多种错位情况的并行码流的方式进行帧头搜索,可以在同一周期内对多种错误情况进行同时搜索,提高了处理效率,减少了处理时延;然后,根据并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对并行码流进行预对齐处理;判断预对齐后的帧头是否为伪帧头,如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出;这样,利用串行多周期比较的方式进行伪帧头检验,在保证处理效率的前提下,节约了逻辑资源。
基于相同的技术构思,本发明实施例提供了一种帧同步装置,图8示出了本发明实施例提供的帧同步装置的结构示意图,如图8所示,该装置包括:
帧头搜索模块81,对于由接收到的串行码流转换得到的并行码流,利用所述并行码流中包含的数据帧所对应的帧头的预设关键字段,与所述并行码流中的各子并行码流进行并行匹配,所述子并行码流为所述并行码流中起始位不同、但位宽相同的部分码流;根据与所述预设关键字段匹配成功的子并行码流在所述并行码流中的位置,确定帧头在所述并行码流中的偏移量;
帧同步及输出模块82,根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对所述并行码流进行预对齐处理;并判断预对齐后的帧头是否为伪帧头,如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出。
可选的,所述预设关键字段至少包括:第一帧头核心字和所述第一帧头核心字的位置;其中,所述第一帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;所述帧头搜索模块81具体用于:将所述第一帧头核心字与所述并行码流中的各子并行码流进行并行匹配,如果存在一个子并行码流与所述第一帧头核心字完全匹配,则根据该第一帧头核心字的位置确定该第一帧头核心字所属的帧头在所述并行码流中的偏移量;所述帧同步及输出模块82具体用于:根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,将所述并行码流处理为以帧头起始、以预设长度为长度的并行码流。
可选的,所述预设关键字段中还包括第二帧头核心字和该第二帧头核心字的位置;其中,所述第二帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;并且,所述第二帧头核心字与所述第一帧头核心字根据处于不同位置的数值设置;
所述帧同步及输出模块82具体用于:当在预对齐后的帧头中分别查找到第一帧头核心字和第二帧头核心字所在位置时,根据所述第一帧头核心字和第二帧头核心字的位置对查找到的位置进行匹配,如果存在任一不匹配,则将预对齐后的帧头确定为伪帧头;或者当在预对齐后的帧头中未查找到所述第二帧头核心字时,将预对齐后的帧头确定为伪帧头;或者根据所述第一帧头核心字所在位置和预先设置的第一帧头核心字和第二帧头核心字之间的相对位置,将预对齐后的帧头中查找到第二帧头核心字所在位置上的数值与第二帧头核心字的数值进行匹配,如果不匹配,则将预对齐后的帧头确定为伪帧头。
可选的,所述帧同步及输出模块82还用于:当预对齐后的帧头是伪帧头时,重新确定所述并行码流中的帧头偏移量。
可选的,通过帧同步状态机实现并行码流的帧同步过程:在初始时,所述帧同步状态机进入帧失步状态,在帧失步状态下,由所述帧头搜索模块81在所述并行码流中查找与所述第一、第二帧头核心字匹配的子并行码流,如果均查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述帧同步状态机进入帧对齐状态;否则,所述帧同步状态机继续停留在帧失步状态;所述帧同步状态机在帧对齐状态下,由所述帧同步及输出模块82根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,按照以帧头起始、以预设长度为长度的方式,对所述并行码流进行预对齐,判断预对齐后的帧头是否为伪帧头;如果连续M帧预对齐后的帧头均不是伪帧头,则所述帧同步状态机进入帧同步状态;否则,所述帧同步状态机返回帧失步状态;所述帧同步状态机在帧同步状态下,由帧同步及输出模块82判断已同步的并行码流中的各帧头是否为伪帧头,在连续P帧的帧头为伪帧头时,所述帧同步状态机进入帧失步状态;否则,所述帧同步状态机继续停留在帧同步状态;其中,所述M、P均为预设可调正整数。
可选的,通过如下字对齐状态机实现由帧失步状态转换至帧对齐状态的过程:在所述帧同步状态机进入失步状态时,所述字对齐状态机进入搜索状态,在搜索状态下,由所述帧头搜索模块81在所述并行码流中查找与所述第一帧头核心字匹配的子并行码流,如果查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述字对齐状态机进入预对齐状态;如果查找失败,则所述字对齐状态机继续停留在搜索状态;所述字对齐状态机在预对齐状态下,由所述帧头搜索模块81在所述并行码流中查找与所述第二帧头核心字匹配的子并行码流,如果查找成功,则所述字对齐状态机保持在预对齐状态,同时所述帧同步状态机进入帧对齐状态;如果查找失败,则所述字对齐状态机返回搜索状态。
可选的,所述预设关键字段的长度与所述并行数据的位宽相关。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器,使得通过该计算机或其他可编程数据处理设备的处理器执行的指令可实现流程图中的一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图的一个流程或多个流程和/或方框图的一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种帧同步方法,其特征在于,该方法包括:
对于由接收到的串行码流转换得到的并行码流,利用所述并行码流中包含的数据帧所对应的帧头的预设关键字段,与所述并行码流中的各子并行码流进行并行匹配,所述子并行码流为所述并行码流中起始位不同、但位宽相同的部分码流;根据与所述预设关键字段匹配成功的子并行码流在所述并行码流中的位置,确定帧头在所述并行码流中的偏移量;
根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对所述并行码流进行预对齐处理;并判断预对齐后的帧头是否为伪帧头,如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出。
2.如权利要求1所述的方法,其特征在于,所述预设关键字段至少包括:第一帧头核心字和所述第一帧头核心字的位置;其中,所述第一帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;
所述确定帧头在所述并行码流中的偏移量,具体为:
将所述第一帧头核心字与所述并行码流中的各子并行码流进行并行匹配,如果存在一个子并行码流与所述第一帧头核心字完全匹配,则根据该第一帧头核心字的位置确定该第一帧头核心字所属的帧头在所述并行码流中的偏移量;
所述对所述并行码流进行预对齐,具体为:
根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,将所述并行码流处理为以帧头起始、以预设长度为长度的并行码流。
3.如权利要求2所述的方法,其特征在于,所述预设关键字段中还包括第二帧头核心字和该第二帧头核心字的位置;其中,所述第二帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;并且,所述第二帧头核心字与所述第一帧头核心字根据处于不同位置的数值设置;
通过如下步骤判断预对齐后的帧头是否为伪帧头:
如果在预对齐后的帧头中分别查找到第一帧头核心字和第二帧头核心字所在位置,根据所述第一帧头核心字和第二帧头核心字的位置对查找到的位置进行匹配,如果存在任一不匹配,则将预对齐后的帧头确定为伪帧头;或者
如果在预对齐后的帧头中未查找到所述第二帧头核心字,则将预对齐后的帧头确定为伪帧头;或者
根据所述第一帧头核心字所在位置和预先设置的第一帧头核心字和第二帧头核心字之间的相对位置,将预对齐后的帧头中查找到第二帧头核心字所在位置上的数值与第二帧头核心字的数值进行匹配,如果不匹配,则将预对齐后的帧头确定为伪帧头。
4.如权利要求1-3中任一项所述的方法,其特征在于,该方法还包括:如果预对齐后的帧头是伪帧头,则重新确定所述并行码流中的帧头偏移量。
5.如权利要求3所述的方法,其特征在于,通过帧同步状态机实现并行码流的帧同步过程:
在初始时,所述帧同步状态机进入帧失步状态,在帧失步状态下,在所述并行码流中查找与所述第一帧头核心字、所述第二帧头核心字匹配的子并行码流,如果均查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述帧同步状态机进入帧对齐状态;否则,所述帧同步状态机继续停留在帧失步状态;
所述帧同步状态机在帧对齐状态下,根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,按照以帧头起始、以预设长度为长度的方式,对所述并行码流进行预对齐,判断预对齐后的帧头是否为伪帧头;如果连续M帧预对齐后的帧头均不是伪帧头,则所述帧同步状态机进入帧同步状态;否则,所述帧同步状态机返回帧失步状态;
所述帧同步状态机在帧同步状态下,判断已同步的并行码流中的各帧头是否为伪帧头,在连续P帧的帧头为伪帧头时,所述帧同步状态机进入帧失步状态;否则,所述帧同步状态机继续停留在帧同步状态;
其中,所述M、P均为预设可调正整数。
6.如权利要求5所述的方法,其特征在于,通过如下字对齐状态机实现由帧失步状态转换至帧对齐状态的过程:
在所述帧同步状态机进入失步状态时,所述字对齐状态机进入搜索状态,在搜索状态下,在所述并行码流中查找与所述第一帧头核心字匹配的子并行码流,如果查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述字对齐状态机进入预对齐状态;如果查找失败,则所述字对齐状态机继续停留在搜索状态;
所述字对齐状态机在预对齐状态下,在所述并行码流中查找与所述第二帧头核心字匹配的子并行码流,如果查找成功,则所述字对齐状态机保持在预对齐状态,同时所述帧同步状态机进入帧对齐状态;如果查找失败,则所述字对齐状态机返回搜索状态。
7.如权利要求1所述的方法,其特征在于,所述预设关键字段的长度与所述并行码流的位宽相关。
8.一种帧同步装置,其特征在于,该装置包括:
帧头搜索模块,对于由接收到的串行码流转换得到的并行码流,利用所述并行码流中包含的数据帧所对应的帧头的预设关键字段,与所述并行码流中的各子并行码流进行并行匹配,所述子并行码流为所述并行码流中起始位不同、但位宽相同的部分码流;根据与所述预设关键字段匹配成功的子并行码流在所述并行码流中的位置,确定帧头在所述并行码流中的偏移量;
帧同步及输出模块,根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,对所述并行码流进行预对齐处理;如果预对齐后的帧头不是伪帧头,则将预对齐后的并行码流作为已同步的并行码流进行输出。
9.如权利要求8所述的装置,其特征在于,所述预设关键字段至少包括:第一帧头核心字和所述第一帧头核心字的位置;其中,所述第一帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;
所述帧头搜索模块具体用于:将所述第一帧头核心字与所述并行码流中的各子并行码流进行并行匹配,如果存在一个子并行码流与所述第一帧头核心字完全匹配,则根据该第一帧头核心字的位置确定该第一帧头核心字所属的帧头在所述并行码流中的偏移量;
所述帧同步及输出模块具体用于:根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,将所述并行码流处理为以帧头起始、以预设长度为长度的并行码流。
10.如权利要求9所述的装置,其特征在于,所述预设关键字段中还包括第二帧头核心字和该第二帧头核心字的位置;其中,所述第二帧头核心字是根据在各帧头中处于同一位置且取值相同的数值设置的;并且,所述第二帧头核心字与所述第一帧头核心字根据处于不同位置的数值设置;
所述帧同步及输出模块具体用于:当在预对齐后的帧头中分别查找到第一帧头核心字和第二帧头核心字所在位置时,根据所述第一帧头核心字和第二帧头核心字的位置对查找到的位置进行匹配,如果存在任一不匹配,则将预对齐后的帧头确定为伪帧头;或者
当在预对齐后的帧头中未查找到所述第二帧头核心字时,将预对齐后的帧头确定为伪帧头;或者
根据所述第一帧头核心字所在位置和预先设置的第一帧头核心字和第二帧头核心字之间的相对位置,将预对齐后的帧头中查找到第二帧头核心字所在位置上的数值与第二帧头核心字的数值进行匹配,如果不匹配,则将预对齐后的帧头确定为伪帧头。
11.如权利要求8-10中任一项所述的装置,其特征在于,所述帧同步及输出模块还用于:
当预对齐后的帧头是伪帧头时,重新确定所述并行码流中的帧头偏移量。
12.如权利要求10所述的装置,其特征在于,通过帧同步状态机实现并行码流的帧同步过程:
在初始时,所述帧同步状态机进入帧失步状态,在帧失步状态下,由所述帧头搜索模块在所述并行码流中查找与所述第一帧头核心字、所述第二帧头核心字匹配的子并行码流,如果均查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述帧同步状态机进入帧对齐状态;否则,所述帧同步状态机继续停留在帧失步状态;
所述帧同步状态机在帧对齐状态下,由所述帧同步及输出模块根据所述并行码流中包含的数据帧所对应的帧长度和确定出的帧头偏移量,按照以帧头起始、以预设长度为长度的方式,对所述并行码流进行预对齐,判断预对齐后的帧头是否为伪帧头;如果连续M帧预对齐后的帧头均不是伪帧头,则所述帧同步状态机进入帧同步状;否则,所述帧同步状态机返回帧失步状态;
所述帧同步状态机在帧同步状态下,由帧同步及输出模块判断已同步的并行码流中的各帧头是否为伪帧头,在连续P帧的帧头为伪帧头时,所述帧同步状态机进入帧失步状态;否则,所述帧同步状态机继续停留在帧同步状态;
其中,所述M、P均为预设可调正整数。
13.如权利要求12所述的装置,其特征在于,通过如下字对齐状态机实现由帧失步状态转换至帧对齐状态的过程:
在所述帧同步状态机进入失步状态时,所述字对齐状态机进入搜索状态,在搜索状态下,由所述帧头搜索模块在所述并行码流中查找与所述第一帧头核心字匹配的子并行码流,如果查找成功,则根据匹配成功的子并行码流的位置确定帧头偏移量,并且,所述字对齐状态机进入预对齐状态;如果查找失败,则所述字对齐状态机继续停留在搜索状态;
所述字对齐状态机在预对齐状态下,由所述帧头搜索模块在所述并行码流中查找与所述第二帧头核心字匹配的子并行码流,如果查找成功,则所述字对齐状态机保持在预对齐状态,同时所述帧同步状态机进入帧对齐状态;如果查找失败,则所述字对齐状态机返回搜索状态。
14.如权利要求8所述的装置,其特征在于,所述预设关键字段的长度与所述并行码流的位宽相关。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510295525.7A CN104935393B (zh) | 2015-06-02 | 2015-06-02 | 一种帧同步方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510295525.7A CN104935393B (zh) | 2015-06-02 | 2015-06-02 | 一种帧同步方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104935393A CN104935393A (zh) | 2015-09-23 |
CN104935393B true CN104935393B (zh) | 2018-01-09 |
Family
ID=54122380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510295525.7A Active CN104935393B (zh) | 2015-06-02 | 2015-06-02 | 一种帧同步方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104935393B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105812062B (zh) * | 2016-03-04 | 2018-11-30 | 烽火通信科技股份有限公司 | 光传送网mld接口适配方法和系统 |
CN109952739B (zh) * | 2016-12-19 | 2022-03-25 | Hoya株式会社 | 数据处理装置 |
US10142091B2 (en) * | 2016-12-22 | 2018-11-27 | Macom Connectivity Solutions, Llc | Power optimization mechanisms for framers by using serial comparison in frame alignment process |
CN107257277A (zh) * | 2017-05-11 | 2017-10-17 | 杭州航海仪器有限公司 | 串行帧同步多型锁定控制方法 |
CN107911196B (zh) * | 2017-10-27 | 2020-07-14 | 南京莱斯电子设备有限公司 | 一种雷达航迹报文传输方法 |
CN107896136B (zh) * | 2017-10-27 | 2020-09-08 | 南京莱斯电子设备有限公司 | 一种雷达航迹报文编码方法 |
US10630459B2 (en) | 2018-09-13 | 2020-04-21 | Viasat, Inc. | Synchronizing and aligning sample frames received on multi-component signals at a communications receiver |
CN110018456B (zh) * | 2019-04-11 | 2020-11-06 | 上海卫星工程研究所 | 基于Matlab的星载合成孔径雷达数据快速帧头检测方法 |
CN112825513B (zh) * | 2019-11-21 | 2023-08-22 | 深圳市中兴微电子技术有限公司 | 多路数据的传输方法、装置、设备和存储介质 |
CN114430305B (zh) * | 2022-03-02 | 2023-06-09 | 烽火通信科技股份有限公司 | 一种细粒度帧的定帧方法和系统 |
CN117155523B (zh) * | 2023-10-30 | 2024-01-26 | 杭州芯旗电子技术有限公司 | 基于fpga的多速率数据定帧装置及方法 |
CN117955587B (zh) * | 2024-03-27 | 2024-07-30 | 北京融为科技有限公司 | 帧同步方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001086460A (ja) * | 1999-09-14 | 2001-03-30 | Nec Corp | トランスコードの高速化方法及び装置 |
CN1571300A (zh) * | 2003-07-11 | 2005-01-26 | 港湾网络有限公司 | 光同步数字传输系统并行帧定位器的实现方法 |
CN101990140A (zh) * | 2010-11-17 | 2011-03-23 | 中兴通讯股份有限公司 | 数据流定帧方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8866827B2 (en) * | 2008-06-26 | 2014-10-21 | Microsoft Corporation | Bulk-synchronous graphics processing unit programming |
CN101702642B (zh) * | 2009-11-13 | 2015-08-12 | 曙光信息产业(北京)有限公司 | Sdh帧头的检测方法 |
CN101820331A (zh) * | 2010-03-23 | 2010-09-01 | 北京蛙视通信技术有限责任公司 | 光纤数据传输方法及装置 |
CN103220122B (zh) * | 2013-03-29 | 2015-12-23 | 西安空间无线电技术研究所 | 一种可变参数高速并行帧同步器 |
-
2015
- 2015-06-02 CN CN201510295525.7A patent/CN104935393B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001086460A (ja) * | 1999-09-14 | 2001-03-30 | Nec Corp | トランスコードの高速化方法及び装置 |
CN1571300A (zh) * | 2003-07-11 | 2005-01-26 | 港湾网络有限公司 | 光同步数字传输系统并行帧定位器的实现方法 |
CN101990140A (zh) * | 2010-11-17 | 2011-03-23 | 中兴通讯股份有限公司 | 数据流定帧方法及装置 |
Non-Patent Citations (1)
Title |
---|
基于连续性判别的并行帧同步系统;刘昭,金德鹏,曾光烈;《电子学报》;20050731(第7期);第1页右栏第11行-第3页左栏17行,附图1 * |
Also Published As
Publication number | Publication date |
---|---|
CN104935393A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104935393B (zh) | 一种帧同步方法及装置 | |
CN101605012B (zh) | 一种实现同步数字体系帧头定位的方法及装置 | |
US7472318B2 (en) | System and method for determining on-chip bit error rate (BER) in a communication system | |
CN109450610B (zh) | 一种通道相位对齐电路及方法 | |
EP2854355B1 (en) | Central alignment circuitry for high-speed serial receiver circuits | |
CN101990140B (zh) | 数据流定帧方法及装置 | |
US7194008B2 (en) | Method and apparatus for parsing data streams | |
US20180123717A1 (en) | Configuration method and apparatus for synchronization network | |
KR20110080175A (ko) | 다중 직렬 수신기용 자동 데이터 정렬기를 위한 방법, 장치, 및 시스템 | |
JPH02202734A (ja) | 同期式多重化装置のリフレーム回路 | |
US20100302079A1 (en) | Method for aligning a serial bit stream with a parallel output | |
US7012935B2 (en) | Alignment and deskew device, system and method | |
CN114416626A (zh) | 一种基于8b/10b编码的异步串行数据恢复方法 | |
CN112751639B (zh) | 时间同步的方法、通信设备和系统 | |
US9014214B2 (en) | Dynamic link adjustment method and link managing device | |
US6804316B1 (en) | Methods and system for performing frame recovery in a network | |
US20040078665A1 (en) | Self-recovery method and apparatus in an elastic FIFO | |
US8798101B2 (en) | Method and apparatus for measuring switching time of ethernet ring network | |
CN108650047A (zh) | 一种串行数据接收实时同步监测电路及监测方法 | |
US8218701B2 (en) | Communication system | |
CN101902271B (zh) | 扭斜检测方法和设备及高速光通信接口 | |
CN116828085B (zh) | 光口速率及协议的自适应配置方法及装置 | |
JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 | |
EP4351036A1 (en) | Abnormal positioning method, device and system, and storage medium | |
Obaidat et al. | A methodology to analyze the performance of a parallel frame synchronization scheme in SDH high speed networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |