KR910005490B1 - 동기식 전송시스템의 수신카운터 위상동기회로 - Google Patents

동기식 전송시스템의 수신카운터 위상동기회로 Download PDF

Info

Publication number
KR910005490B1
KR910005490B1 KR1019880016678A KR880016678A KR910005490B1 KR 910005490 B1 KR910005490 B1 KR 910005490B1 KR 1019880016678 A KR1019880016678 A KR 1019880016678A KR 880016678 A KR880016678 A KR 880016678A KR 910005490 B1 KR910005490 B1 KR 910005490B1
Authority
KR
South Korea
Prior art keywords
counter
phase
flip
flop
synchronizing
Prior art date
Application number
KR1019880016678A
Other languages
English (en)
Other versions
KR900011197A (ko
Inventor
김봉태
Original Assignee
재단법인 한국전자통신연구소
경상현
한국전기 통신공사
이해욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현, 한국전기 통신공사, 이해욱 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019880016678A priority Critical patent/KR910005490B1/ko
Priority to US07/449,778 priority patent/US5003560A/en
Priority to JP1322772A priority patent/JPH0834457B2/ja
Publication of KR900011197A publication Critical patent/KR900011197A/ko
Application granted granted Critical
Publication of KR910005490B1 publication Critical patent/KR910005490B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089Multiplexing, e.g. coding, scrambling, SONET
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음.

Description

동기식 전송시스템의 수신카운터 위상동기회로
제1도는 본 발명의 기능을 설명하기 위한 블록다이아 그램.
제2도는 본 발명의 세부회로도.
제3도는 본 발명의 동작상태를 나타내는 상태천이도,
제4도는 위상동기 과정을 나타내는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
4, 6 : NOR게이트 5 : D플립플롭
7 : 인버터
본 발명은 위상동기회로에 관한 것으로 특히 동기식 전송 시스템의 다중화된 데이터 스트림에 포함된 동기패턴의 위상에 수신 카운터의 위상을 동기시키는 수신 카운터 위상동기회로에 관한 것이다.
디지틀 다중화 시스템에서 동기식 전달모드(STM)를 채택하여 다중화된 데이터 스트림을 전송할 때 수신 측에서 수신된 데이터 분류를 위한 정보 즉 동기패턴을 다중화된 비트 스트림에 포함시켜 전송하는 방식은 전화 교환망이나 여러 가지 데이터 통신망의 장거리 전송에 있어서 널리 사용되고 있는데, 이러한 전송방식에는 약속된 데이터 패턴을 비주기적으로 보내는 비동기식(Asynchronous)방식과 주기적으로 보내는 동기식(Synchronous)방식이 있으며, 동기식 방식을 이용하는 경우 수신측에서 데이터 분류를 위한 타이밍(Timing)을 제공하는 수신 카운터의 위상에 데이터 스트림에 포함된 동기 패턴의 위상에 신속하고 효과적으로 동기시키는 회로가 필요로 하게 된다. 그러나 전화교환망이나 데이터 통신망에서 표준화된 전송속도 및 표준화된 전송평태에서의 위상동기회로는 많이 연구, 개발되어 있으나 표준화되지 않은 전송속도 및 전송형태에서도 일반적으로 널리 이용가능한 위상동기 회로는 개발되지 않고 있다.
본 발명은 이러한 문제점을 해결하기 위하여 발생된 것으로 종래 동기 카운터 칩의 기본동작 모드인 카운트 업(Count-up)모드 및 병렬모드(Parallel Road)모드의 두가지 모드만을 제어하면서 임의의 주기(T)를 갖는 동기신호나 동기패턴이 포함된 바이너리(Binary)형태의 직렬데이터 스트림에서 동기신호나 동기패턴의 위상에 카운터의 위상을 항상 일정하게 동기시키는 기능을 수행하고 표준화하지 않은 전송속도 및 전송 형태나 전송선로상의 에러 등에 의한 일시적 동기패턴의 일치나 동기패턴의 손실에도 카운터가 갖고 있는 과거의 위상정보를 간직하여 데이터의 에러와 손실을 최소화하여 표준화되지 않은 전송속도 및 전송형태에서도 일반적으로 널리 사용 가능하게 하는데 본 발명의 목적이 있는 것이다.
따라서 본 발명은 상기 목적을 달성하기 위한 수단으로서 D플립플롭의 D입력단자에는 제1NOR논리 수단을 연결하고, 상기 D플립플롭의 출력단에는 제2NOR 논리수단을 연결하되 상기 제1NOR논리수단은 프레임 동기패턴 검출수단의 출력과 제2NOR논리 수단의 출력을 그 입력으로 하고, 상기 제2NOR논리수단의 입력은 카운터의 위상정보와 상기 D 플립플롭의 출력을 그 입력으로 하며, 최종적으로 카운터 동기 모드 제어신호를 출력시키는 OR논리수단은 상기 NOR논리수단의 출력과 인버터를 통해 입력한 프레임 동기패턴 검출수단의 출력을 그 입력으로 해서 구성하여, D플립플롭은 최종적으로 출력하는 카운터 동기코드 제어신호의 동작조건을 제한시켜 표준화되지 않은 전송속도 및 전송형태가 선로상의 에러등으로 인해 우연히 일치된 동기패턴의 검출을 방지하며, 그 외의 논리수단들로 구성된 조합회로는 상기 D플립플롭의 출력과 다른 두입력으로부터 제어신호를 발생하여 카운터의 위상을 수신데이터 스트림의 동기패턴의 위상에 항상 일치시켜 데이터의 손실을 최소화하여 종래의 문제점을 해결한다.
이하 첨부된 도면을 사용하여 본 발명을 상세히 설명한다.
제1도는 본 발명의 기능을 설명하기 위한 블록다이아그램이고, 제2도는 본 발명의 세부회로도, 제3도는 본 발명의 동작 상태를 나타내는 상태전이도, 제4도는 위상동기 과정을 나타내는 타이밍도이다.
여기에서 x는 프레임 동기패턴 검출수단(1)의 출력신호로서 직렬비트 스트림에서 약속된 동기패턴이 검출되는 경우에는 논리신호 0이 되고 그렇지 않은 경우에는 1이 되는 논리상태의 출력신호를, y는 카운터(3)로부터의 궤환신호 즉 카운터(3)의 기준 위상정보를, z는 이 x와 y를 입력으로 하여 위상동기 회로(2)에서 결정된 출력신호로 논리상태 0이면 병렬로드 모드로 카운터(3)를 제어하고 1이면 카운트업모드로 카운터(3)를 제어하는 신호를 각기 나타낸다.
제1도에서 프레임 동기패턴 검출수단(1)은 수신된 직렬비트 스트림에서 약속된 동기패턴을 검출하는 기능을 수행하여 그 결과를 출력신호(
Figure kpo00001
)로서 위상동기회로(2)에 송출한다. 위상동기회로(2)는 상기 프레임 동기패턴 검출수단(1)의 출력신호(
Figure kpo00002
)와 카운터(3)로부터의 궤한 신호(
Figure kpo00003
)를 입력해서 카운터(3)의 주기 T이내에서 규정된 동기패턴이 검출되면 출력신호(z)를 0으로 하여 카운터(3)를 병렬로드 모드로 제어해서 수신 다중화 데이터의 분류를 위한 시스템에 동기된 타이밍 신호를 공급하게 하며, 규정된 동기패턴이 검출되지 않으면 출력신호(z)를 1로 하여 카운터(3)를 카운트업 모드로 제어해서 주기 T이내에서 규정된 동기패턴이 검출될 때까지 계속 카운팅하게 하고, 표준화되지 않은 전송속도 및 전송형태에 있어서 우연한 일치로 인한 동기패턴이 검출되거나 전송선로상의 에러로 인한 동기패턴이 검출될때 카운터(3)를 카운트업 모드로 유지하여 규정된 동기패턴이 검출될때까지 반복해서 카운팅하게 하는 기능을 가진다. 카운터(3)는 어떤 패턴에 대해 주기성을 가지는 프레임 동기패턴 검출수단(1)의 출력신호(
Figure kpo00004
)와 동일한 주기를 갖는 카운터(3)의 궤환신호(
Figure kpo00005
)를 상기 위상동기회로(2)로 궤환시키고, 위상동기회로(2)로부터의 제어신호(z)를 수신하여 카운트업 모드와 병렬로드 모드에 따라 동작하여 이 입력신호(z)에 동기된 타이밍을 수신다중화 스트림의 데이터 분류를 하는 시스템에 송출하게 하는 기능을 수행한다.
제2도는 본 발명의 상세한 회로도이다.
제1NOR게이트(4)는 프레임 동기패턴 검출수단(1)의 출력신호(이하 x라 한다)를
Figure kpo00006
로 하여 입력함과 동시에 제2NOR게이트(6)의 출력도 함께 입력하여 두 입력신호가 모두 0일때만 1이 되는 출력신호를 D플립플롭의 D단자에 입력시키는 기능을 수행한다.
D플립플롭(5)은 상기 제1NOR 게이트의 출력과 클럭펄스를 입력하여 카운터(3) 제어신호(이하 z라 한다)가 카운터(3)를 병렬로드로 동작할 수 있게 하는 조건을 만들어 제2NOR 게이트(6)로 출력하는 기능을 수행한다.
즉, D플립플롭(5)의 출력(이하 Q라 한다)가 0일때만 z가 1로 바뀔수 있게 하는 기능을 수행한다.
제2NOR 게이트(6)는 상기 D 플립플롭(5)의 출력과 동시에 카운터(3)의 위상정보(이하 y라한다)를
Figure kpo00007
로하여 이 두입력신호가 모두 0일때만 1이 되는 출력신호를 OR게이트(8)로 출력하는 기능을 가진다. OR게이트(8)는 상기 제2NOR게이트(6)의 출력신호와 동시에
Figure kpo00008
를 입력하여 카운터 제어신호(z)를 출력하는 기능을 수행한다.
이렇게 구성된 본 발명의 구체적 동작상태를 제3도의 상태천이도와 제4도의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저 D플립플롭(5)의 초기상태가 '0'인 경우에는 첫째, x와y가 각각 '0.0'이면 즉 입력비트 스트림의 동기패턴의 위상과 카운터(3)의 위상이 동기된 경우 D플립플롭(5)은 '0' 상태를 그대로 유지하고 이때 z는 '0'이 되어 카운터(3)가 병렬로드 모드로 동작하게 된다. 이 상태를 제4도의 (12)에 나타내었다.
둘째, 입력신호 x 및 y가 각각 '0.1'또는 '1.1'이 되면 D플립플롭(5)의 출력(Q)은 '0'상태를 유지하면서 z가 '1'이 되어 카운터(3)가 카운트업 모드로 동작하게 된다. 이때 입력신호 xy가 '0.1'인 경우에는 카운터(3)가 병렬로드 모드로 된 후 주기 T이내에 직렬비트 스트립중에 동기패턴과 일치하는 패턴이 검출된 경우는 무시된다. 이 상태를 제4도의 (10)과(11)에 나타내었다.
셋째, 입력신호 x 및 y가 각각 '1.0'이면 임의의 동기패턴 위치로부터 주기 T후에 입력비트 스트립중에서 동기패턴이 검출되지 않는 경우로서 처음 가정한 패턴의 위상을 실제의 동기신호의 위상으로 볼 수 없으므로, 즉 주기성을 위반한 경우이므로 D플립플롭(5)의 출력상태 (Q)를 '0'에서 '1'로 바꾸어 새로운 동기패턴을 기다리며 이때 z는 '1'이 되어 카운트업 모드로서 카운터(3)를 제어하여 카운팅을 계속하면서 기다리게 한다. 이러한 상태를 제4도(9)에 나타내었다.
한편 D플립플롭(5)의 초기상태가 '1'인 경우를 보면 다음과 같다.
첫째, 입력신호 x 및 y가 각각 '0,0' 또는 '0,1' 이면 새로운 동기 패턴의 위치를 기다리고 있던 상태이므로 D플립플롭(5)의 출력(Q)은 '1'에서 '0'으로 바뀌고 z는 '0'이 되어 카운터(3)가 병렬로드 모드로 동작하게 한다. 이 상태를 제4도의 (13)에 나타내었는데 점선은 D플립플롭(5)의 초기상태가 '1'인 경우를 의미한다.
둘째, 입력신호 x 및 y가 각각 '1,1' 또는 '1,0'인 경우 D플립플롭(5)의 출력상태(Q)는 1상태에 그대로 머무르면서 동기패턴을 기다린다. z는 1이 되어 카운터(3)가 계속 카운팅하게 한다. 이 상태를 제4도의 (9),(10)에 나타내었다.
이상과 같이 구성되어 작동하는 동기식 전송시스템의 수신카운터 위상동기회로는 다음과 같은 특유한 작용효과가 있다.
첫째, 본 발명은 기존 카운터칩의 기본모드인 카운터업 병렬동기 모드만을 제어하면서 동기패턴의 위상에 카운터(3)의 위상을 동기시키는 방식을 사용하여 선로에러등에 의한 일시적 동기패턴의 손실에도 카운터가 갖고 있는 과거의 위상정보를 간직하여 데이터의 손실을 최소화 한다.
둘째, 표준화되지 않은 전송속도 및 형태에서도 동기신호의 위상에 신속하고 효과적으로 동기시킬 수 있어 사용범위가 넓고 신뢰성이 있다. 즉 수 KHz의 전송속도에서부터 수백 MHz(대략 250MHz)에 이르기까지 폭넓게 이용되고, 표준화된 전송속도에서 사용하는 상업적으로 제작된 위상동기칩들을 다양한 전송속도에서 직접 이용할 수 없으므로 본 발명은 동기식 방식을 이용한 모드 디지털 시스템의 인터페이스에 이용될 수 있다.
이상에서 살펴본 바와 같이 본 발명은 간단한 회로로 구성되어 수신 직렬 비트스트림에 포함된 동기패턴의 위상에 카운터의 위상을 신속하고 효과적으로 동기시켜 데이터의 손실을 최소화하고 다양한 전송속도의 디지털 시스템의 인터페이스에 널리 이용가능하여 그 사용범위가 넓고 경제적인 뛰어난 발명이라 할 수 있다.

Claims (1)

  1. D플럽플립회로(5)의 D입력단자에는 제1NOR논리수단(4)을 연결하고, 상기 D 플립플롭(5)의 출력(Q)단에는 제2NOR 논리수단(6)을 연결하되, 상기 제1NOR 논리수단(4)은 제1입력(
    Figure kpo00009
    )과 상기 제2NOR논리수단(6)의 출력을 그 입력으로 하고, 상기 제2NOR논리 수단(6)은 제2입력(
    Figure kpo00010
    )과 상기 D플립플롭회로(5)의 출력을 그 입력으로 하며, 최종출력(z)을 출력시키는 OR 논리수단(8)은 상기 제2NOR논리수단(6)의 출력과 인버터(7)를 통해 입력되는 제1입력의 반전신호(x)을 그 입력으로 하도록 구성된 것을 특징으로 하는 동기식 전송시스템의 수신 카운터 위상동기회로.
KR1019880016678A 1988-12-14 1988-12-14 동기식 전송시스템의 수신카운터 위상동기회로 KR910005490B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019880016678A KR910005490B1 (ko) 1988-12-14 1988-12-14 동기식 전송시스템의 수신카운터 위상동기회로
US07/449,778 US5003560A (en) 1988-12-14 1989-12-11 Receiving counter phase synchronization circuit of the synchronous transmission system
JP1322772A JPH0834457B2 (ja) 1988-12-14 1989-12-14 同期式伝送システムの受信カウンタ位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880016678A KR910005490B1 (ko) 1988-12-14 1988-12-14 동기식 전송시스템의 수신카운터 위상동기회로

Publications (2)

Publication Number Publication Date
KR900011197A KR900011197A (ko) 1990-07-11
KR910005490B1 true KR910005490B1 (ko) 1991-07-31

Family

ID=19280161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016678A KR910005490B1 (ko) 1988-12-14 1988-12-14 동기식 전송시스템의 수신카운터 위상동기회로

Country Status (3)

Country Link
US (1) US5003560A (ko)
JP (1) JPH0834457B2 (ko)
KR (1) KR910005490B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982731B2 (ja) * 1997-01-10 1999-11-29 日本電気株式会社 同期信号検出方式
US6262606B1 (en) * 2000-08-04 2001-07-17 Dolphin Technology, Inc. Waveform compensated output driver
US9797936B2 (en) * 2015-03-05 2017-10-24 National Instruments Corporation Counter enhancements for improved performance and ease-of-use

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2193406B (en) * 1986-08-02 1990-04-25 Marconi Instruments Ltd Phase detector

Also Published As

Publication number Publication date
JPH02202733A (ja) 1990-08-10
US5003560A (en) 1991-03-26
KR900011197A (ko) 1990-07-11
JPH0834457B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
EP0228214B1 (en) Apparatus and associated method for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals
US3519750A (en) Synchronous digital multiplex communication system including switchover
US5079770A (en) Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals
CN109450610B (zh) 一种通道相位对齐电路及方法
KR910005493B1 (ko) 동기식 다중화 장치의 리프레임 회로
CN100571114C (zh) 一种同步时钟供给装置及实现方法
US4987572A (en) Apparatus and associated methods for converting asynchronous nonhomogeneous variable width parallel data to a format suitable for transmission over synchronous high speed serial transmission media
US4700357A (en) Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence
KR910005490B1 (ko) 동기식 전송시스템의 수신카운터 위상동기회로
EP0228213B1 (en) System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media
US4958344A (en) System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media
CN101621346B (zh) 一种具有自适应反馈的源同步接收装置及源同步方法
CN101621371A (zh) 一种时钟设计方法及时钟装置
US5418496A (en) Serial data clock recovery circuit using dual oscillator circuit
US5003308A (en) Serial data receiver with phase shift detection
CA1120120A (en) Frame search control for digital transmission system
EP0817419A2 (en) Deterministic exchange of data between synchronised systems separated by a distance
US4689790A (en) Method and apparatus for remote signalling on a digital transmission link
AU592641B2 (en) Data transfer between data processing equipment
US5058140A (en) Self-correcting serial baud/bit alignment
US5276859A (en) Accelerated token ring network
US4290135A (en) Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks
KR100221307B1 (ko) 동기식 전송모드의 외부 e1 데이터 발생장치
KR0137088Y1 (ko) 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치
KR950001927B1 (ko) 디지탈 데이타 동기 신호 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee