JPS5850065B2 - Ｐｃｍ通信網の上位装置によつて下位装置の同期を行う回路装置 - Google Patents

Ｐｃｍ通信網の上位装置によつて下位装置の同期を行う回路装置

Info

Publication number
JPS5850065B2
JPS5850065B2 JP55102540A JP10254080A JPS5850065B2 JP S5850065 B2 JPS5850065 B2 JP S5850065B2 JP 55102540 A JP55102540 A JP 55102540A JP 10254080 A JP10254080 A JP 10254080A JP S5850065 B2 JPS5850065 B2 JP S5850065B2
Authority
JP
Japan
Prior art keywords
bit
synchronization
counter
synchronization word
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55102540A
Other languages
English (en)
Other versions
JPS5621439A (en
Inventor
クラウス・ビンツアー
フリトヨーフ・フオン・ジヒアルト
ヨーゼフ・ツエマネク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS5621439A publication Critical patent/JPS5621439A/ja
Publication of JPS5850065B2 publication Critical patent/JPS5850065B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 本発明は、通信信号ブロックが、先頭の同期語、場合に
よっては信号通知のため使われるビットおよび少なくと
も１つの通信信号語を含み、この同期語の第１ビツトが
常に同じ値を維持するが、この第１ビツトが、ビット組
合せの変化によって少なくともこのような通信信号ブロ
ックの複数の受信／送信周期を含む上位フレームの開始
を表わしており、また同期語と同じビット組合せが、こ
の組合せの第１ビツトを通信信号ブロックの開始として
示す判定基準と共に生じ、通信信号ブロックの形のディ
ジタル信号を伝送する際同期語と同じこのような組合せ
の評価を基に、ＰＣＭ通信網の上位装置、例えばディジ
タル交換装置によって下位装置、例えばディジタル加入
者の同期を行う回路装置に関する。
前記の判定基準によれば、同期語の組合せと同じであり
かつ通常さらに長い期間にわたって生じる通信信号ブロ
ック組合せによって誤同期が生じないことが保証できる
。
伝送の際通信信号ブロックのディジタル通信信号が、伝
送休止期間の間に支配的な信号状態とは区別できる信号
値によって表わされるならば、このような判定基準は、
受信制御信号の形で受信側において通信信号ブロック自
身から取出すことができ、この受信制御信号は、通信信
号ブロックの時間的位置を表わし、かつ長さも表わして
いる（これについてはドイツ連邦共和国特許出願第２８
３５６０５．６号明細書を参照）。
しばしば行われるように、２進値ｒｌｌが交互に正と負
の電圧を有するパルスによって表わされ、かつ２進値「
０」が電圧Ｏによって表わされるいわゆるバイポーラ符
号（交番マーク反転符号）を通信信号ビット表示のため
に使用すると、いずれにせよこのような受信制御信号の
発生は不可能である。
それ故に同期段階において、同期語の第１ビツトが持つ
べき２進値のそれぞれ受信されたビットによって計数初
期状態にセットされかつ送受信クロックで進められるカ
ウンタが、少なくとも通信信号ブロック内に別の２進値
のビットが生じることのないビット期間の合計に相当し
かつここに達したならばそれ以上計数しない計数値に達
した時初めて、新たな同期に関する動作のため同期装置
をエネーブルすることが提案されている。
いわゆるＨＤ３符号においては、通信信号内に連続して
３つより多くの「０」ビットが生じないことが保証され
ている。
従って提案された方法において前記のカウンタの特徴的
な計数状態が３つのビット期間より長い期間に相当する
場合、通信信号ブロックのｒｌＪのビットによって計数
初期状態にセットされていたカウンタは、通信信号ブロ
ックの期間内にこの計数状態に達することはない。
なぜならこのカウンタは、その間に常に再びリセットさ
れるからである。
それどころかこの計数状態には、２つの通信信号ブロッ
クを受信する間の休止期間に初めて達するので、このよ
うな休止期間内の障害による誤りを仮定しても、新たな
同期は、まず同期語の発生を基に次の通信信号ブロック
の始めに行うことができる。
２つの通信信号ブロックの受信の間の休止期間とほぼ同
じ長さの期間に相当するカウンタ計数状態の際に同期装
置のエネーブルを行えば、場合によっては休止期間の間
に障害が生じても、誤同期にならないことは確実である
。
初めに述べたような動作様式において、ブロックの初め
に送られる同期語の第１ビツトは常に同じ２進値を持つ
が、第２ビツトまたは場合によってはそれ以後のビット
は、１つまたは複数の伝送周期の後に特別な構成条件に
応じて、２進値を変化する。
それにより最も簡単な場合２つの伝送周期を含む上位フ
レームが表わされ、それによりこのような通信信号ブロ
ックにおける本来の通信信号語以外に含まれた信号ビッ
トを信号語になるようにまとめることができる。
本発明の課題は、前記の仮定に関連して、通信信号ブロ
ックの始め、従って正しい同期語を確実に識別できる同
期回路を提供することにあり、その際少なくとも上位フ
レームの始めが検出できるようにし、同期は、できるだ
け短い時間で行われるようにし、かつ単一障害はかなり
の程度まで作用しないようにする。
この回路は、このような障害を基に同期段階の間に新た
な同期を行わないようにし、また同期動作段階の間に同
期語の新たな検索過程を開始しないようにする。
本発明によればこの課題は、初めに述べたような回路装
置において次のようにして解決される。
すなわち下位装置が、少なくとも同期語のビット数に等
しい段数の受信シフトレジスタを有し、同期語のビット
に対応しかつ直列入力端子から遠い方にある最後のシフ
トレジスタ段を介して、同期段階において受信したビッ
トが動作モード制御装置に達し、ここにおいてこれらビ
ットが、通信信号ブロック開始用の前記の判定基準と一
致した際に評価され、また受信された第１のビットが正
しい同期語の第１ビツトの２進値を有する場合、動作モ
ード制御装置が、下位装置の送信および受信周期を決め
る局カウンタの設定を計数初期状態にし、またさらに受
信されたその他のビットが、正しい同期語のその他のビ
ットと同じ２進値を有する場合、動作モード制御装置が
、上位フレーム周期を決める上位フレームカウンタの設
定をビット組合せ全体に相当する計数状態にし、また同
期語のビットに対応する受信シフトレジスタの段に比較
器が接続されており、この比較器が、同期動作段階にお
いて局カウンタから送出される所定の受信周期の初めの
２つのビット期間にその都度これら段の内容を同期語発
生器から供給されるビットパターンと比較し、これらビ
ットパターンの変化が上位フレームカウンタによって決
められ、かつこれらビットパターンが、上位フレーム周
期を表わし、かつ十分多くのビット数の際伝送周期内の
個々の伝送周期を表わし、また比較器の出力端子に評価
回路が接続されており、この評価回路が、同期段階にお
いて肯定的な比較結果の場合ここに供給された結果信号
を計数パルスとして監視カウンタに転送し、かつ否定的
な比較結果の場合ここに供給された結果信号をリセット
パルスとして監視カウンタに転送し、かつこの評価回路
が、同期動作段階において否定的な比較結果の際ここに
供給された結果信号を計数パルスとしてこのカウンタに
転送し、またカウンタが、同期４ｇにおいて所定の計数
値に達した際、信号を動作モード制御装置に供給し、こ
の信号に基いてこの動作モード制御装置が、比較結果に
は関係なく局カウンタと上位フレームカウンタに作用を
及ぼさない同期動作段階を構成し、また監視カウンタが
、同期動作段階においてその都度所定の数の伝送周期の
後に、もはや計数初期状態にない場合には計数位置だけ
リセットされ、かつそれでもなお所定の計数状態に達し
た場合には動作モード制御装置に信号を送出し、それに
より再び同期段階が構成され、かつ情報送出および情報
受信が、下位装置のその他の部分によって次の同期動作
段階の始めまで１′Ｌされる。
従って本発明による回路装置において一方では、正しい
同期語のビット組合せになった通信信号ビットは、通信
信号ブロックの始めに生じた時にだけ評価できることが
保証されている。
上位フレームカウンタの状態には関係なくこのようなビ
ット組合せの試験を行う同期段階からの移行は、複数の
連続する受信周期の始めに正しい同期語が受信された時
に始めて行われ、また最後に同期動作段階の間の同期語
の障害が、所定の数の伝送周期内に複数回くり返された
時、初めて同期段階への移行をひき起こすことは確実で
ある。
本発明の実施例を以下図面によって説明する。
図は、下位装置の同期回路といくらかのその他の部品を
示しており、下位装置には上位装置から、初めて述べた
ような通信信号ブロックが供給され、かつこの下位装置
は、上位装置の時間関係に同期させるようにする。
本来の同期回路には受信シフトレジスタＥＳＣＨが属し
、このシフトレジスタの直列入力端子ＪＥにこのような
通信信号ブロックが達し、かつこのシフトレジスタは、
２ビツトの同期語を前提として２つのシフトレジスタ段
を有する。
正しい同期語を捜す同期段階において通信信号ブロック
の受信ビットは、この受信シフトレジスタを介して動作
モード制御装置Ｂに達し、とりわけこの動作モード制御
装置には、入力端子ＪＫを介して前記の判定基準も供給
され、この判定基準は、受信ビットまたはビット組合せ
が通信信号ブロックの始めを形成するかどうかに関する
表示を提供する。
この判定基準が存在する時だけ、動作モード制御装置に
達するこのようなビットは、正しい同期語の第１ビツト
と同じ２進値を有するかどうか、またはこれらビットの
組合せが正しい同期語をなすかどうか、に関して評価さ
れる。
実際には正しい同期語のこの第１ビツトは２進値ｒｌＪ
を有し、かつ４つの送受信期間を備えた上位フレームを
含み、この上位フレームの開始は、ビット組合せＪＩＩ
Ｊで表わされており、それに反して上位フレームのその
他の３つの周期の間同期語はビット組合せ「ｌＯ」を有
する。
従って受信シフトレジスタＥＳＣＨから取出されたビッ
トの第１のものが２進値ｌを有する場合、それぞれの場
合前記の同期回路を有する下位装置内で伝送周期を決め
る局カウンタＳＺが、計数初期状態にセットされる。
第２ビツトも２進値１を有する場合、上位フレーム周期
を決める上位フレームカウンタＵＺも計数初期状態にセ
ットされる。
上位フレームが２つの伝送周期だけしか含まない場合、
または同期語が、第１ビツトに対して常に同じ２進値を
維持しながら上位フレーム内のそれぞれの伝送周期を独
立に表わすことができるようにするため必要な程度のビ
ットを含み、かつ上位フレームカウンタＵＺが相応する
設定能力を有する場合、このカウンタの設定も、直接受
信されたビット組合せに相当する計数状態にすることが
できる。
いずれの場合にも局カウンタＳＺの設定によって、入力
端子Ｔに供給されるクロックに応じて受信シフトレジス
タを通る情報の通過がこの時なお受信周期の間だけに行
われるようになる。
すなわちＯＲ素子ＯＤの出力信号と入力端子Ｔにおける
クロック信号の論理結合により生じる受信シフトレジス
タ用シフトロックは、まず動作モード制御装置ＯＲ素子
用入力信号を供給している限り、局カウンタの計数状態
には無関係であるが、一方局カウンタがＯＲ素子用入力
信号を供給する時、すなわち同期語が続いている場合、
動作モード制御装置からのこの入力信号はなくなってい
るので、この時シフトロックだけが供給可能である。
前記の評価の際動作モード制御装置Ｂにより２ビツトで
２進値ｌが検出されていると、従って局カウンタＳＺも
上位フレームカウンタＵＺも計数初期状態にセットされ
ていると、比較器■による次の比較の際、肯定的な比較
結果が検出される。
そうでない場合比較器は、実際にビット組合せ１ｉが評
価されるまで、なお複数回否定的な比較結果を供給する
。
同期回路の別の構成要素である評価回路Ａと監視カウン
タＺによって、複数の、例えば３つの連続する受信周期
内に肯定的な比較結果が存在するかどうかが検出される
。
そのため評価回路Ａは、肯定的な比較結果の場合比較器
から送出される信号を計数クロックとして監視カウンタ
Ｚに転送し、また否定的な比較結果の場合供給される信
号をリセット信号として監視カウンタＺに転送する。
従ってこの監視カウンタは、正しい比較結果が複数回連
続した場合にだけ所定の計数状態に達することができ、
それにより動作モード制御装置Ｂに信号を送出する。
このような信号によって動作モード制御装置は、前記の
同期段階から同期動作段階への切換を行う。
この動作段階において、動作モード制御装置は出力信号
を供給し、この信号は、当該の下位装置のこのため使わ
れかつこれまで阻止されていた別の部分による通信信号
ブロックの受信および送信を可能にする。
動作モード制御装置は、この時否定的な比較結果の場合
に比較器■から送出される結果信号を計数クロックとし
てカウンタＺに転送するように前記評価回路をも制御す
る。
同期動作段階の途中で所定の数の伝送周期の後に、カウ
ンタは、計数初期状態にない場合、計数状態だけ戻され
る。
それにもかかわらず所定の計数状態、例えば同様に第３
計数状態に達したならば、再び動作モード制御装置に信
号が送出され、この信号は同期動作段階から同期段階へ
の切換えを行う。
カウンタＺのこの動作によって、所定の期間内に所定の
閾値にまで累積されない同期語の障害が新たな同期化を
行わないことが保証されている。
【図面の簡単な説明】
図は、下位装置の同期回路およびその他の２〜３の部品
を示すブロック図である。 ＥＳＣＨ・・・・・・受信シフトレジスタ、ＳＺ・・・
・・・局カウンタ、ＵＺ・・・・・−上位フレームカウ
ンタ、■・・・比較器、ＳＧ・・・・・・同期語発生器
、Ａ・・・・・・評価回路、Ｂ・・・・・・動作モード
制御装置、 Ｚ・・・・・・監視カウンタ。

Claims (1)

    【特許請求の範囲】
  1. １ 通信信号ブロックが、先頭の同期語および少なくと
    も１つの通信信号を含み、この同期語の第１ビツトが常
    に同じ値を維持するが、この第１ビツトが、ビット組合
    せの変化によって少なくともこのような通信信号ブロッ
    クの複数の受信／送信周期を含む上位フレームの開始を
    表わしており、また同期語と同じビット組合せが、この
    組合せの第１ビツトを通信信号ブロックの開始として示
    す判定基準と共に生じ、通信信号ブロックの形のディジ
    タル信号を伝送する際同期語と同じこのような組合せの
    評価を基に、ＰＣＭ通信網の上位装置によって下位装置
    の同期を行う回路装置において、下位装置が、少なくと
    も同期語のビット数に等しい段数の受信シフトレジスタ
    Ｅ８ＣＨを有し、同期語のビットに対応しかつ直列入力
    端子から遠い方にある最後のシフトレジスタ段を介して
    、同期段階において受信したビットが動作モード制御装
    置に達し、ここにおいてこれらビットが、通信信号ブロ
    ック開始用の前記の判定基準と一致した際に評価され、
    また受信された第１のビットが正しい同期語の第１ビツ
    トの２進値を有する場合、動作モード制御装置が、下位
    装置の送信および受信周期を決める局カウンタＳＺの設
    定を計数初期状態にし、またさらに受信されたその他の
    ビットが、正しい同期語のその他のビットと同じ２進値
    を有する場合、動作モード制御装置が、上位フレーム周
    期を決める上位フレームカウンタの設定をビット組合せ
    全体に相当する計数状態にし、また同期語のビットに対
    応する受信シフトレジスタの段に比較器■が接続されて
    おり、この比較器が、同期動作段階において局カウンタ
    ＳＺから送出される所定の受信周期の初めの２つのビッ
    ト期間にその都度これら段の内容を同期語発生器ＳＧか
    ら供給されるビットパターンと比較し、これらビットパ
    ターンの変化が上位フレームカウンタＵＺによつって決
    められ、かつこれらビットパターンが、上位フレーム周
    期を表わし、かつ十分多くのビット数の際伝送周期内の
    個々の伝送周期を表わし、また比較器の出力端子に評価
    回路Ａが接続されており、この評価回路が、同期段階に
    おいて肯定的な比較結果の場合ここに供給された結果信
    号を計数パルスとして監視カウンタＺに転送し、かつ否
    定的な比較結果の場合ここに供給された結果信号をリセ
    ットパルスとして監視カウンタＺに転送し、かつこの評
    価回路が、同期動作段階において否定的な比較結果の際
    ここに供給された結果信号を計数パルスとしてこのカウ
    ンタに転送し、またカウンタが、同期段階において所定
    の計数値に達した際、信号を動作モード制御装置Ｂに供
    給し、この信号に基いてこの動作モード制御装置が、比
    較結果には関係なく局カウンタＳＺと上位フレームカウ
    ンタＵＺに作用を及ぼさない同期動作段階を構成し、ま
    た監視カウンタＺが、同期動作段階においてその都度所
    定の数の伝送周期の後に、もはや計数初期状態にない場
    合には計数位置だけリセットされ、かつそれでもなお所
    定の計数状態に達した場合には動作モード制御装置Ｂに
    信号を送出し、それにより再び同期段階が構成され、か
    つ情報送出および情報受信が、下位装置のその他の部分
    によって次の同期動作段階の始めまで１社止されること
    を特徴とする、ＰＣＭ通信網の上位装置によって下位装
    置の同期を行う回路装置
JP55102540A 1979-07-27 1980-07-28 Ｐｃｍ通信網の上位装置によつて下位装置の同期を行う回路装置 Expired JPS5850065B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792930586 DE2930586A1 (de) 1979-07-27 1979-07-27 Schaltungsanordnung zur synchronisierung einer untergeordneten einrichtung, insbesondere einer digitalen teilnehmerstation, durch eine uebergeordnete einrichtung, insbesondere eine digitale vermittlungsstelle eines pcm-fernmeldenetzes

Publications (2)

Publication Number Publication Date
JPS5621439A JPS5621439A (en) 1981-02-27
JPS5850065B2 true JPS5850065B2 (ja) 1983-11-08

Family

ID=6076981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55102540A Expired JPS5850065B2 (ja) 1979-07-27 1980-07-28 Ｐｃｍ通信網の上位装置によつて下位装置の同期を行う回路装置

Country Status (5)

Country Link
US (1) US4340962A (ja)
EP (1) EP0023331B1 (ja)
JP (1) JPS5850065B2 (ja)
CH (1) CH650886A5 (ja)
DE (1) DE2930586A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019078C2 (de) * 1980-05-19 1982-08-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Synchronisiereinrichtung für ein Zeitmultiplexsystem
NO157998C (no) * 1982-07-13 1988-06-29 Siemens Ag Synkron taktgenerator for digitalsignal-multipleksapparater.
FR2535135B1 (fr) * 1982-10-21 1988-03-25 Servel Michel Systeme de synchronisation de multiplex numeriques de paquets
US4531210A (en) * 1983-06-22 1985-07-23 Gte Automatic Electric Incorporated Digital span reframing circuit
FR2548490A1 (fr) * 1983-06-30 1985-01-04 Thomson Csf Circuit programmable de transformation serie-parallele d'un signal numerique, et son application a un recepteur de signaux video numeriques
JPS6019337A (ja) * 1983-07-13 1985-01-31 Matsushita Electric Ind Co Ltd デイジタル信号多重方法
JPS6068787A (ja) * 1983-09-26 1985-04-19 Hitachi Ltd フレ−ミングコ−ド検出回路
US4686526A (en) * 1985-09-12 1987-08-11 The United States Of America As Represented By The United States Department Of Energy Remote reset circuit
EP0262457A1 (de) * 1986-09-26 1988-04-06 Siemens Aktiengesellschaft Anordnung zum Synchronisieren eines aus einem Datenbitstrom abgeleiteten Bytetaktes mit einem byteorientierten Verarbeitungstakt einer Endeinrichtung
ES2030476T3 (es) * 1987-07-31 1992-11-01 Siemens Aktiengesellschaft Instalacion de sincronizacion para un desmultiplexor de senales digitales.
US4879731A (en) * 1988-08-24 1989-11-07 Ampex Corporation Apparatus and method for sync detection in digital data
US5058106A (en) * 1989-12-15 1991-10-15 Alcatel Na Network Systems Corp. Flywheel circuit
US6139641A (en) 1996-06-24 2000-10-31 Kokusai Electric Co., Ltd. Substrate processing apparatus having a gas heating tube

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3127475A (en) * 1962-07-09 1964-03-31 Bell Telephone Labor Inc Synchronization of pulse communication systems
US3537069A (en) * 1967-10-02 1970-10-27 Gen Dynamics Corp Sychronizers employing sequential probability ratio tests
US3662114A (en) * 1970-05-13 1972-05-09 Itt Frame synchronization system
GB1486887A (en) * 1973-09-05 1977-09-28 Post Office Telecommunication signal frame alignment arrangements
DE2835605A1 (de) * 1978-08-14 1980-02-28 Siemens Ag Verfahren zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen zwischen signalsendern und signalempfaengern
DE2841855A1 (de) * 1978-09-26 1980-04-03 Siemens Ag Schaltungsanordnung zum empfang von digitalen nachrichtensignalen in einer digitalen vermittlungsstelle eines zeitmultiplexfernmeldenetzes
DE2842371A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Verfahren zur synchronisierung von sende- und empfangseinrichtungen

Also Published As

Publication number Publication date
DE2930586A1 (de) 1981-02-12
CH650886A5 (de) 1985-08-15
US4340962A (en) 1982-07-20
EP0023331A1 (de) 1981-02-04
JPS5621439A (en) 1981-02-27
DE2930586C2 (ja) 1988-06-01
EP0023331B1 (de) 1983-07-20

Similar Documents

Publication Publication Date Title
CA1167185A (en) Frame resynchronization circuit for digital receiver
US4611336A (en) Frame synchronization for distributed framing pattern in electronic communication systems
US4920535A (en) Demultiplexer system
JPS5850065B2 (ja) Ｐｃｍ通信網の上位装置によつて下位装置の同期を行う回路装置
JP2534788B2 (ja) 同期式多重化装置のリフレ―ム回路
US4302831A (en) Method and circuit arrangement for clock synchronization in the transmission of digital information signals
US4282600A (en) Method for synchronizing sending and receiving devices
US3839599A (en) Line variation compensation system for synchronized pcm digital switching
EP0442081B1 (en) Method and electronic circuit for automatically measuring the horizontal scan frequency of a composite synchronism signal
US3770897A (en) Frame synchronization system
US3678200A (en) Frame synchronization system
US6108352A (en) Circuit and method for synchronizing outputs of two simultaneously transmitting devices in a multiplexed communication system
US20020003848A1 (en) Synchronous network
US5058106A (en) Flywheel circuit
CA2052811C (en) Framing bit sequence detection in digital data communication systems
JP3773959B2 (ja) フレーム同期
JP3920261B2 (ja) フレーム同期装置および光送受信器
US4811015A (en) Abnormal data transmission detection circuit for time-division multiplex transmission network system
US5003560A (en) Receiving counter phase synchronization circuit of the synchronous transmission system
CA2006452C (en) Digital exchange and its control method
US4290135A (en) Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks
SU1324091A1 (ru) Генератор псевдослучайных чисел
SU746895A1 (ru) Устройство дл синхронизации контрольного и эталонного цифровых сигналов
SU1663785A1 (ru) Устройство коммутации дискретных каналов с временным разделением
RU2000670C1 (ru) Устройство дл цикловой синхронизации