DE19813168A1

DE19813168A1 - Verfahren zur Datenübertragung, Codierer sowie Decodierer

Info

Publication number: DE19813168A1
Application number: DE1998113168
Authority: DE
Inventors: Siegfried Huber
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1998-03-25
Filing date: 1998-03-25
Publication date: 1999-09-30
Also published as: WO1999049604A1; CA2325448A1; EP1064746A1

Abstract

Verfahren zum Übertragen von Nutzdaten aus einer Datenquelle zu einer Datensenke, wobei die Übertragung in Datenpaketen (54; VC-4) über einen Übertragungskanal (14; 21) erfolgt, wobei das Verfahren folgende Schritte umfaßt: DOLLAR A Einteilen der Nutzdaten in Nutzdatenpakete (C-4), DOLLAR A Hinzufügen eines Steuerinformationsbereichs (POH) zu jedem Nutzdatenpaket (C-4), wobei ein Nutzdatenpaket (C-4) und der entsprechende Steuerinformationsbereich (POH) ein Datenpaket (54; VC-4) bilden, DOLLAR A Übertragen der Datenpakete (54; VC-4) über den Übertragungskanal, DOLLAR A Entfernen und Auswerten des Steuerinformationsbereichs (POH) von jedem Datenpaket (54; VC-4), und DOLLAR A Ausgeben (27) der Nutzdatenpakete (C-4) als Nutzdaten, wobei der Steuerinformationsbereich (POH) eine Bitfolge (H4) umfaßt, die einer Numerierung der Datenpakete (54; VC-4) entspricht, und die empfangenen Datenpakete (54; VC-4) gemäß der Bitfolge (H4) sortiert werden, bevor die Nutzdatenpakete (C-4) ausgegeben werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Datenübertragung, einen Codierer sowie einen Decodierer.

Aus dem Stand der Technik sind eine Vielzahl von Datenübertragungsverfahren bekannt, darunter solche mit Synchroner Digitaler Hierarchie (SDH) und solche, die auf einem Asynchronous Transfer Mode (ATM) beruhen.

Vorgängerin der Synchronen Digitalen Hierarchie war die Plesiochrone Digitale Hierarchie (PDH). Aufgrund der unterschiedlichen Übertragungsrate eines Primärmultiplexkanals, nämlich 2048 KBit/s in Europa sowie 1544 KBit/s in den USA, kam es zur Ausbildung imkompatibler PDH-Hierarchien. In den USA fand der DS1-Standard mit 3 Hierarchiestufen vorwiegend Anwendung. Der europäische E-Standard sieht hingegen 5 Hierarchiestufen mit einer Übertragungsrate von bis zu 566 Mbit/s vor. Die unterste Stufe (E1) multiplexed dabei 30 Basiskanäle. Eine Hierarchiestufe des europäischen Standards umfaßt jeweils vier Kanäle der nächst niedrigeren Hierarchiestufe. Bedingt durch die plesiochrone Übertragung entsprechen die nominellen Übertragungsraten nicht exakt dem Vierfachen der jeweils niedrigeren Stufe, sondern sind geringfügig höher, um Stopfbits zum Ausgleichen von Taktschwankungen aufzunehmen. Der Nachteil des PDH-Verfahrens liegt darin, daß Basiskanäle nur auf der untersten Hierarchiestufe direkt zugänglich sind. Für das Extrahieren eines 64 KBit/s Basiskanals aus einer höheren Hierarchiestufe bedarf es eines kompletten stufenweisen Demultiplexings.

Dieser Nachteil wird durch die Synchrone Digitale Hierarchie (SDH) überwunden. Bezüglich der SDH wird auch auf die ITU- Empfehlungen G.707, G.708 und G.709 verwiesen. Das Basisformat der SDH-Übertragung ist der STM-1 Rahmen (Synchronous Transport Module Level 1, siehe Fig. 3). Er setzt sich aus einem Header, der Sektionszusatzinformation 52 (Section Overhead, SOH) und einem Nutzdatenanteil, dem Container (54), zusammen. In der untersten Hierarchiestufe wird ein STM-1 Rahmen in 125 µs übertragen. Darüber sind drei weitere Hierarchiestufen definiert, wobei sich die Übertragungskapazität von Hierarchiestufe zu Hierarchiestufe vervierfacht. In den höheren Hierarchiestufen werden während der Übertragungszeit von 125 µs entsprechend mehr STM-1-Rahmen übertragen, wobei keine weiteren Zusatzinformationen (Overhead) hinzugefügt werden. Deshalb werden die 125 µs ausfüllenden Rahmen auf den verschiedenen Hierarchiestufen als STM-N Rahmen bezeichnet, wobei N die Zahl der in 125 µs übertragenen STM-1 Rahmen angibt und die Werte 1, 4, 16 oder 64 annehmen kann.

Ein STM-1 Rahmen besteht aus 2430 bytes, die in neun Zeilen zu je 270 bytes unterteilt werden. Die ersten neun bytes jeder Zeile tragen die Zusatzinformation (Overhead), die für den Betrieb und die Verwaltung des Systems vorgesehen ist (Fig. 3). Die Sektionszusatzinformation 52 (Section Overhead, SOH) gliedert sich wiederum in den Regenerator Section Overhead RSOH in den Zeilen 1 bis 3, ein Pointerfeld P in der 4. Zeile und den Multiplexer Section Overhead MSOH in Zeilen 5 bis 9. Der RSOH wird zur Überwachung zwischen zwei Regeneratoren verwendet, und der MSOH dient zur Überwachung und Verwaltung der Strecke zwischen zwei Multiplexern. Das Pointerfeld zeigt auf den Beginn der Nutzlast 54 innerhalb des STM-1-Rahmens. Damit ist eine Multiplexbildung ohne Überlauf möglich, wenn ein zu übertragender Kanal nicht exakt in den Nutzdatenbereich 54 hineinpaßt.

1987 entschied sich die International Telecommunications Union (ITU) für den Asychronous Transfer Mode (ATM) als Standard für Breitband ISDN. Im September 1991 kam es zur Gründung des ATM-Forums, das sich ausschließlich mit der Standardisierung von ATM befaßt. ATM basiert auf einer Paketübertragungstechnik und nutzt zur Übertragung ausschließlich Pakete mit einer festen Länge von 53 byte. Diese kleinste unteilbare Übertragungseinheit wird daher als ATM-Zelle bezeichnet. Ahnlich dem STM-N Rahmen besteht eine ATM-Zelle aus einem 5 bytes umfassenden Header und einem Nutzdatenfeld von 48 bytes. Der Header umfaßt unter anderem eine Kanalidentifikation (VPI), eine Pfadidentifikation (VCI) und ein PT-Feld (Payload Type), das die Art der Nutzdaten angibt. Die ITU-Empfehlung I.432 sieht eine direkte Zellübertragung mit 155 Mbit/s und 622 Mbit/s über Koaxialkabel sowie optische Medien vor. Darüber hinaus wurden durch das ATM-Forum Spezifikationen zur direkten Zellübertragung mit 155 Mbit/s über geschirmte verdrillte Zweidrahtkabel (Shielded Twisted Pair) über eine Länge von max. 100 m sowie die TAXI-Schnittstelle vorgestellt. Weitere Empfehlungen zur direkten Zellübertragung mit geringeren Datenraten zwischen 25 Mbit/s und 51 Mbit/s befinden sich in Diskussion. Um vorhandene auf SDH basierende Infrastruktur für die Übertragung von ATM-Zellen zu nutzen, wurde ein bekannter virtueller Container der Klasse 4 (VC-4, Fig. 4) verwendet. Ahnlich wie der STM-N Rahmen ist auch der VC-4 in neun Zeilen sowie einen Header und einen Nutzdatenbereich unterteilt. Der Header des VC-4 wird als Pfadzusatzinformation (Path-Overhead, POH) bezeichnet und umfaßt das erste byte jeder der neun Zeilen. Der Nutzdatenbereich des VC-4 umfaßt die verbleibenden 260 bytes der neun Zeilen und wird als C-4 Container bezeichnet. Ein C-4 Container wird zeilenweise mit ATM-Zellen aufgefüllt. Für STM-4 Rahmen wurde der byte Interleaved Modus (56) definiert. Dabei werden vier C-4 Container byteweise mit ATM-Zellen aufgefüllt. Im Ausschnitt 56 sind das Ende einer und der Anfang der nächsten ATM-Zelle dargestellt. Die Headerbytes sind mit h1, h2 bis h5 und die bytes der Nutzdaten (Payload) mit p1, p2 bis p48 bezeichnet. Hat dabei jeder VC-4 im Gegensatz zur "contiguous" Verkettung (ITU-T G.707 noch seinen eigenen Pointerwert P, so entspricht dies einer virtuell verketteten Datenpaketkette VC-4-4vc. "vc", steht dabei für "virtually concatenated" Virtuell verkettete Datenpaketketten (VC-4-Xvc) werden in Zukunft deshalb zur Übertragung hoher Datenraten (<149.76 Mbit/s) benutzt, da sie im Gegensatz zur "contiguous" Verkettung bereits in bisher bestehenden SDH-Netzen übertragen werden können.

Es ist Aufgabe der vorliegenden Erfindung, größere Laufzeitunterschiede von Datenpaketen zuzulassen, als die Übertragung eines halben Datenpaketes in Anspruch nimmt.

Diese Aufgabe wird durch die Gegenstände der Ansprüche 1, 13 und 20 gelöst.

Bevorzugte Ausgestaltungen sind Gegenstand der Unteransprüche.

Im Folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen:

Fig. 1 einen erfindungsgemäßen Codierer am Ausgangspunkt (Originating Point) einer Datenübertragungsstrecke,

Fig. 2 einen erfindungsgemäßen Decodierer am Endpunkt (Terminating Point) einer Datenübertragungsstrecke,

Fig. 3 einen STM-N Rahmen,

Fig. 4 vier virtuell verkettete VC-4 Rahmen (VC-4-Xvc) in einem STM-4 Rahmen,

Fig. 5 ein Schema zum fehlertoleranten Auswerten von Verkettungsfehlern, und

Fig. 6 Ergänzung des Schemas nach Fig. 5 zur zusätzlichen Erkennung einer virtuell verketteten Datenpaketkette VC-4-Xvc in einem STM-N Rahmen.

Fig. 1 zeigt einen erfindungsgemäßen Codierer 2 am Ausgangspunkt einer Datenübertragungsstrecke. Der Codierer 2 empfängt Nutzdaten 4 über eine Eingangsleitung und gibt diese in Form von Datenpaketen über eine Ausgangsleitung 14 aus. Vorzugsweise werden die Nutzdaten in Form von ATM-Zellen angeliefert. Die Daten auf der Ausgangsleitung 14 sind vorzugsweise gemäß der Synchronen Digitalen Hierarchie in STM-N Rahmen, beispielsweise STM-4 oder STM-16 Rahmen, aufgeteilt.

In Einrichtung 6 des Codierers 2 werden die Nutzdaten in Nutzdatenpakete (C-4) aufgeteilt, wobei die Daten eines Nutzdatenpaketes zusammen über die Ausgangsleitung 14 übertragen werden. Deshalb hängt die Wahl der Art der Nutzdatenpakete von der Datenorganisation auf der Ausgangsleitung 14 ab. Da die Daten auf der Ausgangsleitung 14 vorzugsweise in Form von STM-N Rahmen übertragen werden, erfolgt die Einteilung der Eingangsdaten in C-4 Container (vgl. Fig. 4). Die Einrichtung 6 ist ferner in der Lage, ein byte Interleaved Mapping 56 durchzuführen. Die Nutzdaten werden dann in dem byte Interleaved Modus übertragen. Bei dem byte Interleaved Mapping werden ATM-Zellen byteweise auf beispielsweise vier C-4 Container aufgeteilt (Fig. 4, 56).

In dem nächsten Verarbeitungsschritt wird zu den C-4 Containern in den Verarbeitungsstufen 11 die Pfadzusatzinformation (Path-Overhead, POH) hinzugefügt. Wie aus Fig. 4 ersichtlich ist, umfaßt die Pfadzusatzinformation neun bytes, wobei jede der neun Zeilen des C-4 Containers ein byte der Pfadzusatzinformation vorangestellt wird. Für die vorliegende Erfindung wird vorzugsweise das H4 byte verwendet. Mittels der Selektoren 10 kann entweder der zyklische H4-bytezähler 8 oder eine andere Quelle für die H4-bytes ausgewählt werden. Durch das Hinzufügen der Pfadzusatzinformation zu einem C-4 Container entsteht ein virtueller Container der Klasse 4, ein VC-4.

Schließlich wird in den Einrichtungen 12 die Sektionszusatzinformation (Section Overhead, SOH) hinzugefügt, um vollständige STM-N Rahmen zu erhalten, die anschließend über die Ausgangsleitung 14 gemäß der Synchronen Digitalen Hierarchie übertragen werden.

Gemäß der Synchronen Digitalen Hierarchie wird erwartet, daß die STM-N Rahmen in derselben Reihenfolge am Endpunkt ankommen, wie sie am Ausgangspunkt abgesendet wurden. Da die Übertragung eines STM-N Rahmens 125 µs in Anspruch nimmt, ergeben sich damit maximal zulässige Laufzeitunterschiede von einzelnen VC-4 eines virtuell verketteten VC-4-Xvc von ± 62,5 µs, da der Pointerwert eines VC-4 nur innerhalb eines STM-Rahmens eindeutig ist, und somit Laufzeitunterschiede der einzelnen VC-4 nur innerhalb des STM-Rahmens ausgleichbar sind. Mit Hilfe des zyklischen H4-byte Zählers wird jeder STM-N Rahmen und damit die in ihm enthaltenen Untereinheiten VC-4 und C-4 mit einer Bitfolge versehen. Diese Bitfolge wird beispielsweise in das H4-byte der Pfadzusatzinformation (Path-Overhead, POH) der virtuell verketteten VC-4 Container in einem VC-4-Xvc geschrieben. Die Bitfolge wird von STM-N Rahmen zu STM-N Rahmen vorzugsweise um eins erhöht, sodaß das H4-byte aufsteigend zyklisch durchgezählt wird. Da ein byte einen Wertebereich von 0 bis 255 aufweist, wird auf diese Weise der maximale Laufzeitunterschied von ± 62,5 µs auf ± 16ms ausgedehnt.

Da das H4-byte in jedem VC-4 Container vorhanden ist, kann prinzipiell jeder VC-4 Container mit einer neuen Bitfolge im H4-byte versehen werden. Innerhalb eines STM-N Rahmens trägt der Codierer bei virtuell verketteten VC-4-Xvc jeweils denselben H4-Wert ein (gleicher Startzeitpunkt für alle VC-4).

In Fig. 2 ist ein erfindungsgemäßer Decodierer 20 dargestellt. Der Decodierer 20 arbeitet im wesentlichen spiegelbildlich zu dem Codierer 2. Der Decodierer 20 erhält über eine Eingangsleitung 21 Datenpakete, von denen vorzugsweise ein Teil als zu einem VC-4-Xvc virtuell verkettet betrachtet bzw. übertragen wird. Die virtuelle Verkettungsindikation kann dabei in einem anderen Bereich des POH jedes virtuell verketteten VC-4 enthalten sein oder wie bisher üblich nur am Decodierer durch das Operating System des Übertragungsnetzes für die entsprechenden VC-4s festgelegt sein, wobei keine selbsttätige Erkennung am Decodierer erfolgt. Im erfindungsgemäßen Decodierer kann aber auch die Bitfolge im H4-byte selbst, die für zeitliche Reihung der einzelnen VC-4 untereinander dient, zur Erkennung eines VC-4-Xvc im STM-N benutzt werden. Eine Vielzahl von verketteten Datenpaketen VC-4 bildet eine Datenpaketkette VC-4-Xvc. Der Decodierer 20 empfängt im Laufe der Zeit über die Eingangsleitung 21 eine Vielzahl von Datenpaketketten (VC-4-Xvc) und evtl. eine Vielzahl von nichtverketteten Einzeldatenpaketen. Vorzugsweise werden die Eingangsdaten in Form von STM-N Rahmen angeliefert. Nach dem Decodieren werden die Eingangsdaten über eine Vielzahl von Ausgangsdatenleitungen 32 beispielsweise als ATM-Zellenströme ausgegeben.

In den Sektionszusatzinformationsfiltern 23 wird die Sektionszusatzinformation 52 (SOH) aus den STM-N Rahmen herausgefiltert. Die Pointerwerte P der Sektionszusatzinformation 52 werden über die Datenleitungen 22 an den Demapper 27 weitergeleitet. Nach dem Herausfiltern der Sektionszusatzinformation aus den STM-N Rahmen verbleiben VC-4 Container, die an die Pfadzusatzinformationsfilter 25 weitergegeben werden.

Die Pfadzusatzinformationsfilter 25 entfernen die Pfadzusatzinformation (POH) aus den VC-4 Containern, wobei C-4 Container übrigbleiben. Die Pfadzusatzinformationsfilter 25 geben die H4-bytes an die Überrahmenauswertung 24 weiter. Die Überrahmenauswertung 24 steuert bezüglich der Bitfolgen in den H4-bytes den Demapper 27. Der Demapper 27 weist eine Steuerung 26 und eine Speichersteuerung 28 auf. Ferner weist der Demapper 27 mindestens N Zwischenspeicher 30 auf, wobei N die Zahl der STM-1 Rahmen in dem STM-N Signal ist. N ist eine natürliche Zahl und hat vorzugsweise den Wert 4 oder 16. Zur Decodierung von im byte Interleaved Modus codierten C-4 Containern im Demapper 27 sei auf den Ausschnitt 56 in Fig. 4 hingewiesen.

Die Zwischenspeicher 30 im Demapper 27 sind so groß ausgelegt oder, alternativ dazu, so zahlreich vorhanden, daß der Decodierer 20 auch seine erfindungsgemäße Aufgabe, nämlich die Laufzeitdifferenz der einzelnen virtuell verketteten C-4 Container zu kompensieren, erfüllen kann. Dazu werden die einzelnen C-4 Containerinhalte neben ihrer Position im STM-N Rahmen gemäß ihrem Pointerwert zusätzlich auch nach dem Wert ihres H4-bytes gepuffert und sortiert. Dabei werden positive wie negative Bitstopfvorgänge entsprechend dem Pointerprozess berücksichtigt und sortiert. Wie oben bereits erwähnt, kann damit die Grenze für die zulässige Laufzeitdifferenz einzelner C-4 Container in einer VC-4-Xvc Datenpaketkette entsprechend dem maximal zulässigen Wertbereich im H4-byte auf bis zu maximal ± 16ms erweitert werden. Insbesondere der Sortiervorgang im Demapper nach den H4-bytes wird durch die Überrahmenauswertung 24 gesteuert.

Die Rahmenerkennung der H4-bytes erfolgt im Demapper 20 fehlertolerant. Unter einer fehlertoleranten Auswertung kann verstanden werden, daß erst mehrere fehlerhaft empfangene H4-bytes von zeitlich hintereinander folgenden VC-4 an einer oder mehrerer Positionen im STM-N Rahmen einen Verkettungsalarm 62 auslösen. Als zeitlich hintereinander folgende VC-4 werden im folgenden immer die VC-4 in gleicher Position innerhalb zeitlich aufeinander folgender STM-N Rahmen bezeichnet. H4-bytes sind beispielsweise dann fehlerhaft, wenn einzelne zeitlich hintereinander folgende VC-4 innerhalb eines Zeitintervalls, das der max. Wert von H4 definiert, beispielsweise 32 ms (± 16ms) für H4-Codierung mittels 8 bit, denselben H4-bytewert aufweisen. Insbesondere bei der erfindungsgemäßen zyklischen Inkrementierung wird als erwartetes bzw. fehlerfrei empfangenes H4-byte ein H4-Wert eines VC-4s betrachtet, der zum H4-Wert des zeitlich vorausgegangenen VC-4 um 1 inkrementiert ist. Der H4-Wert des vorangegangenen VC-4s kann dabei selbst wiederum ein fehlerfrei empfangenes H4-byte oder ein fehlerhaft empfangenes aber korrigiertes H4-byte sein. Als fehlerhaft empfangenes H4-byte wird dagegen ein H4-byte betrachtet, das obige Bedingung nicht erfüllt. Ein fehlerhaft empfangenes H4-byte wird korrigiert, indem der zyklisch erwartete, also zum Vorgängerwert (korrigiert oder fehlerfrei empfangen) um 1 inkrementierte H4-Wert eingesetzt wird. Der Übergang von dem maximalen Wert von H4 auf H4 = 0 wird ebenso als Inkrement um 1 des maximalen H4-Wertes betrachtet (übliche Binäraddition ohne Überlaufbit).

Aus dem Zustand des virtuellen Verkettungsalarms wird jedoch nur dann wieder in den Normalzustand gewechselt, wenn die empfangenen H4-bytes von M zeitlich hintereinander folgenden VC-4 an allen VC-4 Positionen einer virtuell verketteten Datenpaketkette VC-4-Xvc Werte in aufsteigender Reihenfolge besitzen mit einem jeweiligen Inkrement 1 bzw. wenn die M H4-bytes fehlerfrei empfangen wurden.

Um eine schnelle Resynchronisation vom Alarmzustand in den Normalzustand nich durch Bitfehler bei der Übertragung zu gefährden, können wahlweise die zeitlich hintereinander folgenden VC-4 an STN-M Positionen, die nicht zum Verkettungsalarm führen, weiterhin im beschriebenen Korrekturmodus betrieben werden. Wird dabei während dieser Variante des Resynchronisationsprozesses für eine weitere H4-byte-Folge der Zustand von N hintereinander folgenden Fehler erreicht, so muß der Resynchronisationsprozeß erneut von Anfang an gestartet werden, wobei diese neue fehlerhafte VC-4-Position bzw. die entsprechende H4-byte-Folge aus dem Korrekturmodus genommen wird.

Alternativ zu dem bevorzugten Zeitintervall von 32ms kann auch ein kürzeres Zeitintervall von beispielsweise 1ms verwendet werden. Die dann redundante Information wird vorzugsweise zur Fehlererkennung und Fehlerkorrektur mittels üblicher Verfahren verwendet. Die Aussagen zur Fehlertoleranz und Alarmierung gelten dann entsprechend.

Die Zahl N der fehlerhaften H4-bytes in Fig. 5, die einen Verkettungsalarm auslösen, liegt vorzugsweise zwischen 2 und 10, insbesondere bei 5. In ähnlicher Weise führen erst M aufeinanderfolgende korrekte H4-bytes zu einer Aufhebung des Verkettungsalarms 62 und zur Rückkehr zum Normalzustand 60. M liegt vorzugsweise zwischen 2 und 4, insbesondere bei 3. Zur Ermittlung der Zahlen N und M können vorzugsweise Datenketten (VC-4-Xvc), aber auch STM-N Rahmen oder VC-4 Container hintereinander folgender STM-N Rahmen gezählt werden. Der Verkettungsalarm kann entweder von der Überrahmenauswertung 24 oder, alternativ dazu, von dem Demapper 27 ausgelöst werden. Für dazwischenliegende Datenpakete mit fehlerhaften H4-bytes wird beispielsweise der zyklisch erwartete Wert des H4-bytes angenommen.

Zusätzlich kann die H4-byte Codierung (falls die virtuelle Verkettung nicht anderweitig im Signal codiert ist) nicht nur zur Wiederherstellung der zeitlich richtigen Reihenfolge der einzelnen VC-4 sondern auch zur selbsttätigen Erkennung einer virtuell verketteten Datenpaketkette innerhalb eines STM-N Signals am Decodierer genutzt werden. Fig. 6 zeigt die dazu nötigen Ergänzungen, die darin bestehen, daß in einem Anfangszustand geprüft wird, ob an mehr als einer VC-4- Position innerhalb M zeitlich folgender STM-N Rahmen H4-Werte in aufsteigender Reihenfolge mit Inkrement 1 empfangen werden. Ist dies der Fall, so geht der Decodierer davon aus, daß eine virtuell verkettete Datenpaketkette VC-4-Xvc bestehend aus eben diesen VC-4 anliegt. Die Reihenfolge der VC-4s innerhalb des VC-4-Xvc wird dabei entsprechend ihrer Position im STM-N Rahmen angenommen. Die virtuelle Verkettung kann auch wieder aufgehoben werden, indem z. B. der Decodierer an allen VC-4 eines VC-4-Xvc nach dem fehlerfrei empfangenen H4-Wert 00hex als zeitlich folgenden H4-Wert gleich FFhex empfängt und so wieder in den Anfangszustand zurückgesetzt wird.

Obwohl die bevorzugten Ausführungsformen dieser Erfindung so beschrieben wurden, daß das H4-byte eine von Datenpaketkette zu Datenpaketkette zyklisch durchlaufende Bitfolge enthält, kann diese Bitfolge natürlich in ein beliebiges anderes byte der Pfadzuatzinformation (POH) geschrieben werden, beispielsweise in das Z5-byte in der Pfadzusatzinformation (POH).

Der Wertebereich eines bytes muß auch nicht zyklisch durchlaufen werden. Vielmehr kann jede beliebige Folge von Bytewerten verwendet werden, solange nur von Codierer und Decodierer dieselbe Folge verwendet wird. Ferner muß auch nicht der gesamte Wertbereich von 0 bis 255 ausgeschöpft werden. Wird nicht der gesamte Wertebereich ausgeschöpft, so kann die Redundanz dazu benutzt werden, Übertragungsfehler zu korrigieren.

Darüber hinaus können anstelle eines bytes entweder eine kürzere oder längere Bitfolge von beispielsweise vier Bits oder mehrere bytes verwendet werden, wobei korrigierbare Laufzeitfehler entweder kleiner oder größer als die oben genannten ± 16ms werden. Wird nicht die maximal ausgleichbare Laufzeitdifferenz, die sich aus dem Produkt von Wertebereich der Bit folge mit der Übertragungszeit einer Datenpaketkette ergibt, ausgenutzt, so wird die redundante Information vorzugsweise zum Entdecken und Korrigieren von Übertragungsfehlern verwendet.

Obwohl die oben beschriebenen bevorzugten Ausführungsformen im Zusammenhang mit der Synchronen Digitalen Hierarchie beschrieben wurden, kann für die Übertragung von dem Multiplexer 1 zu dem Demultiplexer 20 beispielsweise auch die Plesiochrone Digitale Hierarchie (PDH) oder ein beliebiges anderes datenpaketorientiertes Übertragungsformat verwendet werden. Alternativ zu den ATM-Zellenströmen können beispielsweise auch Internet-Protocol (IP)-Datenpakete aus Internetanwendungen (IP over SDH/SONET) oder Puls-Code modulierte (PCM) Daten oder beliebige andere Datenquellen, wie beispielsweise die S₀- oder U_K0Schnittstelle, aus dem ISDN-Bereich verwendet werden.

Claims

1. Verfahren zum Übertragen von Nutzdaten aus einer Datenquelle zu einer Datensenke, wobei die Übertragung in Datenpaketen (54; VC-4) über einen Übertragungskanal (14; 21) erfolgt, wobei das Verfahren folgende Schritte umfaßt:
Einteilen der Nutzdaten in Nutzdatenpakete (C-4),
Hinzufügen eines Steuerinformationsbereichs (POH) zu jedem Nutzdatenpaket (C-4), wobei ein Nutzdatenpaket (C-4) und der entsprechende Steuerinformationsbereich (POH) ein Datenpaket (54; VC-4) bilden,
Übertragen der Datenpakete (54; VC-4) über den Übertragungskanal,
Entfernen und Auswerten des Steuerinformationsbereichs (POH) von jedem Datenpaket (54; VC-4), und
Ausgeben (27) der Nutzdatenpakete (C-4) als Nutzdaten
dadurch gekennzeichnet, daß
der Steuerinformationsbereich (POH) eine Bitfolge (H4) umfaßt, die einer Numerierung der Datenpakete (54; VC-4) entspricht, und
die empfangenen Datenpakete (54; VC-4) gemäß der Bitfolge (H4) sortiert werden, bevor die Nutzdatenpakete (C-4) ausgegeben werden.

2. Verfahren gemäß Anspruch 1, dadurch gekenn zeichnet, daß die Datenpakete (54; VC-4) gleiche Länge aufweisen.

3. Verfahren gemäß einem der Ansprüche 1 oder 2, da durch gekennzeichnet, daß die Übertragung mittels Synchroner Digitaler Hierarchie erfolgt, wobei die Datenpakete (54; VC-4) virtuellen Containern (VC) und die Steuerinformationsbereiche Pfadzusatzinformationen (POH) entsprechen, wobei eine Pfadzusatzinformation (POH) unter anderem ein H4-byte umfaßt.

4. Verfahren gemäß Anspruch 3, dadurch gekenn zeichnet, daß die H4-bytes die Bitfolge (H4) umfassen.

5. Verfahren gemäß einem der Ansprüche 3 oder 4, da durch gekennzeichnet, daß die virtuellen Container VC-4-Einheiten darstellen.

6. Verfahren gemäß einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Nummerierung der Datenpakete (54; VC-4) mittels der Bitfolge (H4) fortlaufend, aufsteigend und zyklisch erfolgt, wobei bei dem Sortiervorgang auch die Empfangszeit eines Datenpaketes (54; VC-4) berücksichtigt wird.

7. Verfahren gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Auswertung der Bitfolge (H4) fehlertolerant (58) erfolgt.

8. Verfahren gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß erst mehrere (N) Datenpakete mit ungültigen Bitfolgen (H4) zu einem Verkettungsalarm (62) führen und für fehlerhafte Bitfolgen (H4) der zyklisch erwartete Wert angenommen wird.

9. Verfahren gemäß einem der Ansprüche 1 oder 8, da durch gekennzeichnet, daß ein Verkettungsalarm (62) erst nach mehreren (N) Datenpaketen mit gültigen Bitfolgen (H4) zurückgenommen wird.

10. Verfahren gemäß einem der Ansprüche 1 bis 9, da durch gekennzeichnet, daß die Nutzdaten als ATM-Zellen geliefert werden, und die Nutzdaten als ATM-Zellen ausgegeben werden.

11. Verfahren gemäß Anspruch 10, dadurch gekenn zeichnet, daß die ATM-Zellen vor der Übertragung im byte Interleaved Modus (56) auf eine Vielzahl von Datenpaketen (54; VC-4) aufgeteilt werden und nach der Übertragung die Datenpakete (54; VC-4) entsprechend decodiert werden.

12. Verfahren gemäß einem der Ansprüche 1 bis 11, da durch gekennzeichnet, daß vor der Übertragung ferner eine Sektionszusatzinformation (SOH, 52) zu den Datenpaketen (54; VC-4) hinzugefügt wird und nach der Übertragung wieder entfernt wird und wobei Pointer (P) in der Sektionszusatzinformation (SOH, 52) der Datenpakete (54; VC-4) einer Datenpaketkette den gleichen Wert aufweisen.

13. Codierereinrichtung mit:
einer Eingangsleitung zum Empfangen von Nutzdaten (4),
einer Gruppierungseinrichtung (6), die die Nutzdaten (4) in Nutzdatenpakete (C-4) einteilt und an die Eingangsleitung gekoppelt ist,
Einrichtungen (11) zum Hinzufügen eines Steuerinformationsbereichs (POH) zu jedem Nutzdatenpaket (C-4), wobei ein Nutzdatenpaket (C-4) und der entsprechende Steuerinformationsbereich (POH) ein Datenpaket (54; VC-4) bilden, wobei die Einrichtungen (11) zum Hinzufügen mit der Gruppierungseinrichtung (6) gekoppelt sind,
eine Ausgangsleitung (14), über die die Nutzdaten (4) der Eingangsleitung ausgegeben werden, wobei die Ausgangsleitung (14) mit den Einrichtungen (11) zum Hinzufügen gekoppelt ist,
dadurch gekennzeichnet, daß ein Bitfolgengenerator (8) eine Bitfolge (H4) generiert,
wobei der Bitfolgengenerator mit den Einrichtungen (11) zum Hinzufügen des Steuerinformationsbereichs (POH) gekoppelt ist,
wobei der Bitfolgengenerator (8) die Bitfolge (H4) den Einrichtungen (11) zum Hinzufügen des Steuerinformationsbereichs (POH) mitteilt, wobei die Einrichtungen (11) zum Hinzufügen des Steuerinformationsbereichs (POH) die Bitfolge (H4) dem Steuerinformationsbereich (POH) hinzufügen und
wobei die Bitfolge (H4) einer fortlaufenden Nummer für jedes Datenpaket (54; VC-4) entspricht.

14. Codierereinrichtung gemäß Anspruch 13, dadurch gekennzeichnet, daß die Ausgangsleitung (14) eine der Synchronen Digitalen Hierarchie entsprechende Datenorganisation aufweist,
wobei die Datenpakete (54; VC-4) virtuellen Containern (VC) und die Steuerinformationsbereiche Pfadzusatzinformationen (POH) entsprechen,
wobei die Pfadzusatzinformation (POH) unter anderem ein H4-byte umfaßt, wobei der Codierereinrichtung ferner Einrichtungen (12) zum Hinzufügen einer Sektionszusatzinformation (52) zu den virtuellen Containern (Vc) umfaßt, um vollständige STM-N- Rahmen zu erzeugen und
wobei die Einrichtungen (12) zum Hinzufügen der Sektionszusatzinformation (52) an die Einrichtungen (11) zum Hinzufügen des Steuerinformationsbereichs (POH) und an die Ausgangsleitung (14) gekoppelt ist.

15. Codierereinrichtung gemäß Anspruch 14, dadurch gekennzeichnet, daß die H4-bytes die Bitfolge (H4) enthalten.

16. Codierereinrichtung gemäß einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß die Bitfolge (H4) die Datenpakete (54; VC-4) fortlaufend, aufsteigend und zyklisch wiederholend nummeriert.

17. Codierereinrichtung gemäß einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, daß die Eingangsleitung einem ATM-Standard entspricht.

18. Codierereinrichtung gemäß einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, daß die Gruppierungseinrichtung (6) die Nutzdaten (4) auf eine Vielzahl von Nutzdatenpaketen (C-4) gemäß einem byte Interleaved Modus (56) verteilt.

19. Codierereinrichtung gemäß einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß ferner die Einrichtungen zum Hinzufügen der Sektionszusatzinformation (52) Pointer (P) der Sektionszusatzinformation von Datenpaketen (54; VC-4), die zu einer Datenpaketkette gehören, auf den gleichen Wert setzen.

20. Decodierereinrichtung mit:
einer Eingangsleitung (21), die Eingangsdaten in Form von Datenpaketen (54; VC-4) liefert, wobei jedes Datenpaktet (54; VC-4) einen Steuerinformationsbereich (POH) und einen Nutzdatenbereich (C-4) aufweist,
Einrichtungen (25) zum Analysieren und Entfernen des Steu erinformationsbereichs (POH) von jedem Datenpaket (54; VC-4), wobei die Einrichtungen (25) zum Analysieren und Entfernen mit der Eingangsleitung (21) gekoppelt ist,
einer Ausgabeeinrichtung (27) zum Ausgeben von Daten in den Nutzdatenbereichen (VC-4) als Nutzdaten, wobei die Ausgabeeinrichtung (27) mit der Einrichtung (25) zum Analysieren und Entfernen gekoppelt ist,
eine Ausgangsleitung (32) zur Ausgabe von Nutzdaten, die mit der Ausgabeeinrichtung (27) gekoppelt ist, und
eine Auswerteeinrichtung (24), die mit den Einrichtungen (25) zum Analysieren und Entfernen und der Ausgabeeinrichtung (27) gekoppelt ist,
dadurch gekennzeichnet, daß die Steuerinformationsbereiche (POH) der Datenpakete (54; VC-4) eine Bitfolge (H4) aufweisen,
wobei die Bitfolge (H4) einer fortlaufenden Nummerierung der Datenpakete (54; VC-4) entspricht und
wobei die Auswerteeinrichtung (27) die Datenpakete (54; VC-4) zwischenspeichert und entsprechend der Bitfolge (H4) umsortiert.

21. Decodierereinrichtung gemäß Anspruch 20, dadurch gekennzeichnet, daß die Eingangsleitung (21) eine der Synchronen Digitalen Hierarchie entsprechende Datenorganisation aufweist,
wobei die Datenpakete (54; VC-4) virtuellen Containern (VC) und die Steuerinformationsbereiche Pfadzusatzinformationen (POH) entsprechen,
wobei die Pfadzusatzinformationen (POH) ein H4-byte umfaßt,
wobei der Decodierereinrichtung ferner Einrichtungen (23) zum Entfernen einer Sektionszusatzinformation (52) aus STM-N-Rahmen der Eingangsdaten umfaßt,
wobei die Einrichtungen (23) zum Entfernen der Sektionszusatzinformation (52) an die Eingangsleitung (21) und die Einrichtungen (25) zum Analysieren und Entfernen des Steuerinformationsbereichs (POH) gekoppelt sind.

22. Decodierereinrichtung gemäß Anspruch 21, dadurch gekennzeichnet, daß das H4-byte die Bitfolge (H4) umfaßt.

23. Decodierereinrichtung gemäß einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, daß die Nummerierung der Datenpakete durch die Bitfolge (H4) aufsteigend und zyklisch erfolgt, wobei bei dem Sortiervorgang auch die Empfangszeit eines Datenpaketes (54; VC-4) berücksichtigt wird.

24. Decodierereinrichtung gemäß einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, daß die Auswerteeinrichtung (24) erst nach mehreren (N) fehlerhaften Bitfolgen (H4) einen Verkettungsalarm (62) auslöst und für die fehlerhaften Bitfolgen (H4) der Datenpakete (54; VC-4) den zyklisch erwarteten Wert annimmt.

25. Decodierereinrichtung gemäß einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, daß die Auswerteeinrichtung (24) erst nach mehreren (N) Datenpaketen (54; VC-4) einen Verkettungsalarm (62) zurücknimmt.

26. Decodierereinrichtung gemäß einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (27) die Nutzdaten als ATM-Zellenströme (ATM) ausgibt.

27. Decodierereinrichtung gemäß einem der Ansprüche 21 bis 26, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (27) Speichereinrichtungen (30) zur Erzeugung von ATM-Zellenströmen aus im byte Interleaved Modus (56) codierten Datenpaketen (54; VC-4) aufweist,
wobei die Ausgabeeinrichtung (27) an die Einrichtungen (23) zum Entfernen der Sektionszusatzinformation (52) gekoppelt ist, um Pointerwerte (P) über eine Verbindung (22) zu erhalten und
wobei die Speichereinrichtungen (30) ebenfalls für den Sortiervorgang der Datenpakete (54; VC-4) gemäß der Bitfolgen (H4) verwendet werden.