JP2012094975A - 光パケットスイッチ装置 - Google Patents

光パケットスイッチ装置 Download PDF

Info

Publication number
JP2012094975A
JP2012094975A JP2010238528A JP2010238528A JP2012094975A JP 2012094975 A JP2012094975 A JP 2012094975A JP 2010238528 A JP2010238528 A JP 2010238528A JP 2010238528 A JP2010238528 A JP 2010238528A JP 2012094975 A JP2012094975 A JP 2012094975A
Authority
JP
Japan
Prior art keywords
optical packet
optical
clock
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010238528A
Other languages
English (en)
Inventor
Kenji Watanabe
健治 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2010238528A priority Critical patent/JP2012094975A/ja
Priority to US13/041,334 priority patent/US8699879B2/en
Publication of JP2012094975A publication Critical patent/JP2012094975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q11/0066Provisions for optical burst or packet networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0007Construction
    • H04Q2011/002Construction using optical delay lines or optical buffers or optical recirculation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0037Operation
    • H04Q2011/0039Electrical control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optical Communication System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】伝送路の効率を高めることのできる光パケットスイッチ装置を提供する。
【解決手段】光パケットスイッチ装置10は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部12と、受信した光パケットから宛先情報を抽出し、該宛先情報に応じて光スイッチ部12の制御信号を生成する光スイッチ制御部14とを備える。光スイッチ制御部14は、複数の異なる位相のローカルクロックを生成するクロック生成部43と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するセレクタ部44とを備える。光スイッチ制御部14は、セレクタ部44により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。
【選択図】図5

Description

本発明は、伝送されてきた光パケットをその光パケットの宛先に向けて進路を切り換えて送り出す光パケットスイッチ装置に関する。
従来、1GEther(1 Gigabit Ethernet(登録商標))、10GEther(10 Gigabit Ethernet)などの光パケット信号のスイッチング(ルーティング)においては、光パケット信号を一旦電気信号に変換し、電気メモリを利用したスイッチングが行なわれている。しかし、近年のIPトラフィックの情況はインターネット、映像信号の配信などにより加速度的に増加している。このため、必要なスイッチング容量も増加しており、近い将来、装置規模、消費電力の観点より、電気メモリを介したパケットスイッチングは限界に近づくものと考えられている。
そこで、近年、入力されてきた光パケットを、電気信号には変換せずに、光信号のままスイッチングして送り出す光パケットスイッチ装置が提案されている(例えば、特許文献1参照)。
特開2008−235986号公報
光パケットスイッチ装置においては、受信した光パケットの最初のビットが通過するときに光スイッチをオンし、最後のビットが通過するときに光スイッチをオフすることができれば、光パケット間の間隔(以下、ガードタイムとも称する)を短くすることができ、伝送路の効率を高めることができる。
しかしながら、受信した光パケットと光パケットスイッチ装置内部のローカルクロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、光パケット長の前後にタイミングマージンを取って光スイッチのオン/オフが行われる。伝送路の効率を高めるためには、このタイミングマージンをできるだけ短くすることが望ましい。
本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の効率を高めることのできる光パケットスイッチ装置を提供することにある。
上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部と、受信した光パケットから宛先情報を抽出し、該宛先情報に応じて光スイッチ部の制御信号を生成する光スイッチ制御部とを備える。光スイッチ制御部は、複数の異なる位相のローカルクロックを生成するクロック生成部と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するクロック選択部とを備え、クロック選択部により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。
光スイッチ制御部は、クロック選択部により選択されたローカルクロックを動作クロックとして光パケット信号のフレーム同期を取るフレーム同期部を備えてもよい。
光スイッチ制御部は、受信した光パケット信号のクロックを、クロック選択部により選択されたローカルクロックに乗せ換えるクロック乗換部を備えてもよい。
光スイッチ制御部は、受信した光パケット信号の位相基準となる光パケットタイミング検出パルスを生成するための光パケットタイミング検出部を備え、クロック選択部は、該光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択してもよい。
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、伝送路の効率を高めることのできる光パケットスイッチ装置を提供できる。
比較例に係る光パケットスイッチ装置を説明するための図である。 光パケットスイッチ装置の動作タイムチャートを示す図である。 図3(a)(b)は、フレーム同期検出タイミングのばらつきを説明するための図である。 図4(a)(b)は、クロック乗せ換えタイミングのばらつきを説明するための図である。 本発明の実施形態に係る光パケットスイッチ装置を説明するための図である。 光パケットタイミング検出部の構成を説明するための図である。 光パケットタイミング検出部の動作を説明するための図である。 位相比較部とセレクタ部の構成を説明するための図である。
以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。
図1は、比較例に係る光パケットスイッチ装置100を説明するための図である。図1に示すように、比較例に係る光パケットスイッチ装置100は、光スイッチ部102と、光スイッチ制御部104とを備える。伝送路を経由して光パケットスイッチ装置100に入力された光パケット信号101は、光カプラ103で2つに分岐される。分岐された一方の光パケット信号101aは、光スイッチ制御部104に入力され、他方の光パケット信号101bは、光スイッチ部102に入力される。
光パケット信号101は、図1に示すように、送信データであるペイロードと、ペイロードの前に設けられたヘッダとから構成される。ヘッダは、光パケット信号を受信する光受信器の安定化に使用されるプリアンブルと、光パケットの宛先情報とを有する。なお、本比較例においては、入力される光パケット信号を10GEther(10.3125Gbps)の光パケット信号として説明する。
光スイッチ制御部104は、光パケット信号101aの有する宛先情報を参照し、光スイッチ部102を制御するための制御信号を出力する。図1に示すように、光スイッチ制御部104は、O/E変換部106と、DMUX部108と、フレーム同期部110と、クロック乗換部112と、方路判定部114と、制御信号生成部116と、ローカル発振器118とを備える。
O/E変換部106は、受信した光パケット信号101aに対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号RDATAとクロック信号OECLKをDMUX部108に出力する。クロック信号OECLKの周波数は、10.3125GHzである。
DMUX部108は、データ信号RDATAとクロック信号OECLKをシリアル・パラレル変換する。このシリアル・パラレル変換は、信号速度を落として電気回路の負荷を低減するためになされる。ここでは、DMUX部108は、1:64のシリアル・パラレル変換を行う。従って、変換後のクロック信号R−CLKの周波数は、161MHzとなる。
DMUX部108から出力されたパラレルデータ信号DATASとクロック信号R−CLKは、フレーム同期部110に入力される。フレーム同期部110は、ヘッダに含まれる所定の同期コードを検出することで、光パケット信号のフレーム同期を取る。フレーム同期部110は、ローカル発振器118から供給される161MHzのローカルクロックL−CLKを動作クロックとしてフレーム同期を確立する。
フレーム同期が取られたパラレルデータ信号DATASとクロック信号R−CLKは、クロック乗換部112に入力される。クロック乗換部112は、光パケット信号101aから抽出されたクロックR−CLKから、ローカル発振器118の出力するローカルクロックL−CLKへの乗せ換えを行う。光パケット信号101aからのクロック抽出は、光パケット受信中しか行うことができず、電気回路を安定して動作させることが難しい。従って、このようにローカル発振器118を用意し、クロック信号の乗せ換えを行うことで、安定した電気回路の動作が可能となる。
クロック乗換部112から出力されたパラレルデータ信号は、方路判定部114に入力される。方路判定部114は受信したパラレルデータ信号から宛先情報を抽出し、光スイッチ部102における目的の光スイッチを制御するための方路判定を行う。
制御信号生成部116は、方路判定部114による方路判定結果を受け、光スイッチ部102を制御するための光スイッチ制御信号を生成する。本比較例では、光スイッチ部102が4つの光スイッチを有するので、制御信号生成部116は、4つの光スイッチ制御信号1〜4を生成し、光スイッチ部102に出力する。光スイッチ制御信号の生成法としては、光スイッチの制御パターンをROMに記憶しておき、方路判定結果に対応する制御パターンを読み出すなどの方法が使われる。
一方、分岐された他方の光パケット信号101bは、光遅延部124を介して、光スイッチ部102に入力される。O/E変換部106で分岐された光パケット信号101bを光スイッチ部102に直接入力した場合、光スイッチ制御部104から出力される光スイッチ制御信号は、光パケット信号101bに対して遅延する。そこで、O/E変換部106と光スイッチ部102との間に光遅延部124を設けることにより、光パケット信号101bに対する光スイッチ制御信号の遅延時間を解消する。光遅延部124は、例えば光ファイバ長を調整することにより実現できる。
光スイッチ部102は、入力された光パケット信号101bを4つに分岐する光カプラ120と、分岐された光パケット信号を受ける4つの光スイッチ122a〜122dとを備える、1×4の光スイッチである。光スイッチ122a〜122dは、例えば半導体光増幅器(SOA:Semiconductor Optical Amplifier)を用いたものや、LN強度変調器を用いたものを利用できる。光スイッチ122a〜122dは、光スイッチ制御信号1〜4によりオン/オフを制御される。例えば、光パケット信号101bを方路1に出力する場合、光スイッチ122aがオンされ、他の光スイッチ122b〜122dはオフにされる。これにより、光パケット信号101bは、光スイッチ122aのみ通過し、方路1に出力される。
図2は、光パケットスイッチ装置の動作タイムチャートを示す。図2は、光パケット信号、光スイッチの動作、および光スイッチ制御信号のタイムチャートである。図2に示すように、光スイッチは、実際の光パケット長よりもオン時間が長くなるように制御される。光パケット長の前後に設けられた時間マージンは、タイミングマージンTmと呼ばれる。光パケット長の前後にタイミングマージンTmが設けられる理由を以下に説明する。
図3(a)(b)は、フレーム同期検出タイミングのばらつき(タイミング変動)を説明するための図である。図3(a)は、光パケット信号とローカルクロックの位相関係の一例を示し、図3(b)は、光パケット信号とローカルクロックの位相関係の別の一例を示す。上述したように、フレーム同期部110は、パラレルデータ信号のヘッダに含まれる同期コードを検出することで、光パケット信号の同期を取るが、光パケット信号とローカルクロックとは非同期であるため、光パケット信号とローカルクロックの位相関係は不定である。従って、光パケット信号に対するローカルクロックの位相関係に応じて、光パケット信号の同期コードが同一位相のパラレルデータとなる図3(a)のようなケースと、光パケット信号の同期コードが2クロックに跨るパラレルデータとなる図3(b)のようなケースが発生する。その結果、光パケット信号に対するローカルクロックの位相関係によって、フレーム同期を検出するタイミングが1クロック分、すなわち6.2ns分ばらつくことになる。
図4(a)(b)は、クロック乗せ換えタイミングのばらつき(タイミング変動)を説明するための図である。図4(a)は、クロック乗換部112に入力されるパラレルデータ信号と、ローカルクロックの位相関係の一例を示し、図4(b)は、クロック乗換部112に入力されるパラレルデータ信号と、ローカルクロックの位相関係の別の一例を示す。図4(a)(b)に示すように、クロック乗換部112は、ローカルクロックの立ち上がり時にクロックの乗せ換えを行い、データを出力する。ここで、入力パラレルデータ信号と、ローカルクロックとは非同期であるため、入力パラレルデータ信号とローカルクロックの位相関係は不定である。従って、入力パラレルデータ信号に対するローカルクロックの位相関係によって、クロック乗せ換えタイミングが最大で1クロック分、すなわち6.2ns分ばらつくことになる。
図3(a)(b)および図4(a)(b)に示すように、スイッチ制御信号は、フレーム同期部110で6.2ns、クロック乗換部112で6.2ns、総計では12.4nsタイミングが変動する可能性がある。従って、比較例に係る光パケットスイッチ装置100では、この変動分を許容するために光パケット長の前後にタイミングマージンTmを設けている。
しかしながら、このタイミングマージンTmが長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の効率が低下する。従って、タイミングマージンTmはできるだけ短いことが望ましい。本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。
まず、本発明の実施形態に係る光パケットスイッチ装置の概略について説明する。上記のような課題は、光パケット信号とローカルクロック間の同期が取れていないことに帰因する。従って、上記の課題を解決するための究極的な方法は、光パケット信号から抽出されたクロックR−CLKと、ローカルクロックL−CLKとを実際に同期させることである。しかしながら、光パケット信号を生成した光パケット生成局が、光パケットスイッチ装置から遠く離れている場合には、これらを同期させることは容易ではない。また、光パケットスイッチ装置には、多数の光パケット生成局から光パケット信号が届くが、これらの光パケット信号同士は非同期である。そこで、本発明では、簡易的に光パケット信号とローカルクロックとを同期させる手段として、予め複数の異なる位相のローカルクロックを用意しておき、受信した光パケット信号の位相に最も近い位相のローカルクロックを選択する。その結果、上述したフレーム同期部およびクロック乗換部でのスイッチ制御信号のタイミング変動を小さくすることができる。
図5は、本発明の実施形態に係る光パケットスイッチ装置10を説明するための図である。図5に示すように、光パケットスイッチ装置10は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部12と、該光スイッチ部12を制御する光スイッチ制御部14とを備える。光ファイバなどの伝送路を経由して光パケットスイッチ装置10に入力された光パケット信号11は、光カプラ13で2つに分岐される。分岐された一方の光パケット信号11aは、光スイッチ制御部14に入力され、他方の光パケット信号11bは、光スイッチ部12に入力される。なお、本実施形態においても、入力される光パケット信号を10GEther(10.3125Gbps)の光パケット信号として説明する。また、図1に示す比較例と同一又は類似する構成要素については、説明を適宜省略する。
光スイッチ制御部14は、光パケット信号11aの有する宛先情報を参照し、光スイッチ部12を制御するための光スイッチ制御信号を出力する。図5に示すように、光スイッチ制御部14は、O/E変換部16と、DMUX部18と、フレーム同期部20と、クロック乗換部22と、方路判定部24と、制御信号生成部26と、ローカル発振器28と、光カプラ35と、光パケットタイミング検出部36と、位相比較部38と、分配部40と、クロック遅延部42と、セレクタ部44とを備える。
光スイッチ制御部14に入力された光パケット信号11aは、光カプラ35で2つに分岐される。分岐された一方の光パケット信号11a−1は、O/E変換部16に入力される。O/E変換部16は、受信した光パケット信号11a−1に対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号RDATAとクロック信号OECLKをDMUX部18に出力する。クロック信号OECLKの周波数は、10.3125GHzである。
DMUX部18は、データ信号RDATAとクロック信号OECLKをシリアル・パラレル変換する。ここでは、DMUX部18は、1:64のシリアル・パラレル変換を行う。従って、変換後のクロック信号R−CLKの周波数は、161MHzとなる。
DMUX部18から出力されたパラレルデータ信号DATASとクロック信号R−CLKは、フレーム同期部20に入力される。フレーム同期部20は、ヘッダに含まれる所定の同期コードを検出することで、光パケット信号のフレーム同期を取る。フレーム同期部20は、セレクタ部44から供給される選択ローカルクロックSL−CLKを動作クロックとしてフレーム同期を確立する。選択ローカルクロックSL−CLKについては、後述する。
フレーム同期が取られたパラレルデータ信号DATASとクロック信号R−CLKは、クロック乗換部22に入力される。クロック乗換部22は、光パケット信号11a−1から抽出されたクロックR−CLKから、セレクタ部44の出力する選択ローカルクロックSL−CLKへの乗せ換えを行う。
クロック乗換部22から出力されたパラレルデータ信号は、方路判定部24に入力される。方路判定部24は受信したパラレルデータ信号から宛先情報を抽出し、光スイッチ部12における目的の光スイッチを制御するための方路判定を行う。
制御信号生成部26は、方路判定部24による方路判定結果を受け、光スイッチ部12を制御するための光スイッチ制御信号を生成する。本実施形態においても、光スイッチ部12は1×4の光スイッチであるので、制御信号生成部26は、4つの光スイッチ制御信号1〜4を生成し、光スイッチ部12に出力する。
光カプラ35で分岐された他方の光パケット信号11a−2は、光パケットタイミング検出部36に入力される。図6は、光パケットタイミング検出部36の構成を説明するための図である。また、図7は、光パケットタイミング検出部36の動作を説明するための図である。
図6に示すように、光パケットタイミング検出部36は、pinフォトダイオード46と、負荷抵抗48と、増幅器50と、積分回路52と、ワンショットフリップフロップ54とを備える。
光パケット信号11a−2は、pinフォトダイオード46により電流信号に変換される。この電流信号は、負荷抵抗48により電圧信号とされた後、増幅器50にて増幅される。増幅器50にて増幅された光パケット信号は、積分回路52にて積分され、光パケット信号の立ち上がりエッジが形成される。この積分信号でワンショットフリップフロップ54を駆動して、ワンショットパルスを発生する。ワンショットパルスのパルス幅は、ローカル発振器28の発振周波数が161MHz(周期T=6.2ns)とすると6.2nsである。このワンショットパルスを「光パケットタイミング検出パルス」と呼ぶ。光パケットタイミング検出パルスは、後述する位相比較部38で光パケット信号とローカルクロックとを比較する際に、光パケット信号の位相基準となる。光パケットタイミング検出部36にて生成された光パケットタイミング検出パルスは、位相比較部38に入力される。
位相比較部38には、N個(Nは、2以上の整数)の異なる位相のローカルクロックL−CLK1〜L−CLKNも入力される。これらのローカルクロックL−CLK1〜L−CLKNは、ローカル発振器28、分配部40、およびN個のクロック遅延部42−1〜42−Nを備えるローカルクロック生成部43により生成される。ローカルクロック生成部43において、ローカル発振器28により生成された161MHzのローカルクロックL−CLKは、分配部40によりクロック遅延部42の各クロック遅延部42−1〜42−Nに分配される。第1遅延部42−1は、所定の遅延時間τだけローカルクロックL−CLKの位相を遅延させた第1ローカルクロックL−CLK1を位相比較部38に供給する。同様に、第2遅延部42−2は、2τだけローカルクロックL−CLKの位相を遅延させた第2ローカルクロックL−CLK2を供給し、第3遅延部42−3は、3τだけローカルクロックL−CLKの位相を遅延させた第3ローカルクロックL−CLK3を供給し、第N遅延部42−2は、NτだけローカルクロックL−CLKの位相を遅延させた第NローカルクロックL−CLKNを供給する。このようにして、位相比較部38には、N個の異なる位相のローカルクロックL−CLK1〜L−CLKNが入力される。また、ローカルクロックL−CLK1〜L−CLKNは、セレクタ部44にも入力される。
図8は、位相比較部38とセレクタ部44の構成を説明するための図である。位相比較部38は、光パケットタイミング検出部36により生成された光パケットタイミング検出パルスと、複数のローカルクロックL−CLK1〜L−CLKNとの位相を比較する。セレクタ部44は、光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択し、フレーム同期部20、クロック乗換部22、方路判定部24、および制御信号生成部26に出力する。
図8に示すように、位相比較部38は、N個のアンドゲート56−1〜56−Nと、N個の積分回路58−1〜58−Nと、N個のコンパレータ60−1〜60−Nとを備える。各ANDゲート56−1〜56−Nの一方の入力端子には、光パケットタイミング検出部36から光パケットタイミング検出パルスが入力される。また、各ANDゲート56−1〜56−Nの他方の入力端子には、ローカルクロックL−CLK1〜L−CLKNがそれぞれ入力される。各ANDゲート56−1〜56−Nの出力は、積分回路58−1〜58−Nに入力される。積分回路58−1〜58−Nからの積分信号は、それぞれコンパレータ60−1〜60−Nに入力され、所定の基準電圧Vrefと比較される。
各ANDゲート56−1〜56−Nにおいて、パルス幅6.2nsの光パケットタイミング検出パルスと、各ローカルクロックL−CLK1〜L−CLKNとのANDを取った場合、各ローカルクロックL−CLK1〜L−CLKNからは、光パケットタイミング検出パルスとローカルクロックの位相の重なり具合に応じたパルス幅のパルス信号が出力される。具体的には、光パケットタイミング検出パルスとローカルクロックの位相の重なり具合が高いほど、すなわち、光パケットタイミング検出パルスとローカルクロックの位相差が小さいほど、パルス幅は広くなる。このパルス信号を各積分回路58−1〜58−Nで積分すると、パルス信号の面積が電圧値に変換される。光パケットタイミング検出パルスとローカルクロックの位相差が小さいほど、この電圧値は高くなる。そして、コンパレータ60−1〜60−Nにて各電圧値と所定の基準電圧Vrefとが比較され、基準電圧Vrefよりも高い電圧値が入力されたコンパレータからのみパルスが出力される。基準電圧Vrefは、最も高い電圧値が入力されたコンパレータからのみパルスが出力されるよう設定される。
セレクタ部44は、クロック端子が各コンパレータ60−1〜60−Nにそれぞれ接続されたN個のフリップフロップ62−1〜62−Nと、入力端子が各フリップフロップ62−1〜62−Nの出力端子にそれぞれ接続されたN個のANDゲート64−1〜64−Nと、ANDゲート64−1〜64−Nの出力端子に接続されたORゲート66とを備える。また、各フリップフロップ62−1〜62−Nの出力端子にはそれぞれインバータ68−1〜68−Nが接続されており、各インバータ68−1〜68−Nの出力端子は、他のフリップフロップのクリア端子に接続されている。また、各ANDゲート64−1〜64−Nには、クロック遅延部42−1〜42−NからのローカルクロックL−CLK1〜L−CLKNもそれぞれ入力される。
セレクタ部44において、例えば、第1フリップフロップ62−1のクロック端子に第1コンパレータ60−1からパルスが入力された場合、第1フリップフロップ62−1の出力端子からは「H」が出力され、第1ANDゲート64−1に入力される。また、この「H」出力は、第1インバータによりLに変換され、他のフリップフロップ62−2〜フリップフロップ62−Nのクリア端子に入力されるので、フリップフロップ62−2〜62−Nからは「L」が出力される。第1ANDゲート64−1では、「H」が入力されているので、ゲートがオープンとなっており、第1ローカルクロックL−CLK1は第1ANDゲートを通過できる。一方、他のANDゲート64−2〜64−Nでは、「L」が入力されているので、第2〜第NローカルクロックL−CLK2〜L−CLKNは、ANDゲートを通過できない。第1ANDゲートを通過した第1ローカルクロックL−CLK1は、ORゲート66を介してセレクタ部44から出力される。ここでは、第1ローカルクロックL−CLK1が選択される場合について説明したが、他のローカルクロックについても同様に選択可能である。
このように、位相比較部38およびセレクタ部44を用いることにより、受信した光パケット信号と最も位相差の小さいローカルクロックを選択することができる。選択ローカルクロックSL−CLKは、フレーム同期部20、クロック乗換部22、方路判定部24、および制御信号生成部26に入力され、動作クロックとして用いられる。具体的には、フレーム同期部20では、選択ローカルクロックSL−CLKを動作クロックとしてフレーム同期が確立される。また、クロック乗換部22では、選択ローカルクロックSL−CLKにクロックの乗せ換えが行われる。これにより、フレーム同期部20、クロック乗換部22にて生ずるスイッチ制御信号のタイミング変動を小さくできる。
図5に戻るが、光カプラ13にて分岐された光パケット信号11bは、光遅延部34を介して、光スイッチ部12に入力される。光遅延部34の遅延時間は、光スイッチ制御部14による光スイッチ制御信号の生成時間を考慮して設定される。
光スイッチ部12は、入力された光パケット信号11bを4つに分岐する光カプラ30と、分岐された光パケット信号を受ける4つの光スイッチ32a〜32dとを備える、1×4の光スイッチである。光スイッチ32a〜32dは、例えば半導体光増幅器(SOA:Semiconductor Optical Amplifier)を用いたものや、LN強度変調器を用いたものを利用できる。光スイッチ32a〜32dは、光スイッチ制御信号1〜4によりオン/オフを制御される。例えば、光パケット信号11bを方路1に出力する場合、第1光スイッチ32aがオンされ、他の光スイッチ32b〜32dはオフにされる。これにより、光パケット信号11bは、第1光スイッチ32aのみ通過し、方路1に出力される。
以上説明したように、本実施形態に係る光パケットスイッチ装置10においては、予め複数の異なる位相のローカルクロックL−CLK1〜L−CLKNを用意しておき、受信した光パケットとの位相差が最も小さいローカルクロックを動作クロックとして選択するよう構成した。これにより、フレーム同期部20およびクロック乗換部22でのスイッチ制御信号のタイミング変動を小さくすることができる。その結果、光パケット信号間のガードタイムを低減できるので、光パケット信号の密度を高めることができ、伝送路の効率を向上することができる。
予め用意するローカルクロックの数Nは、できるだけ多いことが望ましい。ローカルクロックの数N多いほど、光パケット信号との位相差が小さいローカルクロックを選択することが可能となる。しかしながら、用意できるローカルクロックの数には限界があるので、最適なローカルクロックの数は、トラフィック量等に応じて適宜設定すればよい。
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
10 光パケットスイッチ装置、 12 光スイッチ部、 13、35 光カプラ、 14 光スイッチ制御部、 16 O/E変換部、 20 フレーム同期部、 22 クロック乗換部、 24 方路判定部、 26 制御信号生成部、 28 ローカル発振器、 34 光遅延部、 36 光パケットタイミング検出部、 38 位相比較部、 40 分配部、 43 ローカルクロック生成部、 44 セレクタ部、 46 pinフォトダイオード、 48 負荷抵抗、 50 増幅器、 52 積分回路、 54 ワンショットフリップフロップ。

Claims (4)

  1. 受信した光パケット信号の進路を切り替えて出力する光スイッチ部と、
    受信した光パケットから宛先情報を抽出し、該宛先情報に応じて前記光スイッチ部の制御信号を生成する光スイッチ制御部と、
    を備える光パケットスイッチ装置であって、
    前記光スイッチ制御部は、複数の異なる位相のローカルクロックを生成するクロック生成部と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するクロック選択部とを備え、前記クロック選択部により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行うことを特徴とする光パケットスイッチ装置。
  2. 前記光スイッチ制御部は、前記クロック選択部により選択されたローカルクロックを動作クロックとして光パケット信号のフレーム同期を取るフレーム同期部を備えることを特徴とする請求項1に記載の光パケットスイッチ装置。
  3. 前記光スイッチ制御部は、受信した光パケット信号のクロックを、前記クロック選択部により選択されたローカルクロックに乗せ換えるクロック乗換部を備えることを特徴とする請求項1または2に記載の光パケットスイッチ装置。
  4. 前記光スイッチ制御部は、受信した光パケット信号の位相基準となる光パケットタイミング検出パルスを生成するための光パケットタイミング検出部を備え、前記クロック選択部は、該光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択することを特徴とする請求項1から3のいずれかに記載の光パケットスイッチ装置。
JP2010238528A 2010-10-25 2010-10-25 光パケットスイッチ装置 Pending JP2012094975A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010238528A JP2012094975A (ja) 2010-10-25 2010-10-25 光パケットスイッチ装置
US13/041,334 US8699879B2 (en) 2010-10-25 2011-03-04 Optical packet switching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010238528A JP2012094975A (ja) 2010-10-25 2010-10-25 光パケットスイッチ装置

Publications (1)

Publication Number Publication Date
JP2012094975A true JP2012094975A (ja) 2012-05-17

Family

ID=45973108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010238528A Pending JP2012094975A (ja) 2010-10-25 2010-10-25 光パケットスイッチ装置

Country Status (2)

Country Link
US (1) US8699879B2 (ja)
JP (1) JP2012094975A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352627B2 (ja) * 2011-06-24 2013-11-27 富士通テレコムネットワークス株式会社 光パケット交換装置
US9807207B2 (en) * 2015-03-26 2017-10-31 Adtran, Inc. Timing preservation for network communications
US11217298B2 (en) * 2020-03-12 2022-01-04 Micron Technology, Inc. Delay-locked loop clock sharing
JP2022132859A (ja) * 2021-03-01 2022-09-13 富士通株式会社 光伝送装置および光伝送システム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242435A (ja) * 1986-04-15 1987-10-23 Fuji Xerox Co Ltd 非同期デ−タの読取装置
JPH04229743A (ja) * 1990-04-21 1992-08-19 Alcatel Nv 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路
JPH04347931A (ja) * 1991-05-24 1992-12-03 Nippon Telegr & Teleph Corp <Ntt> 位相同期クロック抽出回路
JPH09139733A (ja) * 1995-11-14 1997-05-27 Toyo Commun Equip Co Ltd クロック選択回路
JP2001186183A (ja) * 1999-12-24 2001-07-06 Nec Corp 交換装置とスクランブル方法
JP2002009696A (ja) * 2000-06-20 2002-01-11 Kddi Corp 光データ伝送方法及びシステム、光送信装置及び方法並びに光交換機
JP2005064871A (ja) * 2003-08-12 2005-03-10 Nippon Telegr & Teleph Corp <Ntt> 光信号処理装置および光信号処理方法
JP2008141503A (ja) * 2006-12-01 2008-06-19 Aiphone Co Ltd 同期通信システム
JP2008235986A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 光パケットスイッチング装置および光スイッチ制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2882469B2 (ja) * 1996-05-16 1999-04-12 日本電気株式会社 光ネットワーク装置
GB9617907D0 (en) * 1996-08-28 1996-10-09 British Telecomm Communications network
US7242867B1 (en) * 2002-10-31 2007-07-10 Ciena Corporation Optical cross connect synchronization architecture and method
US7764882B2 (en) * 2002-11-29 2010-07-27 Alcatel-Lucent Usa Inc. Optical packet tray router
US7835649B2 (en) * 2006-02-24 2010-11-16 Cisco Technology, Inc. Optical data synchronization scheme
JP4182999B2 (ja) * 2006-09-29 2008-11-19 沖電気工業株式会社 クロック信号抽出装置及びクロック信号抽出方法
JP5420523B2 (ja) * 2010-11-24 2014-02-19 富士通テレコムネットワークス株式会社 光パケットスイッチ装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242435A (ja) * 1986-04-15 1987-10-23 Fuji Xerox Co Ltd 非同期デ−タの読取装置
JPH04229743A (ja) * 1990-04-21 1992-08-19 Alcatel Nv 同期デジタル階層システムの同期方法及び異なるデータ構造を識別する方法及びその回路
JPH04347931A (ja) * 1991-05-24 1992-12-03 Nippon Telegr & Teleph Corp <Ntt> 位相同期クロック抽出回路
JPH09139733A (ja) * 1995-11-14 1997-05-27 Toyo Commun Equip Co Ltd クロック選択回路
JP2001186183A (ja) * 1999-12-24 2001-07-06 Nec Corp 交換装置とスクランブル方法
JP2002009696A (ja) * 2000-06-20 2002-01-11 Kddi Corp 光データ伝送方法及びシステム、光送信装置及び方法並びに光交換機
JP2005064871A (ja) * 2003-08-12 2005-03-10 Nippon Telegr & Teleph Corp <Ntt> 光信号処理装置および光信号処理方法
JP2008141503A (ja) * 2006-12-01 2008-06-19 Aiphone Co Ltd 同期通信システム
JP2008235986A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 光パケットスイッチング装置および光スイッチ制御方法

Also Published As

Publication number Publication date
US8699879B2 (en) 2014-04-15
US20120099859A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
KR102009588B1 (ko) 시간 동기화 방법과 시스템, 및 네트워크 디바이스
US7483506B2 (en) Bit synchronization circuit with phase tracking function
JP5420523B2 (ja) 光パケットスイッチ装置
JP5439355B2 (ja) 光パケットスイッチ装置
US11368768B2 (en) Optical network system
JP4823056B2 (ja) 光伝送システム
JP2012094975A (ja) 光パケットスイッチ装置
JP5352627B2 (ja) 光パケット交換装置
JP2008054006A (ja) 伝送フレーム、送信装置、受信装置、通信方法、および通信プログラム
EP2713626A1 (en) Method and system for providing an external optical data packet to a destination node of a packet optical network
KR20170010006A (ko) 광 패킷 전송 방법 및 장치, 처리 방법 및 광 스위칭 장치
JP4704214B2 (ja) 光伝送システム
JP5084954B2 (ja) 局内装置、ponシステムおよびデータ受信処理方法
US20170026446A1 (en) Methods and nodes for transmission of a synchronous data over packet data network
JP6077613B1 (ja) 光トリガパルス発生器
US6775339B1 (en) Circuit design for high-speed digital communication
JP5853737B2 (ja) 中継装置、中継装置制御方法、及び、中継装置制御プログラム
JP4763592B2 (ja) 通信装置
JP2008193405A (ja) 伝送システム、送信側装置、受信側装置、これらの動作方法、及びデジタル放送システム
US20180123775A1 (en) Transmission device and signal processing method
JP2007067616A (ja) 中継器及び光通信システム
Tagami et al. A study of clock and data recovery with composite structure of oversampling and gated oscillator for 10Gbit/s subscriber network
JP2011188356A (ja) 子局およびponシステム
JP5037026B2 (ja) クロック抽出回路および光受信器
JP2009077222A (ja) 端末装置、センタ装置、光通信ネットワークシステム及び上り信号タイミング制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902