JP6077613B1 - 光トリガパルス発生器 - Google Patents

Abstract

【課題】光トリガパルス発生器の消費電力および遅延時間を低減する。【解決手段】光トリガパルス発生器は、入力光パケットを２つに分波するスプリッター１と、一方の光パケットを受光して単一の電気パルスを発生する電気パルス発生器２と、ゲート端子に電気パルス発生器２からの電気パルスが入力されることでオンになるトランジスタ３と、他方の光パケットが入力され、アノード端子にバイアス電圧Ｖが印加され、カソード端子がトランジスタ３のドレイン端子に接続されたＳＯＡ４と、一端がＳＯＡ４のアノード端子に接続され、他端が接地されたキャパシタＣｂと、スプリッター１とＳＯＡ４を接続する光ファイバ５とから構成される。ＳＯＡ４に入力される光パケットの先頭光パルスが、ＳＯＡ４の利得ピークのタイミングに合うように光ファイバ５の長さが設定される。【選択図】 図１

Description

本発明は、光パケット交換網を伝搬する光パケットの先頭に取り付けられた光ラベル（ヘッダー）情報を抽出するための光ラベル処理器に好適な光トリガパルス発生器に関するものである。

インターネット、高性能携帯サービス、クラウドサービスの爆発的成長に伴い、通信ネットワークの大容量化、消費電力の増大およびビックデータ（BigData）処理の問題が深刻である。

近年、大規模デジタル信号処理回路（Digital Signal Processor：ＤＳＰ）を用いたデジタルコヒーレント光伝送技術やマルチキャリア伝送技術、マルチコアファイバ伝送技術の進展により、リンク伝送容量は飛躍的な増大を可能としている。一方、ノード系装置においては、処理の大部分を電子回路に依存しており、そのスループット、消費電力および遅延時間がネットワークの大きなボトルネックになると懸念されている。これらの問題を解決するため、ノードに光技術を導入した光回線交換（Optical Circuit Switching：ＯＣＳ）ネットワーク、光バースト交換（Optical Burst Switching：ＯＢＳ）ネットワーク、光パケット交換（Optical Packet Switching：ＯＰＳ）ネットワークなどのフォトニックネットワークの研究が行われてきた。

光回線交換では、コネクション確立により波長単位での光パスが設定されるため、光パスの高速な再配置が困難である。そのため、光回線交換はトラヒックパターンが安定なＲＯＡＤＭ（Reconfigurable Optical Add/Drop Multiplexer）や基幹系ネットワークにおいて適用され実用化が進められている。また、近年では、ネットワークの帯域利用効率を高めるため、従来の固定周波数グリッドから、フレキシブルグリッドによる割当て波長帯域の再配置が可能なエラスティック光パスネットワークの研究が活発に進められている。一方、時間統計多重効果を用いた光パケット交換では、同一波長を用いて異なる目的地へのデータ転送が可能であるため、トラヒックパターン変動の大きなネットワークに対して、帯域利用効率を最大限に高めることが可能であり、アクセス集線網やデータセンタ網に効果が期待される（例えば非特許文献１参照）。

従来のデータセンタでは、数十〜数百万台のサーバが、多数のＬ２スイッチ（layer 2 switch）、Ｌ３スイッチ（layer 3 switch）やルータにより構成された階層構造のファットツリー型ネットワークにより接続されている。そのため、大規模化に伴い、電気スイッチやルータを経由したデータ転送の大きな遅延および遅延変動、膨大な消費電力や拡張性などが大きな問題となっており、上記光パケット交換などの光技術を導入したフラットなデータセンタ網の研究が活発に行われている。以下、データセンタ網を例に説明する。

図３（Ａ）にトーラス型構造を用いたデータセンタネットワークの構成を示し、図３（Ｂ）にデータセンタネットワークのノードに配置された光電子融合型光パケットルータの構成を示す。数十台のサーバ１は、一つのラック２に収納され、その上に置かれたＴｏＲ（Top of Rack）スイッチ３に接続される。ＴｏＲスイッチ３には、多数の光電子融合型光パケットルータ４が接続されている。１つの光パケットルータ４には、複数のＴｏＲスイッチ３が接続されると共に、他の複数の光パケットルータ４が光ファイバ６を介して接続されている。そして、全ての光パケットルータ４は、ネットワークコントローラ５に接続されて当該ネットワークコントローラ５により制御される。

送信元のサーバ１に接続されたＴｏＲスイッチ３から出力された１０ＧｂＥｔｈｅｒｎｅｔ（登録商標）のデータは、このＴｏＲスイッチ３に接続された送信側の光パケットルータ４内の共有バッファ４０に送り込まれ、このデータのＩＰ（Internet Protocol）ヘッダーおよびＭＡＣ（Media Access Control）ヘッダーを基に光パケット交換専用の固定長光ラベルをパケット先頭に挿入され、バーストモードの１００Ｇｂｐｓ光パケットとしてネットワーク内に送り出される。

宛先側のサーバ１にＴｏＲスイッチ３を介して接続された宛先側の光パケットルータ４と、送信側の光パケットルータ４との間には、中継の光パケットルータ４が存在する。この中継光パケットルータ４の光ラベル処理器４１は、受信した１００Ｇｂｐｓ光パケットの光ラベルに含まれた宛先情報を読み取り、高速な空間光スイッチ４２を制御して出力ポートを切り替える。図３（Ｂ）の４３は、２つの光パケットが衝突した際に一方の光パケットを一時的に退避させるために用いられる光ファイバ遅延線（Fiber Delay Line：ＦＤＬ)である。

宛先側の光パケットルータ４の光ラベル処理器４１は、１００Ｇｂｐｓ光パケットを受信すると、この光パケットから光ラベルを削除して、再び通常の１０ＧｂＥｔｈｅｒｎｅｔ信号に変換し、この１０ＧｂＥｔｈｅｒｎｅｔ信号を宛先側のサーバ１と接続されたＴｏＲスイッチ３に送り出す。

次に、光ラベル処理器４１について説明する。従来の電子デバイスを用いた光ラベル処理器４１の構成例を図４に示す。光ラベル処理器４１は、バーストモードのＣＤＲ（Clock Data Recovery）回路４１０と、シリアライザ４１１（ＳｅｒＤｅｓと呼ばれるシリアル−パラレル変換回路）と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセッサー４１２とを有する。

入力光パケットは、ＣＤＲ回路４１０に入力される。ＣＤＲ回路４１０は、クロック信号と整形されたパケット信号とを出力する。ＣＤＲ回路４１０が入力光パケットの位相とクロック信号の位相をロックするためには、一定の時間（ロッキングタイム）が必要であるため、光パケットの先頭にクロックを抽出するための長いプリアンブル（１０１０１０・・・・の繰り返し信号）が必要となる。シリアライザ４１１は、ＣＤＲ回路４１０から出力されたパケット信号を、クロック信号を用いてパラレル信号に変換する。この場合、ラベル情報だけではなく、全てのパケット信号がパラレル信号としてシリアライザ４１１から出力されるため、ＣＭＯＳプロセッサー４１２に取り込んだ後に、パケット信号からラベル情報のみを再度抽出する必要がある。

このように、無信号状態から突然入力される光パケットに対して、クロック抽出を行うためのバーストモードＣＤＲは現在盛んに研究されているが（例えば非特許文献２参照）、現状では正確に位相をロックするためには光パケット長の２０％以上のプリアンブルが必要となり、スループットの大幅な低下につながる。

発明者等は、過去に、図５に示すように、プリアンブルを用いることなくラベル情報を読み取るための新たな光ラベル処理器４１の構成を考案した。この光ラベル処理器４１においては、入力光パケットの一部は、光トリガパルス発生器４１３に入力される。光トリガパルス発生器４１３は、光パケットから先頭の光パルスのみを抽出する。

光トリガパルス発生器４１３によって抽出された光トリガパルスは光ラベルのビット数、例えば１６に分岐され、分岐された１６の光トリガパルスがτ（入力光パケットのビット間隔）の時間だけ順番にずれるように時間差を与えられ、シリアルパラレル変換器４１４に照射される。このシリアルパラレル変換器４１４は、ＨＥＭＴ（High Electron Mobility Transistor）とＭＳＭ−ＰＤ（Metal-Semiconductor-Metal Photo Detector）をモノリシックに集積した光電子集積回路である。

高速受光素子４１５は、入力光パケットを電気信号に変換する。シリアルパラレル変換器４１４は、高速受光素子４１５によって変換されたパケット信号が入力され、光トリガパルスがタイミングを合わせて照射されることにより、パケット信号からラベル情報のみを抽出して、低速なパラレル信号として出力するようになっている。よって、ＣＭＯＳプロセッサー４１２は、このパラレル信号を取り込むことによって、すぐにラベル情報を認識することが可能となる。

従来の光トリガパルス発生器４１３の構成を図６に示す。従来の光トリガパルス発生器４１３は、低速受光素子４１３０と、コンパレータ４１３１と、アンド回路４１３２と、ドライバーアンプ４１３３と、電界吸収型光変調器（Electro-Absorption Modulator：ＥＡＭ）４１３４と、エルビウムドープファイバ光増幅器（Erbium-Doped Fiber Amplifier：ＥＤＦＡ）４１３５とから構成される。

入力光パケットの一部は、低速な受光素子４１３０で受光されることで、ビット情報が消滅したラフな包絡線信号に変換される。高速なコンパレータ４１３１は、受光素子４１３０から出力された包絡線信号を一定電圧の包絡線信号に整形し、整形した包絡線信号とその反転信号とを出力する。包絡線信号とその反転信号にはτの時間差が与えられ、アンド回路４１３２へ入力される。これにより、アンド回路４１３２は、パルス幅τの電気パルスを出力する。ドライバーアンプ４１３３は、アンド回路４１３２から出力された電気パルスを増幅する。

ＥＡＭ４１３４は、ドライバーアンプ４１３３から出力された電気パルスによって駆動される。こうして、ＥＡＭ４１３４によって光パケットの先頭パルスのみを抽出することが可能となる。ＥＡＭ４１３４を通過した光パルスは、ＥＡＭ４１３４のロス（光損失）でエネルギーが大きく減少するため、半導体光増幅器（Semiconductor Optical Amplifier：ＳＯＡ）よりも利得が大きなＥＤＦＡ４１３５で増幅する必要がある。

Yue-Cai Huang et al.，"Modeling and Performance Analysis of OPS Data Center Network with Flow Management Using Express Path"，ONDM2014 (International Conference on Optical Network Design and Modeling)，19-22，May，2014，Stockholm，Sweden A.Rylyakov et al.，"A 25Gb/s burst-mode receiver for low latency photonic switch networks"，Optical Fiber Communication Conference，W3D.2，Los Angeles，CA，2015

前述したように、従来の光トリガパルス発生器の構成では、高速な電子部品やＥＤＦＡを用いる必要があった。しかし、従来の電子部品はバーストモードの光パケット信号を想定しておらず、常に連続して流れる信号に対して設計されている。具体的には、従来は、パケット間の区間やパケットが存在しない区間には、スクランブルと呼ばれる特殊な信号が補填され、信号が途切れることなく流れ続ける構成となっている。

このような構成により、パケット信号が存在しないときでも、電流を止めることなく、一定の電流が電子部品に流れる。電流を一旦止めると、インダクタンスの影響で、電流が高速に立ち上がらないため、光トリガパルス発生器の内部では電子部品に電流を流したままとし、不要な時は電流を捨てるようにスイッチで切り替える仕組みとなっている。また、ＥＤＦＡもキャリア寿命がマイクロ秒〜ミリ秒と非常に遅いため、利得を高速にオンオフさせることは不可能であり、常に電流を注入しておく必要がある。

そのため、ラベルの存在時間のみ動作する前述したラベル処理においては、ペイロードの時間領域やパケットが存在しない時間領域で、全ての電力が無駄に捨てられていることとなる。例えば１００Ｇｂｐｓの光パケット長は１２０ｎｓであり、その中で光ラベルが占める領域は、高々１ｎｓ程度（ラベルの存在時間はラベルのビット数に依存する）であり、光パケットが常に存在する状態を考慮しても９９％以上の時間領域で無駄に電力が消費されていることとなる。また、図６に示した従来の構成では、極めて長いＥＤＦＡ（一般的に長さは１０ｍ程度）を用いる必要があるため、光トリガパルス発生器の入力から出力まで、５０ｎｓ以上の極めて大きな遅延時間が生じるという問題点があった。

本発明が解決しようとする課題は、光ラベル処理に係る僅かな時間のみ電力を消費する新たな構成を用いることで、光トリガパルス発生器の消費電力および遅延時間を大幅に低減することである。

本発明の光トリガパルス発生器は、入力光パケットを２つに分波するスプリッターと、分岐された一方の光パケットを受光して単一の電気パルスを発生する電気パルス発生器と、ソース端子が接地され、ゲート端子に前記電気パルス発生器からの電気パルスが入力されることでオンになるトランジスタと、分岐された他方の光パケットが入力され、アノード端子にバイアス電流供給のための第１の電圧が印加され、カソード端子が前記トランジスタのドレイン端子に接続された半導体光増幅器と、一端が前記半導体光増幅器のアノード端子に接続され、他端が接地された第１のキャパシタと、前記スプリッターの他方の出力と前記半導体光増幅器の入力端とを接続する光ファイバとから構成され、前記半導体光増幅器に入力される光パケットの先頭光パルスが、前記半導体光増幅器の利得ピークのタイミングに合わせて入力されるように前記光ファイバの長さが設定されることにより、入力光パケットの先頭光パルスのみが前記半導体光増幅器から出力されることを特徴とするものである。

また、本発明の光トリガパルス発生器の１構成例において、前記電気パルス発生器は、前記光パケットを受光するＭＳＭ−ＰＤと、一端が第２の電圧に接続され、他端が前記ＭＳＭ−ＰＤのバイアス側の電極に接続された入力抵抗と、一端が前記ＭＳＭ−ＰＤのバイアス側の電極に接続され、他端が接地された第２のキャパシタと、一端が第３の電圧に接続され、他端が前記ＭＳＭ−ＰＤの出力側の電極に接続された第１の出力抵抗と、一端が前記ＭＳＭ−ＰＤの出力側の電極に接続され、他端が接地された第２の出力抵抗と、前記ＭＳＭ−ＰＤからの出力電気パルスを増幅する電気増幅器とから構成されることを特徴とするものである。

本発明によれば、入力光パケットを２つに分波し、一方の光パケットから電気パルス発生器で単一の電気パルスを発生させ、トランジスタをオンにすることにより、半導体光増幅器に高速な電流パルスを注入し、他方の光パケットの先頭光パルスが、半導体光増幅器の利得ピークのタイミングに合うように遅延時間を調整して光パケットを半導体光増幅器に入力することにより、入力光パケットの先頭光パルスのみを大きく増幅することができ、先頭光パルスのみを半導体光増幅器から出力させることができる。その結果、本発明では、光トリガパルス発生器の消費電力、遅延時間およびサイズを大幅に低減することが可能となる。

本発明の実施の形態に係る光トリガパルス発生器および電気パルス発生器の構成を示す図である。 光パケットの入力波形、半導体光増幅器通過後の出力波形、および光パケットを入力しない場合の半導体光増幅器の利得波形を示す図である。 従来のトーラス型データセンタネットワークおよび光パケットルータの構成例を示す図である。 従来の光ラベル処理器の構成例を示す図である。 従来の光ラベル処理器の別の構成例を示す図である。 従来の光トリガパルス発生器の構成例を示す図である。

以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）は本発明の実施の形態に係る光トリガパルス発生器の構成を示す図である。本実施の形態の光トリガパルス発生器は、入力光パケットを２つに分波するスプリッター１と、スプリッター１によって分岐された一方の光パケットを受光して単一の電気パルスを発生する電気パルス発生器２と、ゲート端子に電気パルス発生器２からの電気パルスが入力され、ソース端子が接地されたトランジスタ３と、スプリッター１によって分岐された他方の光パケットが入力され、アノード端子に正のバイアス電圧Ｖが印加され、カソード端子がトランジスタ３のドレイン端子に接続されたＳＯＡ４と、一端がＳＯＡ４のアノード端子に接続され、他端が接地されたキャパシタＣｂと、スプリッター１の出力とＳＯＡ４の入力端とを接続する光ファイバ５とから構成される。

図１（Ａ）は電気パルス発生器２の構成を示す図である。電気パルス発生器２は、光パケットを受光するＭＳＭ−ＰＤ２０と、一端が正の電圧Ｖｉｎｐｕｔに接続され、他端がＭＳＭ−ＰＤ２０のバイアス側の電極に接続された入力抵抗Ｒｉｎと、一端がＭＳＭ−ＰＤ２０のバイアス側の電極に接続され、他端が接地されたキャパシタＣｉｎと、一端が負の電圧Ｖｎに接続され、他端がＭＳＭ−ＰＤ２０の出力側の電極に接続された出力抵抗Ｒｂｉａｓ１と、一端がＭＳＭ−ＰＤ２０の出力側の電極に接続され、他端が接地された出力抵抗Ｒｂｉａｓ２と、ＭＳＭ−ＰＤ２０からの出力電気パルスを増幅する電気増幅器２１とから構成される。

キャパシタＣｂは、ＳＯＡ４に対して十分な大きさの電流を流すことが可能な大きい値に設定される。
キャパシタＣｉｎは、後述のように高速な放電が可能な小さい値に設定される。ただし、後述のようにトランジスタ３をオンにする必要があるため、トランジスタ３をオンにするための放電電流を流すことが可能な程度の値にすることが望ましい。

抵抗Ｒｂｉａｓ１，Ｒｂｉａｓ２の値は、キャパシタＣｉｎとの兼ね合いで設定される（Ｒｂｉａｓ１＝Ｒｂｉａｓ２）。つまり、時定数Ｃｉｎ×Ｒｂｉａｓ２で電気パルス発生器２の応答速度が決まるため、抵抗Ｒｂｉａｓ１，Ｒｂｉａｓ２の値は、応答速度の値が所望の値になるような大きい値に設定される。
負の電圧Ｖｎは、光パケットが入力されていない状態で、トランジスタ３のゲート電圧が閾値電圧を下回り、トランジスタ３がオフの状態（ノーマリオフ）になるように設定される。

抵抗Ｒｉｎは、時定数Ｃｉｎ×Ｒｉｎで決まるキャパシタＣｉｎの充電が、キャパシタＣｉｎの放電よりも十分に遅くなるように大きい値に設定される。
正の電圧Ｖｉｎｐｕｔは、キャパシタＣｉｎを充電可能な電圧であればよい。

前述したとおり、トランジスタ３はノーマリオフに設定されており、光パケットが入力する前のガードタイム（光パケット間の無信号状態の時間）の時間内においては、トランジスタ３がオフ状態にあるため、ＳＯＡ４のアノード端子にバイアス電圧Ｖを印加しても、ＳＯＡ４に電流が流れることはなく、アノード端子に取り付けられた大きなキャパシタＣｂに電荷が蓄えられた状態となる。

一方、光パケットの入力がないガードタイムの時間内においては、電気パルス発生器２内のキャパシタＣｉｎに電荷が蓄積され、ＭＳＭ−ＰＤ２０のバイアス側の電極（図１（Ｂ）のＡ点）の電位はＶｉｎｐｕｔと等しい状態で保持される。

この状態で光パケットが入力されると、まず先頭の光パルスがＭＳＭ−ＰＤ２０に照射され、ＭＳＭ−ＰＤ２０にキャリアが発生し、フォトコンダクティブ効果によりＭＳＭ−ＰＤ２０の抵抗が急激に低下する。このため、キャパシタＣｉｎに蓄えられていた電荷Ｑは、抵抗Ｒｂｉａｓ２に流れ、高速に放電される。このとき、入力抵抗Ｒｉｎは十分に大きな値に設定されているため、電圧Ｖｉｎｐｕｔ側から流れ込む電流は極めて小さく、キャパシタＣｉｎの放電された電荷Ｑを補充することができないため、ＭＳＭ−ＰＤ２０のバイアス側の電極（Ａ点）の電位は急激に低下することとなる。

よって、ＭＳＭ−ＰＤ２０のバイアス電圧が極めて小さくなるため、光パケットの第２パルス以降が照射されても、ＭＳＭ−ＰＤ２０の内部で発生するキャリアは外部に取り出すことが難しくなり、ほとんどのキャリアは内部で再結合を起こし消滅することとなる。これによって、ＭＳＭ−ＰＤ２０には光パケット全体が照射されているにも拘らず、ＭＳＭ−ＰＤ２０の出力側の電極（図１（Ｂ）のＢ点）においては、先頭パルスと同期した単一の高速電気パルスが発生することとなる。

この高速な電気パルスは、低速な複数段の電気増幅器２１により、低速な（数１００ｐｓ〜１ｎｓ程度）電気パルスに整形され、トランジスタ３のゲート端子に入力される。電気パルスがトランジスタ３のゲート端子に入力されると、トランジスタ３がオンとなり、キャパシタＣｂに蓄えられた電荷が電流パルスとなって、ＳＯＡ４に流れ込むこととなる。バイアス電圧Ｖを発生する外部電源（不図示）とＳＯＡ４のアノード端子との間は通常長い距離があり、そのため大きなインダクタンスが存在するため、トランジスタ３が高速にオンになっても、外部電源からＳＯＡ４のアノード端子に電流を流し込むことは困難であり、キャパシタＣｂに蓄えられた電荷が主な電流源となる。

図２（Ａ）は光パケットの入力波形、図２（Ｂ）はＳＯＡ４通過後の出力波形、および光パケットを入力しない場合のＳＯＡ４の利得波形を示す図である。
ＳＯＡ４に急激に電流パルスが供給されると、光パケットがＳＯＡ４に入力しない場合には、図２（Ｂ）の２００で示すようなＳＯＡ４の利得波形が得られる。その利得のピークに合わせて、図２（Ａ）に示すような光パケットをＳＯＡ４に入力すると、光パケットの先頭光パルスは大きな利得で増幅され、その際、ＳＯＡ４内部のキャリアを大幅に消費するため、後続の光パルスに対する利得は急激に減少し（ゲインクエンチング）、図２（Ｂ）の２０１で示すように後続の光パルスは小さな光パルスとして出力される。このように、ＳＯＡ４に電流パルスを供給することにより、単一の光トリガパルスを形成することが可能となる。

ＳＯＡ４の利得ピークに光パケットの先頭パルスのタイミングが合うようにするためには、スプリッター１とＳＯＡ４の入力端とを接続する光ファイバ５の長さを予め調整しておけばよい。

前述したとおり、従来の電子部品を用いた図６の光トリガパルス発生器では、光パケットの入力の有無に係わらず、常時大量の電流を供給する必要があるため、極めて大きな消費電力（３Ｗ程度）となる。
これに対して、本実施の形態の光トリガパルス発生器では、光パケットが入力したときのみ、しかも光パケットの先頭の極めて短い時間のみに、ＳＯＡ４に大きな電流が流れる仕組みとなっており、時間平均での電流値は極めて小さなものとなるので、消費電力を大幅に低減することが可能となる（１３０ｍＷ程度）。

また、従来の光トリガパルス発生器では、電気パルスによってＥＡＭを駆動し、先頭の光パルスのみを抽出する必要があるため、その電気パルスは、入力パケットのビット間隔τと同等に短くかつ安定なパルス幅であることが要求される。さらに、そのパルスピークの時間的変動（ジッター）は、ビット間隔τに比べ十分に小さいことが必要である。
一方、本実施の形態では、第２ビット以降の光パルスはＳＯＡ４内のゲインクエンチング効果によって自動的に消滅するため、電流パルスに対する制約（電流パルスのパルス幅、パルス幅の揺らぎ、およびジッター）は大幅に緩和される。

また、本実施の形態では、極めて素子長の短いＳＯＡ４を用いることによって、先頭光パルスの抽出および増幅の機能を共に実現しているため、従来のようなＥＤＦＡが不要となり、光トリガパルス発生器の遅延時間（光パケットの入力から単一光パルスの出力までの時間）を大幅に短縮することが可能となる。

また、本実施の形態では、多くの電子部品やＥＤＦＡを取り除くことができるため、全体をコンパクトに作製することが可能となる。本実施の形態では、電気パルス発生器２とトランジスタ３とを含む一連のデバイスを１チップ上にモノリシック集積した光電子集積回路とすることで、回路全体を集中定数回路とすることが可能となるため、回路内部の抵抗を大きく設定することができ、待機状態での回路の消費電力を小さくすることが可能となる。以上のとおり、本実施の形態では、光トリガパルス発生器の消費電力、遅延時間およびサイズを大幅に低減することが可能となる。
なお、光パケットの入力に対し単一の電気パルスを発生するための、電気パルス発生器の回路構成は、本実施の形態以外にも様々なものが適用可能である。

本発明は、光パケットから単一の光パルスを生成する技術に適用することができる。

１…スプリッター、２…電気パルス発生器、３…トランジスタ、４…半導体光増幅器、５…光ファイバ、２０…ＭＳＭ−ＰＤ、２１…電気増幅器、Ｒｉｎ…入力抵抗、Ｒｂｉａｓ１，Ｒｂｉａｓ２…出力抵抗、Ｃｂ，Ｃｉｎ…キャパシタ。

Claims (2)

1. 入力光パケットを２つに分波するスプリッターと、
   分岐された一方の光パケットを受光して単一の電気パルスを発生する電気パルス発生器と、
   ソース端子が接地され、ゲート端子に前記電気パルス発生器からの電気パルスが入力されることでオンになるトランジスタと、
   分岐された他方の光パケットが入力され、アノード端子にバイアス電流供給のための第１の電圧が印加され、カソード端子が前記トランジスタのドレイン端子に接続された半導体光増幅器と、
   一端が前記半導体光増幅器のアノード端子に接続され、他端が接地された第１のキャパシタと、
   前記スプリッターの他方の出力と前記半導体光増幅器の入力端とを接続する光ファイバとから構成され、
   前記半導体光増幅器に入力される光パケットの先頭光パルスが、前記半導体光増幅器の利得ピークのタイミングに合わせて入力されるように前記光ファイバの長さが設定されることにより、入力光パケットの先頭光パルスのみが前記半導体光増幅器から出力されることを特徴とする光トリガパルス発生器。
2. 請求項１記載の光トリガパルス発生器において、
   前記電気パルス発生器は、
   前記光パケットを受光するＭＳＭ−ＰＤと、
   一端が第２の電圧に接続され、他端が前記ＭＳＭ−ＰＤのバイアス側の電極に接続された入力抵抗と、
   一端が前記ＭＳＭ−ＰＤのバイアス側の電極に接続され、他端が接地された第２のキャパシタと、
   一端が第３の電圧に接続され、他端が前記ＭＳＭ−ＰＤの出力側の電極に接続された第１の出力抵抗と、
   一端が前記ＭＳＭ−ＰＤの出力側の電極に接続され、他端が接地された第２の出力抵抗と、
   前記ＭＳＭ−ＰＤからの出力電気パルスを増幅する電気増幅器とから構成されることを特徴とする光トリガパルス発生器。

Images