JP4823056B2 - 光伝送システム - Google Patents

光伝送システム Download PDF

Info

Publication number
JP4823056B2
JP4823056B2 JP2006353133A JP2006353133A JP4823056B2 JP 4823056 B2 JP4823056 B2 JP 4823056B2 JP 2006353133 A JP2006353133 A JP 2006353133A JP 2006353133 A JP2006353133 A JP 2006353133A JP 4823056 B2 JP4823056 B2 JP 4823056B2
Authority
JP
Japan
Prior art keywords
optical
packet
timing
switch
dummy packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006353133A
Other languages
English (en)
Other versions
JP2008167054A (ja
Inventor
恭介 曽根
泰彦 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006353133A priority Critical patent/JP4823056B2/ja
Priority to EP07022113.0A priority patent/EP1940194B1/en
Priority to US11/984,426 priority patent/US8019228B2/en
Publication of JP2008167054A publication Critical patent/JP2008167054A/ja
Application granted granted Critical
Publication of JP4823056B2 publication Critical patent/JP4823056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q11/0066Provisions for optical burst or packet networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0037Operation
    • H04Q2011/0039Electrical control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0037Operation
    • H04Q2011/0045Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optical Communication System (AREA)

Description

本発明は、光伝送システムに関し、特に光スイッチ処理をして光伝送を行う光伝送システムに関する。
近年、光インターコネクトと呼ばれる技術が研究・開発されている。光インターコネクトとは、極めて短い距離の光データ通信の総称であって、通常はLANの伝送よりも短い距離の光通信を指す。
光インターコネクトは、装置間(パソコン同士の通信など)、ボード間(プリント基板同士の通信)、ボード内(プリント基板内の通信)の大きく3つの光配線に分類される。従来の金属配線では、伝送損失や伝送帯域の制約が問題となるが、光ファイバを用いることで、信号強度の減衰量及び伝送帯域は著しく改善されることになる。
一方、近年では、CPUの性能が際立って進歩しているが、CPUなどのLSIチップの進化速度と、プリント基板上の電気配線における周辺技術の進化速度との間に大きな溝ができている。また、LSIチップの能力が飛躍的に向上し続けると同時に、信号のやりとりに必要な入出力ピン数も数千本と増大している。
このような膨大なピン数を現状の電気配線の延長技術で実現することは不可能であるため、配線ボトルネックの問題を解決するブレークスルーとして、ボード内光インターコネクトが注目されている。
また、他の適用分野としては、スーパーコンピュータなどを接続した並列計算機システムや高速ルータ内の信号スイッチングに対し、電気配線技術のボトルネック(帯域、物量)を回避するために、広帯域特性を有する光インターコネクトの適用が検討されている。
現在までに導入されている、光インターコネクトシステムにおいて、スイッチング技術に関しては、一旦、光信号を電気に変換してスイッチングを行うものが多い。ただし、このような構成では、帯域の増加に伴ってスイッチングのポート数の増加を招いてしまうことになるので、スイッチ規模の縮小化を図るために、スイッチングについても光信号のまま行う光パケットスイッチの検討が進められている。
従来の光スイッチ関連の技術として、光通信網の同期化を行い、ノードで受信するフレームタイミングの変動を減少させる技術が提案されている(例えば、特許文献1)。
特開平2−186898号公報(第646頁〜第648頁,第5図)
上記のような光インターコネクトのシステム上で、光パケットのスイッチングを行う場合、光スイッチの各入力ポート間では光パケットの到着時間差が生じることになる。
光パケットを光のまま保持でき、任意の到着時間差が補償可能なバッファ素子(遅延素子)といったものは存在しないため、転送パケット間で到着時間差を補正するためには、従来、ガードタイムを設けて光パケットの転送制御が行われていた。しかし、ガードタイムは情報を含まない無送信時間であり、到着時間差が大きいと、このガードタイムを増加することになるので、光パケット伝送効率が著しく低下してしまうといった問題があった。
図12は光パケットの到着時間差により生じる問題点を示す図である。光伝送システム5は、送信部51〜53、受信部54〜56、光スイッチ57を含み、送信部51〜53から送信された光パケットは、光スイッチ57でスイッチングされて受信部54〜56へ送られる。なお、送信部51〜53から送信される光パケットには、先頭と末尾の箇所にガードタイムが設けられている。
また、光スイッチ57は、どのポートから入力された光パケットに対しても同じスイッチタイミングでスイッチ処理を行う。図に示す点線の矩形は、タイミングt1で光パケットのスイッチングを行った場合に、タイミングt2でその光パケットが出力されることを示しており、どの入力ポートでも同じスイッチタイミングでスイッチ処理される様子を示している。
ここで、送信部51から送信された光パケットp1は、光パケットp1の両端に設けられたガードタイムまで含めてタイミングt1内に収まるので、タイミングt1でスイッチングされ、タイミングt2で受信部54へ出力されて、正常にスイッチングが行われることがわかる。
一方、送信部52から送信された光パケットp2は、光パケットp1に比べて時間d1だけ遅れて光スイッチ57に到達しているので、光パケットp2のペイロード領域の後半部分は削れ、前半部分だけがタイミングt1内に収まっており、この前半ペイロード領域がスイッチングされて、タイミングt2で受信部55へ送信されることになる。
また、送信部53から送信された光パケットp3は、光パケットp1に比べて時間d2だけ早く光スイッチ57に到達しているので、光パケットp3のペイロード領域の前半部分は削れ、後半部分だけがタイミングt1内に収まり、この後半ペイロード領域だけがスイッチングされて、タイミングt2で受信部56へ送信されることになる。
上記のような、光パケットp2、p3に対して、ペイロード領域が削られずに正常にスイッチ処理が行われるためには、光パケットのペイロード領域をあらかじめ小さくしてガードタイム区間を長くとらなければならない。
このように、従来の光伝送システム5の構成では、光スイッチ57の各入力ポートのスイッチタイミングに対して、光パケットの到着時間差が大きいと、到着時間差の補正のためのガードタイム区間を長く設定することが必要となり、その分、送信できるデータ量が少なくなってしまうため、データ転送効率が低下してしまうといった問題があった。
一方、受信部では、光スイッチング後の光パケットを受信すると、受信した個々の光パケットからクロックの抽出・再生を行うが、従来技術の他の問題点として、光伝送システム5では、各光パケットから抽出したクロックには、ビット位相ずれが生じるといった問題があった。
光伝送システム5では、バースト送信された光パケットを受信して、光パケット毎にクロックとデータを再生するが、異なる端末ノードから送信された光パケットは、上述の問題点として指摘した到着時間差の補正を調整したとしても、ビット単位までの調整はできないため、光パケットから再生された電気信号は、パケット毎にビット位相ずれが生じてしまう。
図13は光パケットを受信する様子を示す図である。光伝送システム5において、送信部51〜53から送信された光パケット#1〜#3は、光スイッチ57でスイッチングされて受信部54へ送信される。図では、受信部54は、スイッチング後の光パケットを、光パケット#1、#2、#3の順に受信している。
図14はビット位相ずれを示す図である。受信部54は、受信した光パケット#1からクロックck1を抽出し、受信した光パケット#2からクロックck2を抽出し、受信した光パケット#3からクロックck3を抽出する。
光パケット#1〜#3のそれぞれから抽出したクロックck1〜ck3は、本来は同期していることが必要であるが(例えば、3つの光パケット#1〜#3を合わせて、1つの情報データが表されるとすると、各光パケット#1〜#3から抽出したクロックは同期していなければならない)、光スイッチ57を介しての送信部51〜53と受信部54間の光ファイバ伝送路の環境条件の違いなどによって、各光ファイバ伝送路から伝送された光パケットには、ビットレベルでの位相ずれが生じるので、それらの光パケットから抽出したクロックck1〜ck3に対しても同期ずれが生じてしまう。
このように、バースト送信された光パケットを受信して、それぞれの光パケットからクロック抽出を行うと、ビット位相ずれが生じたクロックが抽出されるので、データ再生を高精度に実行できないといった問題があった。
本発明はこのような点に鑑みてなされたものであり、光パケットの到着時間差が大きい場合でも、ガードタイムを増加せずに到着時間差の補正を行い、かつビット位相ずれを補償して、光パケット伝送効率の向上を図った光伝送システムを提供することを目的とする。
記課題を解決するために、光伝送システムが提供される。光伝送システムは、すべての入力ポートに同じスイッチタイミングが設定されて、前記入力ポートから入力した光信号を同一タイミングでスイッチ処理を行う光スイッチ処理部を含む光スイッチノードと、初期設定時に、光ダミーパケットを前記光スイッチノードへ送信し、前記光ダミーパケットが前記スイッチ処理されて、自ノードへ返信された返信光ダミーパケットの同期検出処理を行い、同期外れを検出した場合には、前記光スイッチ処理部の前記スイッチタイミングに対して、前記光ダミーパケットの前記光スイッチ処理部への到着タイミングが一致するように、前記光ダミーパケットの出力タイミングを調整して、前記スイッチタイミングと前記到着タイミングとの時間差の補正制御を行う時間差補正制御部を含み、各入力ポートに接続する複数の端末ノードとを有し、前記端末ノードが前記光スイッチノードに接続した場合は、接続した前記端末ノードは、自律的に前記光ダミーパケットを出力して、運用開始前に前記時間差の補正制御を行い、かつ前記時間差の補正制御は、前記光スイッチノードにすでに接続している他の端末ノードと独立して行う。
端末ノードを光スイッチノードに接続すると、自律的に光ダミーパケットが出力されて、時間差の補正制御が自動でかつ独立に実施されることにより、インサービス(運用中)で端末ノードの追加や交換等が可能になり、保守運用の効率を向上させることが可能になる。

以下、本発明の実施の形態を図面を参照して説明する。図1は光伝送システムの原理図である。光伝送システム1は、光スイッチノード10と、端末ノード20−1〜20−nを有し、光スイッチノード10と、端末ノード20−1〜20−n(総称する場合は端末ノード20)は、入力ポートP1〜Pn毎に、光ファイバでそれぞれ接続して、光インターコネクトが適用可能なシステムである。また、任意の端末ノードから出力された光パケットは、光スイッチノード10で光信号のままスイッチングされて、所定の端末ノードへ伝送される。
光スイッチノード10は、光スイッチ部11を有し、光スイッチ部11は、光スイッチ処理部11bを含む。光スイッチ処理部11bは、すべての入力ポートP1〜Pnに同じスイッチタイミングを設定して、入力ポートP1〜Pnから入力した光信号は同一タイミングでスイッチ処理を行う。
端末ノード20(スーパーコンピュータ等に該当)は、時間差補正制御部20aを含み、時間差補正制御部20aは、返信ダミーパケット変換部(O/E)22a、バッファ23a、読み出し送信部(E/O)24a、読み出しタイミング可変設定部25aから構成される。
バッファ23aは、初期設定時に、電気信号であるダミーパケット(時間差補正制御を行うための試験パケットである)を生成、格納する。また、運用時には、サービス情報を含む電気信号の運用パケットが格納される。
読み出し送信部24aは、初期設定時に、光ダミーパケットを光スイッチノードへ送信する場合は、バッファ23aから、読み出しタイミングにもとづいてダミーパケットを読み出し、読み出したダミーパケットを光信号に変換して、光ダミーパケットを生成して光スイッチ処理部11bへ送信する。
返信ダミーパケット変換部22aは、スイッチ処理された後の返信光ダミーパケットを受信して電気信号の返信ダミーパケットに変換する。読み出しタイミング可変設定部25aは、返信ダミーパケットの同期検出を行い、同期外れを認識した場合は、同期が取れるまで、読み出し送信部24aの読み出しタイミングを変化させる。
そして、読み出し送信部24aは、変更後の読み出しタイミングにもとづいて、再度、バッファ23aからダミーパケットを読み出し、読み出したダミーパケットを光信号に変換して、光ダミーパケットを生成して光スイッチ部11へ送信する。
このように、光スイッチ部11のスイッチタイミングの範囲内に光ダミーパケットが収まって正常なスイッチ処理が行われるまで(返信ダミーパケットの同期が取れるまで)、読み出しタイミングを変化させる。
このような処理を行って、同期が取れた返信光ダミーパケットの受信を認識すると、その後のシステム運用時においては、読み出し送信部24aは、同期が取れたときの読み出しタイミングを用いて、バッファ23aから電気信号の運用パケットを読み出し、運用パケットを光信号に変換して光パケット(光ダミーパケットではなく、実際のサービス情報を含む光パケットである)を生成し、この光パケットを光スイッチ部11へ送信して、通常の光通信が実施される。
このように、システムの初期設定時に、光ダミーパケットを用いての時間差補正制御を実行して、端末ノード20からの光パケット送出タイミングを調整しておくことによって、光スイッチノード10の入力ポートP1〜Pnのスイッチタイミングに対して、端末ノード20から送信される光パケットの到着時間を一致させておくことができるので、システム運用時には、光パケットのフィールドが削られない正常なスイッチ処理を行うことが可能になる。
なお、上記では、時間差補正制御部20aは、単一の光ダミーパケットを光スイッチノード10へ送信して、光スイッチノード10でスイッチ処理されて返信された返信光ダミーパケットの受信タイミングにもとづいて補正処理を行うものとしたが、初期設定時に、複数の光ダミーパケットから構成される光連続信号を光スイッチノード10へ送信してもよい。
この場合、時間差補正制御部20aは、光スイッチ処理部11bのスイッチタイミングにもとづくスイッチ処理によって、光連続信号が切り出されて返信された返信光ダミーパケットの受信タイミングにもとづいて補正処理を行う。
図2は光連続信号から生成された返信光ダミーパケットを示す図である。端末ノード20から送信された複数の光ダミーパケットから構成される光連続信号は、光スイッチ処理部11bのスイッチタイミング(図では1、3)によって切り出され、端末ノード20へ折り返される。
この光スイッチ処理部11bのスイッチタイミングと、複数の光ダミーパケットから構成される光連続信号の光スイッチ処理部11bに対する入力タイミングとがずれると、スイッチ動作によって切り出された返信光ダミーパケットは、先頭または末尾の部分が落とされて折り返されてくることになり、端末ノード20では、同期外れと認識することができる。
同期外れと認識した場合は、読み出しタイミングを変えて、バッファ23aからダミーパケットを読み出し、読み出したダミーパケットを光信号に変換して、複数の光ダミーパケットからなる光連続信号を生成して光スイッチ部11へ送信する。図1と同様に、このような制御を同期が取れるまで繰り返す。
次に光スイッチノード10と端末ノード20の全体構成について説明する。図3は光スイッチノード10と端末ノード20の全体構成を示す図である。図1に示したように、端末ノード20−1〜20−nはそれぞれ、光ファイバで光スイッチノード10と接続され、光ファイバを通じて、主信号である光パケットと制御信号とが、端末ノード20−1〜20−nと光スイッチノード10との間でやりとりされる(制御信号は、光ファイバとは別に電気ケーブルを配線して通信してもよい)。
光スイッチノード10は、図1で示した光スイッチ部11と、光伝送制御部12とから構成され、光伝送制御部12は、光スイッチ側接続制御部12a(以下、アービタ部12aと呼ぶ)と基準クロック源12bから構成され、光スイッチ部11と端末ノード20−1〜20−nとのシステムの全体制御(光パケット経路情報の集中制御を含む)を行う。
アービタ部12aは、光スイッチノード10と端末ノード20−1〜20−nとのポート間接続処理や、光スイッチ部11に対するスイッチ駆動制御などを行う。基準クロック源12bは、システムのマスタクロックであって、基準クロック源12bから生成されたクロック信号は、端末ノード20−1〜20−n及び光スイッチ部11へ分配され、システム内の各構成要素は、制御用の分配クロックに同期して動作する。
端末ノード20は、光送受信部2−1と計算処理部2−2から構成され、光送受信部2−1は、図1で示した時間差補正制御部20aの他に、端末側接続制御部20bとビット位相ずれ補償部20cから構成される。なお、光送受信部2−1は、例えば、ラインカードのような構成を持つもので、端末ノード20−1〜20−nに対して、自由に挿入・取り外しが可能である。
計算処理部2−2は、ユーザインタフェースを有し、多様な情報処理を行う端末ノード20の中央コンピュータ部分に該当する。端末側接続制御部20bは、光スイッチノード10と自端末ノードとのポート間接続処理を行う。時間差補正制御部20aは、図1で上述したので説明は省略する。また、ビット位相ずれ補償部20cは、光スイッチノード10からバースト的に送信される光パケットを受信して、各光パケット間のビット位相ずれ補償を行う(詳細は図11で後述する)。
ここで、端末ノード20と光スイッチ部11とのポート間接続の概要について説明する。端末側接続制御部20bは、運用前の初期設定時、アービタ部12aにポート間接続要求を送信する。各ポート(各端末ノード)からの接続要求を受け取ったアービタ部12aは、接続要求をもとに、接続経路を決定し、ポート接続可否情報を該当端末ノードの端末側接続制御部20bに返信する。
端末側接続制御部20bは、ポート接続可否情報を受信して、ポート接続が可能な場合、許可されたポートから光パケットを光スイッチ部11へ送信する。アービタ部12aは、各端末ノードに対して、現在接続されているポート間接続状態を通知し、光スイッチ部11のスイッチ経路の駆動制御を行って、光スイッチ部11のすべての入力ポートに対して同一タイミングでスイッチ処理を行う。
次にシステムのサービス運用前に時間差補正制御部20aで行われる、端末ノード20から送信された光パケットの光スイッチ部11への到着タイミングと、スイッチタイミングとの時間差の補正制御について説明する。
図4は光ダミーパケットの構成を示す図である。光ダミーパケットPaにはペイロード領域の先頭と末尾に、光ダミーパケットPaの同期検出を行うための光ダミーパケット位置検出情報が設けられる。また、光ダミーパケット位置検出情報の両端にはガードタイムが設けられる(このガードタイムは、データのわずかな揺れ幅を補償するために付加した極短区間のものであり、従来のような時間差補正を行うために設けられている長区間のガードタイムとは異なる)。なお、光ダミーパケット位置検出情報及びガードタイムは、読み出し送信部24a(図1)によって付加される。
図5は時間差補正を説明する図である。光スイッチ部11に端末ノード20−1、20−2が接続されており、光伝送制御部12からは分配クロックが、端末ノード20−1、20−2、光スイッチ部11へ供給される。なお、光スイッチ部11の入力ポート#1in、#2inのスイッチタイミングは同一タイミングであり、図中点線矩形で示す。
端末ノード20−1、20−2は、光スイッチノード10と接続すると、自律的に光ダミーパケットまたは光ダミーパケットが連続した光連続信号を出力する。光スイッチ部11内の光スイッチ処理部11b(図1)で光連続信号または光ダミーパケットがスイッチ処理された後に、返信光ダミーパケットは該当端末ノードへ返信される。
(1)端末ノード20−1の時間差補正制御について(スイッチタイミングと時間差がなく、正常スイッチング可能な場合)。
端末ノード20−1内の時間差補正制御部20aは、光スイッチ部11でスイッチ処理されて折り返し送信された返信光ダミーパケットを受信すると、返信光ダミーパケットを電気信号のダミーパケットに変換しバッファ23aに格納する。
そして、現在の読み出しタイミング(分配クロックから作り出されたタイミングである)にもとづいて、ダミーパケットを読み出し、読み出したダミーパケットを光信号に変換して、光ダミーパケットを生成して光スイッチ部11へ送信する。
光スイッチ部11は、入力ポート#1inで受信した光ダミーパケットをスイッチ処理して、出力ポート#1outを介して端末ノード20−1へループバックする。時間差補正制御部20aは、スイッチ処理後のループバックされた返信光ダミーパケットの同期検出を行う。同期検出処理は具体的には、返信光ダミーパケットの先頭・末尾に設けられている光ダミーパケット位置検出情報の検出を行う(実際には、返信光ダミーパケットが電気信号に変換された後の返信ダミーパケットの同期検出を行う)。
図では、同期が取れている様子を示している。時間差補正制御部20aが光ダミーパケットの先頭・末尾に設けられている光ダミーパケット位置検出情報を正常に検出することができれば、端末ノード20−1から送信された光ダミーパケットは、光ダミーパケットの両端に設けられたガードタイムまで含めて入力ポート#1inのスイッチタイミング内に収まっていることになり、光スイッチ部11で正常にスイッチ処理されたことを示すことになる。
したがって、このことは、端末ノード20−1から送信された光ダミーパケットの光スイッチ部11への到着タイミングと、光スイッチ部11のスイッチタイミングとに時間差はないということなので、端末ノード20−1において、現在の読み出しタイミングで光パケットを運用時に出力すればよいことがわかる。
(2)端末ノード20−2の時間差補正制御について(スイッチタイミングと時間差があり、正常スイッチング不可能な場合)。
端末ノード20−2内の時間差補正制御部20aは、光スイッチ部11でスイッチ処理されて折り返し送信された返信光ダミーパケットを受信すると、返信光ダミーパケットを電気信号のダミーパケットに変換しバッファ23aに格納する。
そして、現在の読み出しタイミング(分配クロックから作り出されたタイミングである)にもとづいて、ダミーパケットを読み出し、読み出したダミーパケットを光信号に変換して、光ダミーパケットを生成して光スイッチ部11へ送信する。
光スイッチ部11は、入力ポート#2inで受信した光ダミーパケットをスイッチ処理して、出力ポート#2outを介して、端末ノード20−2へループバックする。時間差補正制御部20aは、スイッチ処理後のループバックされた返信光ダミーパケットの同期検出を行う。同期検出処理は具体的には、返信光ダミーパケットの先頭・末尾に設けられている光ダミーパケット位置検出情報の検出を行う(なお、実際には、返信光ダミーパケットが電気信号に変換された後の返信ダミーパケットの同期検出を行う)。
図では、同期が取れていない様子を示している。スイッチタイミング内に1つの光ダミーパケットが存在せずに、スイッチングタイミングをまたがった状態でスイッチ処理されている様子が示されている。
時間差補正制御部20aは、同期が取れていないことを認識すると、同期が取れるまで読み出しタイミングを変化させ、スイッチタイミングの範囲内に光パケットが収まって正常なスイッチ処理が行われるようにする。図の場合、分配クロックを2クロック分遅らせることで、スイッチタイミングの範囲内に光パケットが収まるので、光ダミーパケットの送信タイミング(読み出しタイミング)を2クロック分ずらすことになる。
この結果、端末ノード20−2から送信された光ダミーパケットの光スイッチ部11への到着タイミングと、光スイッチ部11のスイッチタイミングとの時間差をなくすことができる。したがって、端末ノード20−2では、時間補正後に得られた読み出しタイミングにもとづいて、光パケットを運用時に出力すればよいことになる。
次に複数の端末ノード20−1〜20−nから送信される光パケットと、光スイッチ部11のスイッチ処理との間でタイムスロット間での調整ずれが発生する場合について説明する。上記では、1台の端末ノード20と光スイッチ部11における、光スイッチ部11のスイッチタイミングに対する時間差調整を行うものであったが、複数の端末ノードから送信される光パケットと、光スイッチ部11のスイッチ処理との間で、タイムスロット間での調整ずれが生じる可能性があるため、同一システムにおいてタイムスロット間のずれ調整も行う必要がある。
図6は光パケットのタイムスロット調整ずれを説明するための図である。光スイッチ部11に端末ノードN1〜N4が接続する。端末ノードN1は、端末ノードN3宛の光パケットを光スイッチ部11へ送信する。端末ノードN2は、端末ノードN3宛の光パケットと、端末ノードN4宛の光パケットを光スイッチ部11へ送信する。
光スイッチ部11は、受信した光パケットをスイッチ処理して該当の宛先端末ノードへ出力する。この場合、入力タイムスロットT1、T2において、端末ノードN1から出力された光パケットは端末ノードN3宛(N1→N3)であり、端末ノードN2から出力された光パケットは端末ノードN4宛(N2→N4)であるので、スイッチ処理時に競合することなく、出力タイムスロットT1、T2でそれぞれの光パケットが該当の宛先へ送信される。
ところが、入力タイムスロットT0では、端末ノードN1からの出力光パケットは端末ノードN3宛(N1→N3)であり、端末ノードN2からの出力光パケットも端末ノードN3宛(N2→N3)であるので、このタイムスロットでのスイッチ処理では競合が生じてしまうことになる。
図では、出力タイムスロットT0で、光パケット(N2→N3)が端末ノードN3へスイッチ処理されて出力しており、光パケット(N1→N3)は消失してしまっている様子が示されている。本来各端末ノードからパケット送信要求が、光スイッチ側接続制御部(アービタ)に送信され、ポート間での競合が起きないように調停制御を行っているため、このようなパケット消失はタイムスロットがずれて送信されてきていることに起因して発生する。
したがって、本発明の光伝送システム1においては、図1〜図5で上述した各端末ノード毎での時間差補正制御に加えて、さらに複数の端末ノードから送信される光パケットと、光スイッチ部11のスイッチ処理との間で発生する可能性があるタイムスロットずれに対する調整制御も行う必要がある。
次にタイムスロットずれの調整制御を行う光伝送システム1の構成と動作について説明する。図7は光スイッチノード10と端末ノード20との構成を示す図である。なお、図1、図3で図示した同じ構成要素には同符号を付け、またタイムスロットずれの調整制御に必要な構成要素を中心に図示して説明する(各ノードには図1、図3で示した構成要素も含まれるが図示は省略する)。
アービタ部12aは、スイッチ駆動部12a−1、タイミング調整信号生成部12a−2から構成される。スイッチ駆動部12a−1は、端末ノード20からのポート間接続要求を受信して、ポート接続可否を判断し、ポート接続可否情報を送信する。また、ポート間接続要求には、宛先端末ノードを示す宛先情報が含まれており、スイッチ駆動部12a−1は、この宛先情報から光スイッチ部11のスイッチ接続経路を決定し、光スイッチ部11のスイッチ駆動制御を行う。
タイミング調整信号生成部12a−2は、端末ノード20から送信されたタイミング調整要求信号を受信すると、光スイッチ部11の入力ポートで競合を生じさせる送信タイミングで光パケットを送信している該当端末ノード20に対して、タイミング調整信号を生成し出力する。
端末側接続制御部20bは、接続要求送信部21b、光パケット送信部22b、タイムスタンプ解析部23b、タイミング補正部24bから構成される。接続要求送信部21bは、送信すべき光パケットの宛先ノードを認識し、ポート間接続要求を宛先情報と共に送信する。
光パケット送信部22bは、光スイッチ部11とポート間接続が可能な場合に、光パケットにタイムスタンプを付加して光スイッチ部11へ送信する。タイムスタンプ解析部23bは、スイッチ処理後の光パケットを受信してタイムスタンプの連続性を解析し、解析結果から各端末ノード間でのタイムスロットのずれが生じていることを認識するとタイミング調整要求信号をタイミング調整信号生成部12a−2へ送信する。タイミング補正部24bは、光スイッチノード10から送信されたタイミング調整信号を受信して、光パケットの送信タイミングを調整する。
次に具体例を示して動作について説明する。図8はタイムスタンプが付加された光パケットのスイッチ処理を示す図である。光スイッチ部11に端末ノードN1〜N3が接続する。端末ノードN1、N2は、端末ノードN3宛の光パケットにタイムスタンプを付加して、光スイッチ部11へ送信する。
端末ノードN1は、タイムスタンプ#0a、#1a、・・・を光パケットに付加して光スイッチ部11へ送信する。本来は、端末ノードN1から出力された光パケットは、入力タイムスロットT0にタイムスタンプ#0aの光パケットが到着し、入力タイムスロットT1にタイムスタンプ#1aの光パケットが到着し、入力タイムスロットT2にタイムスタンプ#2aの光パケットが到着するといったような流れとなるのだが、図では、1タイムスロット分早くずれて送出されている様子が示されている。すなわち、入力タイムスロットT0にタイムスタンプ#1aの光パケットが到着し、入力タイムスロットT1にタイムスタンプ#2aの光パケットが到着し、入力タイムスロットT2にタイムスタンプ#3aの光パケットが到着している。
また、端末ノードN2に関しては、タイムスタンプ#0bを光パケットに付加し、タイムスタンプ#0bの光パケットは、入力タイムスロットT0で光スイッチ部11に到着している(正常送信である)。
なお、タイムスタンプは、どの端末ノードから送信された光パケットかがわかるものであり(ここの例では、“a”の符号から端末ノードN1が、“b”の符号から端末ノードN2がわかる)、かつ連続性を持つ番号である(例えば、0〜nの順に番号を付ける)。
ここで、入力タイムスロットT0では、端末ノードN3宛の光パケットが2つあるため競合してしまい、出力タイムスロットT0では、タイムスタンプ#1aの光パケットが消失して、タイムスタンプ#0bの光パケットが出力されたものとする。
図9はタイミング調整制御の動作を示すフローチャートである。図8でタイムスタンプ#1aの光パケット(N1→N3)が消失したことを認識した以降の制御を示す。
〔S1〕端末ノードN3のタイムスタンプ解析部23bは、スイッチ処理後のタイムスタンプ#0bの光パケットと、タイムスタンプ#2a、#3aの光パケットとを受信して、これら光パケットのタイムスタンプの連続性を解析する。
ここでは、タイムスタンプ#0bの光パケットの次にタイムスタンプ#2aの光パケットを受信しており、タイムスタンプは0〜nの順に付けると定義してあるので、#1aが消失していることがわかり(“a”から端末ノードN1から送出された光パケットであることもわかる)、タイムスタンプ#1a、#0bの光パケットのスイッチ処理時(すなわち、入力タイムスロットT0)にタイムスロットずれが生じていることを認識する。
〔S2〕タイムスタンプ解析部23bは、タイミング調整要求信号を光スイッチノード10のタイミング調整信号生成部12a−2へ送信する。なお、タイミング調整要求信号は、光パケットの送信タイミングの補正が必要な端末ノードN1の識別子と、タイムスタンプが抜け落ちている個数(ここでは1つ)が含まれる。
〔S3〕タイミング調整信号生成部12a−2は、タイミング調整要求信号を受信すると、送信タイミングの補正が必要なノードは端末ノードN1であることと、1タイムスロットの補正が必要であることを認識し、タイムスロットの補正数を含むタイミング調整信号を生成して、該当の端末ノードN1へ送信する。
〔S4〕端末ノードN1のタイミング補正部24bは、受信したタイミング調整信号にもとづいて、タイムスロット単位に光パケットの送信タイミングを補正する。ここでは1タイムスロット遅延させることになる。
図10はタイムスロットずれ調整後の光パケットの流れを示す図である。図10の動作フローによって端末ノードN1は、端末ノードN3宛の光パケットを現状の送信タイミングよりも1タイムスロット遅らせて送信するので、入力タイムスロットT0で競合することがなくなり、正常なスイッチ処理が実施されることになる。
次にビット位相ずれ補償部20cについて説明する。図11はビット位相ずれ補償部20cの構成を示す図である。ビット位相ずれ補償部20cは、O/E20c−1、CDR(Clock Data Recovery:クロック抽出部)20c−2、S/P(Serial/Parallel:並列化処理部)20c−3、FIFO(First In First Out:バッファ)20c−4、クロック乗せ換え部20c−5から構成される。
O/E20c−1は、光スイッチノード10からバースト的に送信される光パケットを受信して光パケットを電気のデータ信号に変換する。CDR20c−2は、データ信号からデータクロックを抽出する。
S/P20c−3は、データ信号を並列化処理してN本の並列データに変換し、データクロックを1/Nに分周して分周クロックを生成する。FIFO20c−4は、分周クロックを書き込みクロックとして並列データを格納する。
クロック乗せ換え部20c−5は、分周クロックでFIFO20c−4に書き込まれた並列データを、自ノードで使用するシステムクロックでFIFO20c−4から並列データを読み出して、クロックの乗せ換えを行う。そして、システムクロック信号を用いて、データ信号のリタイミング処理が行われる。
上記のように、各並列データに対して、分周クロックでFIFO20c−4に書き込み、その後、自ノードで使用するシステムクロックでFIFO20c−4から並列データを読み出して、システムクロックに乗せ換える。このような制御により、各光パケットから抽出したクロックが、システムクロックに統一して乗せ換えられるので、ビット位相ずれを吸収することが可能になる。
以上説明したように、本発明によれば、光インターコネクトシステム上で、スイッチ切り替え時間における光パケット信号間のガードタイムが削減可能であり、実効的な通信帯域を損なうことなく通信を行うことが可能になる。さらに、端末ノード20は、光スイッチノード10と接続すると、自律的にかつすでに接続している他の端末ノードと独立して時間差の補正制御を行うので、インサービス(運用中)で端末ノードの追加や交換等が可能になる。
また、複数の端末ノードから送信される光パケットと、光スイッチ部11のスイッチ処理との間で競合が発生するような場合でも、自動的に送信タイミング補正が必要な端末ノードが検出され、効果的な調停制御が行われることにより、光パケット通信の運用性及び信頼性の向上を図ることが可能になる。
さらに、ビット位相ずれ補償部20cを設けてクロック乗せ換え制御を行う構成としたので、受信した各光パケットに対して、ビットレベルまでの位相調整が可能になる。
(付記1) 光伝送を行う光伝送システムにおいて、
すべての入力ポートに同じスイッチタイミングが設定されて、前記入力ポートから入力した光信号を同一タイミングでスイッチ処理を行う光スイッチ処理部を含む光スイッチノードと、
初期設定時に、光ダミーパケットを前記光スイッチノードへ送信し、前記光ダミーパケットが前記スイッチ処理されて、自ノードへ返信された返信光ダミーパケットの同期検出処理を行い、同期外れを検出した場合には、前記光スイッチ処理部の前記スイッチタイミングに対して、前記光ダミーパケットの前記光スイッチ処理部への到着タイミングが一致するように、前記光ダミーパケットの出力タイミングを調整して、前記スイッチタイミングと前記到着タイミングとの時間差の補正制御を行う時間差補正制御部を含み、各入力ポートに接続する複数の端末ノードと、
を有することを特徴とする光伝送システム。
(付記2) 前記時間差補正制御部は、
前記初期設定時に、前記光ダミーパケットを前記光スイッチノードへ送信する場合は、バッファに格納されている電気信号のダミーパケットを、読み出しタイミングにもとづいて読み出し、読み出した前記ダミーパケットを光信号に変換して、前記光ダミーパケットを生成して前記光スイッチ処理部へ送信する読み出し送信部と、
前記スイッチ処理された後の前記返信光ダミーパケットを受信して、電気信号の返信ダミーパケットに変換する返信ダミーパケット変換部と、
前記返信ダミーパケットの同期検出を行い、同期外れを認識した場合は、同期が取れるまで前記読み出しタイミングを変化させる読み出しタイミング可変設定部と、
から構成され、システム運用時には、前記読み出し送信部は、同期が取れた前記読み出しタイミングを用いて、前記バッファから電気信号の運用パケットを読み出し、前記運用パケットを光信号に変換した後の光パケットを前記光スイッチノードへ送信することを特徴とする付記1記載の光伝送システム。
(付記3) 前記読み出し送信部は、前記光ダミーパケットの同期検出を行うための位置検出情報を、前記光ダミーパケットの先頭と末尾に付加し、前記読み出しタイミング可変設定部は、前記返信ダミーパケットから前記位置検出情報を検出して同期が取れている場合には、前記光スイッチ処理部の前記スイッチタイミングと前記光ダミーパケットの前記光スイッチ処理部への前記到着タイミングとが一致していると認識することを特徴とする付記2記載の光伝送システム。
(付記4) 前記時間差補正制御部は、単一の前記光ダミーパケットを前記光スイッチノードへ送信して、前記光ダミーパケットが前記光スイッチ処理部でスイッチ処理されて返信された前記返信光ダミーパケットの同期検出処理、または複数の連続した前記光ダミーパケットから構成される光連続信号を前記光スイッチノードへ送信して、前記光連続信号が前記光スイッチ処理部で切り出されて返信された前記返信光ダミーパケットの同期検出処理、のいずれかを行うことを特徴とする付記1記載の光伝送システム。
(付記5) 前記端末ノードは、前記光スイッチノードからバースト的に送信される光パケットを受信して、各光パケット間のビット位相ずれ補償を行うビット位相ずれ補償部をさらに有し、前記ビット位相ずれ補償部は、受信した前記光パケットを電気のデータ信号に変換する光/電気変換部と、前記データ信号からデータクロックを抽出するクロック抽出部と、前記データ信号を並列化処理してN本の並列データに変換し、前記データクロックを1/Nに分周して分周クロックを生成する並列化処理部と、前記並列データを格納するバッファと、前記分周クロックで前記バッファに書き込まれた前記並列データを、前記端末ノードで使用するクロックで前記バッファから前記並列データを読み出して、クロックの乗せ換えを行うクロック乗せ換え部と、から構成されることを特徴とする付記1記載の光伝送システム。
(付記6) 前記端末ノードが前記光スイッチノードに接続した場合は、接続した前記端末ノードは、自律的に前記光ダミーパケットを出力して、運用開始前に前記時間差の補正制御を行い、かつ前記時間差の補正制御は、前記光スイッチノードにすでに接続している他の端末ノードと独立して行うことを特徴とする付記1記載の光伝送システム。
(付記7) 光伝送を行う光伝送システムにおいて、
光パケットのスイッチ処理を行う光スイッチ部と、タイミング調整要求信号を受信した場合に、前記光スイッチ部の入力ポートでタイムスロットずれが生じている送信タイミングで前記光パケットを送信しているノードに対して、タイミング調整信号を生成し出力するタイミング調整信号生成部と、から構成される光スイッチノードと、
前記光パケットにタイムスタンプを付加して前記光スイッチ部へ送信する光パケット送信部と、スイッチ処理後の前記光パケットを受信して前記タイムスタンプの連続性を解析し、解析結果からタイムスロットずれが生じていることを認識すると前記タイミング調整要求信号を送信するタイムスタンプ解析部と、前記タイミング調整信号を受信して前記光パケットの送信タイミングを補正するタイミング補正部と、から構成される複数の端末ノードと、
を有し、
前記複数の端末ノードの内の第1の端末ノード、第2の端末ノード及び宛先端末ノードに対して、前記第1の端末ノードが送信する第1の光パケットと、前記第2の端末ノードが送信する第2の光パケットとの宛先が共に前記宛先端末ノードの場合には、
前記宛先端末ノードの前記タイムスタンプ解析部は、スイッチ処理後の前記第1の光パケットと前記第2の光パケットとを受信すると、前記第1の光パケットと前記第2の光パケットにそれぞれ付加されているタイムスタンプの連続性を解析し、タイムスロットずれが生じていることを認識すると、前記タイミング調整要求信号を出力し、
前記タイミング調整信号生成部は、前記タイミング調整要求信号を受信すると、タイムスロット単位に光パケットの送信タイミングがずれているノードに対して、送信タイミングのずれを補正するための前記タイミング調整信号を出力し、
前記第1の端末ノードまたは前記第2の端末ノードのいずれかの前記タイミング補正部は、受信した前記タイミング調整信号にもとづいて、タイムスロット単位に光パケットの送信タイミングを補正することを特徴とする光伝送システム。
(付記8) 前記タイムスタンプ解析部は、タイムスタンプの連続性が保たれていないノードを、タイムスロット単位に光パケットの送信タイミングがずれている宛先ノードと認識して、認識した前記宛先ノードの識別子及びタイムスタンプが抜け落ちている個数を前記タイミング調整要求信号に含めて送信することを特徴とする付記7記載の光伝送システム。
光伝送システムの原理図である。 光連続信号から生成された返信光ダミーパケットを示す図である。 光スイッチノードと端末ノードの全体構成を示す図である。 光ダミーパケットの構成を示す図である。 時間差補正を説明する図である。 光パケットのタイムスロット調整ずれを説明するための図である。 光スイッチノードと端末ノードとの構成を示す図である。 タイムスタンプが付加された光パケットのスイッチ処理を示す図である。 タイミング調整制御の動作を示すフローチャートである。 タイムスロットずれ調整後の光パケットの流れを示す図である。 ビット位相ずれ補償部の構成を示す図である。 光パケットの到着時間差により生じる問題点を示す図である。 光パケットを受信する様子を示す図である。 ビット位相ずれを示す図である。
符号の説明
1 光伝送システム
10 光スイッチノード
11 光スイッチ部
11b 光スイッチ処理部
20、20−1〜20−n 端末ノード
20a 時間差補正制御部
22a 返信ダミーパケット変換部
23a バッファ
24a 読み出し送信部
25a 読み出しタイミング可変設定部
P1〜Pn 入力ポート

Claims (5)

  1. 光伝送を行う光伝送システムにおいて、
    すべての入力ポートに同じスイッチタイミングが設定されて、前記入力ポートから入力した光信号を同一タイミングでスイッチ処理を行う光スイッチ処理部を含む光スイッチノードと、
    初期設定時に、光ダミーパケットを前記光スイッチノードへ送信し、前記光ダミーパケットが前記スイッチ処理されて、自ノードへ返信された返信光ダミーパケットの同期検出処理を行い、同期外れを検出した場合には、前記光スイッチ処理部の前記スイッチタイミングに対して、前記光ダミーパケットの前記光スイッチ処理部への到着タイミングが一致するように、前記光ダミーパケットの出力タイミングを調整して、前記スイッチタイミングと前記到着タイミングとの時間差の補正制御を行う時間差補正制御部を含み、各入力ポートに接続する複数の端末ノードと、
    を有し、
    前記端末ノードが前記光スイッチノードに接続した場合は、接続した前記端末ノードは、自律的に前記光ダミーパケットを出力して、運用開始前に前記時間差の補正制御を行い、かつ前記時間差の補正制御は、前記光スイッチノードにすでに接続している他の端末ノードと独立して行う、
    ことを特徴とする光伝送システム。
  2. 前記時間差補正制御部は、
    前記初期設定時に、前記光ダミーパケットを前記光スイッチノードへ送信する場合は、バッファに格納されている電気信号のダミーパケットを、読み出しタイミングにもとづいて読み出し、読み出した前記ダミーパケットを光信号に変換して、前記光ダミーパケットを生成して前記光スイッチ処理部へ送信する読み出し送信部と、
    前記スイッチ処理された後の前記返信光ダミーパケットを受信して、電気信号の返信ダミーパケットに変換する返信ダミーパケット変換部と、
    前記返信ダミーパケットの同期検出を行い、同期外れを認識した場合は、同期が取れるまで前記読み出しタイミングを変化させる読み出しタイミング可変設定部と、
    から構成され、システム運用時には、前記読み出し送信部は、同期が取れた前記読み出しタイミングを用いて、前記バッファから電気信号の運用パケットを読み出し、前記運用パケットを光信号に変換した後の光パケットを前記光スイッチノードへ送信することを特徴とする請求項1記載の光伝送システム。
  3. 前記読み出し送信部は、前記光ダミーパケットの同期検出を行うための位置検出情報を、前記光ダミーパケットの先頭と末尾に付加し、前記読み出しタイミング可変設定部は、前記返信ダミーパケットから前記位置検出情報を検出して同期が取れている場合には、前記光スイッチ処理部の前記スイッチタイミングと前記光ダミーパケットの前記光スイッチ処理部への前記到着タイミングとが一致していると認識することを特徴とする請求項2記載の光伝送システム。
  4. 前記時間差補正制御部は、単一の前記光ダミーパケットを前記光スイッチノードへ送信して、前記光ダミーパケットが前記光スイッチ処理部でスイッチ処理されて返信された前記返信光ダミーパケットの同期検出処理、または複数の連続した前記光ダミーパケットから構成される光連続信号を前記光スイッチノードへ送信して、前記光連続信号が前記光スイッチ処理部で切り出されて返信された前記返信光ダミーパケットの同期検出処理、のいずれかを行うことを特徴とする請求項1記載の光伝送システム。
  5. 前記端末ノードは、前記光スイッチノードからバースト的に送信される光パケットを受信して、各光パケット間のビット位相ずれ補償を行うビット位相ずれ補償部をさらに有し、前記ビット位相ずれ補償部は、受信した前記光パケットを電気のデータ信号に変換する光/電気変換部と、前記データ信号からデータクロックを抽出するクロック抽出部と、前記データ信号を並列化処理してN本の並列データに変換し、前記データクロックを1/Nに分周して分周クロックを生成する並列化処理部と、前記並列データを格納するバッファと、前記分周クロックで前記バッファに書き込まれた前記並列データを、前記端末ノードで使用するクロックで前記バッファから前記並列データを読み出して、クロックの乗せ換えを行うクロック乗せ換え部と、から構成されることを特徴とする請求項1記載の光伝送システム。
JP2006353133A 2006-12-27 2006-12-27 光伝送システム Expired - Fee Related JP4823056B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006353133A JP4823056B2 (ja) 2006-12-27 2006-12-27 光伝送システム
EP07022113.0A EP1940194B1 (en) 2006-12-27 2007-11-14 Optical transmission system
US11/984,426 US8019228B2 (en) 2006-12-27 2007-11-16 Optical switching transmission system with timing correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006353133A JP4823056B2 (ja) 2006-12-27 2006-12-27 光伝送システム

Publications (2)

Publication Number Publication Date
JP2008167054A JP2008167054A (ja) 2008-07-17
JP4823056B2 true JP4823056B2 (ja) 2011-11-24

Family

ID=39135267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006353133A Expired - Fee Related JP4823056B2 (ja) 2006-12-27 2006-12-27 光伝送システム

Country Status (3)

Country Link
US (1) US8019228B2 (ja)
EP (1) EP1940194B1 (ja)
JP (1) JP4823056B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704214B2 (ja) * 2006-01-11 2011-06-15 富士通株式会社 光伝送システム
JP4757215B2 (ja) * 2007-02-28 2011-08-24 富士通株式会社 光伝送システムおよび光伝送方法
JP5520209B2 (ja) 2010-12-16 2014-06-11 富士通テレコムネットワークス株式会社 光パケット交換システムおよび光パケット送信装置
JP2012205155A (ja) * 2011-03-25 2012-10-22 Fujitsu Ltd 光通信装置および光通信方法
JP2014003407A (ja) * 2012-06-16 2014-01-09 Sony Corp 通信装置、通信システム、および通信制御方法、並びにプログラム
EP2784951B1 (en) * 2013-03-28 2017-05-17 Alcatel Lucent Method of Optical Data Transmission
US9584885B2 (en) * 2013-05-10 2017-02-28 Huawei Technologies Co., Ltd. System and method for photonic switching
US9432751B2 (en) * 2013-09-30 2016-08-30 Microsemi Communications, Inc. PTP transparent clock system upgrade solution
JP6305322B2 (ja) * 2014-11-28 2018-04-04 株式会社シマノ コンポーネントおよび通信システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912706A (en) * 1988-11-18 1990-03-27 American Telephone And Telegraph Company Frame synchronization in a network of time multiplexed optical space switches
GB9401488D0 (en) * 1994-01-26 1994-03-23 British Telecomm Optical communications
US5712932A (en) * 1995-08-08 1998-01-27 Ciena Corporation Dynamically reconfigurable WDM optical communication systems with optical routing systems
JP3214490B2 (ja) * 1999-01-06 2001-10-02 日本電気株式会社 パケット交換ネットワーク
CA2303605A1 (en) * 1999-04-06 2000-10-06 Nortel Networks Corporation Self-configuring distributed switch
US6512804B1 (en) * 1999-04-07 2003-01-28 Applied Micro Circuits Corporation Apparatus and method for multiple serial data synchronization using channel-lock FIFO buffers optimized for jitter
US6798991B1 (en) * 1999-10-29 2004-09-28 Mci, Inc. Optical communication systems, optical communication system terminal facilities, optical communication methods, and methods of communicating within an optical network
JP2001217818A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd 位相調整回路および位相調整方法

Also Published As

Publication number Publication date
EP1940194B1 (en) 2017-03-29
US8019228B2 (en) 2011-09-13
EP1940194A2 (en) 2008-07-02
JP2008167054A (ja) 2008-07-17
US20080159748A1 (en) 2008-07-03
EP1940194A3 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
JP4823056B2 (ja) 光伝送システム
US7813271B2 (en) Aggregated link traffic protection
US7242736B2 (en) Data transfer
US20060193347A1 (en) Serializer for generating serial clock based on independent clock source and method for serial data transmission
EP1130842B1 (en) Communications interface between clock domains with minimal latency
JP4757215B2 (ja) 光伝送システムおよび光伝送方法
JP4704214B2 (ja) 光伝送システム
US8891966B2 (en) Optical communication device and signal adjusting method
JP2005275777A (ja) データ転送装置
US7334065B1 (en) Multiple data bus synchronization
US20100046534A1 (en) Data transmission apparatus
US20040078665A1 (en) Self-recovery method and apparatus in an elastic FIFO
KR102497804B1 (ko) 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법
JP2006109426A (ja) 同期装置及び半導体装置
US20070058564A1 (en) Method and device for managing data flow in a synchronous network
CN115328849B (zh) 一种用于数据发送和接收的芯片组合结构
CN113037372B (zh) 一种时间触发无源光总线及其实现方法
CN114556870B (zh) 一种数据同步的方法以及装置
EP4016428A1 (en) Data processing device and system
US7861018B2 (en) System for transmitting data between transmitter and receiver modules on a channel provided with a flow control link
US20060140629A1 (en) Optical packet processing apparatus
JP4648151B2 (ja) データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム
JP5742461B2 (ja) 信号伝送装置
Dicorato et al. Hardware functionality of the medium-speed AAPN Demonstrator Prototype
Eatherton Latency Minimization for Cells Passing through an ATM Network of Daisy Chained APIC Chips

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4823056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees