JP2882469B2 - 光ネットワーク装置 - Google Patents
光ネットワーク装置Info
- Publication number
- JP2882469B2 JP2882469B2 JP8121613A JP12161396A JP2882469B2 JP 2882469 B2 JP2882469 B2 JP 2882469B2 JP 8121613 A JP8121613 A JP 8121613A JP 12161396 A JP12161396 A JP 12161396A JP 2882469 B2 JP2882469 B2 JP 2882469B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- control circuit
- optical switch
- network interface
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 248
- 230000005540 biological transmission Effects 0.000 claims description 93
- 239000013307 optical fiber Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 230000008054 signal transmission Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007630 basic procedure Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Optical Communication System (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マルチプロセッサ
システムにおいてプロセッサ間を接続する光ネットワー
ク装置に関するものである。
システムにおいてプロセッサ間を接続する光ネットワー
ク装置に関するものである。
【０００２】
【従来の技術】近年、ネットワークのスループット向上
を目的として、光ファイバを利用してデータを光信号と
して転送する光インターコネクションが、マルチプロセ
ッサシステムにおけるプロセッサ間接続やディスクアレ
イなどの周辺機器との接続に導入されつつある。更に、
２点間のインターコネクションだけでなく、スイッチを
介して多数のプロセッサや周辺装置を接続するネットワ
ーク化についても多くの検討・提案がなされている。
を目的として、光ファイバを利用してデータを光信号と
して転送する光インターコネクションが、マルチプロセ
ッサシステムにおけるプロセッサ間接続やディスクアレ
イなどの周辺機器との接続に導入されつつある。更に、
２点間のインターコネクションだけでなく、スイッチを
介して多数のプロセッサや周辺装置を接続するネットワ
ーク化についても多くの検討・提案がなされている。
【０００３】例えば、代表的なコンピュータ向け光イン
ターコネクションの規格であるファイバーチャネルと電
気のスイッチであるファブリクを接続してネットワーク
装置を構成した例が、ＡＮＳＩ Ｘ３Ｔ１１ Ｆｉｂｅ
ｒ Ｃｈａｎｎｅｌ Ｐｈｙｓｉｃａｌ ａｎｄ Ｓｉ
ｇｎａｌｉｎｇ Ｉｎｔｅｒｆａｃｅ （ＦＣ−ＰＨ）
ＲＥＶ ４．３ （１９９４）の１９−２０ページに
記載されている。
ターコネクションの規格であるファイバーチャネルと電
気のスイッチであるファブリクを接続してネットワーク
装置を構成した例が、ＡＮＳＩ Ｘ３Ｔ１１ Ｆｉｂｅ
ｒ Ｃｈａｎｎｅｌ Ｐｈｙｓｉｃａｌ ａｎｄ Ｓｉ
ｇｎａｌｉｎｇ Ｉｎｔｅｒｆａｃｅ （ＦＣ−ＰＨ）
ＲＥＶ ４．３ （１９９４）の１９−２０ページに
記載されている。
【０００４】図１１に光インターコネクションとスイッ
チを用いて相互接続した１６×１６光ネットワーク装置
の従来技術での構成例を示す。１１００、１１０１がネ
ットワークインターフェイス装置、１１０２がスイッチ
装置である。１１１０、１１１１はネットワークインタ
ーフェイス制御回路、１１６０はスイッチである。１１
２０、１１２２、１１２６、１１２７は光送信器、１１
２１、１１２３、１１２４、１１２５は光受信器であ
る。１１３０〜１１３３はＦＩＦＯキューである。この
ＦＩＦＯキューは非同期動作するスイッチ装置と各ネッ
トワークインターフェイス装置とのクロック位相差を吸
収するための非同期ＦＩＦＯキューでもある。１１５０
〜１１５３は光ファイバである。１１７０〜１１７２は
各装置のクロック源である。
チを用いて相互接続した１６×１６光ネットワーク装置
の従来技術での構成例を示す。１１００、１１０１がネ
ットワークインターフェイス装置、１１０２がスイッチ
装置である。１１１０、１１１１はネットワークインタ
ーフェイス制御回路、１１６０はスイッチである。１１
２０、１１２２、１１２６、１１２７は光送信器、１１
２１、１１２３、１１２４、１１２５は光受信器であ
る。１１３０〜１１３３はＦＩＦＯキューである。この
ＦＩＦＯキューは非同期動作するスイッチ装置と各ネッ
トワークインターフェイス装置とのクロック位相差を吸
収するための非同期ＦＩＦＯキューでもある。１１５０
〜１１５３は光ファイバである。１１７０〜１１７２は
各装置のクロック源である。
【０００５】図１２に光送信器１１２０、光受信器１１
２１の代表的な構成を示す。１２１０はエンコーダで、
８Ｂ１０Ｂ符号がよく用いられる。１２１１はパラレル
シリアル変換器である。１２１２はレーザーダイオード
で電気光変換が行われる。この例では３２ビット入力、
４０：１パラレルシリアル変換の場合を示している。例
えば２６．５６２５ＭＨｚ×３２ビットとして１．０６
２５ （Ｇｂｉｔ／ｓ）のスループットを実現すること
ができる。１２２０はデコーダでエンコーダ１２１０に
対応して１０Ｂ８Ｂ復号化が行われる。１２２１はシリ
アルパラレル変換器である。１２２２はフォトダイオー
ドで光電気変換が行われる。この例では光送信器１１２
０に対応した３２ビット出力、１：４０シリアルパラレ
ル変換の場合を示している。
２１の代表的な構成を示す。１２１０はエンコーダで、
８Ｂ１０Ｂ符号がよく用いられる。１２１１はパラレル
シリアル変換器である。１２１２はレーザーダイオード
で電気光変換が行われる。この例では３２ビット入力、
４０：１パラレルシリアル変換の場合を示している。例
えば２６．５６２５ＭＨｚ×３２ビットとして１．０６
２５ （Ｇｂｉｔ／ｓ）のスループットを実現すること
ができる。１２２０はデコーダでエンコーダ１２１０に
対応して１０Ｂ８Ｂ復号化が行われる。１２２１はシリ
アルパラレル変換器である。１２２２はフォトダイオー
ドで光電気変換が行われる。この例では光送信器１１２
０に対応した３２ビット出力、１：４０シリアルパラレ
ル変換の場合を示している。
【０００６】図１３にスイッチ１１６０の代表的な構成
を示す。４×４要素スイッチを１６個多段接続して１６
×１６スイッチを構成した例を示している。このような
スイッチ構成は、例えばＰｒｏｃｅｅｄｉｎｇｓ ｏｆ
ＩＳＳＰ（１９９４）の３９６−４０１ページにも記
載されている。
を示す。４×４要素スイッチを１６個多段接続して１６
×１６スイッチを構成した例を示している。このような
スイッチ構成は、例えばＰｒｏｃｅｅｄｉｎｇｓ ｏｆ
ＩＳＳＰ（１９９４）の３９６−４０１ページにも記
載されている。
【０００７】ネットワークインターフェイス装置から送
信されるデータはネットワークインターフェイス装置内
の光送信器、光ファイバ、スイッチ装置内の光受信器、
ＦＩＦＯキュー、スイッチ、スイッチ装置内の光送信
器、光ファイバ、ネットワークインターフェイス装置の
光受信器、ＦＩＦＯキューを通り、目的のネットワーク
インターフェイス装置に受信される。
信されるデータはネットワークインターフェイス装置内
の光送信器、光ファイバ、スイッチ装置内の光受信器、
ＦＩＦＯキュー、スイッチ、スイッチ装置内の光送信
器、光ファイバ、ネットワークインターフェイス装置の
光受信器、ＦＩＦＯキューを通り、目的のネットワーク
インターフェイス装置に受信される。
【０００８】
（１）これまでに提案されている例では、スイッチにお
いて入力側で光電気変換、シリアルパラレル変換、デコ
ードおよび出力側でエンコード、パラレルシリアル変
換、電気光変換を行うため、信号がスイッチを通過する
のに非常に長い時間がかかりレイテンシが悪化する。ス
イッチにおいて誤り検出、誤り訂正を行うネットワーク
装置ではレイテンシは更に悪化する。
いて入力側で光電気変換、シリアルパラレル変換、デコ
ードおよび出力側でエンコード、パラレルシリアル変
換、電気光変換を行うため、信号がスイッチを通過する
のに非常に長い時間がかかりレイテンシが悪化する。ス
イッチにおいて誤り検出、誤り訂正を行うネットワーク
装置ではレイテンシは更に悪化する。
【０００９】（２）信号線のスループットがＧｂｉｔ／
ｓ以上になると、スイッチにおいて光電気変換、シリア
ルパラレル変換、デコードを行うため信号線本数が１０
〜１００倍に増える。例えば、４（Ｇｂｉｔ／ｓ）のス
ループットの信号線を１０Ｂ８Ｂ復号化し、スイッチの
電気回路が動作可能な最大周波数およそ１００ＭＨｚま
でパラレルに展開すると信号線は３２本になる。電気回
路の動作周波数が低い場合には信号線本数は更に増え
る。
ｓ以上になると、スイッチにおいて光電気変換、シリア
ルパラレル変換、デコードを行うため信号線本数が１０
〜１００倍に増える。例えば、４（Ｇｂｉｔ／ｓ）のス
ループットの信号線を１０Ｂ８Ｂ復号化し、スイッチの
電気回路が動作可能な最大周波数およそ１００ＭＨｚま
でパラレルに展開すると信号線は３２本になる。電気回
路の動作周波数が低い場合には信号線本数は更に増え
る。
【００１０】図１１の例での４×４スイッチの信号線の
入出力ピン数は３２×８で２５６本である。電源線、ク
ロック線に必要なピンを含めると３００本程度になる。
８×８スイッチでの信号線の入出力ピン数は３２×１６
で５１２本である。電源線、クロック線に必要なピンを
含めると６００本近くになる。５００本を越える入出力
ピン数を持つＬＳＩパッケージは極めて高価で、単一の
ＬＳＩで実現できるスイッチ規模は４×４程度である。
通常、マルチプロセッサシステムに要求される１６×１
６規模以上のスイッチは多段構成で実現せざるを得な
い。
入出力ピン数は３２×８で２５６本である。電源線、ク
ロック線に必要なピンを含めると３００本程度になる。
８×８スイッチでの信号線の入出力ピン数は３２×１６
で５１２本である。電源線、クロック線に必要なピンを
含めると６００本近くになる。５００本を越える入出力
ピン数を持つＬＳＩパッケージは極めて高価で、単一の
ＬＳＩで実現できるスイッチ規模は４×４程度である。
通常、マルチプロセッサシステムに要求される１６×１
６規模以上のスイッチは多段構成で実現せざるを得な
い。
【００１１】図１３において、多段構成をとるためスイ
ッチ規模が拡大すると、レイテンシが急激に悪化する。
典型的な回路では、信号が光送信器、光受信器を通過す
るのにそれぞれ３クロック、４×４規模の要素スイッチ
を通過するのに５クロック要する。このため信号がスイ
ッチ装置を通過するのに最小でも３×２＋５×４で２６
クロック要し、レイテンシ特性が非常に悪い。
ッチ規模が拡大すると、レイテンシが急激に悪化する。
典型的な回路では、信号が光送信器、光受信器を通過す
るのにそれぞれ３クロック、４×４規模の要素スイッチ
を通過するのに５クロック要する。このため信号がスイ
ッチ装置を通過するのに最小でも３×２＋５×４で２６
クロック要し、レイテンシ特性が非常に悪い。
【００１２】また、小規模スイッチを多数使用する多段
スイッチは、実装も容易ではない。図１１の例では１６
個の４×４要素スイッチ、３２×１６×２で１０２４本
のスイッチ入出力、３２×１６×３で１５３６本の要素
スイッチ間のリンク配線が必要になる。
スイッチは、実装も容易ではない。図１１の例では１６
個の４×４要素スイッチ、３２×１６×２で１０２４本
のスイッチ入出力、３２×１６×３で１５３６本の要素
スイッチ間のリンク配線が必要になる。
【００１３】（３）更に、これまでの例ではスイッチ装
置と各ネットワークインターフェイス装置が非同期的に
動作するため、同期化処理、タイミング合わせのための
非同期ＦＩＦＯキューが必要となりレイテンシは一段と
悪化する。
置と各ネットワークインターフェイス装置が非同期的に
動作するため、同期化処理、タイミング合わせのための
非同期ＦＩＦＯキューが必要となりレイテンシは一段と
悪化する。
【００１４】このような状況から、スループットに対し
てだけでなくレイテンシに対する要求も厳しいマルチプ
ロセッサシステムでは、スイッチを用いてもネットワー
クの性能としては不充分であり、光ファイバの高速・高
帯域性を充分には生かせない。したがって、レイテンシ
特性の大きな改善が要求されている。
てだけでなくレイテンシに対する要求も厳しいマルチプ
ロセッサシステムでは、スイッチを用いてもネットワー
クの性能としては不充分であり、光ファイバの高速・高
帯域性を充分には生かせない。したがって、レイテンシ
特性の大きな改善が要求されている。
【００１５】本発明の第１の課題は、大規模光スイッチ
を用いてスイッチ装置を構成することにより信号のスイ
ッチ装置通過に要する時間を短縮し、ネットワークのレ
イテンシ特性を改善することである。
を用いてスイッチ装置を構成することにより信号のスイ
ッチ装置通過に要する時間を短縮し、ネットワークのレ
イテンシ特性を改善することである。
【００１６】本発明の第２の課題は、ネットワーク装置
全体を同期動作させることによりスイッチ装置・ネット
ワークインターフェイス装置における同期化のためのオ
ーバーへッドをなくし、ネットワークのレイテンシ特性
を改善することである。
全体を同期動作させることによりスイッチ装置・ネット
ワークインターフェイス装置における同期化のためのオ
ーバーへッドをなくし、ネットワークのレイテンシ特性
を改善することである。
【００１７】本発明の第３の課題は、大規模光スイッチ
を用いてスイッチ装置を構成することにより、スイッチ
装置における配線数を削減し実装上の問題を解決するこ
とである。
を用いてスイッチ装置を構成することにより、スイッチ
装置における配線数を削減し実装上の問題を解決するこ
とである。
【００１８】
【００１９】
【課題を解決するための手段】 本発明によれば、複数の
プロセッサをこれに対応する複数のネットワークインタ
ーフェイス装置と光スイッチ装置とにより接続するマル
チプロセッサシステムにおいて、前記複数のネットワー
クインターフェイス装置と前記光スイッチ装置とに等長
配線により同位相でシステムクロックを供給するシステ
ムクロック源を備え、前記各ネットワークインターフェ
イス装置は、前記光スイッチ装置との間で光ファイバに
より接続される光送信器及び光受信器と、ネットワーク
インターフェイス制御回路とを含み、前記光スイッチ装
置は、前記光送信器及び光受信器と接続される光スイッ
チと、光スイッチ制御回路とを含み、前記ネットワーク
インターフェイス制御回路と前記光スイッチ制御回路と
の間は送信要求信号線、送信終了信号線、送信開始要求
信号線とで接続され、前記ネットワークインターフェイ
ス制御回路は、前記送信要求信号線を用いて送信要求を
行うと共に送信先アドレスを送出し、また前記送信終了
信号線を用いてデータの送信の終了を前記光スイッチ制
御回路に通知し、前記光スイッチ制御回路は、前記送信
要求を調停し、調停後前記光スイッチを切り替え、前記
送信開始要求信号線を用いて前記ネットワークインター
フェイス制御回路にデータの送信を指示することを特徴
とする光ネットワーク装置が得られる。
プロセッサをこれに対応する複数のネットワークインタ
ーフェイス装置と光スイッチ装置とにより接続するマル
チプロセッサシステムにおいて、前記複数のネットワー
クインターフェイス装置と前記光スイッチ装置とに等長
配線により同位相でシステムクロックを供給するシステ
ムクロック源を備え、前記各ネットワークインターフェ
イス装置は、前記光スイッチ装置との間で光ファイバに
より接続される光送信器及び光受信器と、ネットワーク
インターフェイス制御回路とを含み、前記光スイッチ装
置は、前記光送信器及び光受信器と接続される光スイッ
チと、光スイッチ制御回路とを含み、前記ネットワーク
インターフェイス制御回路と前記光スイッチ制御回路と
の間は送信要求信号線、送信終了信号線、送信開始要求
信号線とで接続され、前記ネットワークインターフェイ
ス制御回路は、前記送信要求信号線を用いて送信要求を
行うと共に送信先アドレスを送出し、また前記送信終了
信号線を用いてデータの送信の終了を前記光スイッチ制
御回路に通知し、前記光スイッチ制御回路は、前記送信
要求を調停し、調停後前記光スイッチを切り替え、前記
送信開始要求信号線を用いて前記ネットワークインター
フェイス制御回路にデータの送信を指示することを特徴
とする光ネットワーク装置が得られる。
【００２０】なお、前記光スイッチ制御回路は、前記シ
ステムクロックに位相ロックして内部クロックを生成す
る内部クロック源と、前記内部クロックにもとづいて光
信号の位相を前記システムクロックに対してロックする
リタイミング回路を前記光スイッチの入力あるいは出力
側に備えている。
ステムクロックに位相ロックして内部クロックを生成す
る内部クロック源と、前記内部クロックにもとづいて光
信号の位相を前記システムクロックに対してロックする
リタイミング回路を前記光スイッチの入力あるいは出力
側に備えている。
【００２１】また、前記リタイミング回路は、前記光信
号を電気信号に変換するフォトダイオードと、前記電気
信号を受けて前記内部クロックをリファレンスクロック
としてラッチすることでリタイミングを行うラッチ回路
と、該ラッチ回路の出力を光信号に変換するレーザーダ
イオードとから構成される。
号を電気信号に変換するフォトダイオードと、前記電気
信号を受けて前記内部クロックをリファレンスクロック
としてラッチすることでリタイミングを行うラッチ回路
と、該ラッチ回路の出力を光信号に変換するレーザーダ
イオードとから構成される。
【００２２】更に、すべての光送信器から前記光スイッ
チを経てすべての光受信器に至るまでの光ファイバの線
長をすべて等長化することによりリタイミングを行うよ
うにしても良い。
チを経てすべての光受信器に至るまでの光ファイバの線
長をすべて等長化することによりリタイミングを行うよ
うにしても良い。
【００２３】更に、前記光ファイバは、すべての光送信
器から前記光スイッチまでの信号通過時間が前記システ
ムクロック周期の整数倍になるよう同じ長さに線長調節
されると共に、前記光スイッチからすべての光受信器ま
での信号通過時間が前記システムクロック周期の整数倍
になるよう同じ長さに線長調節するようにしても良い。
器から前記光スイッチまでの信号通過時間が前記システ
ムクロック周期の整数倍になるよう同じ長さに線長調節
されると共に、前記光スイッチからすべての光受信器ま
での信号通過時間が前記システムクロック周期の整数倍
になるよう同じ長さに線長調節するようにしても良い。
【００２４】本発明によれば更に、複数のプロセッサを
これに対応する複数のネットワークインターフェイス装
置と光スイッチ装置とにより接続するマルチプロセッサ
システムにおいて、前記複数のネットワークインターフ
ェイス装置と前記光スイッチ装置とに等長配線により同
位相でシステムクロックを供給するシステムクロック源
を備え、前記各ネットワークインターフェイス装置は、
前記光スイッチ装置との間で光ファイバにより接続され
る光送信器及び光受信器と、ネットワークインターフェ
イス制御回路とを含み、前記光スイッチ装置は、前記光
送信器及び光受信器と接続される光スイッチと、光スイ
ッチ制御回路とを含み、前記ネットワークインターフェ
イス制御回路と前記光スイッチ制御回路との間は送信要
求信号線、送信終了信号線、送信開始要求信号線、スト
ローブ信号線とで接続され、前記ネットワークインター
フェイス制御回路は、前記送信要求信号線を用いて送信
要求を行うと共に送信先アドレスを送出し、また前記送
信終了信号線を用いてデータの送信の終了を前記光スイ
ッチ制御回路に通知し、前記光スイッチ制御回路は、前
記送信要求を調停し、調停後前記光スイッチを切り替
え、前記送信開始要求信号線を用いて前記ネットワーク
インターフェイス制御回路にデータの送信を指示し、前
記ストローブ信号線を用いて受信側のネットワークイン
ターフェイス制御回路に受信信号のデータとしての有効
性を通知するようにし、前記光ファイバは、前記光送信
器内のパラレルシリアル変換器から前記光スイッチ内の
ゲートスイッチまでの信号通過時間が１クロックになる
ように同じ長さに線長調節されると共に、前記光スイッ
チ内のゲートスイッチから前記光受信器内のシリアルパ
ラレル変換器までの信号通過時間が１クロックになるよ
うに同じ長さに線長調節されることを特徴とする光ネッ
トワーク装置が得られる。
これに対応する複数のネットワークインターフェイス装
置と光スイッチ装置とにより接続するマルチプロセッサ
システムにおいて、前記複数のネットワークインターフ
ェイス装置と前記光スイッチ装置とに等長配線により同
位相でシステムクロックを供給するシステムクロック源
を備え、前記各ネットワークインターフェイス装置は、
前記光スイッチ装置との間で光ファイバにより接続され
る光送信器及び光受信器と、ネットワークインターフェ
イス制御回路とを含み、前記光スイッチ装置は、前記光
送信器及び光受信器と接続される光スイッチと、光スイ
ッチ制御回路とを含み、前記ネットワークインターフェ
イス制御回路と前記光スイッチ制御回路との間は送信要
求信号線、送信終了信号線、送信開始要求信号線、スト
ローブ信号線とで接続され、前記ネットワークインター
フェイス制御回路は、前記送信要求信号線を用いて送信
要求を行うと共に送信先アドレスを送出し、また前記送
信終了信号線を用いてデータの送信の終了を前記光スイ
ッチ制御回路に通知し、前記光スイッチ制御回路は、前
記送信要求を調停し、調停後前記光スイッチを切り替
え、前記送信開始要求信号線を用いて前記ネットワーク
インターフェイス制御回路にデータの送信を指示し、前
記ストローブ信号線を用いて受信側のネットワークイン
ターフェイス制御回路に受信信号のデータとしての有効
性を通知するようにし、前記光ファイバは、前記光送信
器内のパラレルシリアル変換器から前記光スイッチ内の
ゲートスイッチまでの信号通過時間が１クロックになる
ように同じ長さに線長調節されると共に、前記光スイッ
チ内のゲートスイッチから前記光受信器内のシリアルパ
ラレル変換器までの信号通過時間が１クロックになるよ
うに同じ長さに線長調節されることを特徴とする光ネッ
トワーク装置が得られる。
【００２５】
【００２６】本発明によれば更に、複数のプロセッサを
これに対応する複数のネットワークインターフェイス装
置と光スイッチ装置とにより接続するマルチプロセッサ
システムにおいて、前記複数のネットワークインターフ
ェイス装置と前記光スイッチ装置とに等長配線により同
位相でシステムクロックを供給するシステムクロック源
を備え、前記各ネットワークインターフェイス装置は、
前記光スイッチ装置との間で光ファイバにより接続され
る光送信器及び光受信器と、ネットワークインターフェ
イス制御回路とを含み、前記光スイッチ装置は、前記光
送信器及び光受信器と接続される光スイッチと、光スイ
ッチ制御回路とを含み、前記ネットワークインターフェ
イス制御回路と前記光スイッチ制御回路との間は送信要
求信号線、送信開始要求信号線、ストローブ信号線とで
接続され、送信側ネットワークインターフェイス制御回
路は、前記送信要求信号線を用いて送信要求を行うと共
に送信先アドレス及びデータの長さを通知し、前記光ス
イッチ制御回路は、前記送信要求を調停し、調停後前記
光スイッチを切り替え、前記送信開始要求信号線を用い
て前記ネットワークインターフェイス制御回路にデータ
の送信を指示し、かつデータの長さから送信終了タイミ
ングを判断し、前記ストローブ信号線を用いて受信側の
ネットワークインターフェイス制御回路に受信信号のデ
ータとしての有効性を通知するようにしたことを特徴と
する光ネットワーク装置が得られる。
これに対応する複数のネットワークインターフェイス装
置と光スイッチ装置とにより接続するマルチプロセッサ
システムにおいて、前記複数のネットワークインターフ
ェイス装置と前記光スイッチ装置とに等長配線により同
位相でシステムクロックを供給するシステムクロック源
を備え、前記各ネットワークインターフェイス装置は、
前記光スイッチ装置との間で光ファイバにより接続され
る光送信器及び光受信器と、ネットワークインターフェ
イス制御回路とを含み、前記光スイッチ装置は、前記光
送信器及び光受信器と接続される光スイッチと、光スイ
ッチ制御回路とを含み、前記ネットワークインターフェ
イス制御回路と前記光スイッチ制御回路との間は送信要
求信号線、送信開始要求信号線、ストローブ信号線とで
接続され、送信側ネットワークインターフェイス制御回
路は、前記送信要求信号線を用いて送信要求を行うと共
に送信先アドレス及びデータの長さを通知し、前記光ス
イッチ制御回路は、前記送信要求を調停し、調停後前記
光スイッチを切り替え、前記送信開始要求信号線を用い
て前記ネットワークインターフェイス制御回路にデータ
の送信を指示し、かつデータの長さから送信終了タイミ
ングを判断し、前記ストローブ信号線を用いて受信側の
ネットワークインターフェイス制御回路に受信信号のデ
ータとしての有効性を通知するようにしたことを特徴と
する光ネットワーク装置が得られる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図１に１６×１６光スイッチを用いた光ネ
ットワーク装置の第１の実施の形態を示す。１００、１
０１はネットワークインターフェイス装置、１０２は光
スイッチ装置、１２０、１２２は光送信器、１２１、１
２３は光受信器である。光送信器、光受信器は従来技術
における図１１の光送信器１１２０、光受信器１１２１
と同様の構成である。１１０、１１１はネットワークイ
ンターフェイス制御回路、１１２は光スイッチ制御回
路、１６０は光スイッチである。１４０、１４３は送信
要求信号線、１４１、１４４は送信終了信号線、１４
２、１４５は送信開始要求信号線である。これらはネッ
トワークインターフェイス制御回路１１０、１１１と光
スイッチ制御回路１１２を接続し送受信制御を行うため
の制御信号線で、１５０〜１５３は光ファイバのデータ
信号線である。１７０〜１７２は各装置のクロック源
で、１３０〜１３７は非同期ＦＩＦＯキューである。非
同期ＦＩＦＯキューは信号の送受信時における各装置の
クロック位相の違いを吸収するために使用される。
に説明する。図１に１６×１６光スイッチを用いた光ネ
ットワーク装置の第１の実施の形態を示す。１００、１
０１はネットワークインターフェイス装置、１０２は光
スイッチ装置、１２０、１２２は光送信器、１２１、１
２３は光受信器である。光送信器、光受信器は従来技術
における図１１の光送信器１１２０、光受信器１１２１
と同様の構成である。１１０、１１１はネットワークイ
ンターフェイス制御回路、１１２は光スイッチ制御回
路、１６０は光スイッチである。１４０、１４３は送信
要求信号線、１４１、１４４は送信終了信号線、１４
２、１４５は送信開始要求信号線である。これらはネッ
トワークインターフェイス制御回路１１０、１１１と光
スイッチ制御回路１１２を接続し送受信制御を行うため
の制御信号線で、１５０〜１５３は光ファイバのデータ
信号線である。１７０〜１７２は各装置のクロック源
で、１３０〜１３７は非同期ＦＩＦＯキューである。非
同期ＦＩＦＯキューは信号の送受信時における各装置の
クロック位相の違いを吸収するために使用される。
【００２８】図２に光スイッチの例として、半導体光ア
ンプをゲートスイッチとして使用した、１６×１６スプ
リッタコンバイナ型光スイッチの構成例を示す。２００
が１６個の１×１６スプリッタ、２０１が２５６個の半
導体光アンプ、２０２が１６個の１６×１コンバイナで
ある。Ｊｏｕｒｎａ１ ｏｆ ＬｉｇｈｔｗａｖｅＴｅ
ｃｈｎｏｌｏｇｉｅｓ （１９９２）の３８３−３８９
ページに半導体光アンプをゲートスイッチとして使用し
た光スイッチの構成例が記載されている。
ンプをゲートスイッチとして使用した、１６×１６スプ
リッタコンバイナ型光スイッチの構成例を示す。２００
が１６個の１×１６スプリッタ、２０１が２５６個の半
導体光アンプ、２０２が１６個の１６×１コンバイナで
ある。Ｊｏｕｒｎａ１ ｏｆ ＬｉｇｈｔｗａｖｅＴｅ
ｃｈｎｏｌｏｇｉｅｓ （１９９２）の３８３−３８９
ページに半導体光アンプをゲートスイッチとして使用し
た光スイッチの構成例が記載されている。
【００２９】図３（１）に信号の送信処理の例を示す。
ネットワークインターフェイス制御回路１１０（１１
１）は送信要求信号線１４０（１４３）を用いて光スイ
ッチ制御回路１１２へ送信要求と送信先アドレスとを送
信する。光スイッチ制御回路１１２は調停と光スイッチ
切り替えとを行い、送信開始要求信号線１４２（１４
５）を用いて送信開始要求を返送する。光スイッチ切り
替えと送信開始要求の返送は並行して行うことが可能で
ある。送信開始要求を受信したネットワークインターフ
ェイス制御回路１１０（１１１）はデータの送信を開始
する。最後に、ネットワークインターフェイス制御回路
１１０（１１１）は送信終了信号線１４１（１４４）を
用いて光スイッチ制御回路１１２に送信の終了を伝え
る。
ネットワークインターフェイス制御回路１１０（１１
１）は送信要求信号線１４０（１４３）を用いて光スイ
ッチ制御回路１１２へ送信要求と送信先アドレスとを送
信する。光スイッチ制御回路１１２は調停と光スイッチ
切り替えとを行い、送信開始要求信号線１４２（１４
５）を用いて送信開始要求を返送する。光スイッチ切り
替えと送信開始要求の返送は並行して行うことが可能で
ある。送信開始要求を受信したネットワークインターフ
ェイス制御回路１１０（１１１）はデータの送信を開始
する。最後に、ネットワークインターフェイス制御回路
１１０（１１１）は送信終了信号線１４１（１４４）を
用いて光スイッチ制御回路１１２に送信の終了を伝え
る。
【００３０】図３（３）に送信信号のフォーマットの例
を示す。ビット同期パターンとスタートビット、デー
タ、ストップビットにより構成されたフレーム構成をと
る。
を示す。ビット同期パターンとスタートビット、デー
タ、ストップビットにより構成されたフレーム構成をと
る。
【００３１】図３（２）にデータの受信処理の例を示
す。光受信器は信号先頭のビット同期パターンでビット
同期をとり、スタートビットとストップビットでデータ
の位置を検出する。
す。光受信器は信号先頭のビット同期パターンでビット
同期をとり、スタートビットとストップビットでデータ
の位置を検出する。
【００３２】ネットワークインターフェイス制御回路１
１０（１１１）と光スイッチ制御回路１１２との間の制
御信号の交換に各１クロック、光スイッチ制御回路１１
２での調停と光スイッチ切り替えとに５クロック、送信
データに付加するビット同期パターンとスタートビット
とのオーバーへッドに各１クロックを要したとしても、
光信号の光スイッチ装置１０２通過に要する時間はほぼ
ゼロであるため、レイテンシは１０クロック以下とな
る。この値は従来技術での２６クロックに比べて大幅に
改善されている。
１０（１１１）と光スイッチ制御回路１１２との間の制
御信号の交換に各１クロック、光スイッチ制御回路１１
２での調停と光スイッチ切り替えとに５クロック、送信
データに付加するビット同期パターンとスタートビット
とのオーバーへッドに各１クロックを要したとしても、
光信号の光スイッチ装置１０２通過に要する時間はほぼ
ゼロであるため、レイテンシは１０クロック以下とな
る。この値は従来技術での２６クロックに比べて大幅に
改善されている。
【００３３】また、光スイッチ装置１０２において光電
気変換やデコードを伴わず、光スイッチ装置内の信号線
本数が少ない。加えて、大規模光スイッチの導入により
１段構成で１６×１６スイッチが実現できる。このため
配線数、要素スイッチ数、要素スイッチ間リンク配線数
が大幅に削減、またはゼロとなり、実装が非常に容易と
なる。
気変換やデコードを伴わず、光スイッチ装置内の信号線
本数が少ない。加えて、大規模光スイッチの導入により
１段構成で１６×１６スイッチが実現できる。このため
配線数、要素スイッチ数、要素スイッチ間リンク配線数
が大幅に削減、またはゼロとなり、実装が非常に容易と
なる。
【００３４】図４に１６×１６光スイッチを用いた光ネ
ットワーク装置の第２の実施の形態を示す。４００、４
０１はネットワークインターフェイス装置、４０２は光
スイッチ装置である。４２０、４２２は光送信器、４２
１、４２３は光受信器である。４１０、４１１はネット
ワークインターフェイス制御回路、４１２は光スイッチ
制御回路、４６０は光スイッチである。４４０、４４４
は送信要求信号線、４４１、４４５は送信終了信号線、
４４２、４４６は送信開始要求信号線である。これらは
ネットワークインターフェイス制御回路４１０、４１１
と光スイッチ制御回路４１２を接続し送受信制御を行う
ための制御信号線で、４５０〜４５３は光ファイバのデ
ータ信号線である。
ットワーク装置の第２の実施の形態を示す。４００、４
０１はネットワークインターフェイス装置、４０２は光
スイッチ装置である。４２０、４２２は光送信器、４２
１、４２３は光受信器である。４１０、４１１はネット
ワークインターフェイス制御回路、４１２は光スイッチ
制御回路、４６０は光スイッチである。４４０、４４４
は送信要求信号線、４４１、４４５は送信終了信号線、
４４２、４４６は送信開始要求信号線である。これらは
ネットワークインターフェイス制御回路４１０、４１１
と光スイッチ制御回路４１２を接続し送受信制御を行う
ための制御信号線で、４５０〜４５３は光ファイバのデ
ータ信号線である。
【００３５】４７０はシステムクロック源で、等長配線
により同位相で各ネットワークインターフェイス装置４
００、４０１と光スイッチ装置４０２に分配される。ク
ロック分配は電気信号または光信号によって行う。この
システムクロックによりネットワークインターフェイス
制御回路４１０、４１１と光スイッチ制御回路４１２と
から構成されるネットワークの全制御回路が同期動作す
る。４８０、４８１はリタイミング回路、４９０は光ス
イッチ装置４０２内部のシステムクロックである。
により同位相で各ネットワークインターフェイス装置４
００、４０１と光スイッチ装置４０２に分配される。ク
ロック分配は電気信号または光信号によって行う。この
システムクロックによりネットワークインターフェイス
制御回路４１０、４１１と光スイッチ制御回路４１２と
から構成されるネットワークの全制御回路が同期動作す
る。４８０、４８１はリタイミング回路、４９０は光ス
イッチ装置４０２内部のシステムクロックである。
【００３６】図５にリタイミング回路の構成例を示す。
リタイミング回路はシステムクロック４９０を逓倍した
シリアルクロックを生成し、光スイッチ装置４０２を通
過する信号のタイミングを取り直す。図５では光送信器
での４０：１パラレルシリアル変換に対応した４０倍の
シリアルクロックの例を示している。フォトダイオード
４８０−１で光電気変換後、二重ラッチ構成のラッチン
グステージ４８０−２でリタイミングし、再びレーザー
ダイオード４８０−３で電気光変換を行う。なお、光ラ
ッチデバイスを用いることにより、光電気変換を行わず
にリタイミングを行う方法もある。
リタイミング回路はシステムクロック４９０を逓倍した
シリアルクロックを生成し、光スイッチ装置４０２を通
過する信号のタイミングを取り直す。図５では光送信器
での４０：１パラレルシリアル変換に対応した４０倍の
シリアルクロックの例を示している。フォトダイオード
４８０−１で光電気変換後、二重ラッチ構成のラッチン
グステージ４８０−２でリタイミングし、再びレーザー
ダイオード４８０−３で電気光変換を行う。なお、光ラ
ッチデバイスを用いることにより、光電気変換を行わず
にリタイミングを行う方法もある。
【００３７】図６にリタイミング回路の動作例を示す。
このリタイミング回路により光送信器から任意のタイミ
ングで送信されたデータは、すべて光スイッチ装置のシ
リアルクロックに強制同期される。
このリタイミング回路により光送信器から任意のタイミ
ングで送信されたデータは、すべて光スイッチ装置のシ
リアルクロックに強制同期される。
【００３８】図７に信号の送信処理、送信信号のフォー
マット、受信処理の例を示す。基本的な手順は第１の実
施の形態の場合と同じである。システム全体が同期動作
するため、制御信号線の非同期ＦＩＦＯキューは不要と
なる。また、光スイッチ装置４０２のリタイミング回路
４８０、４８１における強制同期により、光スイッチ切
り替え後に光受信器４２１、４２３がビット同期を取り
直す必要がなくなり、ビット同期パターンが不要とな
る。これらの効果から第２の実施の形態では、第１の実
施の形態に比べて更にレイテンシを短縮することができ
る。
マット、受信処理の例を示す。基本的な手順は第１の実
施の形態の場合と同じである。システム全体が同期動作
するため、制御信号線の非同期ＦＩＦＯキューは不要と
なる。また、光スイッチ装置４０２のリタイミング回路
４８０、４８１における強制同期により、光スイッチ切
り替え後に光受信器４２１、４２３がビット同期を取り
直す必要がなくなり、ビット同期パターンが不要とな
る。これらの効果から第２の実施の形態では、第１の実
施の形態に比べて更にレイテンシを短縮することができ
る。
【００３９】なお、第２の実施の形態の変形例として光
スイッチ装置４０２におけるリタイミング回路の代わり
に、全光送信器から光スイッチを経て全光受信器へ至る
までの光ファイバの線長をすべて等長化する方法があ
る。送信側ネットワークインターフェイス装置がすべ
て、等長配線により同位相で分配されるシステムクロッ
クに同期して動作する場合には、光受信器がどの光送信
器からもシステムクロックに対して一定位相でロックし
た光信号を受信するため、常時ビット同期が確保でき
る。通常、光ファイバの線長はｌ（ｍｍ）程度の誤差範
囲で等長化可能であり、これは５（ｐｓ）のスキューに
相当する。この値は１０（Ｇｂｉｔ／ｓ）程度のスルー
プットまで、ビット同期を確保するのに充分である。
スイッチ装置４０２におけるリタイミング回路の代わり
に、全光送信器から光スイッチを経て全光受信器へ至る
までの光ファイバの線長をすべて等長化する方法があ
る。送信側ネットワークインターフェイス装置がすべ
て、等長配線により同位相で分配されるシステムクロッ
クに同期して動作する場合には、光受信器がどの光送信
器からもシステムクロックに対して一定位相でロックし
た光信号を受信するため、常時ビット同期が確保でき
る。通常、光ファイバの線長はｌ（ｍｍ）程度の誤差範
囲で等長化可能であり、これは５（ｐｓ）のスキューに
相当する。この値は１０（Ｇｂｉｔ／ｓ）程度のスルー
プットまで、ビット同期を確保するのに充分である。
【００４０】図８に１６×１６光スイッチを用いた光ネ
ットワーク装置の第３の実施の形態を示す。８１０、８
１１はネットワークインターフェイス制御回路、８１２
は光スイッチ制御回路、８６０は光スイッチである。８
４０、８４４は送信要求信号線、８４１、８４５は送信
終了信号線、８４２、８４６は送信開始要求信号線であ
る。これらはネットワークインターフェイス制御回路８
１０、８１１と光スイッチ制御回路８１２を接続し送受
信制御を行うための制御信号線で、８５０〜８５３は光
ファイバのデータ信号線である。
ットワーク装置の第３の実施の形態を示す。８１０、８
１１はネットワークインターフェイス制御回路、８１２
は光スイッチ制御回路、８６０は光スイッチである。８
４０、８４４は送信要求信号線、８４１、８４５は送信
終了信号線、８４２、８４６は送信開始要求信号線であ
る。これらはネットワークインターフェイス制御回路８
１０、８１１と光スイッチ制御回路８１２を接続し送受
信制御を行うための制御信号線で、８５０〜８５３は光
ファイバのデータ信号線である。
【００４１】８７０はシステムクロック源で、等長配線
により同位相で各ネットワークインターフェイス装置８
００、８０１と光スイッチ装置８０２に分配される。ク
ロック分配は電気信号または光信号によって行う。この
システムクロックによりネットワークインターフェイス
制御回路８１０、８１１と光スイッチ制御回路８１２と
から構成されるネットワークの全制御回路が同期動作す
る。８８０、８８１はリタイミング回路、８９０は光ス
イッチ装置８０２内部のシステムクロックである。
により同位相で各ネットワークインターフェイス装置８
００、８０１と光スイッチ装置８０２に分配される。ク
ロック分配は電気信号または光信号によって行う。この
システムクロックによりネットワークインターフェイス
制御回路８１０、８１１と光スイッチ制御回路８１２と
から構成されるネットワークの全制御回路が同期動作す
る。８８０、８８１はリタイミング回路、８９０は光ス
イッチ装置８０２内部のシステムクロックである。
【００４２】この例の構成は図４の第２の実施の形態と
ほぼ同じであるが、制御信号線として新たにストローブ
信号線８４３、８４７が加わっている。また、各ネット
ワークインターフェイス装置８００、８０１と光スイッ
チ装置８０２とを接続する光ファイバの線長調節が行わ
れる。各光送信器８２０、８２２と光スイッチ８６０を
接続する光ファイバ８５０、８５１は、光送信器８２
０、８２２内のパラレルシリアル変換器から光スイッチ
８６０内のゲートスイッチまでの信号通過時間が１クロ
ックになるよう同じ長さに線長調節される。更に、光ス
イッチ８６０と各光受信器８２１、８２３を接続する光
ファイバ８５２、８５３は、光スイッチ８６０内のゲー
トスイッチから光受信器８２１、８２３内のシリアルパ
ラレル変換器までの信号通過時間が１クロックになるよ
う同じ長さに線長調節される。例えば、１００（ＭＨ
ｚ）のシステムクロックでは、１クロックは１０（ｎ
ｓ）で２（ｍ）の光ファイバ線長に相当する。以上のよ
うにデータ信号線である光ファイバの線長を調節し、制
御回路全体がシステムクロックに対して同期動作するた
め、光ネットワーク装置全体がシステムクロックに対し
て同期動作することと等価になる。
ほぼ同じであるが、制御信号線として新たにストローブ
信号線８４３、８４７が加わっている。また、各ネット
ワークインターフェイス装置８００、８０１と光スイッ
チ装置８０２とを接続する光ファイバの線長調節が行わ
れる。各光送信器８２０、８２２と光スイッチ８６０を
接続する光ファイバ８５０、８５１は、光送信器８２
０、８２２内のパラレルシリアル変換器から光スイッチ
８６０内のゲートスイッチまでの信号通過時間が１クロ
ックになるよう同じ長さに線長調節される。更に、光ス
イッチ８６０と各光受信器８２１、８２３を接続する光
ファイバ８５２、８５３は、光スイッチ８６０内のゲー
トスイッチから光受信器８２１、８２３内のシリアルパ
ラレル変換器までの信号通過時間が１クロックになるよ
う同じ長さに線長調節される。例えば、１００（ＭＨ
ｚ）のシステムクロックでは、１クロックは１０（ｎ
ｓ）で２（ｍ）の光ファイバ線長に相当する。以上のよ
うにデータ信号線である光ファイバの線長を調節し、制
御回路全体がシステムクロックに対して同期動作するた
め、光ネットワーク装置全体がシステムクロックに対し
て同期動作することと等価になる。
【００４３】図９に信号の送信処理、送信信号のフォー
マット、受信処理の例を示す。光スイッチ制御回路８１
２は、第１、第２の実施の形態で述べた機能に加えて各
ネットワークインターフェイス装置８００、８０１での
信号の送信、受信タイミングを管理する。信号は光送信
器８２０、８２２から送信された１クロック後に光スイ
ッチ装置８０２を通過し、２クロック後に光受信器８２
１、８２３に受信される。光スイッチ制御回路８１２は
このタイミングに合わせて光スイッチ８６０を切り替
え、ストローブ信号線を用いてデータの到着タイミング
を受信側ネットワークインターフェイス装置の光受信器
に通知する。
マット、受信処理の例を示す。光スイッチ制御回路８１
２は、第１、第２の実施の形態で述べた機能に加えて各
ネットワークインターフェイス装置８００、８０１での
信号の送信、受信タイミングを管理する。信号は光送信
器８２０、８２２から送信された１クロック後に光スイ
ッチ装置８０２を通過し、２クロック後に光受信器８２
１、８２３に受信される。光スイッチ制御回路８１２は
このタイミングに合わせて光スイッチ８６０を切り替
え、ストローブ信号線を用いてデータの到着タイミング
を受信側ネットワークインターフェイス装置の光受信器
に通知する。
【００４４】また、送信側ネットワークインターフェイ
ス装置より送信終了信号を受信すると、ストローブ信号
線を用いてデータの送信終了を光受信器に通知する。こ
のストローブ信号線によりスタートビット、ストップビ
ットが不要になる。また、どの光送信器からのデータの
到着タイミングもシステムクロックに同期しているた
め、受信側での非同期ＦＩＦＯキューが不要になる。こ
れらの効果から第３の実施の形態では、第２の実施の形
態に比べて、さらにレイテンシを短縮することができ
る。
ス装置より送信終了信号を受信すると、ストローブ信号
線を用いてデータの送信終了を光受信器に通知する。こ
のストローブ信号線によりスタートビット、ストップビ
ットが不要になる。また、どの光送信器からのデータの
到着タイミングもシステムクロックに同期しているた
め、受信側での非同期ＦＩＦＯキューが不要になる。こ
れらの効果から第３の実施の形態では、第２の実施の形
態に比べて、さらにレイテンシを短縮することができ
る。
【００４５】図１０に送信処理における詳細なタイミン
グチャートの例を示す。この例では、光スイッチ制御回
路８１２が送信側ネットワークインターフェイス装置に
送信開始要求を返送した４クロック後にデータが光スイ
ッチ８６０を通過し、５クロック後に受信側ネットワー
クインターフエイス装置に受信される。また、光スイッ
チ制御回路８１２が送信側ネットワークインターフェイ
ス装置から送信終了信号を受信した２クロック後に、受
信側ネットワークインターフェイス装置でのデータ受信
が終了する。光スイッチ制御回路８１２は以上のタイミ
ングでストローブ信号線を操作し、ネットワークインタ
ーフェイス装置にデータの有効性を通知する。
グチャートの例を示す。この例では、光スイッチ制御回
路８１２が送信側ネットワークインターフェイス装置に
送信開始要求を返送した４クロック後にデータが光スイ
ッチ８６０を通過し、５クロック後に受信側ネットワー
クインターフエイス装置に受信される。また、光スイッ
チ制御回路８１２が送信側ネットワークインターフェイ
ス装置から送信終了信号を受信した２クロック後に、受
信側ネットワークインターフェイス装置でのデータ受信
が終了する。光スイッチ制御回路８１２は以上のタイミ
ングでストローブ信号線を操作し、ネットワークインタ
ーフェイス装置にデータの有効性を通知する。
【００４６】他の例としては、送信側ネットワークイン
ターフェイス制御回路が送信終了信号の代わりに送信要
求時に送信要求信号とともに送信データの長さを光スイ
ッチ制御回路に通知し、光スイッチ制御回路はデータの
長さから送信終了タイミングを判断しストローブ信号線
を操作する方法がある。
ターフェイス制御回路が送信終了信号の代わりに送信要
求時に送信要求信号とともに送信データの長さを光スイ
ッチ制御回路に通知し、光スイッチ制御回路はデータの
長さから送信終了タイミングを判断しストローブ信号線
を操作する方法がある。
【００４７】さらに他の例としては、半導体光アンプを
用いたスプリッタコンバイナ型光スイッチに代わりニオ
ブ酸リチウムマトリクススイッチを使用する方法があ
る。
用いたスプリッタコンバイナ型光スイッチに代わりニオ
ブ酸リチウムマトリクススイッチを使用する方法があ
る。
【００４８】より他の例としては、各制御信号をデータ
信号と波長多重して１本の光ファイバでネットワークイ
ンターフェイス装置と光スイッチ装置間で送受信する方
法がある。
信号と波長多重して１本の光ファイバでネットワークイ
ンターフェイス装置と光スイッチ装置間で送受信する方
法がある。
【００４９】
【発明の効果】以上述べてきたように本発明では、光ス
イッチ装置における光スイッチの導入による信号の光ス
イッチ装置通過時間の短縮、等長配線によるシステムク
ロックの分配、光ファイバの等長配線と線長調節、光ス
イッチ装置におけるリタイミングによる光ネットワーク
装置全体の同期動作により、同期化処理のオーバーへッ
ドをなくし、レイテンシの短縮を実現することができ
る。また、大規模光スイッチにより光スイッチ装置にお
ける配線数を削減し実装上の問題を解決することができ
る。
イッチ装置における光スイッチの導入による信号の光ス
イッチ装置通過時間の短縮、等長配線によるシステムク
ロックの分配、光ファイバの等長配線と線長調節、光ス
イッチ装置におけるリタイミングによる光ネットワーク
装置全体の同期動作により、同期化処理のオーバーへッ
ドをなくし、レイテンシの短縮を実現することができ
る。また、大規模光スイッチにより光スイッチ装置にお
ける配線数を削減し実装上の問題を解決することができ
る。
【図面の簡単な説明】
【図１】本発明による光ネットワーク装置の第１の実施
の形態を示す図である。
の形態を示す図である。
【図２】図１の光スイッチの構成例を示す図である。
【図３】第１の実施の形態における信号の送受信処理の
例を示す図である。
例を示す図である。
【図４】本発明による光ネットワーク装置の第２の実施
の形態を示す図である。
の形態を示す図である。
【図５】図４のリタイミング回路の構成例を示す図であ
る。
る。
【図６】図５のリタイミング回路の動作例を示す図であ
る。
る。
【図７】第２の実施の形態における信号の送受信処理の
例を示す図である。
例を示す図である。
【図８】本発明による光ネットワーク装置の第３の実施
の形態を示す図である。
の形態を示す図である。
【図９】第３の実施の形態における信号の送受信処理の
例を示す図である。
例を示す図である。
【図１０】第３の実施の形態における信号の送受信処理
のタイミングチャート図である。
のタイミングチャート図である。
【図１１】従来の技術を用いたネットワーク装置の構成
例を示す図である。
例を示す図である。
【図１２】従来の光送信器と光受信器の構成例を示す図
である。
である。
【図１３】従来の技術でのスイッチの構成例を示す図で
ある。
ある。
１４０、１４３、４４０、４４４、８４０、８４４
送信要求信号線 １４１、１４４、４４１、４４５、８４１、８４５
送信終了信号線 １４２、１４５、４４２、４４６、８４２、８４６
送信開始要求信号線 ８４３、８４７ ストローブ信号線 １５０〜１５３、４５０〜４５３、８５０〜８５３
光ファイバ
送信要求信号線 １４１、１４４、４４１、４４５、８４１、８４５
送信終了信号線 １４２、１４５、４４２、４４６、８４２、８４６
送信開始要求信号線 ８４３、８４７ ストローブ信号線 １５０〜１５３、４５０〜４５３、８５０〜８５３
光ファイバ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56 G06F 15/16 330 H04B 10/02
Claims (7)
- 【請求項１】 複数のプロセッサをこれに対応する複数
のネットワークインターフェイス装置と光スイッチ装置
とにより接続するマルチプロセッサシステムにおいて、
前記複数のネットワークインターフェイス装置と前記光
スイッチ装置とに等長配線により同位相でシステムクロ
ックを供給するシステムクロック源を備え、前記各ネッ
トワークインターフェイス装置は、前記光スイッチ装置
との間で光ファイバにより接続される光送信器及び光受
信器と、ネットワークインターフェイス制御回路とを含
み、前記光スイッチ装置は、前記光送信器及び光受信器
と接続される光スイッチと、光スイッチ制御回路とを含
み、前記ネットワークインターフェイス制御回路と前記
光スイッチ制御回路との間は送信要求信号線、送信終了
信号線、送信開始要求信号線とで接続され、前記ネット
ワークインターフェイス制御回路は、前記送信要求信号
線を用いて送信要求を行うと共に送信先アドレスを送出
し、また前記送信終了信号線を用いてデータの送信の終
了を前記光スイッチ制御回路に通知し、前記光スイッチ
制御回路は、前記送信要求を調停し、調停後前記光スイ
ッチを切り替え、前記送信開始要求信号線を用いて前記
ネットワークインターフェイス制御回路にデータの送信
を指示することを特徴とする光ネットワーク装置。 - 【請求項２】 前記光スイッチ制御回路は、前記システ
ムクロックに位相ロックして内部クロックを生成する内
部クロック源と、前記内部クロックにもとづいて光信号
の位相を前記システムクロックに対してロックするリタ
イミング回路を前記光スイッチの入力あるいは出力側に
備えていることを特徴とする請求項１記載の光ネットワ
ーク装置。 - 【請求項３】 前記リタイミング回路は、前記光信号を
電気信号に変換するフォトダイオードと、前記電気信号
を受けて前記内部クロックをリファレンスクロックとし
てラッチすることでリタイミングを行うラッチ回路と、
該ラッチ回路の出力を光信号に変換するレーザーダイオ
ードとから構成されることを特徴とする請求項２記載の
光ネットワーク装置。 - 【請求項４】 すべての光送信器から前記光スイッチを
経てすべての光受信器に至るまでの光ファイバの線長を
すべて等長化することによりリタイミングを 行うことを
特徴とする請求項１記載の光ネットワーク装置。 - 【請求項５】 前記光ファイバは、すべての光送信器か
ら前記光スイッチまでの信号通過時間が前記システムク
ロック周期の整数倍になるよう同じ長さに線長調節され
ると共に、前記光スイッチからすべての光受信器までの
信号通過時間が前記システムクロック周期の整数倍にな
るよう同じ長さに線長調節されることを特徴とする請求
項４記載の光ネットワーク装置。 - 【請求項６】 複数のプロセッサをこれに対応する複数
のネットワークインターフェイス装置と光スイッチ装置
とにより接続するマルチプロセッサシステムにおいて、
前記複数のネットワークインターフェイス装置と前記光
スイッチ装置とに等長配線により同位相でシステムクロ
ックを供給するシステムクロック源を備え、前記各ネッ
トワークインターフェイス装置は、前記光スイッチ装置
との間で光ファイバにより接続される光送信器及び光受
信器と、ネットワークインターフェイス制御回路とを含
み、前記光スイッチ装置は、前記光送信器及び光受信器
と接続される光スイッチと、光スイッチ制御回路とを含
み、前記ネットワークインターフェイス制御回路と前記
光スイッチ制御回路との間は送信要求信号線、送信終了
信号線、送信開始要求信号線、ストローブ信号線とで接
続され、前記ネットワークインターフェイス制御回路
は、前記送信要求信号線を用いて送信要求を行うと共に
送信先アドレスを送出し、また前記送信終了信号線を用
いてデータの送信の終了を前記光スイッチ制御回路に通
知し、前記光スイッチ制御回路は、前記送信要求を調停
し、調停後前記光スイッチを切り替え、前記送信開始要
求信号線を用いて前記ネットワークインターフェイス制
御回路にデータの送信を指示し、前記ストローブ信号線
を用いて受信側のネットワークインターフェイス制御回
路に受信信号のデータとしての有効性を通知するように
し、前記光ファイバは、前記光送信器内のパラレルシリ
アル変換器から前記光スイッチ内のゲートスイッチまで
の信号通過時間が１クロックになるように同じ長さに線
長調節されると共に、前記光スイッチ内のゲートスイッ
チから前記光受信器内のシリアルパラレル変換器までの
信号通過時間が１クロックになるように同じ長さに線長
調節されることを特徴とする光ネットワーク装置。 - 【請求項７】 複数のプロセッサをこれに対応する複数
のネットワークイン ターフェイス装置と光スイッチ装置
とにより接続するマルチプロセッサシステムにおいて、
前記複数のネットワークインターフェイス装置と前記光
スイッチ装置とに等長配線により同位相でシステムクロ
ックを供給するシステムクロック源を備え、前記各ネッ
トワークインターフェイス装置は、前記光スイッチ装置
との間で光ファイバにより接続される光送信器及び光受
信器と、ネットワークインターフェイス制御回路とを含
み、前記光スイッチ装置は、前記光送信器及び光受信器
と接続される光スイッチと、光スイッチ制御回路とを含
み、前記ネットワークインターフェイス制御回路と前記
光スイッチ制御回路との間は送信要求信号線、送信開始
要求信号線、ストローブ信号線とで接続され、送信側ネ
ットワークインターフェイス制御回路は、前記送信要求
信号線を用いて送信要求を行うと共に送信先アドレス及
びデータの長さを通知し、前記光スイッチ制御回路は、
前記送信要求を調停し、調停後前記光スイッチを切り替
え、前記送信開始要求信号線を用いて前記ネットワーク
インターフェイス制御回路にデータの送信を指示し、か
つデータの長さから送信終了タイミングを判断し、前記
ストローブ信号線を用いて受信側のネットワークインタ
ーフェイス制御回路に受信信号のデータとしての有効性
を通知するようにしたことを特徴とする光ネットワーク
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121613A JP2882469B2 (ja) | 1996-05-16 | 1996-05-16 | 光ネットワーク装置 |
| EP97250156A EP0807886A3 (en) | 1996-05-16 | 1997-05-16 | Optical network device |
| US08/857,806 US5905587A (en) | 1996-05-16 | 1997-05-16 | Optical network device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121613A JP2882469B2 (ja) | 1996-05-16 | 1996-05-16 | 光ネットワーク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307562A JPH09307562A (ja) | 1997-11-28 |
| JP2882469B2 true JP2882469B2 (ja) | 1999-04-12 |
Family
ID=14815596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8121613A Expired - Fee Related JP2882469B2 (ja) | 1996-05-16 | 1996-05-16 | 光ネットワーク装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5905587A (ja) |
| EP (1) | EP0807886A3 (ja) |
| JP (1) | JP2882469B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295097B1 (ko) * | 1998-08-22 | 2001-08-07 | 오길록 | 광게이트를이용한광공간분할스위칭장치 |
| JP3214490B2 (ja) | 1999-01-06 | 2001-10-02 | 日本電気株式会社 | パケット交換ネットワーク |
| US7295552B1 (en) * | 1999-06-30 | 2007-11-13 | Broadcom Corporation | Cluster switching architecture |
| US6724512B2 (en) | 1999-11-03 | 2004-04-20 | Optodot Corporation | Optical switch device |
| US6583916B2 (en) * | 1999-11-03 | 2003-06-24 | Optodot Corporation | Optical shutter assembly |
| EP1248961A2 (en) | 1999-11-03 | 2002-10-16 | Steven A. Carlson | Optical shutter |
| US6751235B1 (en) * | 2000-06-27 | 2004-06-15 | Intel Corporation | Communication link synchronization method |
| EP1304901A1 (de) * | 2001-10-19 | 2003-04-23 | Alcatel | Synchronisation einer paketbasierenden Vermittlungsanlage |
| US7272309B1 (en) * | 2002-05-08 | 2007-09-18 | Yotta Networks, Llc | System and method of routing data at a photonic core |
| US7251416B1 (en) * | 2002-05-08 | 2007-07-31 | Yotta Networks, Llc | Container based crossconnect |
| US8831435B2 (en) * | 2008-03-28 | 2014-09-09 | Centurylink Intellectual Property Llc | System and method for dual wavelength communications of a clock signal |
| US8341628B2 (en) | 2009-12-23 | 2012-12-25 | International Business Machines Corporation | Controlling depth and latency of exit of a virtual processor's idle state in a power management environment |
| JP2012094975A (ja) * | 2010-10-25 | 2012-05-17 | Fujitsu Telecom Networks Ltd | 光パケットスイッチ装置 |
| US10735125B2 (en) | 2017-09-30 | 2020-08-04 | Juniper Networks, Inc. | Optical multicast switch with broadcast capability |
| US11368768B2 (en) * | 2019-12-05 | 2022-06-21 | Mellanox Technologies, Ltd. | Optical network system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942574A (en) * | 1988-03-31 | 1990-07-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Concurrent resource request resolution mechanism |
| DE69228364T2 (de) * | 1991-11-29 | 1999-06-17 | Nec Corp., Tokio/Tokyo | Optisch ATM-Selbstlenkungsvermittlungssystem mit einer verringerten Zellenkopfbitanzahl |
-
1996
- 1996-05-16 JP JP8121613A patent/JP2882469B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-16 EP EP97250156A patent/EP0807886A3/en not_active Withdrawn
- 1997-05-16 US US08/857,806 patent/US5905587A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09307562A (ja) | 1997-11-28 |
| EP0807886A2 (en) | 1997-11-19 |
| EP0807886A3 (en) | 2000-05-03 |
| US5905587A (en) | 1999-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882469B2 (ja) | 光ネットワーク装置 | |
| US6208667B1 (en) | Constant phase crossbar switch | |
| US5357360A (en) | Optical data network having adjustable delays for switching over to backup unit | |
| JP5522809B2 (ja) | 高速高密度通信システムのための光相互結合構成 | |
| EP0311772B1 (en) | Method of operating a switched network of optical buses | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| US11265400B2 (en) | Multimode interconnection interface controller for converged network | |
| US6751743B1 (en) | Method and apparatus for selecting a first clock and second clock for first and second devices respectively from an up-converted clock and an aligned clock for synchronization | |
| US7317720B2 (en) | Signal transmission system | |
| JPH11112483A (ja) | データ転送システム | |
| JP3036589B2 (ja) | 光ネットワーク制御方式および光ネットワーク | |
| US5243334A (en) | Partitioned switch with distributed clocks | |
| CN114731167A (zh) | 用于噪声降低的互补数据流 | |
| CN101159535A (zh) | 时钟信号调节装置和方法 | |
| US6081557A (en) | Datalink system and communication network | |
| KR100197420B1 (ko) | 전전자 교환기의 데이터 링크 처리기 | |
| JP2000332741A (ja) | 通信装置 | |
| JP3632081B2 (ja) | 光信号監視装置 | |
| JP2906823B2 (ja) | 光加入者伝送システム及び加入者時分割双方向通信システム | |
| JP4175048B2 (ja) | 光伝送装置 | |
| Yasukawa et al. | High-speed multi-stage ATM switch based on hierarchical cell resequencing architecture and WDM interconnection | |
| KR100464154B1 (ko) | 스위칭 보드와 가입자 보드 간의 이중화 구현 장치 | |
| JPS6359130A (ja) | 回線切替装置 | |
| JP3007601B2 (ja) | パケットスイッチ装置 | |
| JP2001016289A (ja) | 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |