CN101159535B - 时钟信号调节装置和方法 - Google Patents
时钟信号调节装置和方法 Download PDFInfo
- Publication number
- CN101159535B CN101159535B CN2007101812891A CN200710181289A CN101159535B CN 101159535 B CN101159535 B CN 101159535B CN 2007101812891 A CN2007101812891 A CN 2007101812891A CN 200710181289 A CN200710181289 A CN 200710181289A CN 101159535 B CN101159535 B CN 101159535B
- Authority
- CN
- China
- Prior art keywords
- output
- clock
- clock signal
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种时钟信号调节方法和装置，其中，该方法包括以下步骤：当时钟驱动电路的第一驱动通道的输入端接收到来自时钟信号源的时钟信号时，通过第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；将多路输出时钟信号中的一个输出时钟信号发送至零延时缓冲器的输入端，并将零延时缓冲器的反馈输出端的输出信号发送至第二驱动通道的输入端；以及将第二驱动通道的输出信号发送至零延时缓冲器的反馈输入端，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。这样避免了对系统时钟进行分叉，又避免了采用高端的零延时芯片或PLL电路模块，减少了设备的成本。
Description
技术领域
本发明涉及电子设备或系统的时钟分配、时钟同步处理技术，更具体地，涉及一种用于同时提供同相时钟信号和低抖动时钟信号的时钟信号调节装置和方法。
背景技术
时钟电路模块被称为电子设备或系统的心脏，为各电子设备之间或电子设备内部各模块间数据的传输产生或馈送时钟信号。在通讯设备、CPU存储系统以及其他需要进行数据通信的设备或模块间，时钟信号的质量直接影响到数据传输的可靠性。尤其是对于通讯设备，时钟信号的质量将直接关系到数据的各项抖动指标和误码性能是否满足相关协议或者标准，是直接影响数据传送可靠性的重要因素之一。
在某些需要提供多种高速数据传送的设备中，若干分系统或模块需要电子设备为之提供同相时钟。在这种情况下，在时钟生成或者再生后，需要把系统时钟信号分别送到各分系统或各模块上，为各分系统或模块提供同相时钟。但对于速率超过10MHz的高速时钟信号，根据信号完整性的相关理论可知，采用这种方案直接在PCB(Printed Circult Board)上实现时，时钟信号的布线出现分叉，将会导致传输线阻抗不连续，引起时钟信号在PCB铜箔线上传输过程中发生反射，从而发生过冲、下冲、振铃、回沟等现象，最终导致时钟波形产生畸变。而时钟质量变差，就会导致数据传送出现误码，或数据信号无法正常传送，最终影响了设备数据传送的可靠性。
为了避免对高速时钟信号分叉，导致时钟信号波形发生畸变，一般工程应用中采用时钟驱动/缓冲器或零延时驱动芯片来解决需要多个相同时钟信号的分叉问题。图1是时钟驱动/缓冲器电路的原理示意图，如图1所示，时钟驱动/缓冲器是一种输出波形跟随输入波形的器件，其工作原理是直接对输入信号进行驱动，并分成多路同样的时钟信号送出。影响时钟质量的因素主要有输出偏斜、抖动叠加、传输延时等。对于需要提供严格的同相高速时钟信号的情况，影响最大的因素主要是输出偏斜、传输延时和抖动指标。零延时时钟驱动芯片的主要工作原理是内部带有一个锁相环电路，输入的时钟信号作为参考时钟，通过反馈补偿机制实现同相，在输出侧产生多路输出，并且不对时钟做频率更改，以提供多路和输入时钟信号完全同频同相的时钟信号，可以解决时钟传输延时问题。
然而，普通零延时时钟驱动芯片因其内部的PLL(Phase-LockedLoops)电路精度较低，其锁定状态是动态的，其输出的时钟频率在一定范围内反复变化，从而叠加了抖动；并且零延时时钟驱动芯片本身也易受电源噪声、电磁辐射等因素的干扰而引入抖动，从而经过驱动后的时钟信号性能劣化，难以满足某些对时钟抖动指标要求严格的场合。而普通的时钟驱动器对于时钟抖动性能的影响较少，但是因为内部没有PLL做相位调整，因此有较大的传输延时这个不可克服的弊端，也就是说，普通的时钟驱动/缓冲器输出的时钟，能做到与输入同频，但是因为传输延时而不能做到同相输出。
对于抖动性能要求高、又需要多个和时钟源同相的时钟信号的场合，可以采用高端的零延时芯片或PLL电路来实现，但这两种方案目前成本较高。
发明内容
鉴于现有技术中的上述问题，本发明提供了一种用于同时提供低抖动时钟信号和同相时钟信号的时钟信号调节装置和方法，其采用廉价的普通零延时时钟驱动芯片和普通时钟驱动/缓冲器设计的电路方案，即可满足同时提供多个低抖动时钟输出，以及多个和时钟源同相的时钟输出的需求，电路实现简单，成本低廉。
本发明提供了一种时钟信号调节方法，包括以下步骤：步骤一，当时钟驱动电路的第一驱动通道的输入端接收到来自时钟信号源的时钟信号时，通过第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；步骤二，将多路输出时钟信号中的一个输出时钟信号发送至零延时缓冲器的输入端，并将零延时缓冲器的反馈输出端的输出信号发送至第二驱动通道的输入端；以及步骤三，将第二驱动通道的输出信号发送至零延时缓冲器的反馈输入端，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。
时钟驱动电路具有至少两个驱动通道，其中至少两个驱动通道的带宽不小于来自时钟信号源的时钟信号的频率范围。
在步骤一之前，该方法还包括：将时钟驱动电路的第一驱动通道的一个输出端连接至零延时缓冲器的输入端；将零延时缓冲器的反馈输出端连接至第二驱动通道的输入端；以及将第二驱动通道的一个输出端连接至驱动电路的反馈输入端。
从第一驱动通道的一个输出端输出的一路时钟信号的相位是通过以下公式得到的：Driv_nphase＝system_clkphase+θ，其中，Driv_nphase是从第一驱动通道的一个输出端输出的时钟信号的相位，system_clkphase是来自时钟信号源的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
输入零延时缓冲器的反馈输入端的时钟信号的相位是通过以下公式得到的：driv_fbphase＝zdbphase+θ，其中，driv_fbphase是输入零延时缓冲器的反馈输入端的时钟信号的相位，zdbphase是零延时缓冲器的输出端的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
在步骤三中，当零延时缓冲器的输出偏斜和输出延时为零时，第一驱动通道的一个输出端输出的时钟信号的相位与输入零延时缓冲器的反馈输入端的时钟信号的相位相等，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。
本发明还提供了一种时钟信号调节装置，用于采用时钟驱动电路和零延时缓冲器来输出低抖动的时钟信号和与时钟信号源同相的时钟信号，包括：低抖动信号输出模块，用于当时钟驱动电路的第一驱动通道的输入端接收到来自时钟信号源的时钟信号时，通过第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；转发模块，用于将多路输出时钟信号中的一个输出时钟信号发送至零延时缓冲器的输入端，并将零延时缓冲器的反馈输出端的输出信号发送至第二驱动通道的输入端；以及同相信号输出模块，用于将第二驱动通道的输出信号发送至零延时缓冲器的反馈输入端，从而输出与来自时钟信号源的时钟信号相同的相位的时钟信号。
从低抖动信号输出模块输出的时钟信号的相位是通过以下公式得到的：Driv_nphase＝system_clkphase+θ，其中，Driv_nphase是从低抖动信号输出模块输出的时钟信号的相位，system_clkphase是来自时钟信号源的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
输入同相信号输出模块的时钟信号的相位是通过以下公式得到的：driv_fbphase＝zdbphase+θ，其中，driv_fbphase是输入同相信号输出模块的时钟信号的相位，zdbphase是零延时缓冲器的输出端的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
在同相信号输出模块中，当零延时缓冲器的输出偏斜和输出延时为零时，第一驱动通道的一个输出端输出的时钟信号的相位与输入零延时缓冲器的反馈输入端的时钟信号的相位相等，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。
因而，采用本发明，即可满足同时提供多个低抖动时钟输出，以及多个和时钟源同相的时钟输出的需求，电路实现简单，成本低廉。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是时钟驱动/缓冲器电路(对应于本发明的时钟驱动电路)的原理示意图；
图2是零延时时钟驱动芯片电路(对应于本发明的零延时缓冲器)的原理示意图；
图3是根据本发明的时钟信号调节方法的流程图；
图4是本发明所涉及的同时提供同相时钟和低抖动时钟的电路方案示意图；
图5是用于传输设备内部的电路时钟分配方案的示意图；以及
图6是根据本发明的时钟信号调节装置的框图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明的关键目的在于一个时钟信号源，经过本电路方案后，输出多个与时钟源同频同相的时钟信号，同时还能提供1路(含1路)以上的高抖动指标但对相位不做要求的时钟信号输出，这里的高抖动指标定义为时钟的抖动性能不受零延时驱动器的影响。
图1是时钟驱动/缓冲器电路(对应于本发明的时钟驱动电路)的原理示意图。如图1所示，该时钟驱动器芯片具有至少两个驱动通道，其带宽要满足时钟信号的频率要求。
图2是零延时时钟驱动芯片电路(对应于本发明的零延时缓冲器)的原理示意图。如图2所示，多输出的零延时时钟驱动器芯片，带有反馈输出和反馈输入端，并且不对时钟做频率更改，其带宽要满足所要处理的时钟信号频率的要求。
另外，本发明的多输出避免了对高速时钟信号进行分叉，各时钟信号均是输入输出端到端连接，每个驱动通道或者驱动器的输出口数量可根据实际需要来选择。
图3是根据本发明的时钟信号调节方法的流程图。如图3所示，该方法包括以下步骤：
步骤S302，当时钟驱动电路的第一驱动通道的输入端接收到来自时钟信号源的时钟信号时，通过第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；
步骤S304，将多路输出时钟信号中的一个输出时钟信号发送至零延时缓冲器的输入端，并将零延时缓冲器的反馈输出端的输出信号发送至第二驱动通道的输入端；以及
步骤S306，将第二驱动通道的输出信号发送至零延时缓冲器的反馈输入端，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。
时钟驱动电路具有至少两个驱动通道，其中至少两个驱动通道的带宽不小于来自时钟信号源的时钟信号的频率范围。
在步骤S302之前，该方法还包括：将时钟驱动电路的第一驱动通道的一个输出端连接至零延时缓冲器的输入端；将零延时缓冲器的反馈输出端连接至第二驱动通道的输入端；以及将第二驱动通道的一个输出端连接至驱动电路的反馈输入端。
从第一驱动通道的一个输出端输出的一路时钟信号的相位是通过以下公式得到的：Driv_nphase＝system_clkphase+θ，其中，Driv_nphase是从第一驱动通道的一个输出端输出的时钟信号的相位，system_clkphase是来自时钟信号源的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
输入零延时缓冲器的反馈输入端的时钟信号的相位是通过以下公式得到的：driv_fbphase＝zdbphase+θ，其中，driv_fbphase是输入零延时缓冲器的反馈输入端的时钟信号的相位，zdbphase是零延时缓冲器的输出端的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
在步骤S306中，当零延时缓冲器的输出偏斜和输出延时为零时，第一驱动通道的一个输出端输出的时钟信号的相位与输入零延时缓冲器的反馈输入端的时钟信号的相位相等，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。
图4是本发明所涉及的同时提供同相时钟和低抖动时钟的电路方案示意图。在图4中，字母“n”、“m”代表数值，其值分别为时钟驱动器的输出端个数和缓冲器的输出端个数。
对于电子设备中需要同时提供低抖动时钟和同相高速时钟信号的情况，本发明采用主流的通用时钟驱动器和零延时芯片来实现，其电路示意图如图4所示。System_clk信号是设备或系统为各分系统或各模块提供的同步时钟信号，送入时钟驱动器通道1的输入端，通过驱动器内部的1:N驱动电路输出为N路时钟信号：driv_1至driv_n。由普通时钟驱动器固有特性可知，这N路信号因传输延时、输出偏斜等参数的影响，相对于输入时钟信号来说，其相位差别较大，但抖动值偏小，可用于系统内部对抖动值要求较高而对时钟相位不作要求的场合，例如为某些芯片或单板上某些PLL电路提供参考时钟用。
把时钟驱动器通道1的其中一个输出端接到零延时缓冲器的输入端，把零延时缓冲器其中一个输出信号连接到时钟驱动器芯片的通道2的输入端，通道2的其中一个输出，driv_fb信号连接至零延时时钟驱动芯片的反馈输入端。
本发明之所以采用带有至少两个通道的时钟驱动器，是考虑对于输出延时和输出偏斜指标，且同一芯片内的输出端间的输出延时和输出偏斜指标在设计和制造误差上差异很小，可以忽略不计。
本发明提出的电路方案的核心原理是零延时时钟驱动器的反馈机制对普通时钟驱动器的输出偏斜和输出延时进行了补偿，从而达到了前文所述的本发明的关键目的。下面是对电路方案的时钟相位关系的计算分析，说明电路方案主要原理。
分别假设：假设系统提供的时钟源相位初值为system_clkphase；假设普通时钟驱动器同一芯片内各通道和各输出端的输出偏斜和输出延时相等且此两数值之和为θ；假设零延时时钟驱动芯片固有的输出偏斜和输出延时为0；以及假设各传输线所引入的传输延时为0，则零延时芯片各输入端的时钟和系统提供的同步时钟间的相位差可根据下述推理得出：
时钟驱动器通道1的各输出端与输入端系统同步时钟间的关系为：
Driv_nphase＝system_clkphase+θ；--等式1
时钟驱动器通道2的输出端与输入端的关系为：
driv_fbphase＝zdbphase+θ；--等式2
零延时缓冲器的输出端与系统同步时钟信号的关系为：
由零延时缓冲器的特性可知，其参考时钟输入端和反馈输入端是同频同相的关系，有：
driv_fbphase＝driv_nphase，把等式1和等式3分别代入此等式，即：
zdb_outphase+θ＝system_clkphase+θ；--等式3
由此可得出：
zdb_outphase＝system_clkphase；--等式4
由上述推算结果可知，相对于系统时钟信号，时钟驱动器通道1各输出端时钟信号具有低抖动值、延时较大的特点，可作为对时钟同步要求不严格而对时钟质量要求严格的情况；零延时缓冲器各输出时钟信号具有与系统同步时钟完全同步的特点，但因叠加了时钟驱动器和零延时芯片所产生的抖动，其抖动数值较大，可为各分系统或模块间数据传送提供同步时钟，不适合作为设备间或提供满足标准的通讯协议的数据传送的时钟来使用。
图5是用于传输设备内部的电路时钟分配方案的示意图。在图5中，该小型化光同步数字传输设备主要由网元控制单板、多种业务处理单板、时钟单板、交叉单板构成。网元控制单板主要实现对网元工作性能监控功能，业务处理单板主要完成对符合SDH(Synchronous Digital Hierarchy)和PDH(Plesiochronous DigitalHierarchy)标准的各种帧信号进行处理。设备提供一块时钟单板，为设备内部各单板间数据传送提供同步时钟。
各业务处理单板与交叉板间均通过高速总线提供业务数据的传送，交叉板再根据软件的设置对各业务板送入的数据进行交叉、交换，从而提供SDH网络中的分插复用和数字交叉连接功能。整个设备各业务数据的处理均采用同步时钟，设备内部各单板间数据通讯保持同步状态，从而简化了设备内部数据传送的复杂性。
在我们设备的一款光线路处理单板上，需要提供多路时钟信号，其电路原理框图如图5所示。MUX/DEMUX(multiplexer/demultiplexer)芯片在接收侧主要完成对高速数据信号进行串/并转换、时钟恢复的功能；在发送侧主要完成并/串转换功能，把并行低速数据转换为高速串行数据并送入光模块单元。开销处理芯片主要完成对符合SDH标准的帧信号进行开销处理和指针处理，并分离出业务数据送入交叉板。
由上图可见，时钟单板上送入的高速同步时钟信号通过背板连接到光线路处理单板，走线较长，且工作频率较高，不能直接对其进行分叉成多路后再分别送入各模块电路中。在最初的电路设计中，我们仅采用了一片零延时缓冲器芯片，分别把其输出引到各模块电路上。但在调测过程中发现输出的光信号无法满足SDH标准对输出抖动指标的要求。这是因为MUX/DEMUX芯片需要提供高质量的参考时钟信号，以作为接收侧时钟恢复电路模块和发送侧时钟倍频电路模块的参考时钟。如果该时钟抖动性能劣化，将直接导致发送侧输出的高速信号抖动性能劣化，从而导致输出抖动指标不符合SDH相关标准的要求。
通过比较时钟驱动器和零延时缓冲器的性能参数可知，零延时缓冲器的输出端所叠加的抖动远超过时钟驱动器芯片，不能作为MUX/DEMUX芯片的参考时钟来用；开销处理芯片和总线驱动器要求使用同相时钟，而时钟驱动器输出的时钟信号与输入端相位差别较大，如果采用将可能影响到高速数据传输的建立时间或保持时间临界，导致数据传输出现隐患。现我们采用本发明所述的方法，把MUX/DEMUX芯片所需要的时钟信号经由时钟驱动器得到；单板上开销处理和指针处理芯片、总线驱动器及其他需要提供同相时钟的电路模块，这些模块所需提供的时钟对抖动指标没有严格的要求，但要求各时钟完全同相，以保证设备内部各单板间数据传送的建立时间或保持时间满足要求，则采用零延时缓冲器来得到。
图6是根据本发明的时钟信号调节装置600的框图。如图6所示，该装置包括：低抖动信号输出模块602，用于当时钟驱动电路的第一驱动通道的输入端接收到来自时钟信号源的时钟信号时，通过第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；转发模块604，用于将多路输出时钟信号中的一个输出时钟信号发送至零延时缓冲器的输入端，并将零延时缓冲器的反馈输出端的输出信号发送至第二驱动通道的输入端；以及同相信号输出模块606，用于将第二驱动通道的输出信号发送至零延时缓冲器的反馈输入端，从而输出与来自时钟信号源的时钟信号相同的相位的时钟信号。
从低抖动信号输出模块602输出的时钟信号的相位是通过以下公式得到的：Driv_nphase＝system_clkphase+θ，其中，Driv_nphase是从低抖动信号输出模块输出的时钟信号的相位，system_clkphase是来自时钟信号源的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
输入同相信号输出模块606的时钟信号的相位是通过以下公式得到的：driv_fbphase＝zdbphase+θ，其中，driv_fbphase是输入同相信号输出模块的时钟信号的相位，zdbphase是零延时缓冲器的输出端的时钟信号的相位，以及θ是第一通道的输出偏斜与输出延时的和。
在同相信号输出模块606中，当零延时缓冲器的输出偏斜和输出延时为零时，第一驱动通道的一个输出端输出的时钟信号的相位与输入零延时缓冲器的反馈输入端的时钟信号的相位相等，从而从零延时缓冲器的输出端输出的时钟信号具有与来自时钟信号源的时钟信号相同的相位。
综上所述，采用本发明，避免了对系统时钟进行分叉，又避免了采用高端的零延时芯片或PLL电路模块，增加设备的成本。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种时钟信号调节方法，用于采用时钟驱动电路和零延时缓冲器来同时提供低抖动的时钟信号和与时钟信号源同相的时钟信号，其特征在于，包括以下步骤：
步骤一，当所述时钟驱动电路的第一驱动通道的输入端接收到来自所述时钟信号源的时钟信号时，通过所述第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；
步骤二，将所述多路输出时钟信号中的一个输出时钟信号发送至所述零延时缓冲器的输入端，并将所述零延时缓冲器的反馈输出端的输出信号发送至所述时钟驱动电路的第二驱动通道的输入端；以及
步骤三，将所述第二驱动通道的输出信号发送至所述零延时缓冲器的反馈输入端，从而从所述零延时缓冲器的输出端输出的时钟信号具有与来自所述时钟信号源的所述时钟信号相同的相位。
2.根据权利要求1所述的方法，其特征在于，所述时钟驱动电路具有至少两个驱动通道，其中
所述至少两个驱动通道的带宽不小于来自所述时钟信号源的所述时钟信号的频率范围。
3.根据权利要求1所述的方法，其特征在于，在所述步骤一之前，还包括：
将所述时钟驱动电路的所述第一驱动通道的一个输出端连接至所述零延时缓冲器的所述输入端；
将所述零延时缓冲器的所述反馈输出端连接至所述第二驱动通道的所述输入端；以及
将所述第二驱动通道的一个输出端连接至所述零延时缓冲器的反馈输入端。
4.根据权利要求1所述的方法，其特征在于，从所述第一驱动通道的一个输出端输出的一路时钟信号的相位是通过以下公式得到的：
Driv_nphase＝system_clkphase+θ，
其中，Driv_nphase是从所述第一驱动通道的一个输出端输出的所述时钟信号的相位，system_clkphase是来自所述时钟信号源的所述时钟信号的相位，以及θ是所述第一驱动通道的输出偏斜与输出延时的和。
5.根据权利要求1所述的方法，其特征在于，输入所述零延时缓冲器的反馈输入端的时钟信号的相位是通过以下公式得到的：
driv_fbphase＝zdbphase+θ，
其中，driv_fbphase是输入所述零延时缓冲器的反馈输入端的时钟信号的相位，zdbphase是所述零延时缓冲器的反馈输出端的时钟信号的相位，以及θ是所述第一驱动通道的输出偏斜与输出延时的和。
6.根据权利要求4或5所述的方法，其特征在于，在所述步骤三中，
当所述零延时缓冲器的输出偏斜和输出延时为零时，所述第一驱动通道的一个输出端输出的所述时钟信号的相位与输入所述零延时缓冲器的反馈输入端的时钟信号的相位相等，从而从所述零延时缓冲器的输出端输出的时钟信号具有与来自所述时钟信号源的所述时钟信号相同的相位。
7.一种时钟信号调节装置，用于采用时钟驱动电路和零延时缓冲器来输出低抖动的时钟信号和与时钟信号源同相的时钟信号，其特征在于，包括：
低抖动信号输出模块，用于当所述时钟驱动电路的第一驱动通道的输入端接收到来自所述时钟信号源的时钟信号时，通过所述第一驱动通道的多个输出端输出多路输出时钟信号，从而得到低抖动的时钟信号；
转发模块，用于将所述多路输出时钟信号中的一个输出时钟信号发送至所述零延时缓冲器的输入端，并将所述零延时缓冲器的反馈输出端的输出信号发送至所述时钟驱动电路的第二驱动通道的输入端；以及
同相信号输出模块，用于将所述第二驱动通道的输出信号发送至所述零延时缓冲器的反馈输入端，从而输出与来自所述时钟信号源的所述时钟信号相同的相位的时钟信号。
8.根据权利要求7所述的装置，其特征在于，从所述低抖动信号输出模块输出的时钟信号的相位是通过以下公式得到的：
Driv_nphase＝system_clkphase+θ，
其中，Driv_nphase是从所述低抖动信号输出模块输出的时钟信号的相位，system_clkphase是来自所述时钟信号源的所述时钟信号的相位，以及θ是所述第一驱动通道的输出偏斜与输出延时的和。
9.根据权利要求7所述的装置，其特征在于，输入所述同相信号输出模块的时钟信号的相位是通过以下公式得到的：
driv_fbphase＝zdbphase+θ，
其中，driv_fbphase是输入所述同相信号输出模块的时钟信号的相位，zdbphase是所述零延时缓冲器的反馈输出端的时钟信号的相位，以及θ是所述第一驱动通道的输出偏斜与输出延时的和。
10.根据权利要求8或9所述的装置，其特征在于，在所述同相信号输出模块中，当所述零延时缓冲器的输出偏斜和输出延时为零时，所述第一驱动通道的一个输出端输出的所述时钟信号的相位与输入所述零延时缓冲器的反馈输入端的时钟信号的相位相等，从而从所述零延时缓冲器的输出端输出的时钟信号具有与来自所述时钟信号源的所述时钟信号相同的相位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101812891A CN101159535B (zh) | 2007-10-26 | 2007-10-26 | 时钟信号调节装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101812891A CN101159535B (zh) | 2007-10-26 | 2007-10-26 | 时钟信号调节装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101159535A CN101159535A (zh) | 2008-04-09 |
| CN101159535B true CN101159535B (zh) | 2010-06-02 |
Family
ID=39307472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101812891A Expired - Fee Related CN101159535B (zh) | 2007-10-26 | 2007-10-26 | 时钟信号调节装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101159535B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106200762A (zh) * | 2016-06-24 | 2016-12-07 | 浪潮电子信息产业股份有限公司 | 一种时钟网络 |
| CN109583029B (zh) * | 2018-11-01 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种消除受Ledge影响信号边沿斜率值的方法及装置 |
| CN111162842B (zh) * | 2019-12-20 | 2021-10-01 | 西安空间无线电技术研究所 | 一种适用于空间光通信的高速率的裸并串信号产生系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1533112A (zh) * | 2003-03-26 | 2004-09-29 | 华为技术有限公司 | V35接口与时分复用接口的时钟信号转换电路 |
| EP1544995B1 (en) * | 2003-12-19 | 2007-10-03 | Broadcom Corporation | High frequency binary phase detector |
-
2007
- 2007-10-26 CN CN2007101812891A patent/CN101159535B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1533112A (zh) * | 2003-03-26 | 2004-09-29 | 华为技术有限公司 | V35接口与时分复用接口的时钟信号转换电路 |
| EP1544995B1 (en) * | 2003-12-19 | 2007-10-03 | Broadcom Corporation | High frequency binary phase detector |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101159535A (zh) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7210057B2 (en) | Low-speed DLL employing a digital phase interpolator based upon a high-speed clock | |
| US8750338B2 (en) | Symmetrical clock distribution in multi-stage high speed data conversion circuits | |
| US10133301B2 (en) | Method and apparatus for exchanging data between devices operating at different clock rates | |
| US6233294B1 (en) | Method and apparatus for accomplishing high bandwidth serial communication between semiconductor devices | |
| US20030043434A1 (en) | Method for coupling an electrical device with an optical network for performing optical data transmission based on a high speed transmission rate | |
| US6915036B2 (en) | Field reconfigurable line cards for an optical transport system | |
| JP6126598B2 (ja) | 回路装置および信号を送信するための方法 | |
| CN101159535B (zh) | 时钟信号调节装置和方法 | |
| US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
| US20080267225A1 (en) | Hybrid High-Speed/Low-Speed Output Latch in 10 GBPS Interface with Half Rate Clock | |
| US7616725B2 (en) | Signal delay structure in high speed bit stream demultiplexer | |
| CN114731167A (zh) | 用于噪声降低的互补数据流 | |
| US8731098B2 (en) | Multiple gigahertz clock-data alignment scheme | |
| EP1585242B1 (en) | Method and device for distributing clock and synchronization in a telecommunication network element | |
| KR100699345B1 (ko) | 에더넷 통신방식을 이용한 다채널 다접점의 통신모듈 | |
| KR100293430B1 (ko) | 스위칭 장비의 시스템 동기 클럭 분배 시스템 | |
| JP6126599B2 (ja) | 回路装置および信号を送信するための方法 | |
| KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 | |
| KR100225615B1 (ko) | 백플레인을 이용한 망동기 장치 | |
| JP2003060628A (ja) | 光リンク用スキュー補正装置 | |
| KR0126860B1 (ko) | 대용량 비동기 송수신기 정합(g-taxi) 수신 장치 | |
| JPH0548537A (ja) | 並列光伝送装置 | |
| JP2014529932A (ja) | 回路装置および信号を送信するための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151217 Address after: Yuhuatai District of Nanjing City, Jiangsu province 210012 Bauhinia Road No. 68 Patentee after: Nanjing Zhongxing New Software Co., Ltd. Address before: 518057 Nanshan District science and Technology Industrial Park, Guangdong high tech Industrial Park, ZTE building Patentee before: ZTE Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20161026 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |