JPH09307548A - データリンク装置およびネットワーク装置 - Google Patents

データリンク装置およびネットワーク装置

Info

Publication number
JPH09307548A
JPH09307548A JP8146794A JP14679496A JPH09307548A JP H09307548 A JPH09307548 A JP H09307548A JP 8146794 A JP8146794 A JP 8146794A JP 14679496 A JP14679496 A JP 14679496A JP H09307548 A JPH09307548 A JP H09307548A
Authority
JP
Japan
Prior art keywords
signal
control signal
data
parallel
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8146794A
Other languages
English (en)
Inventor
Takehiko Suemura
剛彦 末村
Naoya Henmi
直也 逸見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8146794A priority Critical patent/JPH09307548A/ja
Priority to US08/857,807 priority patent/US6081557A/en
Priority to EP97108052A priority patent/EP0808044A3/en
Publication of JPH09307548A publication Critical patent/JPH09307548A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Optical Communication System (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 データ伝送系の構成を変更することなく、制
御信号伝送系により様々な制御信号を伝送する。 【解決手段】 セレクタ１１はストローブ信号２４１に
応じてパケット信号２１１を選択し、並列／直列変換回
路１２は並列信号２１２を直列信号２１３に変換し、光
送信機１３は光信号２１４を送信する。光受信機１４は
光信号２１４を直列信号２１５とし、直列／並列変換回
路１５は並列信号２１６に変換する。ロー・クロック２
２１はラインドライバ２３を経て伝送され、ラインレシ
ーバ２４を経てロー・クロック２２６となる。パリティ
信号２５１はディレイライン５２，ラインドライバ５３
を経て伝送され、ラインレシーバ５４，ディレイライン
５５を経てパリティ信号２５６となる。ストローブ信号
２４１はディレイライン４２，ラインドライバ４３を経
て伝送され、ラインレシーバ４４，ディレイライン４５
を経てストローブ信号２４６となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータリンク装置お
よびネットワーク装置に関し、特にコンピュータなどの
ボード間，筐体間などを接続するデータリンク装置、お
よび、並列コンピュータなどのプロセッサ間，メモリ間
などを接続するネットワーク装置に関する。
【０００２】
【従来の技術】コンピュータにおいては、システムを構
成する各装置間でデータ通信を行うため、多数のデータ
リンクが使用される。並列信号を時分割多重により直列
信号に変換して伝送する直列データリンクは、ケーブル
本数の削減が可能，並列データリンクと異なりチャネル
間にスキューが生じないなどの利点を持つため、近年多
く使用されるようになってきている。通常、直列データ
リンクでは、送信するパケットが無い場合も、受信機の
ビット同期、フレーム同期を保つために何らかの信号を
送り続ける。例えば、コンピュータの周辺装置などを接
続するデータリンクあるいはネットワークの規格の１つ
であるファイバ・チャネル（ＡＮＳＩ Ｘ３Ｔ１１，Ｆ
ｉｂｒｅ Ｃｈａｎｎｅｌ Ｐｈｙｓｉｃａｌ ａｎｄ
Ｓｉｇｎａｌｉｎｇ Ｉｎｔｅｆａｃｅ Ｒｅｖ．
４．３，１９９４）では、送信するパケット（ファイバ
・チャネルではフレームと呼ぶ）がない場合にはアイド
ル信号という信号を送り続ける。このアイドル信号とパ
ケットとを区別するために、ファイバ・チャネルではパ
ケットの先頭および末尾にスタート・オブ・フレームお
よびエンド・オブ・フレームというデリミッタをそれぞ
れ付加する。
【０００３】一方、コンピュータなどにおいてはデータ
伝送中に生じるデータの誤りを検出するため、１バイト
のデータに対して１ビット程度の割合でパリティ信号を
付加することが多い。例えば、１バイトのデータ中の１
の数が奇数ならばパリティ信号は１、偶数ならばパリテ
ィ信号は０というように付加される。
【０００４】これらの技術は、１対１の接続を行うデー
タリンクに限らず、スイッチなどを備えたネットワーク
に対しても全く同様に適用される。前出のファイバ・チ
ャネルは１対１の接続だけでなく、ファブリックと呼ば
れるスイッチを用いたスター網およびループ網の規格を
定めているが、これらの場合もパケットの前後にデリミ
ッタを付加する点において、１対１の場合と何ら変わり
はない。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の技術では、デリミッタを付加することによりオーバー
ヘッドが増大し、データリンクのレイテンシ（ｌａｔｅ
ｎｃｙ）が大きくなるという問題点がある。例えば、フ
ァイバ・チャネルにおけるスタート・オブ・フレームお
よびエンド・オブ・フレームはそれぞれ１ワード（４０
ビット）の長さがあり、その分、データを受信するのが
遅れる。特に、並列コンピュータのプロセッサ，メモリ
間等を接続するデータリンクでは、レイテンシの増大は
計算性能の低下を招くので大きな問題になる。
【０００６】また、データにパリティ信号を付加する
と、データリンクのスループットをその分増加させる必
要がある。特に、直列データリンクでスループットを増
加させるためには、並列／直列変換を行うチャネル数を
増やす必要があり、コスト高などの問題点が生じる。例
えば、データのみであれば８：１の並列／直列変換で済
んでいたのが、パリティを送るためには９：１の並列／
直列変換を行わなければならないことになるが、９：１
の並列／直列変換などは一般的ではないので、コストが
急に増大する場合がある。前出のファイバ・チャネルで
もパリティの伝送はサポートされていないので、パリテ
ィを送りたい場合は何らかの手段を講じる必要がある。
【０００７】これらの課題は１対１のデータリンクの場
合のみならず、ネットワークにおいても同様に存在す
る。
【０００８】
【課題を解決するための手段】本願の第１の発明は、並
列信号を直列信号に変換する並列／直列変換回路と、前
記並列／直列変換回路から出力された直列信号を伝送す
るデータ伝送路と、前記データ伝送路により伝送された
直列信号を並列信号に変換する直列／並列変換回路とを
備えるデータ伝送系、および、前記データ伝送系に並行
する制御信号伝送系からなるデータリンク装置である。
【０００９】本願の第２の発明は、データ伝送系の信号
伝搬遅延と制御信号伝送系の信号伝搬遅延とが等しいこ
とを特徴とする本願の第１の発明のデータリンク装置で
ある。
【００１０】本願の第３の発明は、データ伝送路の信号
伝搬遅延と制御信号伝送路の信号伝搬遅延とが等しく、
制御信号伝送路の前段および／または後段にディレイラ
インを備えることを特徴とする本願の第２の発明のデー
タリンク装置である。
【００１１】本願の第４の発明は、データ伝送路として
光ファイバを用い、制御信号伝送路として信号の伝搬速
度が光ファイバと等しい電気ケーブルを用いることを特
徴とする本願の第３の発明のデータリンク装置である。
【００１２】本願の第５の発明は、データ伝送系により
伝送される信号が有効か無効かを示すストローブ信号
を、制御信号伝送系により伝送することを特徴とする本
願の第１の発明のデータリンク装置である。
【００１３】本願の第６の発明は、データ伝送系により
伝送される信号のパリティ信号を、制御信号伝送系によ
り伝送することを特徴とする本願の第１の発明のデータ
リンク装置である。
【００１４】本願の第７の発明は、複数の送信ノード
と、前記送信ノードにおいて並列信号を直列信号に変換
する並列／直列変換回路と、前記送信ノードのそれぞれ
から出力された直列信号を伝送する複数の往路データ伝
送路と、前記往路データ伝送路に接続されたデータスイ
ッチと、前記データスイッチに接続された複数の復路デ
ータ伝送路と、前記復路データ伝送路のそれぞれにより
伝送された直列信号を受信する複数の受信ノードと、前
記受信ノードにおいて直列信号を並列信号に変換する直
列／並列変換回路とを備えるデータネットワーク、およ
び、前記送信ノードのそれぞれに接続された複数の往路
制御信号伝送路と、前記往路制御信号伝送路に接続され
た制御信号スイッチと、前記制御信号スイッチと前記受
信ノードのそれぞれとを接続する複数の復路制御信号伝
送路とを備える制御信号ネットワークからなるネットワ
ーク装置である。
【００１５】本願の第８の発明は、任意の送信ノードか
ら任意の受信ノードへのデータネットワークにおける信
号伝搬遅延と、同じ送信ノードから同じ受信ノードへの
制御信号ネットワークにおける信号伝搬遅延とが等しい
ことを特徴とする本願の第７の発明のネットワーク装置
である。
【００１６】本願の第９の発明は、同じ送信ノードに接
続された往路データ伝送路と往路制御信号伝送路との信
号伝搬遅延が等しく、かつ、同じ受信ノードに接続され
た復路データ伝送路と復路制御信号伝送路との信号伝搬
遅延が等しく、往路制御信号伝送路および復路制御信号
伝送路の前段および／または後段にディレイラインを備
えることを特徴とする本願の第８の発明のネットワーク
装置である。
【００１７】本願の第１０の発明は、往路データ伝送路
および復路データ伝送路として光ファイバを用い、往路
制御信号伝送路および復路制御信号伝送路として、信号
の伝搬速度が光ファイバと等しい電気ケーブルを用いる
ことを特徴とする本願の第９の発明のネットワーク装置
である。
【００１８】本願の第１１の発明は、データネットワー
クにより伝送される信号が有効か無効かを示すストロー
ブ信号を、制御信号ネットワークにより伝送することを
特徴とする本願の第７の発明のネットワーク装置であ
る。
【００１９】本願の第１２の発明は、データネットワー
クにより伝送される信号のパリティ信号を、制御信号ネ
ットワークにより伝送することを特徴とする本願の第７
の発明のネットワーク装置である。
【００２０】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
【００２１】図１は、本願の第４，第５および第６の発
明を実施する、第１の実施の形態に係る光データリンク
装置の構成を示すブロック図である。本実施の形態に係
る光データリンク装置は、セレクタ１１と、並列／直列
変換回路（Ｐ／Ｓ）１２と、光送信機（ＯＴｘ）１３
と、光受信機（ＯＲｘ）１４と、直列／並列変換回路
（Ｓ／Ｐ）１５と、ラインドライバ２３と、ラインレシ
ーバ２４と、ディレイライン４２と、ラインドライバ４
３と、ラインレシーバ４４と、ディレイライン４５と、
ディレイライン５２と、ラインドライバ５３と、ライン
レシーバ５４と、ディレイライン５５と、光ファイバ１
１１と、同軸ケーブル１２１，１４１および１５１とか
ら構成されている。なお、図１中、符号２１１はパケッ
ト（ＰＡＣＫＥＴ）、２１２は並列信号、２１３は直列
信号、２１４は光信号、２１５は直列信号、２１６は並
列信号（ＤＡＴＡ）、２２１はロー・クロック（ＬＣＬ
Ｋ）、２２６はロー・クロック（ＬＣＬＫ）、２３１は
ハイ・クロック（ＨＣＬＫ）、２３６はハイ・クロック
（ＨＣＬＫ）、２４１はストローブ信号（ＳＴＲＯＢ
Ｅ）、２４６はストローブ信号（ＳＴＲＯＢＥ）、２５
１はパリティ信号（ＰＡＲＩＴＹ）、２５６はパリティ
信号（ＰＡＲＩＴＹ）、３０１はアイドル信号（ＩＤＬ
Ｅ）をそれぞれ示す。
【００２２】次に、このように構成された第１の実施の
形態に係る光データリンク装置の動作について説明す
る。
【００２３】光データリンク装置では、パケットを送る
とき以外はストローブ信号２４１をＬｏｗにしている。
このとき、セレクタ１１は、”１０１０１０１０”とい
う固定パターンであるアイドル信号３０１を選択して並
列信号２１２として出力する。パケット２１１は、８ビ
ット幅の可変長パケットであり、並列方向の８ビットに
対してパリティ信号２５１が付加されている。パケット
２１１を送る場合、まず、ストローブ信号２４１をＨｉ
ｇｈにする。すると、セレクタ１１は、パケット２１１
を選択して並列信号２１２として出力する。並列信号２
１２は、周波数１００ＭＨｚのロー・クロック２２１に
同期して並列／直列変換回路１２に入力され、周波数８
００ＭＨｚのハイ・クロック２３１に同期した直列信号
２１３に変換される。直列信号２１３は、光送信機１３
により光信号２１４に変換されて光ファイバ１１１中を
伝送される。受信側の光受信機１４は、光信号２１４を
電気の直列信号２１５に変換して出力する。同時に、光
受信機１４は、電気の直列信号２１５よりＰＬＬ（Ｐｈ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用いてハイ・
クロック２３６を抽出する。直列信号２１５は、ハイ・
クロック２３６に同期して直列／並列変換回路１５に入
力され、ロー・クロック２２６に同期した８ビット幅の
並列信号２１６に変換される。
【００２４】ロー・クロック２２１は、ラインドライバ
２３を経て同軸ケーブル１２１により伝送され、ライン
レシーバ２４を経てロー・クロック２２６となる。ま
た、パリティ信号２５１は、ディレイライン５２および
ラインドライバ５３を経て同軸ケーブル１５１により伝
送され、ラインレシーバ５４およびデイレイライン５５
を経てパリティ信号２５６となる。同様に、ストローブ
信号２４１は、同軸ケーブル１４１により伝送され、ス
トローブ信号２４６となる。同軸ケーブル１２１，１４
１および１５１は、光ファイバ１１１と信号の伝搬速度
が等しくなるように製作されており、長さも光ファイバ
１１１と等しいので、同軸ケーブル１２１，１４１およ
び１５１と光ファイバ１１１との信号伝搬遅延は等し
い。
【００２５】以上により、受信側のロー・クロック２２
６と直列信号２１５との位相関係は、送信側のロー・ク
ロック２２１と直列信号２１３との位相関係と等しくな
っており、直列／並列変換回路１５においてロー・クロ
ック２２６を用いて直列／並列変換することによりフレ
ーム同期が実現される。
【００２６】ディレイライン４２および５２は並列／直
列変換回路１２と、ディレイライン４５および５５は直
列／並列変換回路１５と遅延が等しくなるように調整さ
れている。また、既に述べたように、同軸ケーブル１４
１および１５１と光ファイバ１１１との信号伝搬遅延は
等しい。これにより、受信側においてパリティ信号２５
６およびストローブ信号２４６は、並列信号２１６中の
パケットと同時にデータリンクから出力される。したが
って、ストローブ信号２４６がＨｉｇｈのときは並列信
号２１６はパケットであり、ストローブ信号２４６がＬ
ｏｗのときは並列信号２１６はアイドル信号である。例
えば、データリンクの次段がＦＩＦＯ（Ｆｉｒｓｔ−Ｉ
ｎ Ｆｉｒｓｔ−Ｏｕｔ）メモリであれば、ストローブ
信号２４６を直接ＦＩＦＯメモリのライト・イネーブル
端子に入力することにより、並列信号２１６中のパケッ
ト部分と、これに付加されたパリティ信号とをＦＩＦＯ
メモリに書き込むことができる。
【００２７】以上に述べたように、第１の実施の形態に
係る光データリンク装置では、本願の第５の発明を適用
したことにより、パケットの前後にデリミッタを付加す
る必要がない。したがって、その分データ伝送のレイテ
ンシを小さくすることができる。また、本願の第６の発
明を適用したことにより、パリティ信号をデータ伝送系
の光ファイバで送る必要がないので、データ伝送系のス
ループットを増加させる必要がない。本願の第６の発明
を適用しなかった場合は、スループットを増加させるた
めに並列／直列変換回路１２として９：１並列／直列変
換回路を、直列／並列変換回路１５として１：９直列／
並列変換回路を用いる必要があるが、このような並列／
直列変換回路および直列／並列変換回路は一般的ではな
いために入手困難で、高コストにつながる。
【００２８】第１の実施の形態に係る光データリンク装
置では、伝送レートが８００Ｍｂ／ｓと高いデータ信号
は光伝送し、周波数１００ＭＨｚのロー・クロック，１
００Ｍｂ／ｓのストローブ信号およびパリティ信号は同
軸ケーブルにより伝送する。このような低速の信号を同
軸ケーブルで伝送することは比較的容易であり、大きな
コスト増は招かない。
【００２９】図２は、本願の第１０，第１１および第１
２の発明を実施する、第２の実施の形態に係る光ネット
ワーク装置の構成を示すブロック図である。本実施の形
態に係る光ネットワーク装置は、送信ノードと受信ノー
ドとを兼ねる４個のノード５０１，５０２，５０３およ
び５０４を持つ光ネットワーク装置であり、光ファイバ
５１１〜５１４，５２１〜５２４と光スイッチ８０１と
により構成されるデータネットワークと、同軸ケーブル
６１１〜６１４，６２１〜６２４，６５１〜６５４，６
６１〜６６４と電気スイッチ８０２とにより構成される
制御信号ネットワークと、光スイッチ８０１および電気
スイッチ８０２の調停制御を行う光スイッチ制御回路８
１１と、同軸ケーブル７１１〜７１４，７２１〜７２４
と、ロー・クロック分配線９０１と、ハイ・クロック分
配線９０２とからなる。
【００３０】各ノード５０１，５０２，５０３および５
０４には、光スイッチ制御回路８１１よりロー・クロッ
ク分配線９０１およびハイ・クロック分配線９０２を通
じてロー・クロック２２１およびハイ・クロック２３１
が分配されている。ここで、ロー・クロック分配線９０
１およびハイ・クロック分配線９０２の長さは、ノード
間でクロックの位相差が生じないように調整されてい
る。
【００３１】図３は、ノード５０１のネットワークイン
タフェースの構成を示す図である。他の３個のノード５
０２，５０３および５０４のネットワークインタフェー
スも同様に構成されている。ノード５０１は、セレクタ
１１と、並列／直列変換回路１２と、光送信機１３と、
光受信機１４と、直列／並列変換回路１５と、ディレイ
ライン４２と、ラインドライバ４３と、ラインレシーバ
４４と、ディレイライン４５と、ディレイライン５２
と、ラインドライバ５３と、ラインレシーバ５４と、デ
ィレイライン５５と、ラインドライバ６３と、ラインレ
シーバ６４と、ノード制御回路（ＣＮＴＬ）８２１とか
ら構成されている。なお、図３中、符号２１１はパケッ
ト（ＰＡＣＫＥＴ）、２１２は並列信号、２１３は直列
信号、２１４は光信号、２１５は直列信号、２１６は並
列信号（ＤＡＴＡ）、２４１はストローブ信号（ＳＴＲ
ＯＢＥ）、２４６はストローブ信号（ＳＴＲＯＢＥ）、
２５１はパリティ信号（ＰＡＲＩＴＹ）、２５６はパリ
ティ信号（ＰＡＲＩＴＹ）、３０１はアイドル信号（Ｉ
ＤＬＥ）をそれぞれ示す。
【００３２】次に、このように構成された第２の実施の
形態に係る光ネットワーク装置の動作について説明す
る。
【００３３】まず、ノード５０１からノード５０２にパ
ケットを送る場合を考える。ノード５０１のノード制御
回路８２１は、まず同軸ケーブル７１１を通じて光スイ
ッチ制御回路８１１に送信要求を出す。光スイッチ制御
回路８１１は、各ノードからの送信要求を調停し、調停
に勝ったノードに送信許可を出す。したがって、今、ノ
ード５０１以外に送信要求を出したノードがないとする
と、光スイッチ制御回路８１１は、すぐに送信許可を同
軸ケーブル７２１を通じてノード５０１のノード制御回
路８２１に送る。
【００３４】各ノードはパケットを送っていないときは
ストローブ信号２４１をＬｏｗにしており、このときセ
レクタ１１は”１０１０１０１０”という固定パターン
であるアイドル信号３０１を選択して出力する。ノード
５０１は、送信許可を受けるとストローブ信号２４１を
Ｈｉｇｈにし、セレクタ１１をパケット２１１側に切り
替え、パケットを送出する。パケットを送出し終わる
と、ノード５０１は、ストローブ信号２４１をＬｏｗに
戻す。セレクタ１１から出力された並列信号２１２は、
周波数１００ＭＨｚのロー・クロック２２１に同期して
並列／直列変換回路１２に入力され、周波数８００ＭＨ
ｚのハイ・クロック２３１に同期した直列信号２１３に
変換される。直列信号２１３は、光送信機１３により光
信号２１４に変換されて光ファイバ５１１に送出され
る。一方、ストローブ信号２４１は、ディレイライン４
２およびラインドライバ４３を経て同軸ケーブル６１１
に送出される。また、パケット２１１に付加されるパリ
ティ信号２５１も、ディレイライン５２およびラインド
ライバ５３を経て同軸ケーブル６２１に送出される。並
列／直列変換回路１２は、ロー・クロック２２１の１周
期分、即ち１０ナノ秒のレイテンシをもち、光送信機１
３のレイテンシはほぼ０である。一方、ディレイライン
４２および５２は、１０ナノ秒の信号遅延を持つ。した
がって、パケットとストローブ信号およびパリティ信号
とは、同時にノード５０１を出る。同軸ケーブル６１１
および６２１は、信号の伝搬速度が光ファイバ５１１と
等しくなるように製作されており、長さも光ファイバ５
１１と等しいので、パケットが光スイッチ８０１に到達
すると同時にストローブ信号およびパリティ信号も電気
スイッチ８０２に到達する。
【００３５】光スイッチ制御回路８１１は、送信許可を
ノード５０１に出した一定時間後に光スイッチ８０１と
電気スイッチ８０２とを切り替え、光ファイバ５１１と
光ファイバ５２２、同軸ケーブル６１１と同軸ケーブル
６５２、同軸ケーブル６２１と同軸ケーブル６６２を接
続する。この一定時間は、パケットが光スイッチ８０１
に到達する５ナノ秒前に光スイッチ８０１が切り替わる
ように決められている。したがって、パケットは光ファ
イバ５２２を通って、また、ストローブ信号およびパリ
ティ信号は同軸ケーブル６５２および６６２を通ってノ
ード５０２に到達する。同軸ケーブル６５２および６６
２は、信号の伝搬速度が光ファイバ５２２と等しくなる
ように製作されており、長さも光ファイバ５２２と等し
い。しかし、光スイッチ８０１のレイテンシがほぼ０な
のに対し、電気スイッチ８０２は１０ナノ秒のレイテン
シを持つので、ストローブ信号およびパリティ信号はパ
ケットより１０ナノ秒遅れてノード５０２に到達する。
【００３６】光ファイバ５２２により伝送されてきた光
信号２１４は、光受信機１４により電気の直列信号２１
５に変換され、ハイ・クロック２３１に同期して直列／
並列変換回路１５に入力され、ロー・クロック２２１に
同期した８ビット幅の並列信号２１６に変換される。光
ファイバ５２２の長さを調整することにより、直列信号
２１５のフレーム位相はロー・クロック２２１と同期し
ており、直列／並列変換回路１５においてフレーム同期
が実現される。一方、同軸ケーブル６５２を伝送されて
きたストローブ信号は、ラインレシーバ４４およびディ
レイライン４５を経てストローブ信号２４６として出力
され、同軸ケーブル６６２を伝送されてきたパリティ信
号はラインレシーバ５４およびディレイライン５５を経
てパリティ信号２５６として出力される。光受信機１４
および直列／並列変換回路１５はそれぞれ１０ナノ秒の
レイテンシを持ち、ディレイライン４５および５５は１
０ナノ秒の遅延を持っている。ノード５０２に到達した
時点でストローブ信号およびパリティ信号はパケットよ
り１０ナノ秒遅れていたので、ストローブ信号２４６お
よびパリティ信号２５６は、並列データ信号２１６中の
パケットと同時に出力される。即ち、ストローブ信号２
４６がＨｉｇｈのときは並列信号２１６はパケットであ
り、ストローブ信号２４６がＬｏｗのときは並列信号２
１６はアイドル信号である。例えば、次段がＦＩＦＯメ
モリであれば、ストローブ信号２４６を直接ＦＩＦＯメ
モリのライト・イネーブル端子に入力することにより、
並列信号２１６中のパケット部分と、これに付加された
パリティ信号とをＦＩＦＯメモリに書き込むことができ
る。
【００３７】以上に述べたように、第２の実施の形態に
係る光ネットワーク装置では、本願の第１１の発明を適
用したことによりパケットの前後にデリミッタを付加す
る必要がない。したがって、その分レイテンシを小さく
することができる。また、本願の第１２の発明を適用し
たことにより、パリティ信号をデータネットワークで送
る必要がないので、データネットワークのスループット
を増加させる必要がない。本願の第１２の発明を適用し
なかった場合は、スループットを増加させるために並列
／直列変換回路１２として９：１並列／直列変換回路
を、直列／並列変換回路１５として１：９直列／並列変
換回路を用いる必要があるが、このような並列／直列変
換回路および直列／並列変換回路は一般的ではないため
に入手困難で、高コストにつながる。
【００３８】第２の実施の形態に係る光ネットワーク装
置では、伝送レートが８００Ｍｂ／ｓと高いデータ信号
は光ネットワークで伝送し、１００Ｍｂ／ｓのストロー
ブ信号およびパリティ信号は電気ネットワークで伝送す
る。このような低速の信号を電気ネットワークで伝送す
ることは比較的容易であり、大きなコスト増は招かな
い。
【００３９】ところで、第１の実施の形態では、ストロ
ーブ信号とパリティ信号との両方を制御信号伝送系によ
り伝送したが、パリティ信号はパケットと共にデータ伝
送系により伝送し、ストローブ信号のみを制御信号伝送
系で伝送してもよい。あるいは、パリティ信号のみを制
御信号伝送系により伝送してもよい。
【００４０】第２の実施の形態では、ストローブ信号と
パリティ信号との両方を制御信号ネットワークにより伝
送したが、パリティ信号はパケットと共にデータネット
ワークにより伝送し、ストローブ信号のみを制御信号ネ
ットワークで伝送してもよい。あるいは、パリティ信号
のみを制御信号ネットワークにより伝送してもよい。
【００４１】第１および第２の実施の形態において、デ
ータの伝送には光通信を用いたが、同軸ケーブルやより
対線を用いた電気伝送であっても構わない。また、制御
信号の伝送には同軸ケーブルによる電気伝送を用いた
が、より対線等の他の媒体による電気伝送でも構わない
し、光伝送であってもよい。
【００４２】第１および第２の実施の形態において、デ
ータおよび制御信号の両方に対して伝送路符号化などは
行わなかったが、８Ｂ１０Ｂ符号などの何らかの符号化
を行っても、当然、本発明は適用可能である。
【００４３】第１の実施の形態において、フレーム同期
はロー・クロックを別送することにより実現したが、パ
ケットに同期パターンを付加したり、アイドル信号を同
期パターンとして利用することによりフレーム同期を実
現することもできる。また、ハイ・クロックはデータよ
り抽出したが、ハイ・クロックを別送しても構わない。
【００４４】第２の実施の形態において、ロー・クロッ
クとハイ・クロックとは光スイッチ制御回路より分配
し、全ノードを同期動作させたが、各ノードは非同期動
作していてもよい。ハイ・クロックはＰＬＬ回路などを
用いてデータから抽出することができるし、ロー・クロ
ックを分配しなくても、パケットに同期パターンを付加
したり、アイドル信号を同期パターンとして利用するこ
とによりフレーム同期を実現することが可能である。
【００４５】第１および第２の実施の形態において、デ
ータ伝送路と制御信号伝送路とは物理的に離れていても
よいし、外見上は１本のケーブルとしてまとめてあって
もよい。例えば、光ファイバと同軸ケーブルとを束ねて
被覆したようなケーブルを用いれば、光ファイバと同軸
ケーブルとの長さを合わせることが非常に容易になる。
【００４６】第１および第２の実施の形態では、８ビッ
ト幅のデータ信号に対して１つのストローブ信号が付加
されているが、データ信号のビット幅は任意に選ぶこと
ができる。例えば、１６ビット，３２ビット，６４ビッ
ト幅のデータ信号に対して１つのストローブ信号が付加
されていてもよい。
【００４７】第１および第２の実施の形態では、８ビッ
ト幅のデータ信号に対して１ビットのパリティ信号が付
加されているが、パリティ信号を付加する割合は任意に
選ぶことができる。例えば、１６ビット，３２ビット，
６４ビット幅のデータ信号に対して１ビットのパリティ
信号が付加されていてもよい。
【００４８】第１および第２の実施の形態において、ロ
ー・クロックの周波数は１００ＭＨｚ、ハイ・クロック
の周波数は８００ＭＨｚ、並列／直列変換の多重数は
８：１としたが、これらは任意に設定することができ
る。
【００４９】第２の実施の形態では、各ノードが送信ノ
ードと受信ノードとを兼ねているが、送信ノードと受信
ノードとは別々であってもよい。
【００５０】
【発明の効果】以上、発明の実施の形態でも詳細に述べ
たように、本願の第１の発明を用いることにより、デー
タ伝送系とは別に制御信号伝送系を備えているので、デ
ータ伝送系の構成を変更することなく、制御信号伝送系
により様々な制御信号を伝送することができる。制御信
号伝送系には並列／直列変換回路，直列／並列変換回路
等が不要で、伝送レートもデータ伝送系と比べて低いの
で、簡便に制御信号を伝送することが可能である。
【００５１】本願の第２の発明を用いることにより、デ
ータ伝送系と制御信号伝送系との信号伝搬遅延が等しく
なるように調整されているので、制御信号系により伝送
されるストローブ信号あるいはパリティ信号などの制御
信号はデータと同時に受信側に到達する。これにより、
制御信号をデータと同時に直接次段の装置に渡すことが
できるので制御が容易で、かつ、レイテンシを一層削減
することができる。例えば、制御信号がストローブ信号
で、受信側の次段がＦＩＦＯメモリの場合は、ＦＩＦＯ
メモリのライト・イネーブル端子にストローブ信号を直
接入力すれば、データ中の有効な部分のみをＦＩＦＯメ
モリに直接書き込むことできる。あるいは、制御信号が
パリティ信号で、受信側の次段がパリティ・チェック回
路の場合は、パリティとデータとをパリティ・チェック
回路に直接渡せば、パリティ・チェック回路はすぐにパ
リティ・チェックを開始することができる。
【００５２】本願の第３の発明を用いることにより、デ
ータ伝送系と制御信号伝送系との信号伝搬遅延を等しく
して、本願の第２の発明のデータリンク装置を構成する
ことが非常に容易になる。データ伝送路と制御信号伝送
路との信号伝搬遅延が等しいので、データ伝送路の前段
の並列／直列変換回路などと等しい信号伝搬遅延を第１
のディレイラインに持たせ、データ伝送路の後段の直列
／並列変換回路などと等しい信号伝搬遅延を第２のディ
レイラインに持たせれば、データ伝送系と制御信号伝送
系との信号伝搬遅延を等しくすることが容易に実現でき
る。
【００５３】本願の第４の発明を用いることにより、デ
ータ伝送路と制御信号伝送路との信号伝搬遅延を等しく
して、本願の第３の発明のデータリンクを構成すること
が非常に容易になる。データ伝送路には大きなスループ
ットが要求されるので、光ファイバが適しており、一
方、制御信号伝送路には大きなスループットは要求され
ないので、低コストなデータリンクの構成が可能な電気
ケーブルが適している。一般に、光ファイバと電気ケー
ブルとでは信号の伝搬速度が異なるが、電気ケーブルの
絶縁体の誘電率などを調整して信号の伝搬速度を光ファ
イバと等しくすれば、データ伝送路と制御信号伝送路と
の長さを等しくすることにより容易に両者の信号伝搬遅
延を等しくすることができる。伝送路の長さを変更する
場合も、データ伝送路と制御信号伝送路との長さを等し
くしさえすればよいので調整が非常に容易である。
【００５４】本願の第５の発明を用いることにより、デ
ータ伝送系により伝送される信号が有効か無効かを示す
ストローブ信号を制御信号伝送系により伝送するので、
ストローブ信号を、データ伝送系で伝送されている信号
がパケットのときはＨｉｇｈにし、アイドル信号のとき
はＬｏｗにすれば、パケットとアイドル信号とを区別す
ることができる。これにより、パケットとパケット以外
のアイドル信号等とを区別するためにパケットの前後に
デリミッタを付加する必要はなくなり、レイテンシの小
さなデータリンクを構成することができる。
【００５５】本願の第６の発明を用いることにより、デ
ータ伝送系により伝送される信号に対して付加されるパ
リティ信号を制御信号伝送系により伝送するので、デー
タ伝送系のスループットを増加させることなくパリティ
信号を伝送することができ、受信側でエラーチェックを
行うことが可能になる。パリティ信号を伝送するために
並列／直列変換回路の多重数を増やしたりする必要がな
いので、コストの大幅な増大を避けることができる。
【００５６】本願の第７の発明のネットワーク装置で
は、データネットワークとは別に制御信号ネットワーク
を備えており、制御信号ネットワークによりストローブ
信号やパリティ信号を伝送することにより、本願の第１
の発明のデータリンク装置の場合と同様の効果が得られ
る。
【００５７】本願の第８の発明のネットワーク装置で
は、本願の第２の発明のデータリンク装置と同じ効果が
得られる。
【００５８】本願の第９の発明のネットワーク装置で
は、本願の第３の発明のデータリンク装置と同じ効果が
得られる。
【００５９】本願の第１０の発明のネットワーク装置で
は、本願の第４の発明のデータリンク装置と同じ効果が
得られる。
【００６０】本願の第１１の発明のネットワーク装置で
は、本願の第５の発明のデータリンク装置と同じ効果が
得られる。
【００６１】本願の第１２の発明のネットワーク装置で
は、本願の第６の発明のデータリンク装置と同じ効果が
得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る光データリン
ク装置の構成図である。
【図２】本発明の第２の実施の形態に係る光ネットワー
ク装置の構成図である。
【図３】図２中のノードのネットワークインタフェース
部分の構成図である。
【符号の説明】
１１ セレクタ １２ 並列／直列変換回路 １３ 光送信機 １４ 光受信機 １５ 直列／並列変換回路 ２３，４３，５３，６３ ラインドライバ ２４，４４，５４，６４ ラインレシーバ ４２，４５，５２，５５ ディレイライン １１１ 光ファイバ １２１，１４１，１５１ 同軸ケーブル ２１１ パケット ２１２，２１６ 並列信号 ２１３，２１５ 直列信号 ２１４ 光信号 ２２１，２２６ ロー・クロック ２３１，２３６ ハイ・クロック ２４１，２４６ ストローブ信号 ２５１，２５６ パリティ信号 ３０１ アイドル信号 ５０１，５０２，５０３，５０４ ノード ５１１，５１２，５１３，５１４ 光ファイバ ５２１，５２２，５２３，５２４ 光ファイバ ６１１，６１２，６１３，６１４ 同軸ケーブル ６２１，６２２，６２３，６２４ 同軸ケーブル ６５１，６５２，６５３，６５４ 同軸ケーブル ６６１，６６２，６６３，６６４ 同軸ケーブル ７１１，７１２，７１３，７１４ 同軸ケーブル ７２１，７２２，７２３，７２４ 同軸ケーブル ８０１ 光スイッチ ８０２ 電気スイッチ ８１１ 光スイッチ制御回路 ８２１ ノード制御回路 ９０１ ロー・クロック分配線 ９０２ ハイ・クロック分配線

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 並列信号を直列信号に変換する並列／直
    列変換回路と、前記並列／直列変換回路から出力された
    直列信号を伝送するデータ伝送路と、前記データ伝送路
    により伝送された直列信号を並列信号に変換する直列／
    並列変換回路とを備えるデータ伝送系、および、前記デ
    ータ伝送系に並行する制御信号伝送系からなることを特
    徴とするデータリンク装置。
  2. 【請求項２】 データ伝送系の信号伝搬遅延と制御信号
    伝送系の信号伝搬遅延とが等しいことを特徴とする請求
    項１記載のデータリンク装置。
  3. 【請求項３】 データ伝送路の信号伝搬遅延と制御信号
    伝送路の信号伝搬遅延とが等しく、制御信号伝送路の前
    段および／または後段にディレイラインを備えることを
    特徴とする請求項２記載のデータリンク装置。
  4. 【請求項４】 データ伝送路として光ファイバを用い、
    制御信号伝送路として信号の伝搬速度が光ファイバと等
    しい電気ケーブルを用いることを特徴とする請求項３記
    載のデータリンク装置。
  5. 【請求項５】 データ伝送系により伝送される信号が有
    効か無効かを示すストローブ信号を、制御信号伝送系に
    より伝送することを特徴とする請求項１記載のデータリ
    ンク装置。
  6. 【請求項６】 データ伝送系により伝送される信号のパ
    リティ信号を、制御信号伝送系により伝送することを特
    徴とする請求項１記載のデータリンク装置。
  7. 【請求項７】 複数の送信ノードと、前記送信ノードに
    おいて並列信号を直列信号に変換する並列／直列変換回
    路と、前記送信ノードのそれぞれから出力された直列信
    号を伝送する複数の往路データ伝送路と、前記往路デー
    タ伝送路に接続されたデータスイッチと、前記データス
    イッチに接続された複数の復路データ伝送路と、前記復
    路データ伝送路のそれぞれにより伝送された直列信号を
    受信する複数の受信ノードと、前記受信ノードにおいて
    直列信号を並列信号に変換する直列／並列変換回路とを
    備えるデータネットワーク、および、前記送信ノードの
    それぞれに接続された複数の往路制御信号伝送路と、前
    記往路制御信号伝送路に接続された制御信号スイッチ
    と、前記制御信号スイッチと前記受信ノードのそれぞれ
    とを接続する複数の復路制御信号伝送路とを備える制御
    信号ネットワークからなることを特徴とするネットワー
    ク装置。
  8. 【請求項８】 任意の送信ノードから任意の受信ノード
    へのデータネットワークにおける信号伝搬遅延と、同じ
    送信ノードから同じ受信ノードへの制御信号ネットワー
    クにおける信号伝搬遅延とが等しいことを特徴とする請
    求項７記載のネットワーク装置。
  9. 【請求項９】 同じ送信ノードに接続された往路データ
    伝送路と往路制御信号伝送路との信号伝搬遅延が等し
    く、かつ、同じ受信ノードに接続された復路データ伝送
    路と復路制御信号伝送路との信号伝搬遅延が等しく、往
    路制御信号伝送路および復路制御信号伝送路の前段およ
    び／または後段にディレイラインを備えることを特徴と
    する請求項８記載のネットワーク装置。
  10. 【請求項１０】 往路データ伝送路および復路データ伝
    送路として光ファイバを用い、往路制御信号伝送路およ
    び復路制御信号伝送路として、信号の伝搬速度が光ファ
    イバと等しい電気ケーブルを用いることを特徴とする請
    求項９記載のネットワーク装置。
  11. 【請求項１１】 データネットワークにより伝送される
    信号が有効か無効かを示すストローブ信号を、制御信号
    ネットワークにより伝送することを特徴とする請求項７
    記載のネットワーク装置。
  12. 【請求項１２】 データネットワークにより伝送される
    信号のパリティ信号を、制御信号ネットワークにより伝
    送することを特徴とする請求項７記載のネットワーク装
    置。
JP8146794A 1996-05-16 1996-05-16 データリンク装置およびネットワーク装置 Pending JPH09307548A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8146794A JPH09307548A (ja) 1996-05-16 1996-05-16 データリンク装置およびネットワーク装置
US08/857,807 US6081557A (en) 1996-05-16 1997-05-16 Datalink system and communication network
EP97108052A EP0808044A3 (en) 1996-05-16 1997-05-16 Datalink system and communication network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8146794A JPH09307548A (ja) 1996-05-16 1996-05-16 データリンク装置およびネットワーク装置

Publications (1)

Publication Number Publication Date
JPH09307548A true JPH09307548A (ja) 1997-11-28

Family

ID=15415694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8146794A Pending JPH09307548A (ja) 1996-05-16 1996-05-16 データリンク装置およびネットワーク装置

Country Status (3)

Country Link
US (1) US6081557A (ja)
EP (1) EP0808044A3 (ja)
JP (1) JPH09307548A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178186B1 (en) * 1998-03-27 2001-01-23 Motorola, Inc. Fractional decimator with linear interpolation and method thereof
US6301637B1 (en) * 1998-06-08 2001-10-09 Storage Technology Corporation High performance data paths
JP4310878B2 (ja) * 2000-02-10 2009-08-12 ソニー株式会社 バスエミュレーション装置
US7475187B2 (en) * 2005-09-15 2009-01-06 Infineon Technologies Ag High-speed interface circuit for semiconductor memory chips and memory system including the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2144780A1 (de) * 1971-09-08 1973-03-15 Licentia Gmbh Nachrichtenuebertragungssystem mit einem kabel mit parallelgefuehrten glasfaserlichtleitungen
JPS51136204A (en) * 1975-05-21 1976-11-25 Fujitsu Ltd Light pcm group transmission relay monitoring
US4064360A (en) * 1976-07-06 1977-12-20 The United States Of America As Represented By The Secretary Of The Navy High speed digital switch
CA1065977A (en) * 1977-05-09 1979-11-06 Real Gagnier Switching network for a pcm tdm system
JPS57141150A (en) * 1981-02-25 1982-09-01 Oki Electric Ind Co Ltd Parallel optical transmission system
JPS5824997A (ja) * 1981-08-05 1983-02-15 日本電気株式会社 デ−タ送受信装置
JP2590808B2 (ja) * 1985-12-09 1997-03-12 日本電気株式会社 光バス
JPH0787447B2 (ja) * 1985-12-18 1995-09-20 アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド 同期の直列伝送媒体を利用するシステム
US4637011A (en) * 1985-12-23 1987-01-13 Gte Communication Systems Corporation Fault tolerant dual port serial link controller
JPH0611143B2 (ja) * 1986-08-29 1994-02-09 シャープ株式会社 通信インタフエ−ス回路
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
US4899333A (en) * 1988-03-31 1990-02-06 American Telephone And Telegraph Company At&T Bell Laboratories Architecture of the control of a high performance packet switching distribution network
US4977582A (en) * 1988-03-31 1990-12-11 At&T Bell Laboratories Synchronization of non-continuous digital bit streams
GB9011700D0 (en) * 1990-05-25 1990-07-18 Inmos Ltd Communication interface
US5612953A (en) * 1991-02-22 1997-03-18 International Business Machines Corporation Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer systems
JPH04287543A (ja) * 1991-03-18 1992-10-13 Nec Corp 並列光伝送回路
JP3021855B2 (ja) * 1991-09-26 2000-03-15 ローム株式会社 シリアルデータ転送装置
JPH0653998A (ja) * 1992-07-31 1994-02-25 Sumitomo Electric Ind Ltd デジタルデータ受信方式
JP2824193B2 (ja) * 1993-06-30 1998-11-11 株式会社日立製作所 信号伝送方法および装置
GB9408574D0 (en) * 1994-04-29 1994-06-22 Newbridge Networks Corp Atm switching system
US5715274A (en) * 1995-01-09 1998-02-03 Lsi Logic Corporation Method and system for communicating between a plurality of semiconductor devices
JPH08293834A (ja) * 1995-04-24 1996-11-05 Fujitsu Ltd 光パラレル伝送方式および光伝送装置

Also Published As

Publication number Publication date
EP0808044A2 (en) 1997-11-19
US6081557A (en) 2000-06-27
EP0808044A3 (en) 2001-02-14

Similar Documents

Publication Publication Date Title
JP3636456B2 (ja) 等時性リンクプロトコル
KR100283462B1 (ko) 프레임을 기초로한 데이타 전송
US5550802A (en) Data communication network with management port for isochronous switch
JP3539747B2 (ja) スイッチング機構における等時性データのローカルループバック
US5983260A (en) Serial control and data interconnects for coupling an I/O module with a switch fabric in a switch
US5598442A (en) Self-timed parallel inter-system data communication channel
EP0961977A1 (en) Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge
US4829511A (en) Switched network of optical buses
JP2882469B2 (ja) 光ネットワーク装置
US5796744A (en) Multi-node interconnect topology with nodes containing SCI link controllers and gigabit transceivers
CN219227609U (zh) 基于光纤介质的jesd204b数据传输系统
JPH09307548A (ja) データリンク装置およびネットワーク装置
US6944691B1 (en) Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant
US20040120351A1 (en) Method based on backboard transmitting time division multiplexing circuit data and a bridge connector
JP3036589B2 (ja) 光ネットワーク制御方式および光ネットワーク
JPH08265349A (ja) ディジタル情報処理装置
GB2325124A (en) Configuration and synchronisation of a digital network
EP1361777B1 (en) A synchronous communication protocol for asynchronous devices
WO2014198156A1 (zh) 一种共享光模块的方法、装置和系统
JPH09247112A (ja) 直列伝送路のネットワーク通信路へのインターリーブの方法
JP2005501352A (ja) 自己同期半二重マトリクススイッチ
JP4023203B2 (ja) 信号伝送システム
EP0596650A1 (en) Apparatus & method for accommodating cable length delays using isochronous fifoing
JP2001034575A (ja) ビデオ／ネットワーク・インタフェース装置
JPH06224998A (ja) 多段伝送用信号再生装置