KR100283462B1 - 프레임을 기초로한 데이타 전송 - Google Patents

프레임을 기초로한 데이타 전송 Download PDF

Info

Publication number
KR100283462B1
KR100283462B1 KR1019930022994A KR930022994A KR100283462B1 KR 100283462 B1 KR100283462 B1 KR 100283462B1 KR 1019930022994 A KR1019930022994 A KR 1019930022994A KR 930022994 A KR930022994 A KR 930022994A KR 100283462 B1 KR100283462 B1 KR 100283462B1
Authority
KR
South Korea
Prior art keywords
data
packet
output
bits
physical medium
Prior art date
Application number
KR1019930022994A
Other languages
English (en)
Other versions
KR940012968A (ko
Inventor
브리안씨.에뎀
데브라제이.워슬리
Original Assignee
아담 씨. 스트리겔
버티컬 네트웍스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25516777&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100283462(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 아담 씨. 스트리겔, 버티컬 네트웍스 인코포레이티드 filed Critical 아담 씨. 스트리겔
Publication of KR940012968A publication Critical patent/KR940012968A/ko
Application granted granted Critical
Publication of KR100283462B1 publication Critical patent/KR100283462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6432—Topology
    • H04L2012/6437—Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6445—Admission control
    • H04L2012/6448—Medium Access Control [MAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6445—Admission control
    • H04L2012/6459—Multiplexing, e.g. TDMA, CDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

바람직하게는 등시성 데이타와 합성하여 프레임 구조의 패킷 데이타를 전달하는 네트워크가 제공된다. 상기 프레임 구조는 각 프레임의 복수의 타임슬롯을 갖는 연속적으로 반복하는 구조이다. 패킷 데이타를 전송하는 데 임의의 타임슬롯을 이용할 수 있다. 상기 패킷 데이타는 프레임 구조에 필요할 때마다 데이타니블-와이즈를 출력하기위해 FIFO 를 사용함으로서 재타이밍된다. 프레임 구조가 패킷 데이타와 등시성 데이타이 시분할 멀티플렉싱을 정의하도록 등시성 데이타를 위해 유사한 재타이밍이 사용될 수 있다. 4/5 엔코딩 방법은 패킷 데이타의 데이타 속도를 저하시키지 않고서도 패킷 데이타와 다른 데이타 모두가 수용될 수 있는 충분한 엔코딩 효율을 제공한다. 상기 엔코딩 방법은 "반송없음" 정보 또는 "프레임 정렬 " 메시지를 전달하는데 사용될 수 있는 잉여의 기호를 제공한다. 바람직하게는, 상기 프레임 구조는 본 발명을 매체 액세스 제어기 또는 허브 리피터 회로와 같이 이전에 이용할 수 있는 패킷회로와 함께 사용할 수 있게 패킷 구조전 후로 변환된다. FIFO 의 지연은 패킷 프리앰블과 프리앰블의 부분 지연 전파로서 미리 채움으로서, 또는 프리앰블을 출력하지 않는 특수한 MAC 을 제공함으로서 그리고 프리앰블을 출력하는 버퍼회로를 사용함으로서 감소될 수 있다.

Description

프레임을 기초로한 데이타 전송
제1a내지 제1c도는 패킷 전송 시스템, 토큰링 전송 시스템 및 등시성 전송 시스템의 타이밍에 대한 개략도.
제2도는 본 발명의 한 실시예에 따라 허브카드 (hub card) 에 접속하는 세개의 노드를 나타내는 개략블럭도.
제3도는 링 구조를 사용하여 모두 접속된 복수의 허브를 나타내는 개략 블럭도.
제4도는 멀티플랙싱 엔코딩/디코딩 및 예비증폭회로를 나타내는 블럭도.
제5도는 본 발명의 한 실시예에 따라 허브수신기를 나타내는 개략도.
제6도는 본 발명의 한 실시예에 따라 패킷 수신 인터페이스를 나타내는 블럭도.
제7a와 제7b도는 본 발명의 한 실시예에 따라 미디어 액세스 제어기와 등시성 소오스로 부터 허브로 그리고 다시 미디어 액세스 제어기와 등시성 싱크로 보내지는 데이타의 처리를 나타내는 블럭도.
제8도는 본 발명의 실시예에 따른 패킷 전송 인터페이스의 블럭도.
제9도는 본 발명의 실시예에 따른 송신기의 블럭도.
제10a도와 제10b도는 패킷 시스템을 위한 프레임 포맷에 대한 블럭도.
제11도 는 본 발명의 한 실시예에 따라 표 1 에 도시된 것과 같은 초기의 프레임 구조부분동안 프레임 동기화를 위해 사용된 타임 슬롯의 타이밍, 패킷 데이타 및 비 - 패킷 데이타를 각각 도시하는 타이밍도.
〈도면의 주요부분에 대한 부호의 설명〉
12a, 12b : 패킷 42a, 42b, 42c : 노드
44a : 허브 48a - 48f : 데이타 소오스 및 싱크
50a, 50b, 50c : 소오스 데이타 수신기 및 변환기
52 : 물리층 56 : 허브회로
422 : 선택회로 424 : 버퍼회로
[발명의 분야]
본 발명은 국부 네트워크 또는 광역 네트워크와 같은 데이타 통신 네트워크 특히, 바람직하게 등시성 데이타 ( isochronous data ) 와 합성된 데이타를 전달하는 네트워크에 관한 것이다.
[발명의 배경]
패킷 데이타를 통신하기 위한 이전의 네트워크가 비록 어떤 상황에서는 유용하였지만 어떤 결함을 갖고 있었다. 이러한 것들 중에는 동일한 매체를 통해 패킷 데이타와 등시성 데이타와 같은 비-패킷 데이타 모두를 효율적으로 전송하지 못한다는 것이다. 등시성 소오스 데이타는 패킷화된지 않기때문에, 종종 바람직하지 않는 지연이나 또는 지터등을 유발하는 등시성 문자를 실질적으로 배제하지 않고는 패킷 포맷에 수용될 수 없다.
패킷화된 데이타와 등시성 데이타간의 관계는 등시성 소오스 데이타와 등시성 데이타전달을 구별한 후 잘 논의되고 있다. 일반적으로, 등시성 데이타는 비패킷화되지 않은 비결정적이며, 잠재적으로 연속하는 지속 기간동안의 데이타이다. 등시성 데이타 소오스는 보통 거의 일정한 평균 데이타속도로 연속하는 스트림의 데이타를 출력한다. 예에는 이미지와 연관된 사운드를 나타내는 거의 연속하는 데이타 스트림을 출력하는 비디오 카메라와 거의 연속하는 음성 데이타 (아날로그 또는 디지탈) 의 출력인 전화기 출력부를 포함하고 있다. 등시성 데이타 싱크의 예는 거의 연속하는 디스플레이용 비디오 데이타의 스트림을 수신할 수 있는 비디오 모니터이다.
등시성 소오스 및 싱크와 관련된 것은 등시성 또는 비 - 등시성일 수 있는 데이타 전달 개념이다. 한 가지 유형의 비 - 등시성 데이타 전달은 패킷형 전달이다. 제1a도에 도시된 바와같이, 데이타는 일정한 크기 또는 가변크기일 수 있는 복수개의 패킷 (12a, 12b) 으로 전달된다. 각각의 패킷은 프리앰블 정보 (16a, 16b) 와 같은 비 - 데이타 정보와 데이타 소오스 정보, 데이타 종착지 정보 및 그와 유사한 정보 (18a, 18b) 와 같은 하우스 키핑 정보의 전후에 놓일 수 있는 데이타 필드 (14a, 14b) 를 포함할 수 있는데, 몇 몇 패킷구조에서는 프레임과 표지 (20a) 가 제공될 수 있다. 전형적인 패킷 시스템에서는, 가변하는 비결정적 길이인 패킷 전송간의 기간동안 매체에 신호가 존재하지 않는다. 제 1a 도와 같이, 데이타 (14a, 14b) 를 위해 제공된 필드가 거의 연속적이지 않기때문에, 제 1a도의 패킷화된 구조는 등시성이 아니지만, 본래 " 버스티 ( bursty ) " 한 것이다. 패킷 전송의 타이밍은 규칙적이지 않으며, 보통 데이타의 요구에 의해 결정된다. 패킷화된 데이타 전달의 예는 흔히 사용되는 이더넷 시스템이며, 10 BASE - T 로 알려진 하나의 구현예는 1989 년 11 월 15 일 IEEE 표준 802.3 초안 9번째 보충서에 서술되어 있다.
다른 유형의 비 - 등시성 데이타 전달은 토큰링 시스템이다. 토큰링 시스템에서, 노드는 전자적인 " 토큰 " 을 수신한후에만 데이타를 전송할 수 있다. 제 1b 도에 도시된 바와 같이, 제 1 스테이션은 제 2 스테이션에 의해 수신되는 토큰 (22a) 을 전송할 수 있으며, 이것에 의해 상기 제 1 스테이션은 데이타 (26a) 의 전송을 시작할 수 있다. 데이타의 전송후, 제 2 스테이션은 그 자신의 데이타 (26b) 전송을 시작할 수 있는 제 3 스테이션 (24b) 에 의해 수신되는 토큰 (22b) 을 전송한다. 제 1b 도에 도시된 바와같이, 데이타 전송이 이벤트 (토큰의 도착) 의 발생과 더불어 동기화되기 때문에, 토큰링 시스템은 등시성 데이타 전달시스템이 아니다. 한 가지 흔히 사용되는 토큰링 네트워크는 IEEE 표준 802.3 에 서술되어 있다.
이와 대조적으로, 제 1c 도는 등시성 데이타 전달을 도식적으로 도시한다. 등시성 데이타 전달에서, 데이타 전달또는 " 연결 " 은 전화기 통화를 시작하거나 또는 비디오 카메라 전송 (30) 을 개시함으로서 개시된다. 연결이 시작된 후, 가능한 한 하우스 키핑 정보 (종착지, 오디오 또는 비디오 타이밍과 같은 그리고 그와 유사한 것) 의 전송을 수반하는 데이타의 전송은 연결이 끝날 때까지와 같은 비결정적 주기동안 연속적으로 제공된다. 비록, 전달된 모든 비트가 데이타 비트 (" 하우스키핑 " 비트도 역시 전달될 수 있기 때문에) 를 나타내지 않을지라도, 데이타의 전달은 아무런 데이타 비트도 전달되지 않는 동안 실질적인 주기가 존재하지 않기때문에 연속적이다. 전달되는 데이타가 전화통화 또는 블랭크 비디오 이미지의 전달동안의 침묵과 같은 " 널 " 데이타일 수 있다. 한 가지 유형의 등시성 데이타 전달은 예를들어, 1991 년, 3 월 25 일자 개정판 2.4의 FDDI-II Hybrid Multiplexier 에 서술된 것과 같은 광 섬유 분산데이타 인터페이스 - II(FDDI-II) 이다.
따라서, 이더넷 데이타와 같은 패킷화된 데이타가 물리적 매체를 통해 비 - 패킷화된 프레임 구조로서 전달될 수 있는 등시성 통신 시스템을 제공하는 것이 바람직할 수 있다. 바람직하게, 상기 프레임 구조는 패킷 - 소오스 데이타와 등시성 데이타와 같은 비 - 패킷 - 소오스 데이타 모두를 수용할 수 있다. 바람직하게, 상기 시스템은 예를들어 기존의 노드 즉, 비-등시성 노드가 등시성 네트워크로 되어 정상적으로 동작할 수 있도록 기존의 이더넷 시스템과 실질적으로 역으로 호환할 것이다. 상기 비 - 등시성 노드는, 차후에 요구하는 대로 등시성 능력을 이용할 수 있도록 업그레이드될 수 있다.
[발명의 요약]
본 발명은 순환하는 타임 프레임 또는 템플리트의 미리 결정된 타임 슬롯으로 데이타의 비트 그룹을 위치조정하기 위해 버퍼를 사용하는 것과 같이 데이타를 다시 타이밍함으로서 프레임 구조로 패킷 - 소오스 데이타를 전송하는 것을 제공한다. 이와같은 방식에서, 패킷화된 형태로 수신된 데이타는 그 자체가 패킷화 되지 않는다. 바람직하게, 각 프레임의 다른 타임 슬롯이 등시성 데이타와 같은 비 - 패킷- 소오스 데이타를 전송하는데 사용된다. 더우기, 프레임 개시 정보, " D 채널 " 정보와 M 채널 정보를 위해 다른 타임 슬롯이 사용될 수 있다. 이와같은 방식에서, 링크의 대역일부는 패킷 - 소오스 데이타를 운반하기 위한 것이며, 링크의 다른 대역부분은 등시성 소오스와 싱크전후의 데이타와 같은 비 - 패킷 - 소오스 데이타를 전달하기 위한 것이다. 여러가지 종류의 데이타가 그들에게 이용할 수 있는 전용의 대역을 갖기때문에, 한 가지 유형의 데이타 전송 특히, 데이타의 효율적인 전송속도는 다른 데이타 유형에서 발생하는 변화에 독립적이다. 예를들어, 등시성 데이타의 효율적인 데이타 속도는 비등시성 데이타의 요구나 트래픽의 변화에 의해 또는 비등시성 데이타의 차단 (이더넷 데이타의 경우 데이타 충돌 또는 토큰링 데이타의 경우 토큰 손실과 같은) 에 의해 변하지 않는다.
본 발명의 시스템에서는 이더넷 MAC 와 토큰링 MAC 와 같은 이전에 이용할 수 있는 매체 액세스 제어기 ( " MAC " ) 에 투명하게 제공될 수 있다. 본 실시예에서, MAC 로 입력되고 그것으로부터 출력되는 패킷화되거나 또는 토큰링을 이루는 비등시성 데이타와 프레임을 기초로한 데이타 스트림간을 변환하기 위해 버퍼링 시스템이 제공될 수 있다. 다른 실시예에서, 이전에 이용할 수 있는 매체 액세스 제어기와 같은 방식으로 데이타, 소오스 및 종착지 정보를 수신하여 선정된 타임 슬롯을 채우는 데 필요한 적절한 시간과 속도로 출력하는 새로운 매체 액세스 제어기가 제공될 수 있다. 그리하여, 본 실시예에서는, 매체 액세스 제어기로 부터의 출력을 다시 타이밍하기 위해 매체 액세스 제어기로 부터의 출력을 다시 타이밍하기 위해 매체 액세스 제어기로 부터의 다운스트림하는 추가적인 버퍼를 제공할 필요가 있다.
바람직하게 이전의 이더넷 또는 토큰링 네트워크에서 얻어지는 데이타 속도와 같이, 매체에서 이전에 얻어진 데이타 속도를 떨어뜨리지 않고 트위스트된 쌍의 매체와 같은 이전에 이용할 수 있는 물리적 매체를 사용할 수 있다. 한 실시예에서, 이전에 이용할 수 있는 물리적 매체의 기능은 소정크기의 대역이 등시성 트래픽과 이더넷 또는 토큰링 유형의 트래픽과 같은 이전 유형의 데이타 트래픽 모두를 운반할 수 있게 하는 효율적인 코딩방법을 사용함으로서 보존된다.
한 실시예에서, 등시성 데이타 소오스로 부터 나오는 데이타는 이전에 이용할 수 있는 패킷 형태의 네트워크 노드로 부터 매체 액세스 제어기로 부터 출력된 데이타와 같은 패킷 소오스로부터 출력된 데이타로서 시분할 멀티플렉스된다. 상기 두 개의 데이타 스트림은 또한 바람직하게 유지보수 데이타 ( " M " 채널 ) 과 연결제어 ( " D " 채널 ) 데이타 (종착지, 소오스 대역 및 상태정보와 같은) 로 멀티플렉스된다. 본 실시예에서, 여러가지 종류의 데이타가 반복하는 프레임 구조 또는 템플리트로 시분할 멀티플렉스된다. 상기 템플리트는 다양한 데이타 소오스와 싱크의 데이타 속도 요구조건을 충족시키도록 구성된다. 예를들어, 전형적인 이더넷 소오스/싱크는, 단지 800 ns 가 두 개의 연속하는 데이타 바이트를 분리할 것을 필요로 한다. 한 실시예에서, 각 링크상에 제공된 서버는 6.144 Mb/s (이는 64Kb/s 입상에서 전환할 수 있다), 64 Kb/s D 채널, 96 Kb/s M 채널, 노드간을 공유하는 대역인 10 Mb/s 패킷 채널 및 부수적인 정보를 전송하기 위한 80 Kb/s 대역의 투명한 풀 듀플렉스 등시성 채널을 포함한다.
상기 데이타 스트림은 이전에 이용할 수 있는 네트워크 시스템에 따라 패킷-소오스화된 데이타가 전송되는 데이타 속도보다 거의 작지않은 바람직하게는 거의 같은 속도로 패킷 소오스화된 데이타가 전송될 수 있게 하는 효율적인 코딩방법을 사용하여 전송하기 위해 엔코드된다. 한 실시예에서, 4/5의 엔코딩 방법이 사용된다. 상기 4/5 엔코딩 방법은 복수의 비-데이타 기호를 위한 것이다. 한 실시예에서, 프레임에 기초한 데이타 전달 시스템에 사용된 패킷 - 소오스화된 데이타를 전송하기 위해 패킷 데이타 소오스와 싱크를 에뮬레이트하는데 잉여의 데이타 기호가 사용될 수 있다. 물리매체를 통해 전달되는 데이타는 패킷형태로 나오는 데이타 즉, 패킷-소오스화된 데이타와 패킷 - 소오스화되지 않은 형태로 나온 데이타 즉, 등시성 데이타 모두를 포함한다. 두 가지 종류 데이타 모두는 물리적 매체를 통해 거의 비슷한 방법으로 즉, 순환하는 타임프레임의 선정된 타임슬롯으로 전송된다. 비록 두 가지 종류의 데이타가 물리적 매체를 통해 지나가는 것과 같이 유사한 형태일지라도, 두 가지 종류의 데이타는 끝단 (허브또는 노드와 같은) 에 도달하면 분리된다. 각 타임 프레임의 단지 선정된 타임슬롯 위치만이 여러가지 종류의 각 데이타를 위해 사용되기 때문에, 물리적 매체를 통해 지나가는 것과 같이 비록 두 가지 종류의 데이타 형태가 동일하게 보일지라도 등시성-소오스화된 데이타로 부터 패킷-소오스화된 데이타를 분리할 수 있다.
바람직하게, 본 발명의 시스템은 교대로 데이타 싱크로 데이타를 전송하는 중앙의 허브를 전송하는 데이타 소오스를 갖는 스타 토폴로지 네트워크로서 구현된다. 단일 노드는 소오스와 싱크모두로 작용할 수 있다. 이와같은 몇몇 스타 토폴로지 시스템은 예를들어 링 구성 (제3도) 또는 트리 구성에서 허브를 접속시킴으로서 연결될 수 있다. 허브에 도달하는 멀티플렉스된 데이타는 디멀티플렉스되어 등시성 소오스 데이타, 패킷 - 소오스화 데이타, D 채널, M 채널 및 임의의 타임 멀티플렉스된 데이타를 분리한다. 패킷 - 소오스화 데이타는 전용으로 패킷 - 소오스화 데이타 스트림을 처리하기 위한 허브회로에 공급될 수 있다. 한 실시예에서, 허브의 회로는 분리된 패킷 - 소오스화 데이타 스트림을 이전에 이용가능한 패킷 네트워크를 통해 도달한 후 데이타 스트림이 가질 수 있는 형태와 거의 비슷한 형태로 변환된다. 예를들어, 패킷 데이타와 이더넷 MAC 으로부터 소오스되는 경우, 상기 허브는 표준 이더넷 허브 리피터 회로에 의해 적절히 처리될 수 있는 형태로 분리된 비 - 등시성 데이타를 변환할 것이다. 상기 분리된 등시성 데이타는 네트워크의 종착지 노드로 전송될 수 있는 장소로 운반된다. 다른 실시예에서, 이전의 허브 리피터회로를 이용하기를 원하지 않는 경우, 분리된 패킷 소오스화 데이타는 이전에 이용할 수 있는 패킷 네트워크를 통해 도달한 후 갖게되는 형태와 비슷한 형태로 데이타를 변환하지 않고 종착지 노드로 전송될 장소로 우선 운반된다.
다른 실시예에서, 분리된 패킷 소오스화 데이타는 어드레스 필터링을 사용함으로서, 즉 패킷 정보로 부터 종착지 데이타를 추출함으로 부터 그리고 상기 정보를 사용하여 패킷을 종착지로 경로선택함으로서 종착지로 브리지될 수 있다.
상기 허브는 등시성 - 소오스화 데이타와 패킷 데이타 모두 즉, 이더넷 허브 리피터회로으로 부터 결합시키기 위한 멀티플렉서를 포함한다. 상기 데이타 소오스는 M채널, D 채널 데이타 및 임의의 다른 소정의 데이타와 함께 노드에서 발생하는 멀티플렉싱과 유사한 방식으로 멀티플렉스되며, 상기 멀티플렉싱된 데이타는 바람직하게 한쪽방향으로 트위스트된 개별적인 한쌍의 매체를 통해 다시 노드로 전송된다. 상기 노드는 등시성 소오스화 데이타, 패킷 소오스화 데이타 및 D 채널, M 채널 및 다른 데이타 스트림을 분리하기 위해 허브에서 찾을 수 있는 것과 유사한 디멀티플렉서를 포함한다. 상기 분리된 패킷 소오스화 데이타는 바람직하게 패킷 소오스화 데이타를 소오스하는 매체 액세스 제어기와 같은 이전에 이용가능한 매체 액세스 제어기와 호환할 수 있는 형태로 변환된다. 상기 등시성 데이타는 노드에 연결된 등시성 데이타 싱크에 제공될 수 있다.
높은 질의 서비스를 제공하기 위해, 전송된 데이타의 지연 또는 지터를 감소시키는 것이 바람직하다. 한 실시예에서, 버퍼링의 크기는 지연과 지터를 최소화하도록 선정된다. 다른 실시예에서, 에비 - 충전버퍼 즉, 부분적으로 프리앰블 기호로 버퍼를 채움으로서 지연이 감소된다.
한편 장시간의 프레임에 걸쳐 거의 일정한 데이타 속도를 제공하는 매체를 통해 전송하는데 사용되는 프레임 구조는 짧은 시간의 프레임 (한 템플리트이하와 같은) 에 걸쳐 가변적이며, 호환성 즉, 이전에 이용가능한 MAC 를 제공하기 위해 변하는 데이타 속도를 고르게하기 위해 버퍼링이 사용될 수 있다.
[본 발명의 실시예에 대한 상세한 설명]
본 발명의 실시예에 따르면, 바람직하게 등시성 소오스화 데이타와 합성되는 패킷-소오스화 데이타를 위한 데이타 통신 시스템은 복수개의 노드 (42a, 42b, 42c) (제 2도) 로서 스타 토폴로지로 구성될 수 있는 데, 상기 각 노드는 한 방향으로 트위스트된 한쌍의 와이어 (46a - 46f) 와 같은 물리적 데이타 전송 매체를 구비하는 데이타 링크에 의해 허브 (44a) 에 결합된다. 노드의 수는 시스템의 데이타 전송 요구와 목적에 따라 조정될 수 있다. 한 실시예에서, 각 허브는 최대 16노드를 갖는 접속을 수용하도록 구성될 수 있다. 각 노드 (42a, 42b, 42c) 는 물리적 매체 (46a, 46c, 46e) 상으로 전송하고, 물리적 매체 (46b, 46d, 46f) 로부터 신호를 수신하며 데이타 싱크에 의해 사용되기위해 적합한 형태로 변환하기위해 적합한 형태로 변환하여 데이타를 수신하는 회로 (50a, 50b, 50c) 를 포함한다. 각 노드 (42a, 42b, 42c) 는 데이타 소오스와 싱크 (48a - 48f) 를 포함한다. 상기 데이타 소오스와 싱크는 비디오 카메라 (48a, 48d) 와 모니터 (48b, 48e) 같은 등시성 소오스와 싱크, 이더넷 매체 액세스 제어기 (48c, 48g) 와 같은 데이타 소오스 및 싱크, 예를 들어 개인용 컴퓨터 단말기에 제공되는 에뮬레이트되거나 또는 가상적인 키 패드 (48f) 와 같은 제어 시그날링 또는 D 채널 소오스 및 싱크일 수 있다. 각 노드 (42a, 42b, 42c) 는 여러가지 종류의 소오스와 싱크 즉, 노드 1 (42a) 을 위해 서술된 것과 같은 엄격히 말해 등시성 소오스 및 싱크, 엄격히 말해 노드 3 (42c) 를 위해 서술된 것과 같은 엄격히 말해 패킷에 기초한 소오스/싱크 또는 노드 2 (42b) 를 위해 서술된 것과 같은 등시성 및 데이타 소오스와 싱크를 포함할 수 있다. 제2도에 도시된 네트워크 시스템의 물리층 (52) 은 노드 데이타 수신기 및 변환기 (50a, 50b, 50c), 물리매체 (46a - 46f) 및 허브 (44a) 를 포함한다.
상기 허브 (44a) 는 패킷 소오스화 데이타, D 채널 및 M 채널 데이타로부터 등시성 소오스화 데이타를 분리하며, 분리된 데이타를 다운스트림의 허브회로 (56) 로 처리하기에 적합한 형태로 변환하는 물리매체 (46a, 46b, 46c) 로 부터 데이타를 수신하기 위한 회로 (54a, 54b, 54c) 를 포함한다. 도시된 실시예에서, 분리된 등시성 소오스화 데이타는 여러가지 종착지 노드 (42a, 42b, 42c) 로 전송하는 허브회로 (54a, 54b, 54c) 로 운반되고 검색될 수 있도록 고대역 버스상에 데이타를 놓기 위한 타임슬롯 교환 제어기로 공급된다. 상기 분리된 패킷 소오스화 데이타는 종착지 노드 (42a, 42b, 42c) 로 전송하기 위해 허브회로 (54a, 54b, 54c) 로 비 - 등시성 데이타를 운반하도록 구성된 회로 (60) 에 제공된다. 패킷 소오스화 데이타가 이더넷 데이타를 포함하고 있는 실시예에서, 상기 허브회로 (60) 는 표준 리피터 처리기일 수 있다. 이와 같이, 본 발명을 구체화하는 시스템은 이전의 이더넷 허브 시스템과 적어도 부분적으로 역으로 호환할 수 있다. 상기 D 채널과 M 채널 데이타는 여러가지 유지보수와 에러상태를 식별하여 사용자에게 알리며, 요청된 연결 즉, 소오스/종착지 경로를 설정함으로서 즉, 데이타 경로 (64) 를 통해 등시성과 비 - 등시성 제어기 (58, 60) 와 통신함으로서와 같은 제어기능을 수행하는 시그날링 처리기 (62) 에 공급된다.
등시성 장치 즉, (48d) 로 부터 전달된 데이타는 디지탈화된 데이타 형태의 연속하는 스트림 즉, 비디오 카메라이다. 한 예에서, 등시성 장치 (48d) 로 부터의 데이타는 1.544 Mb/s 인 미국 " TI " 표준과 같은 데이타 속도로 취해질 것이다. 이더넷 MAC (48c) 로부터 출력된 데이타는 10 Mb/s 의 표준 10 BASE - T 이더넷 속도로 공급된다. D 채널 정보는 바람직하게는 MAC 또는 시스템의 다른 회로에 포함된 D 채널 데이타 소오스 스트림으로부터 또는 예를들어 약 64 Kb/s 를 초과하지 않는 속도와 같은 가변적인 데이타 속도로 가상 키 패드 (48f) 로부터 공급된다. 착신 데이타 스트림은 라인 (66a, 66b, 66c) 를 통해 노드회로 (50b) (제 4 도 ) 로 공급된다. 다양한 소오스로부터 들어오는 데이타는 4비트 단위로 시분할 멀티플렉싱을 수행하는 멀티플렉서 (70) 로 공급된다. 시분할 멀티플렉싱의 패턴은 반복하는 일련의 프레임 또는 템플리트이다. 본 발명의 실시예에서, 상기 프레임은 매 125 마이크로초마다 반복된다.
도시된 본 발명의 실시예와 동작설명은 물리적 매체 (46) 를 통해 이더넷 매체 액세스 제어기 (48c) 와 등시성 소오스 (48b) 로부터 다시 도면번호 (48c) 인 매체 액세스 제어기와 등시성 싱크 (48b) 로의 데이타 전달을 설명함으로써 제공될 것이다.
서로 다른 이더넷 시스템 구현에서 다수의 프레임 포맷이 사용되는 데, 그 두가지는 제 10a 및 제 10b 도에 서술되어 있다. 전형적인 이더넷 시스템에서, 프레임의 개시부분은 다수의 프리앰블 바이트 (462a, 462b) 를 포함한다. 또한 상기 프레임은 종착지 어드레스 정보 (464a, 464b), 소오스 정보 (466a, 466b) 및 데이타 필드 (468a, 468b) 를 포함한다. 사용된 특정한 프레임 포맷에 따라, 상기 데이타 필드는 길이로 46 과 1500 바이트 사이 (468a) 또는 0과 n 바이트 (468b) 사이일 수 있다. 이더넷 시스템 구현에 따라 제공될 수 있는 부수적인 프레임 필드는 형태 필드 (470), 시작 구분문자 (472), 길이필드 (474) 및 프레임 체크 시이퀀스 필드 (476a, 476b) 를 포함한다. 전형적인 이더넷 시스템에서, 이더넷 프레임의 출력은 매체상의 반송 신호의 존재에 의해 검출된다. 그리하여, 전형적인 시이퀀스에서, 매체 액세스 제어기는 일정 시간동안 임의의 반송을 출력하지 않을 것이며, 다음에 (이더넷 시스템을 위해 구현된 특수한 충돌회피 시스템에 따라) 매체상에 반송신호의 존재를 수반할 제 10a 및 제 10b 도에 도시된 것과 같은 프레임을 출력할 것이다. 매체 액세스 제어기가 프레임의 출력을 완료하면, 다시 매체상에는 반송이 존재하지 않을 것이다. 제 7a 도의 실시예에서, 회로 (412) 는 반송의 존재 유무를 검출하는 매체 액세스 제어기 (48c) 로 부터의 출력 (414) 에 연결되어 있다. 이하에 완전하게 설명되는 바와같이, 패킷 소오스화 데이타를 전송하기 위한 프레임 구조는 시스템이 동작하는 동안 물리매체 (46) 상에 항상 반송신호가 존재하도록 연속적으로 반복하는 프레임 구조이다. 반송의 존재유무가 종착지 (즉, 허브 리피터 (60) 와 긍극적인 노드 종착지 (48c)) 모두에 중요하기 때문에, 상기 반송/비 - 반송 정보는 보존되어야 한다. 제 7a 도에 도시된 실시예에서, 이는 디코더/엔코더 (416) 로 하여금 반송의 존재를 가리키기 위해 준비된 비트그룹을 출력하도록 명령함으로서 달성된다. 상기 " 무 - 반송 " 비트그룹은 패킷과 같은 시간이 매체 액세스 제어기로부터 출력될때까지 패킷 소오스화 데이타를 위해 준비된 타임 슬롯에 삽입된다.
매체 액세스 제어기로 부터 패킷이 출력되면, 데이타의 패킷은 선입선출 ("FIFO") 메모리 (418) 로 입력된다. 상기 FIFO (418) 은 데이타를 다시 타이밍하는데 필요하다. 매체 액세스 제어기로 부터 출력된 패킷은 8비트의 데이타 바이트 즉, 단위 프레임 마다 72 와 1526 사이의 멤버를 포함한다. 이것들은 선정된 데이타 속도로 MAC에 의해 출력된다. 예를들어, 소정의 이더넷 데이타 프레임 전송동안, 매 800 마이크로초마다 한 바이트가 전송될 것이다. 그러나, 작은 타임 프레임에서 상기 데이타 속도는 패킷 데이타가 물리매체 (46) 에 놓일 속도와는 다르다. 데이타는 125 마이크로초 프레임으로 물리매체 (46) 상으로 출력되는 데, 각 프레임은 256 바이트를 갖는다. 따라서 매 0.2441초 (450) 마다 4비트씩 출력된다. 그러나, 패킷 소오스화 데이타에 대해 모든 타임 슬롯이 사용되지는 않는다. 표1과 이더넷 데이타 (452) 가 첫 4비트출력후 제11도와 관련하여, 0.2441 초의 대기시간 (이 기간동안 등시성 데이타가 출력될 것이다) 이 존재할 것이다. 상기 패턴은 6 번 (456) 동안 반복될 것이며, 그후, 연속적으로 5 씩 이더넷 데이타 (458) 전송이 존재할 것이다. 그 후, 0.2441 초의 대기시간 등등이 존재할 것이다.
그리하여, 소정의 이더넷 패킷 데이타는 매 800 나노초마다 거의 연속하는 한 바이트속도 (패킷전송동안) 로 MAC 로 부터 출력될 것이다. 그러나, 데이타는 패킷 데이타 전송 전용인 몇몇의 연속하는 타임 슬롯으로 그러나 다른 패킷 데이타는 전송간의 지연을 필요로 하는 불연속적인 " 럼피 ( lumpy ) " 식으로 매체 (46) 로 놓여질것이다. FIFO (418) 는 상기 패턴을 수용하도록 제공되며, 그리하여 상기 패킷 데이타는 연속적으로 ( MAC로부터 패킷이 출력되는 동안 ) 입력되며, FIFO 로 부터 필요할 때마다 불연속적인 니블 - 와이즈 (nibble - wise) 로 출력된다.
FIFO 를 사용하는 한 가지 비용은 바람직하게 감소되거나 또는 최소화되는 지연을 도입하는 것이다. 네트워크 시스템의 임의의 파라메타는 명확한 시스템 크기 즉, 관찰된 지연 또는 지체의 크기에 근거하여 시스템이 갖게 될 크기에 근거한다. 상기 시스템에서 지연이 증가하게 되면 임의의 실제 크기를 증가시키지 않고 명확한 시스템의 크기를 증가시키게 된다. 그리하여, 만일 시스템이 100 m의 통상적인 최대 링크길이를 갖게된다면, 상기 시스템의 지연증가는 물리적 와이어가 갖게 될 최대길이를 효율적으로 감소시킨다. 이와같은 이유때문에, 상기 FIFO 로 유입된 지연의 증가는 네트워크의 명확한 크기를 증가시켜 네트워크의 최대 물리적 크기를 제한하기 때문에 특히 바람직하지 않다.
한 실시예에서, 상기 FIFO (418) 는 임의의 데이타가 출력되기 전에 선정된 임계로 채워질 수 있도록 구성된다. 예를들어, 만약 FIFO (418) 가 10 4 - 비트 니블 데이타를 수용한다면, 한 실시예에서, 상기 FIFO 는 출력이 시작되기 전에 적어도 5 의 니블 데이타를 포함하고 있어야 한다. 상기 FIFO (418) 의 임계요구조건때문에, 임의의 지연 즉,초기에 데이타가 FIFO 로 입력되는 시간과 FIFO 로 부터 데이타를 출력하기위해 임계가 도달되는 시간간의 지연이 존재한다. 한 실시예에 따르면, FIFO 로 부터의 지연은 상기 FIFO 를 프리앰블 기호로 부분적으로 채움으로서 감소된다. 본 실시예에서, 매체 액세스 제어기 (48c) 로 데이타 패킷이 상기 FIFO 로 들어가기 시작하자마자, 프리앰블 생성기 (420) 는 상기 FIFO (418) 을 반의 프리앰블 바이트로 채운다. 이렇게 함으로서 FIFO 의 임계요구조건을 즉각적으로 충족시킴으로서, FIFO 의 지연을 감소시키면서 출력을 시작할 수 있다. 이와같은 지연의 감소는 프리앰블 길이를 증가시키는 희생댓가로 달성된다.
FIFO 에 의해 유입된 다른 지연은 전파지연 즉,임계지연이 존재하지 않을 지라도 데이타의 비트가 FIFO 로 입력되는 시간과 FIFO 로 부터 데이타가 출력될 수 있는 지점으로 전파하는 시간간에 필요한 일정한 시간의 크기가 존재한다. 본 발명의 다른 면에 따르면,프리앰블 바이트의 존재는 프레임이 FIFO 로 입력할 때 또는 그 전에 검출된다. 통상적인 데이타의 일부를 우회 전파함으로서 정상적인 데이타의 전파지연보다 짧은 지연을 갖는 FIFO 를 통해 프리앰블을 전파하도록 회로 (422) 가 부가된다.
상기 FIFO (418), 검출회로 (412) 및 선택 회로 (422) 는 버퍼회로 (424) 를 구성한다. 타이밍 회로 (426) 는 도면번호 (418) 로부터 니블이 출력되는 속도를 제어한다. 표1에 도시된 것과 같이, 선정된 템플리트에 따라 적당한 타임슬롯으로 데이타를 송신기 (78) 로 운반하도록 타이밍이 구성된다. 또한 타이밍 회로 (426) 는 디코더/엔코더 (416) 를 통해, 바람직하게 등시성 소오스 (48d) 로 부터 데이타를 수신하는 출력버퍼 (428) 를 제어함으로서 등시성 데이타의 흐름을 제어한다.
표 1 은 여러가지 데이타 스트림, 부수적인 데이타 및 제어 바이트가 시분할 멀티플렉스되는 방법을 나타낸다. 표 1 의 각 기호는 두 개 기호의 모든 그룹이 데이타의 하나의 8 - 비트 바이트를 표현하도록 데이타의 4 - 비트를 표현한다. 표 1 에서, E 는 이더넷 스트림 (16b) 으로 부터의 데이타의 4 비트를 표현하며, B 는 등시성 스트림 (66a) 으로부터의 데이타의 4 비트 스트림을 표현하며, D 는 제어 시그날링 또는 D 채널 스트림 (66c) 으로 부터의 데이타의 4비트를 표현하며 그리고 M 은 이하에 설명되는 바와같이 유지보수 데이타의 4 비트를 표현한다. 게다가, 임의의 바이트 길이 패턴이 제공된다. JK 는 프레임 동기화 패턴을 표현하며 EM (표1 블럭 3 의 첫번째 두 바이트) 은 이하에 설명하는 바와같이 유지보수 니블이 다음에 오는 이더넷 " 패드 " 를 표현한다. 표 1 에 도시된 바와같이, 각 프레임은 각각 8 바이트의 32 그룹 또는 각각 64 바이트의 4 블럭으로 생각될 수 있는 256 바이트를 포함한다. 프레임 구조는 본 발명과 함께 동일자 출원되어 본 발명의 참조로서 일체화되며, 공동으로 양도된 출원 일련번호 _______ ( Attorney File No.8332-315/NS-2024 ) 의 " Network for Transmitting Isochronous - Source Data with a Frame Structure " 에 상세하게 서술되어 있다.
상기 설명된 프레임 구조와 프레임 전송 속도는 10 BASE - T 이더넷 데이타 속도와 호환할 수 있는 등시성 및 비 - 등시성 데이타에 대한 데이타 속도를 제공한다. 게다가, 연속하는 데이타 흐름을 제공하도록 하기위해 패킷과 등시성 데이타 스트림에 필요한 선입선출하는 양을 최소화하도록 서로다른 채널위치가 선정된다. 패킷을 기초로한 다른 유형의 시스템과 같은 다른 등시성 및 비 - 등시성 데이타 소오스와 싱크 또는 서로 다른 프레임 구조또는 템플리트가 특수한 목적에 적합한 대역을 할당하기위해 사용될 수 있는 토큰링 소오스 및 싱크와 연결하여 다른 유형의 프레임 구조가 사용될 수 있다. 바람직하게, 프레임은 다양한 데이타 소오스와 싱크의 데이타 속도 요구조건에 데이타 속도를 조정하는데 사용될 수 있는 한 개이상의 타임 슬롯을 갖는다. 예를들어, 속도 조정슬롯으로서 한 개이상의 타임슬롯이 지정된다. 일정시간의 프레임 동안 특정유형의 데이타를 운반하지만 다른 프레임 시간동안 상기 지정된 유형의 데이타를 운반하지 않도록 속도 조정 슬롯이 조정될 수 있다. 예를들어, 표 1 에서, 블럭 3 의 첫 번째 기호는 이더넷 " 패드 " 로서 지정될 수 있다. 짝수 번호의 타임 프레임동안 이더넷 데이타를 운반하고 홀수번호의 타임슬롯동안 " 데이타 없음 " 기호를 운반할 수 있도록 상기 타임슬롯을 바꿈으로서, 평균적으로, 단일 타임슬롯으로 표현된 대역의 1/2 과 같은 데이타 속도 조정이 달성될 수 있다.
송신기 (11) 는 바람직하게 기준클럭으로 결정된 시간에 프레임을 전송하는데 사용되는 그 자신의 클럭을 갖는다. 그 프레임 길이는 송신클럭과 기준클럭간의 클럭속도의 차이 (보통,작은 차이) 를 수용하도록 조정될 수 있다. 이렇게 함으로서 다음에 이용가능한 " 패드 " 타임슬롯에 다시 삽입되는 패킷 슬롯의 손실을 초래한다.
다음에 타임 멀티플렉스된 데이타는 디코더/엔코더에 의해 엔코드된다. 디코더/엔코더 (416) 이 목적은 FIFO (418) 와 버퍼 (428) 로 부터 수신된 니블 - 와이즈 데이타를 4/5 로 엔크드된 형태로 위치시키는 것이다. ANSII X3T9.5 표준에 부분적으로 부합하는 한 가지 특수한 형태의 4/5 엔코딩은 표 II 에 도시되어 있다. 물리매체의 AC 균형을 유지하고 물리매체를 따라 전송되는 바와같이 파형의 주파수 스펙트럼을 최소화하기 위해 특수한 4/5 구현의 5 비트 코드기호가 선정된다. 이렇게 함으로서 데이타와 전송 클럭을 복구하는데 있어서, 통상적으로 위상 록 루프장치인 데이타 디코더의 작업을 줄이게 된다. 적절히 결합될 때 상기 패턴은 전이가 없는 최대 3 비트 시간을 갖는다. 48.8 ns 의 비트속도로서, 최소전이속도는 전이간에 3.4 MHz 또는 146.5 ns 이다. 회로 (416) 는 4/5 엔코딩 방법을 사용하여 MAC (48c) 로부터 4비트의 데이타를 엔코드한다. 또한 회로 (416) 는 버퍼 (428) 로 부터 수신된 데이타를 엔코드한다.
이때 4/5 엔코딩의 결과는 제로로 비 - 복귀, 반전된 (NRZI) 방법을 사용하여 엔코드 (74) (제4도) 에 의해 부가적으로 엔코드된다. 상기 NRZI 엔코더는 논리 1이 전송될때마다 출력의 상태를 반전시킴으로서 비트 스트림을 변경한다. 논리 0 은 출력상태에 아무런 변화도 초래하지 않는다. 4/5 - NRZI 엔코딩은 패킷 데이타 소오스가 10 BASE - T 이더넷 소오스인 네트워크에 특히 유용하다. 이것은 데이타의 패킷 소오스화 부분의 데이타 속도가 이더넷 MAC 에 의해 제공되고 예상된 데이타 속도와 거의 부합되는 시그널링 속도로 4/5 - NRZI 엔코딩이 전송을 허용하기 때문이다. 전형적인 이더넷 시스템에서, 10 Mb/s 의 데이타 속도가 제공된다. 표준 이더넷 시스템에서, 이와같은 속도로 제공된 데이타는 한 비트의 데이타를 전달하기 위해 2 전이배수를 사용하여 엔코드된다. 평균적으로, 상기 방법은 데이타의 모든 비트마다 한 개의 클럭 비트를 제공한다. 그리하여 멘체스터 엔코딩 후 10 Mbit/s 의 표준 이더넷 데이타 속도는 20 Mbit/s 의 시그널링 속도로 된다.
표준 이더넷 시그널링 속도와 표1의 프레임 구조 및 표 II 의 엔코딩에 의해 제공된 데이타 속도를 비교하면, 현재의 방법에서 데이타의 프레임은 313 " E " 기호 또는 1252 E 비트를 포함하고 있다는 것을 알수 있다. 매 125 마이크로초마다 한 프레임의 속도로 프레임을 전송함으로서, 현재의 방법은 6144 Kbits/sec 의 등시성 데이타가 산재해 있는 이더넷 - 소오스화 데이타의 10.016 Mbits/sec 를 전송하는 능력을 갖는다. 그리하여 4/5 - NRZI 엔코딩을 사용함으로서, 데이타속도와 시그널링 속도는 10 BASE - T에 의해 사용된 시그널링과 데이타 속도의 2 와 0.5 퍼센트 사이가 됨으로서, 이전의 표준 이더넷 시스템과 비교하여, 이더넷 트래픽의 데이타 속도를 크게 저하시키지 않고 기존의 물리매체를 통해 등시성 트래픽과 이더넷 트래픽 모두가 이동할 수 있게 한다. 더우기, 거의 표준적인 이더넷 데이타 속도를 제공함으로서 정위치의 MAC또는 리피터 회로를 교체할 필요없이 본 발명을 구현할 수 있게 된다. 표준 이더넷과 같은 이전에 이용할 수 있는 시스템에 의해 사용된 실질적인 시그널링 속도로 데이타 프레임을 운반하는 능력은 트위스트된 한쌍의 매체와 같은 정위치 ( in - phase ) 물리매체의 필요성없이 본발명을 구현할 수 있게 한다.
바람직하게 상기 엔코딩 방법은 이전에 비-등시성 데이타에 유용한 대역을 크게 저하시키기 않고, 바람직하게 어떠한 저하도 일으키지 않고 물리매체 (46) 상으로 들어오는 비 - 등시성 데이타 (66b) 와 들어오는 등시성 데이타 (66a) 모두의 대역이 수용될 수 있는 충분한 효율성을 갖는다. 상기 4/5 엔코딩 방법은, 평균적으로 데이타의 매 4 비트 (미분 멘체스터 엔코딩에서 모든 데이타 비트에 대해 한 클럭임에 반하여) 에 대해 한 클럭의 비트가 제공될 수 있도록 매 5 위치에 대해 4 비트데이타를 제공하기때문에 미분 멘체스터 엔코딩 방법보다 효율적이다. 그리하여, 이전의 표준 이더넷 시스템에서 미분 멘체스터로 엔코드된 데이타가 약 20 Mb/s 의 최대 효율의 시그날링 속도를 갖는 한 쌍의 트위스트된 매체이 모든 대역을 거의 차지하는 반면에, 상기 4/5-NRZI 엔코딩은 물리매체가 동일한 대역으로 하여금 64 Kbit/sec 제어 시그널링 D 채널과 96 Kbit/sec 유지보수 M 채널 및 프레임 동기화 패턴에 대해 64 Kb/sec 는 물론 10 Mbit/sec 이더넷 데이타 스트림과 6144 Kbit/sec 등시성 스트림을 수용할 수 있게 한다. 부수적으로, 80 Kb/s (64 Kb/s +16 Kb/s) 도 이용할 수 있지만 정의되어 있지 않다. 이와같은 특성은 표 3 에 요약되어 있다.
비록 이더넷 비 - 등시성 소오스과 연결하여 특히 유용한 4/5 - NRZI 엔코딩일지라도, 또한 8 비트를 10 비트로 엔코딩하는 방법 또는 스크램블 방법을 포함하는 현재의 시스템에 다른 종류의 엔코딩 또는 디코딩이 사용될 수 있다.
엔코딩 장치에서 나오는 출력은 예비증폭회로 (76) 로 전달된다. 상기 예비증폭회로는 지터를 줄이기 위해 물리매체상으로 전송된 신호를 보상한다. 예비증폭단은 현재의 시스템에 의해 사용된 주파수 스펙트럼을 최적화된다. 예비증폭회로 (76) 에 의해 출력된 데이타는 송신기 또는 드라이버 (78a) 로 전달되며, 그 신호는 물리매체 (46) 를 통해 전송된다. 상기 물리매체 (46) 는 트위스트 쌍, 동축 또는 광섬유 케이블을 포함하는 유형의 여러매체일 수 있다.
물리매체 (46a) 를 통해 전달된 데이타는 허브 (44) 에 수신된다. 상기 허브는 복수개의 회로장치 (54a, 54b, 54c) 를 구비하는데, 각 장치는 물리매체 (46) 에 의해 각 노드 (42a, 42b, 42c) 에 결합되어 있다. 제 7b 도에 도시된 바와 같이, 물리매체 (46) 를 통해 전달된 데이타는 탈 - 직렬화기/디코더 (80) 에 일렬로 도달한다. 또한 링크 검출회로 (82) (제 5 도 ) 는 ( 본 출원과 동일자 출원되었고 본 발명의 참조로서 일체화되어 있으며, 공동으로 양도된 출원 일련번호 _____ ( Attorney File No 8332 - 319/NS - 2026 의 " Network Link Endpont Capability Detection " 라는 제목) 에 상세히 서술된 바와같이, 노드가 동작하며 (즉, 10 BASE - T 또는 등시성 이더넷) 노드선택신호를 출력하는 노드를 검출하기 위해 물리매체 (46) 로부터 데이타를 수신한다.
상기 탈 - 직렬화기/디코더는 상술된 멀티플렉싱/엔코딩 회로와 기능상 반대인 회로를 구비한다. 제 4 도와 관련하여, 상기 탈직렬화기/디코더는 위상 동기 디코드회로 (86) 를 구비하는데, 그 결과는 그 디코드 결과를 NRZI 디코드 회로 (88) 에 공급되며, 이것은 다시 4/5 디코드 회로 (90) 로 디코드 결과를 공급하며, 이것은 수신된 데이타를 등시성 소오스화 데이타 (94a) 와 패킷 소오스화 데이타 (92b) 로 분리하는 탈 - 멀티플렉서 (92) 로 다시 그 결과를 공급한다. 이때에 D 채널 (94c)과 유지보수 데이타 (94d) 와 같은 시그널링 데이타도 만약 존재한다면, 역시 분리될 수 있다.
패킷 소오스화 데이타 (94b) 와 등시성 소오스화 데이타 (94b) 모두는 종착지 노드 또는 연결된 노드로 다시 전송하기위해 필요할때마다, 여러가지 허브회로 (54a, 54b, 54c) 에 이용할 수 있다. 한 실시예에서, 분리된 등시성 데이타 (94a) 와 패킷 소오스화 데이타 (94b) 는 종착지 노드로 전송을 필요로 할때마다 데이타를 공급할 수 있도록 처리하는데 적합한 형태로 등시성 데이타 (102) 와 패킷화 출력 (104) 을 공급하기 위해 각 인터페이스 (58, 60) 에 의해 다시 구성된다. 비록 제 7b 도가 단지 한개의 들어오는 트위스트쌍과 한개의 나가는 트위스트쌍만을 도시하고 있지만, 각 트위스트쌍이 서로다른 노드에 연결되어 있는 전형적으로 많은 세트의 트위스트쌍이 존재할 수 있다. 나가는 각 트위스트쌍 세트는 자신의 송신기, 디코더/엔코더 및 E 송신 인터페이스에 연결될 것이다. 그리하여, 비-패킷회로 (58) 로 부터의 데이타 (102) 와 리피터 (60) 로부터의 데이타 (166) 는 우선 그 출력회로가 상기 데이타를 위한 종착지 노드에 연결되어 있는 적절한 세트의 출력회로 (54) 로 운반된다.
한 실시예에서, 패킷 소오스화 데이타 (94b) 는 허브회로 (54) 에 공급하고 궁극적으로 종착지 노드로 전송하기위해 리피터 (60) 장치로서 출력데이타가 처리될 수 있도록 E인터페이스로서 구성된다. 비 - 등시성 데이타를 위해 리피터를 사용하는 대안으로서, 패킷연결은 매체 액세스 제어층 브리지를 통해 링크된다. 바람직하게, 출력데이타 (104) 는 이전에 이용할 수 있는 유형의 리피터 회로에 의해 처리될 수 있는 형태이다. 본 예에서, 패킷 소오스화 데이타 (94b) 는 노드 (42b) 에서 이더넷 MAC (48c) 로부터 발생하는 데이타이며, 그 출력 데이타 (104) 는 캘리포니아주 산타클라라에 위치한 National Semiconductor Co., 로부터 입수할 수 있는 DP83950 " 리피터 인터페이스 제어기 (RIC) " 와 같은 표준 이더넷 허브 리피터 (60) 로서 처리될 수 있는 형태이다. 이와같이 구성함으로서 모든 허브회로를 재배치할 필요없이 특히, 허브 리피터 회로를 교체할 필요없이 본 발명이 구현되는 장점이 있다. 몇 몇 실시예에서는, 이전에 이용할 수 있는 리피터 회로를 사용하기위해 본 발명이 구현되는 지가 문제되지 않는 새로운 네트워크 구현과 같이, 이전에 이용할 수 있는 리피터 회로를 사용하지 않고 회로 (54) 로 복귀시키기 위해 종착지 노드로 패킷 소오스화 데이타 (94b) 를 공급하는 것이 바람직할 수 있다.
회로 (59) 는 리피터 (60) 에 적합한 형태로 데이타를 다시 타이밍하는데 사용될 수 있다. FIFO (418) 의 필요성과 관련하여 상기 논의된 것과 유사한 이유 때문에 적어도 패킷 소오스화 데이타에 대해 재타이밍이 필요하다. 특히, 매체 (46) 로 부터 수신된 데이타는 불연속하는 " 럼피 " 형태로 공급된다. 상기 " 럼피 " 데이타 형태는 매체 액세스 제어기 (48c) 에 의해 출력된 패킷과 유사한 데이타의 패킷을 수신하도록 구성되는 리피터 (60) 로 전달하는데에는 허용할 수 없다. 따라서, 회로 (59) 는 불연속 데이타를 재타이밍하여 그것을 패킷형태로 놓는다. 회로 (59) 는 FIFO (432) 를 포함한다. 예를들어, 프리앰블 (422) 의 입력을 검출하고 통상적인 데이타에 대해 정상적인 FIFO 의 지연보다 작은 지연을 갖는 프리앰블을 전파함으로서 FIFO 의 전파지연을 줄이기 위한 회로가 제공될 수 있다.
만일 리피터 회로 (60) 가 이전에 이용할 수 있는 유형이 아니라면, " 럼피 " 데이타 도달속도를 처리할 수 있는 리피터를 구성할 수 있을 것이며, 허브에서 패킷 데이타를 버퍼링할 필요가 줄어들거나 또는 제거된다.
제 6 도는 비등시성 데이타 (94b) 를 수신하며 이전에 이용할 수 있는 리피터 회로 (60) 에 의해 처리될 수 있는 유형의 출력 (106,108) 을 공급하는 유형의 E인터페이스 (59) 의 한 구현예를 도시한다. 데이타 속도를 고르게 하기위해 선입선출 (FIFO) 버퍼 (432) 에 비등시성 데이타가 수신된다. 회로 (114) 는 반송검출신호를 출력하기 위해 논리회로 또는 상태기계 (116) 에 의해 사용될 이더넷 데이타 패킷을 에뮬레이트하기 위해 공급된다면, " 반송없음 " 기호를 검출한다. FIFO (112) 로부터의 출력 (118) 은 데이타 출력 (106) 을 내기위해 멀티플렉서 (120) 와 탈 - 직렬화기 (122) 에 공급된다. 상기 멀티플렉서 (120) 는 상기 논의된 것과 유사한 형태로 출력데이타 (106) 에 적절한 프리앰블 비트를 공급하기 위해 프리앰블 생성기 (120) 또는 프리앰블 생성기 (420) 에 공급된다. FIFO (432) 로 부터의 출력은 또한 정렬 에러 기호를 인식하여 상태기계 (116) 로 적당한 신호 (132) 를 출력하기위해 디코드 회로 (128) 에 공급된다.
등시성 데이타의 처리는 본 출원과 동일자 출원되었고 본 발명의 참조로서 일체화되어 있으며, 공동으로 양도된 출원 일련번호 _____ ( Attorney File No 8332 - 317/NS - 2025 ) 의 " Local Loopback of Isochronous Data In a Switching Mechanism " 라는 제목에 서술된 바와같이, 국부 루프 - 백 능력이 제공될 수 있다.
허브가 노드로 부터 데이타를 수신하고 그것을 전송하기 위해 종착지 노드로 운반한 후, 종착지 노드로 향하는 데이타는 물리매체 (46) 를 통해 전송하는데 적합한 형태로 놓여야만 한다. 예를들어, 이더넷 리피터 (60) 에 의해 출력된 데이타 (66) 는 E 송신 인터페이스 (168) 에 의해 엔코더와 송신기에 공급하는데 적합한 형태로 변형된다. E 송신기 인터페이스 (168) 의 예는 제 8 도에 도시되어 있다. 제 8 도에 도시된 송신 인터페이스는 전반적으로 제 6 도에 도시된 E 수신 인터페이스 (60) 기능과 반대이다. 데이타 (166) 는 직렬 또는 병렬형태로 제공될 수 있다. 직렬형태일때, 데이타 (166) 는 탈 직렬화된 다음, 그 출력이 FIFO (176) 으로 운반되는 멀티플렉서 (174) 에서 요구되는 임의의 정렬 에러 비트 (172) (반송 및 프레임 정렬 검출회로 (173) 로부터) 와 결합된다. 상기 FIFO (176) 에는 프레엠블 생성기 (420) 와 같은 지연을 줄이기 위한 회로가 제공될 수 있다. 동기 검출회로 (178) 는 상태기계 (180) 로 운반하기위해 리피터 출력 (166) 으로 부터 동기화 정보를 추출한다. 또한 상기 상태기계 (180) 는 반송 검출정보 (184), 프레이밍 카운터 정보 (186) 를 수신하여 FIFO (176) 에 제어신호 (188) 를 공급한다. 데이타는 이하에 설명되는 바와같이 매체 (46) 를 통해 전송하기 위해 프레임을 보충하기 위해 필요할 때마다 FIFO (176) 로 부터 추출된다. 상기 FIFO (176) 으로 부터 출력된 데이타는 멀티플렉서 (196) 에 의해 프리엠블 비트 (190) 와 " 반송없음 " 비트 (194) 와 멀티플렉스된다.
E 송신 인터페이스 (168) 로 부터 출력된 데이타 (198) 는 제 9 도에 도시된 바와같이 등시성 데이타 출력 (164) 과 유지보수 및 D 채널 데이타 (172) 와 함께 엔코더 직렬화 회로 (202)에 공급된다. 상기 엔코더/직렬화기 (202) 는 제 4 도에서 발견할 수 있는 노드의 엔코딩 회로와 거의 유사하게 구성된다. 특히, 상기 엔코더/직렬화기 (202) 는 세개의 데이타 스트림 (198, 170, 164) 를 결합하는 멀티플렉서, 4/5엔코더, NRZI 엔코더 및 예비증폭 회로를 제공한다. 전송의 타이밍은 송신 타이밍 회로 (204) 에 의해 제어된다. 허브(44a) 로 부터 노드로 전달된 데이타는 이하에 서술되는 바와같이, 노드 (48) 로 부터 허브 (44a) 로 전달된 데이타에 사용되는 프레임 포맷과 바람직하게 거의 동일한 포맷인 프레임 포맷이다. 노드 (42)에서, 회로 (50) 는 허브에서, 주로 위상 동기 디코드 (86), NRZI 디코드 (88), 4/5 디코드 (90) 에서 이와같은 기능을 수행하기 위해 설명된 것과 유사한 데이타를 디코드하고 디멀티플렉스하는 장치 (제 4 도) 와 디멀티플렉서 (92) 를 구비한다. 다음에 디코드되어 디멀티플렉스된 데이타는 노드 (42) 의 여러가지 데이타 싱크로 전달된다. 버퍼회로 (424, 59, 158) 과 거의 유사한 버퍼회로 (440) 는 분리된 패킷 소오스화 데이타를 수신하고, 다시 타이밍하여 프레임 구조에 의해 정의된 " 럼피 " 불연속 데이타를 매체 액세스 제어기 (48c) 에 의해 출력된 패킷형태와 유사한 패킷 형태로 변환한다.
본 발명과 결합될 수 있는 개념은 본 출원과 동일자 출원되었고 본 발명의 참조로서 일체화되어 있으며, 공동으로 양도된 출원 일련번호 ______ ( Attorney File No 8332 - 318/NS - 2027 ) 의 " Link Protocol " 라는 제목에 서술된 바와같이, 타이밍 방법에서의 지연을 도입하는 것과 본 출원과 동일자 출원되었고 본 발명의 참조로서 일체화되어 있으며, 공동으로 양도된 출원 일련번호 ______ ( Attorney File No 8332 - 320/NS - 2028 ) 의 " Apparatus and Method for Accomodating Cable Length Delays Using Isochronous Fifoing "라는 제목에 서술된 바와같이, FIFO 를 제공이다.
상기 설명에 비추어, 본 발명의 여러가지 장점을 알 수 있다. 본 발명은 패킷화된 디이타를 수신하여 그것을 프레임 포맷으로 물리매체를 통해 전달한다. 상기 프레임 포맷은 패킷 소오스화 데이타와 비 - 패킷 소오스화 데이타 모두가 각 타임 프레임 동안 전송되는 것을 가능케 한다. 패킷 소오스화 데이타와 비-패킷 소오스화 데이타 모두가 전송하기 위한 전용의 대역을 가질 수 있다. 패킷 소오스화 데이타에 이용할 수 있는 대역은 충분히 커서 효율적인 4/5 엔코딩 방법을 사용함으로서 이전의 패킷화 네트워크에서 달성된 것과 유사한 데이타 속도를 달성할 수 있다. 상기 4/5 엔코딩 방법은 " 반송없음 " 정보와 프레임 정렬 정보를 포함하는 패킷 데이타를 처리하기 위한 이전의 장치로부터 정보를 전송하는데 이용할 수 있는 것외의 기호를 포함한다. 한 실시예에서, 프레임 구조에 사용하기위해 패킷 소오스화 데이타를 재타이밍하는 데 FIFO 가 사용된다. FIFO 의 지연은 패킷 프리앰블 기호로서 모든 FIFO 부분을 미리채움으로서 감소된다. 한 실시예에서, 매체 액세스 제어기는 프리앰블 기호를 출력하지 않으며 프리앰블 기호는 버퍼 회로에서 생성된다.
또한 본 발명의 여러가지 변경과 수정예가 있을 수 있다. 본 발명은 등시성 또는 다른 패킷 소오스 또는 싱크에 연결할 필요없이 단지 패킷 소오스화 데이타를 전송하는데 사용될 수 있다. 이더넷 데이타가 아닌 패킷을 기초로한 데이타는 토큰링 또는 토큰 버스를 포함하는 프레임 템플리트를 적절히 변경함으로서 본 발명에 의해 수용될 수 있다. 비록 본 발명의 한 실시예에 따라 이전의 매체 액세스 제어기 또는 이전의 허브 리피터 회로와 호환하는 형태로 네트워크 회로가 제공되었지만, 역시 이전에 이용가능한 매체 액세스 제어기 또는 허브 리피터 회로와 확실히 호환하는 것이 필요하지 않는 형태로 본 발명을 제공할 수 있다. 상기 엔코더/디코더/NRZI 회로는 전 또는 후에 놓일 수 있다.
비록 본 발명이 바람직한 실시예와 임의의 수정 및 변형예로서 서술되었지만, 또한 다른 수정 및 변형예가 사용될 수 있으므로, 본 발명은 이하 특허청구의 범위에 한정된다.

Claims (23)

  1. 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기를 포함하는 데이타 소오스로 부터 물리 매체를 통해 데이타 싱크로 데이타를 전달하는 장치에 있어서, 상기 제 1 데이타를 패킷 형태로 수신하고 제 1 의 복수개의 제 1 데이타 비트 그룹으로서 최소한 상기 제 2 데이타를 출력시키도록 상기 매체 액세스 제어기에 연결된 제 1 버퍼 ; 최소한 상기 제 1 데이타를 수신하여 이를 엔코딩하고 엔코딩된 데이타를 출력시키는 제 1 엔코더 ; 상기 엔코딩된 데이타를 수신하도록 상기 엔코더에 연결되고 상기 엔코딩된 데이타를 상기 물리 매체상에 송신하도록 상기 물리 매체에 연결된 클럭 응답 송신기 ; 각각이 복수개의 타임 슬롯을 갖는 복수개의 연속 타임 프레임의 개시 타임을 설정하도록 상기 송신기에 연결된 기준 클럭을 포함하며, 상기 제 1 의 복수개의 비트 그룹 각각은 제 1 세트의 미리 결정된 타임 슬롯 동안 상기 송신기에 의해 송신되고, 상기 제 1 세트의 미리 결정된 타임 슬롯중 최소한 몇몇 타임 슬롯은 불연속적인 장치.
  2. 제1항에 있어서, 등시성 데이타를 출력시키는 등시성 데이타 소오스 ; 상기 등시성 데이타를 수신하고 제 2 의 복수개의 등시성 데이타 비트 그룹을 출력시키는 제 2 버퍼를 부가적으로 포함하고, 상기 송신기는 상기 제 2 의 복수개의 등시성 데이타 비트 그룹을 수신하도록 상기 제 2 버퍼에 연결되며, 상기 제 2 의 복수개의 비트 그룹 각각은 제 2 세트의 미리 결정된 타임 슬롯 동안 상기 송신기에 의해 상기 물리 매체상에 송신되고, 상기 제 2 세트는 상기 제 1 세트와 상이하며, 상기 타임 프레임중 최소한 한 타임 프레임동안 상기 물리 매체상에 배치된 데이타는 상기 매체 액세스 제어기로 부터 출력된 상기 엔코딩된 데이타 및 상기 등시성 데이타 소오스로 부터 출력된 상기 제 2 의 복수개의 비트 그룹을 포함하는 장치.
  3. 제2항에 있어서, 상기 송신기는 대략 6.144 Mb/sec 의 제 2 유효 대역폭으로 상기 제 2 의 복수개의 비트 그룹을 송신하는 장치.
  4. 제1항에 있어서, 상기 매체 액세스 제어기는 이더넷 매체 액세스 제어기인 장치.
  5. 제1항에 있어서, 상기 제 1 엔코더는, 4 비트가 5 비트 그룹으로 엔코딩되는 4/5 엔코딩 방법에 따라 제 1 의 엔코딩된 형태로 상기 엔코딩된 데이타를 출력시키는 장치.
  6. 제5항에 있어서, 상기 제 1 엔코더는 NRZI 엔코더를 포함하는 장치.
  7. 제1항에 있어서, 상기 제 1 의 복수개의 데이타 비트 그룹 각각은 동수의 비트를 포함하는 장치.
  8. 제7항에 있어서, 상기 동수의 비트는 4 인 장치.
  9. 제1항에 있어서, 상기 송신기는 대략 10 Mb/sec 의 제 1 유효 대역폭으로 상기 제 1 의 복수개의 비트 그룹을 송신하는 장치.
  10. 제1항에 있어서, 상기 제 1 버퍼는 선입 선출 (FIFO) 메모리를 포함하는 장치.
  11. 제1항에 있어서, 상기 매체 액세스 제어기는, 최소한 제 1 시간 주기 동안 반송 신호를 출력시키고 상기 제 1 시간 주기 후에 생기는 최소한 제 2 시간 주기동안 상기 반송 신호를 출력시키지 않으며 상기 제 2 시간 주기 후에 생기는 제 3 시간 주기 동안 상기 반송 신호를 출력시키고, 상기 제 1 엔코더는 상기 제 2 시간 주기 동안 생기는 매체 액세스 제어기 출력의 수신에 응답하여 최소한 제 3 비트 그룹을 출력시키며, 상기 제 3 비트 그룹은 무반송 표시를 제공하도록 상기 제 1 및 제 3 시간 주기 동안 상기 제 1 엔코더에 의해 출력된 비트 그룹중 어느 것과도 상이한 장치.
  12. 제1항에 있어서, 상기 데이타 싱크는 출력 회로 및 상기 엔코딩된 데이타를 상기 출력 회로에 전달하는 리피터로서 제 1 데이타 속도로 상기 엔코딩된 데이타를 수신하도록 구성된 리피터를 포함하며, 상기 장치는 상기 물리 매체로부터 상기 엔코딩된 데이타를 수신하고 상기 제 1 데이타 속도로 상기 리피터에 상기 엔코딩된 데이타를 출력시키도록 상기 제 1 버퍼와 상이한 상기 데이타 싱크내의 버퍼를 부가적으로 포함하는 장치.
  13. 제1항에 있어서, 상기 데이타 싱크는 스타 토폴로지 네트워크 ( star - topology network ) 의 허브이고 상기 데이타 소오스는 상기 스타 토폴로지 네트워크의 노드인 장치.
  14. 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기를 포함하는 데이타 소오스로 부터 물리 매체를 통해 데이타 싱크로 데이타를 전달하는 장치에 있어서, 상기 제 1 데이타를 패킷 형태로 수신하고 제 1 의 복수개의 제 1 데이타 비트 그룹으로서 최소한 제 1 데이타를 출력시키도록 상기 매체 액세스 제어기에 연결된 제 1 버퍼 ; 최소한 상기 제 1 데이타를 수신하여 이를 엔코딩하고 엔코딩된 데이타를 출력시키는 제 1 엔코더 ; 상기 엔코딩된 데이타를 수신하도록 상기 제 1 엔코더에 연결되고 상기 엔코딩된 데이타를 상기 물리 매체상에 송신하도록 상기 물리 매체상에 연결된 클럭 응답 송신기; 각각이 복수개의 타임 슬롯을 지니는 복수개의 연속 타임 프레임의 개시 타임을 설정하도록 상기 송신기에 연결된 기준 클럭 ; 제 1 세트의 미리 결정된 타임 슬롯 동안 상기 송신기에 의해 송신되는 각각의 제 1 의 복수개의 비트 그룹, 불연속적인 상기 제 1 세트의 미리 결정된 타임 슬롯중 최소한 몇몇의 타임 슬롯 ; 4 데이타 비트가 5 비트 그룹으로 엔코딩되는 4/5 엔코딩 방법에 따라 제 1 의 엔코딩된 형태로 상기 엔코딩된 데이타를 출력시키는 상기 제 1 엔코더 ; 제 2 의 엔코딩된 형태로 상기 제 1 데이타를 수신하도록 구성된 상기 제 1 데이타용 리피터를 포함하는 상기 데이타 싱크 ; 상기 제 2 의 엔코딩된 형태로 상기 제 1 데이타를 엔코딩하도록 상기 제 1 엔코더와 상이한 상기 데이타 싱크내의 제 2 엔코더를 포함하는 장치.
  15. 제14항에 있어서, 상기 제 2 의 엔코딩된 형태는 차동 맨체스터 엔코딩( differential manchester encoding ) 인 장치.
  16. 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기를 포함하는 데이타 소오스로 부터 물리 매체를 통해 데이타 싱크로 데이타를 전달하는 장치에 있어서, 상기 제 1 데이타를 패킷 형태로 수신하고 제 1 의 복수개의 제 1 데이타 비트 그룹으로서 최소한 상기 제 1 데이타를 출력시키도록 상기 매체 액세스 제어기에 연결된 제 1 버퍼 ; 최소한 상기 제 1 데이타를 수신하여 이를 엔코딩하고 엔코딩된 데이타를 출력시키는 제 1 엔코더 ; 상기 엔코딩된 데이타를 수신하도록 상기 제 1 엔코더에 연결되고 상기 엔코딩된 데이타를 상기 물리 매체상에 송신하도록 상기 물리 매체에 연결된 클럭 응답 송신기 ; 각각이 복수개의 타임 슬롯을 지니는 복수개의 연속 타임 프레임의 개시 타임을 설정하도록 상기 송신기에 연결된 기준 클럭 ; 제 1 패킷 개시 표시를 출력시키고, 상기 제 1 표시의 출력 후에 제 1 데이타 비트 수를 출력시키며, 상기 제 1 데이타 비트 수의 출력 후에 패킷 종료 표시를 출력시키는 상기 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기; 상기 제 1 데이타 비트 수가 미리 결정된 정수로 균등하게 가분되는 지를 결정하고 상기 제 1 데이타 비트수가 상기 미리 결정된 정수로 균등하게 가분되지 않는 경우 프레임 정렬 신호를 출력시키는 수단을 포함하는 장치.
  17. 제16항에 있어서, 상기 미리 결정된 정수는 4 인 장치.
  18. 제16항에 있어서, 상기 프레임 정렬 신호는 상기 제 1 세트의 미리 결정된 타임 슬롯중 한 타임 슬롯 동안 송신되는 장치.
  19. 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기를 포함하는 데이타 소오스로 부터 물리 매체를 통해 데이타 싱크로 데이타를 전달하는 장치에 있어서, 상기 제 1 데이타를 패킷 형태로 수신하고 제 1 의 복수개의 제 1 데이타 비트 그룹으로서 최소한 상기 제 1 데이타를 출력시키도록 상기 매체 액세스 제어기에 연결된 제 1 버퍼 ; 최소한 상기 제 1 데이타를 수신하여 이를 엔코딩하고 엔코딩된 데이타를 출력시키는 제 1 엔코더 ; 상기 엔코딩된 데이타를 수신하도록 상기 제 1 엔코더에 연결되고 상기 엔코딩된 데이타를 상기 물리 매체상에 송신하도록 상기 물리 매체에 연결된 클럭 응답 송신기 ; 각각이 복수개의 타임 슬롯을 지니는 복수개의 연속 타임 슬롯의 개시 타임을 설정하도록 상기 송신기에 연결된 기준 클럭을 포함하고, 상기 제 1 의 복수개의 비트 그룹 각각은 제 1 세트의 미리 결정된 타임 슬롯 동안 상기 송신기에 의해 송신되고, 상기 제 1 세트의 미리 결정된 타임 슬롯중 최소한 몇몇 타임 슬롯은 불연속적이며, 상기 매체 액세스 제어기는 최소한 상기 제 1 데이타를 출력시키기 전에 최소한 하나의 프리앰블 기호를 포함하는 프리앰블을 출력시키고, 상기 제 1 버퍼는 상기 제 1 데이타의 초기 수신 및 상기 제 1 데이타의 출력 개시사이에 최소한 제 1 대기 시간 주기를 필요로하며, 상기 제 1 버퍼는 상기 제 1 데이타와 상기 프리앰블 기호를 구별하고 상기 프리앰블 기호의 수신후 제 2 주기에서 상기 프리앰블 기호를 출력시키는 회로를 포함하며, 상기 제 2 주기는 상기 제 1 대기 시간 주기 보다 짧은 장치.
  20. 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기를 포함하는 데이타 소오스로 부터 물리 매체를 통해 데이타 싱크로 데이타를 전달하는 장치에 있어서, 상기 제 1 데이타를 패킷 형태로 수신하고 제 1 의 복수개의 제 1 데이타 비트 그룹으로서 최소한 상기 제 1 데이타를 출력시키도록 상기 매체 액세스 제어기에 연결된 제 1 버퍼 ; 최소한 상기 제 1 데이타를 수신하여 이를 엔코딩하고 엔코딩된 데이타를 출력시키는 제 1 엔코더 ; 상기 엔코딩된 데이타를 수신하도록 상기 제 1 엔코더에 연결되고 상기 엔코딩된 데이타를 상기 물리 매체상에 송신하도록 상기 물리 매체에 연결된 클럭 응답 송신기 ; 각각이 복수개의 타임 슬롯을 지니는 복수개의 연속 타임 프레임의 개시 타임을 설정하도록 상기 송신기에 연결된 기준 클럭을 포함하며, 상기 제 1 의 복수개의 비트 그룹 각각은 제 1 세트의 미리 결정된 타임 슬롯동안 상기 송신기에 의해 송신되고, 상기 제 1 세트의 미리 결정된 타임 슬롯중 최소한 몇몇 타임 슬롯은 불연속적이며, 상기 매체 액세스 제어기는 최소한 상기 제 1 데이타를 출력시키기 전에 최소한 하나의 프리앰블 기호를 포함하는 프리앰블을 출력시키고, 상기 제 1 버퍼는 데이타 출력 개시전에 최소한 제 1 길이의 데이타가 입력되는 것을 필요로 하며, 상기 제 1 버퍼는 최소한 제 1 길이의 제 1 데이타가 상기 제 1 버퍼에 입력되어질 때까지 상기 프리앰블 기호의 출력을 반복함으로써 상기 프리앰블을 연장하는 회로를 포함하는 장치.
  21. 패킷 형태로 제 1 데이타를 출력시키는 매체 액세스 제어기를 포함하는 데이타 소오소로 부터 물리 매체를 통해 데이타 싱크로 데이타를 전달하는 장치에 있어서, 상기 제 1 데이타를 패킷 형태로 수신하고 제 1 의 복수개의 제 1 데이타 비트 그룹으로서 최소한 상기 제 1 데이타를 출력시키도록 상기 매체 액세스 제어기에 연결된 제 1 버퍼 ; 최소한 상기 제 1 데이타를 수신하여 이를 엔코딩하고 엔코딩된 데이타를 출력시키는 제 1 엔코더 ; 상기 엔코딩된 데이타를 수신하도록 상기 제 1 엔코더에 연결되고 상기 엔코딩된 데이타를 상기 물리 매체상에 송신하도록 상기 물리 매체에 연결된 클럭 응답 송신기 ; 각각이 복수개의 타임 슬롯을 지니는 복수개의 연속 타임 프레임의 개시 타임을 설정하도록 상기 송신기에 연결된 기준 클럭을 포함하며, 상기 제 1 의 복수개의 비트 그룹 각각은 제 1 세트의 미리 결정된 타임 슬롯 동안 상기 송신기에 의해 송신되고, 상기 제 1 세트의 미리 결정된 타임 슬롯중 최소한 몇몇 타임 슬롯은 불연속적이며, 상기 매체 액세스 제어기는 상기 제 1 데이타를 출력시키기 전에 프리앰블을 출력시키지 않고, 상기 제 1 버퍼는 상기 제 1 데이타를 출력시키기 전에 최소한 하나의 프리앰블 기호를 발생시켜 이를 출력시키는 회로를 포함하는 장치.
  22. 패킷 소오스로 부터 및 등시성 소오스로 부터 물리 매체상에 데이타를 송신하는 방법에 있어서, 제 1 및 제 2 의 복수개의 타임 슬롯을 한정하는 제 1 프레임 구조에 따라 미리 결정된 타임 슬롯 수를 포함하는 제 1 타임 프레임 동안 상기 물리 매체상에 신호를 송신하는 단계로서, 상기 제 1 의 복수개의 타임 슬롯은 상기 등시성 데이타 소오스에 응답하여 제 1 의 복수개의 기호를 송신하는데 사용되고, 상기 제 1 의 복수개의 기호 각각은, 각각이 제 1 의 미리 결정된 데이타 비트수를 전달하는 복수개의 비트 그룹을 포함하며, 상기 제 2 의 복수개의 타임 슬롯은 상기 패킷 소오스에 응답하여 제 2 의 복수개의 기호를 송신하는데 사용되고, 상기 제 2 의 복수개의 기호는 상기 패킷 소오스로 부터 한 패킷의 무출력 주기에 응답하여 송신되는 최소한 제 1 비트 그룹 및 각각이 상기 패킷 소오스로 부터의 패킷 출력에 응답하여 제 1 의 미리 결정된 데이타 비트 수를 전달하는, 상기 제 1 비트 그룹과는 상이한 복수개의 비트 그룹을 포함하는 단계 ; 상기 제 1 프레임 구조에 따라 차후 타임 프레임동안 정규 타임 간격으로 송신하는 단계를 반복하는 단계를 포함하는 방법.
  23. 패킷 소오스로 부터 및 등시성 소오스로 부터 물리 매체상에 데이타를 송신하는 장치에 있어서, 제 1 및 제 2 의 복수개의 타임 슬롯을 한정하는 제 1 프레임 구조에 따라 미리 결정된 타임 슬롯 수를 포함하는 제 1 타임 프레임 동안 상기 물리 매체상에 신호를 송신하는 수단으로서, 상기 제 1 의 복수개의 타임 슬롯은 상기 등시성 데이타 소오소에 응답하여 제 1 의 복수개의 기호를 송신하는데 사용되고, 상기 제 1 의 복수개의 기호 각각은, 각각이 제 1 의 미리 결정된 데이타 비트 수를 전달하는 복수개의 비트 그룹을 포함하며, 상기 제 2 의 복수개의 타임 슬롯은 상기 패킷 소오스에 응답하여 제 2 의 복수개의 기호를 송신하는데 사용되고, 상기 제 2 의 복수개의 기호는 상기 패킷 소오스로부터 하나의 패킷의 무출력 주기에 응답하여 송신되는 최소한 제 1 비트 그룹 및 각각이 상기 패킷 소오스로 부터의 패킷 출력에 응답하여 제 1 의 미리 결정된 데이타 비트 수를 전달하는, 상기 제 1 비트 그룹과는 상이한 복수개의 비트 그룹을 포함하는 수단; 상기 제 1 프레임 구조에 따라 차후 타임 프레임 동안 정규 타임 간격으로 송신하는 수단으로 신호 송신을 반복하는 수단을 포함하는 장치.
KR1019930022994A 1992-11-02 1993-11-01 프레임을 기초로한 데이타 전송 KR100283462B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92-07/970,329 1992-11-02
US07/970,329 US5361261A (en) 1992-11-02 1992-11-02 Frame-based transmission of data

Publications (2)

Publication Number Publication Date
KR940012968A KR940012968A (ko) 1994-06-24
KR100283462B1 true KR100283462B1 (ko) 2001-03-02

Family

ID=25516777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022994A KR100283462B1 (ko) 1992-11-02 1993-11-01 프레임을 기초로한 데이타 전송

Country Status (5)

Country Link
US (1) US5361261A (ko)
EP (1) EP0596645B1 (ko)
JP (1) JP3448086B2 (ko)
KR (1) KR100283462B1 (ko)
DE (1) DE69320143T2 (ko)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE39116E1 (en) 1992-11-02 2006-06-06 Negotiated Data Solutions Llc Network link detection and generation
EP0596648A1 (en) 1992-11-02 1994-05-11 National Semiconductor Corporation Network link endpoint capability detection
EP0596651A1 (en) 1992-11-02 1994-05-11 National Semiconductor Corporation Network for data communication with isochronous capability
US5548790A (en) * 1993-02-10 1996-08-20 Capital Equipment Corporation High speed IEEE 488 bus data transfer system
US5550982A (en) * 1993-06-24 1996-08-27 Starlight Networks Video application server
US5625624A (en) * 1993-10-21 1997-04-29 Hughes Aircraft Company High data rate satellite communication system
CA2118278C (en) * 1993-12-21 1999-09-07 J. David Garland Multimedia system
US5577069A (en) * 1994-08-02 1996-11-19 National Semiconductor Corporation Signalling method and structure suitable for out-of-band information transfer in communication network
US5553071A (en) * 1994-10-14 1996-09-03 Lucent Technologies Inc. Communication system topology providing dynamic allocation of B-channels
WO1996013776A1 (en) * 1994-10-31 1996-05-09 Intel Corporation M & a for exchanging data, status, and commands over a hierarchical serial bus assembly using communication packets
US5742847A (en) * 1994-10-31 1998-04-21 Intel Corporation M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
US5615404A (en) * 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5623610A (en) * 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
US5621901A (en) * 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5533018A (en) * 1994-12-21 1996-07-02 National Semiconductor Corporation Multi-protocol packet framing over an isochronous network
JP2944440B2 (ja) * 1994-12-27 1999-09-06 日本電気株式会社 時分割多重伝送装置
US5862343A (en) * 1995-02-10 1999-01-19 National Semiconductor Corporation Circuit for logical stream sorting at CPU transfer time division for multiplexed (TDM) including bus interface circuitry
EP0769228B1 (en) * 1995-02-10 2003-04-02 National Semiconductor Corporation Method for transmitting data isochronously at a rate less than the isochronous data rate
US5790786A (en) * 1995-06-28 1998-08-04 National Semiconductor Corporation Multi-media-access-controller circuit for a network hub
US5822325A (en) * 1995-07-10 1998-10-13 National Semiconductor Corporation Integrated twisted pair filter with a secure RIC function
US5996018A (en) * 1995-12-06 1999-11-30 International Business Machines Corporation Method and apparatus to reduce jitter and end-to-end delay for multimedia data signalling
US5790538A (en) * 1996-01-26 1998-08-04 Telogy Networks, Inc. System and method for voice Playout in an asynchronous packet network
US7577782B2 (en) 1996-02-02 2009-08-18 Sony Corporation Application programming interface for data transfer and bus management over a bus structure
US6631435B1 (en) * 1996-02-02 2003-10-07 Sony Corporation Application programming interface for data transfer and bus management over a bus structure
US5799041A (en) * 1996-02-05 1998-08-25 Xinex Networks Inc. Network for multimedia asynchronous transfer mode digital signal transmission and components thereof
US5878221A (en) * 1996-02-05 1999-03-02 Xinex Networks Inc. Network for multimedia asynchronous transfer mode digital signal transmission and components thereof
US6519268B1 (en) 1996-03-07 2003-02-11 Sony Corporation Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
US6233637B1 (en) 1996-03-07 2001-05-15 Sony Corporation Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure
US5761430A (en) * 1996-04-12 1998-06-02 Peak Audio, Inc. Media access control for isochronous data packets in carrier sensing multiple access systems
US6339584B1 (en) 1996-04-12 2002-01-15 Cirrus Logic, Inc. Media access control for isochronous data packets in carrier sensing multiple access systems
US5805597A (en) * 1996-06-04 1998-09-08 National Semiconductor Corporation Method and apparatus for providing low power basic telephony type service over a twisted pair ethernet physical layer
US6430225B1 (en) 1996-07-19 2002-08-06 Sony Corporation Apparatus and method for digital data transmission
US6122281A (en) * 1996-07-22 2000-09-19 Cabletron Systems, Inc. Method and apparatus for transmitting LAN data over a synchronous wide area network
DE19642258C1 (de) * 1996-10-11 1998-03-26 Becker Gmbh Verfahren zur Übertragung von Quell- und Steuerdaten in einem Kommunikationssystem mit Ringstruktur
DE19641930C1 (de) * 1996-10-11 1998-03-05 Becker Gmbh Kommunikationssystem
US5901148A (en) * 1997-03-06 1999-05-04 Lockheed Martin Corporation Ring domains for bandwidth sharing
US5892767A (en) * 1997-03-11 1999-04-06 Selsius Systems Inc. Systems and method for multicasting a video stream and communications network employing the same
US6115386A (en) * 1997-03-11 2000-09-05 Cisco Systems, Inc. Systems and methods for transferring a bonded call
EP0980619B8 (de) * 1997-05-07 2005-11-23 Infineon Technologies AG Verfahren und vorrichtungen zur codierung, übertragung und decodierung digitaler daten
US5946327A (en) * 1997-09-09 1999-08-31 3Com Corporation Method and apparatus for converting between a multi-bit TDM bus and a single-bit TDM bus using digital logic
US6697385B1 (en) * 1997-09-23 2004-02-24 Cypress Semiconductor Corp. Circuit(s), method(s) and architecture for configurable packet re-timing in network repeater hubs
US6504840B1 (en) * 1997-09-24 2003-01-07 Net Insight Ab Method, system and apparatus for transferring information between nodes in a circuit switched time division multiplexed method
US7272298B1 (en) 1998-05-06 2007-09-18 Burst.Com, Inc. System and method for time-shifted program viewing
US6574242B1 (en) 1998-06-10 2003-06-03 Merlot Communications, Inc. Method for the transmission and control of audio, video, and computer data over a single network fabric
US6295010B1 (en) * 1998-07-02 2001-09-25 Seagate Technology, Llc 8B/10B encoder system and method
US6233389B1 (en) 1998-07-30 2001-05-15 Tivo, Inc. Multimedia time warping system
US8577205B2 (en) 1998-07-30 2013-11-05 Tivo Inc. Digital video recording system
US8380041B2 (en) 1998-07-30 2013-02-19 Tivo Inc. Transportable digital video recorder system
US7558472B2 (en) 2000-08-22 2009-07-07 Tivo Inc. Multimedia signal processing system
US6584118B1 (en) * 1998-08-27 2003-06-24 Nortel Networks Limited Payload mapping in synchronous networks
US6167471A (en) 1998-10-14 2000-12-26 Sony Corporation Method of and apparatus for dispatching a processing element to a program location based on channel number of received data
US6760308B1 (en) 1999-02-26 2004-07-06 Bitbytebit Information Services, Inc. Adaptive transmission in multi-access asynchronous channels
US7549056B2 (en) 1999-03-19 2009-06-16 Broadcom Corporation System and method for processing and protecting content
AU3892200A (en) * 1999-03-19 2000-10-09 Broadcom Corporation Home phone line network architecture
US6868072B1 (en) 1999-03-19 2005-03-15 Broadcom Corporation Home phone line network architecture
US6247069B1 (en) 1999-05-12 2001-06-12 Sony Corporation Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices
US6859846B2 (en) 1999-05-12 2005-02-22 Sony Corporation Method of distributed recording whereby the need to transition to a second recording device from a first recording device is broadcast by the first recording device
DE19941742A1 (de) * 1999-09-02 2001-03-08 Vitronic Dr Ing Stein Bildvera Schaltung zur Erzeugung von Bilddaten für einen PC und entsprechendes Verfahren für den Datentransfer
DE60045248D1 (de) 1999-09-20 2010-12-30 Tivo Inc Untertitel-etikettiersystem
US6721859B1 (en) 1999-10-21 2004-04-13 Sony Corporation Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
US6523108B1 (en) 1999-11-23 2003-02-18 Sony Corporation Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string
US6574225B2 (en) * 2000-04-07 2003-06-03 Omneon Video Networks Clock recovery in a packet-based data network
US6813729B1 (en) 2000-06-15 2004-11-02 Advanced Micro Devices, Inc. Programmable bi-directional MII testing methodology and device including same
US6978318B1 (en) 2000-06-19 2005-12-20 Advanced Micro Devices, Inc. Network interface apparatus and method of internal communication within the same
US6937571B1 (en) 2000-06-19 2005-08-30 Advanced Micro Devices, Inc. Method of testing a network device through a medium independent interface (MII)
US7720821B1 (en) 2000-06-30 2010-05-18 Sony Corporation Method of and apparatus for writing and reading time sensitive data within a storage device
US6975652B1 (en) 2000-10-18 2005-12-13 3Com Corporation Clock synchronization of HFC telephone equipment
US6904475B1 (en) 2000-11-06 2005-06-07 Sony Corporation Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling
GB2377865B (en) * 2001-04-07 2004-04-28 Bob Tang Eliminating latency introduced by IP packet/ATM cell/Ethernet frame (etc..) header in transmitting periodic data over the internet
US7124292B2 (en) 2001-05-21 2006-10-17 Sony Corporation Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices
DE10149332A1 (de) 2001-10-06 2003-04-30 Bosch Gmbh Robert Verfahren zur Übertragung von Daten von wenigstens einem Sensor zu einem Steuergerät
US6990109B2 (en) * 2001-10-31 2006-01-24 Adtran, Inc. Method and apparatus for providing reliable voice and voice-band data transmission over asynchronous transfer mode (ATM) network
AU2002347472A1 (en) * 2001-12-03 2003-06-17 Koninklijke Philips Electronics N.V. Communication bus system
JP3947424B2 (ja) * 2002-05-02 2007-07-18 株式会社エヌ・ティ・ティ・ドコモ パケット送信制御装置、移動ノード、制御ノード、パケット通信方法、及びパケット通信システム
US7499403B2 (en) 2003-05-07 2009-03-03 Alcatel-Lucent Usa Inc. Control component removal of one or more encoded frames from isochronous telecommunication stream based on one or more code rates of the one or more encoded frames to create non-isochronous telecommunications stream
US20050117571A1 (en) * 2003-12-01 2005-06-02 Dyke Robert G. Distribution of time division multiplexed data through packet connections
US7277031B1 (en) 2003-12-15 2007-10-02 Marvell International Ltd. 100Base-FX serializer/deserializer using 10000Base-X serializer/deserializer
US7379453B1 (en) * 2004-03-29 2008-05-27 Sun Microsystems, Inc. Method and apparatus for transferring multiple packets from hardware
CN1691666B (zh) * 2004-04-21 2010-04-14 华为技术有限公司 多协议通用线路传输方法及其装置
CN101077006A (zh) 2004-11-19 2007-11-21 Tivo股份有限公司 用于先前播放内容的安全传输的方法和设备
US20060133415A1 (en) * 2004-12-21 2006-06-22 Mueller Peter D Wireless internetwork transfer apparatus, systems, and methods
US8340101B2 (en) 2006-09-25 2012-12-25 Futurewei Technologies, Inc. Multiplexed data stream payload format
US7675945B2 (en) * 2006-09-25 2010-03-09 Futurewei Technologies, Inc. Multi-component compatible data architecture
US7809027B2 (en) 2006-09-25 2010-10-05 Futurewei Technologies, Inc. Network clock synchronization floating window and window delineation
US8494009B2 (en) * 2006-09-25 2013-07-23 Futurewei Technologies, Inc. Network clock synchronization timestamp
US8295310B2 (en) 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
US8588209B2 (en) 2006-09-25 2013-11-19 Futurewei Technologies, Inc. Multi-network compatible data architecture
US7961751B2 (en) * 2006-09-25 2011-06-14 Futurewei Technologies, Inc. Multiplexed data stream timeslot map
US8660152B2 (en) 2006-09-25 2014-02-25 Futurewei Technologies, Inc. Multi-frame network clock synchronization
US8976796B2 (en) * 2006-09-25 2015-03-10 Futurewei Technologies, Inc. Bandwidth reuse in multiplexed data stream
US7986700B2 (en) * 2006-09-25 2011-07-26 Futurewei Technologies, Inc. Multiplexed data stream circuit architecture
US7813271B2 (en) * 2006-09-25 2010-10-12 Futurewei Technologies, Inc. Aggregated link traffic protection
CN101569147B (zh) * 2007-01-26 2012-05-02 华为技术有限公司 多组件兼容数据体系结构
US8364991B2 (en) * 2007-02-07 2013-01-29 Valens Semiconductor Ltd. Ethernet low power partial functionality communication link
US7835382B2 (en) * 2007-02-07 2010-11-16 Valens Semiconductor Ltd. High definition and low power partial functionality communication link
US8085858B2 (en) 2007-02-07 2011-12-27 Valens Semiconductor Ltd. Power saving techniques for a partial functionality communication link
US9426006B2 (en) * 2007-02-07 2016-08-23 Valens Semiconductor Ltd. Low power partial functionality communication link
US8355327B2 (en) * 2007-02-07 2013-01-15 Valens Semiconductor Ltd. Methods and devices for daisy chain CE device power save modes
US20080291986A1 (en) * 2007-02-07 2008-11-27 Valens Semiconductor Ltd. Low power partial functionality modems
US7835289B2 (en) * 2007-02-07 2010-11-16 Valens Semiconductor Ltd. Methods for managing a multi data type communication link
FR2915338A1 (fr) * 2007-04-17 2008-10-24 Canon Kk Procede d'emission et de reception de contenus de donnees dans un reseau de communication, produit programme d'ordinateur, moyen de stockage et dispositifs correspondants
CA2691077C (en) * 2007-07-04 2016-02-16 Airbus Operations Gmbh Deterministic communication system
US8136140B2 (en) 2007-11-20 2012-03-13 Dish Network L.L.C. Methods and apparatus for generating metadata utilized to filter content from a video stream using text data
US8165451B2 (en) 2007-11-20 2012-04-24 Echostar Technologies L.L.C. Methods and apparatus for displaying information regarding interstitials of a video stream
US8165450B2 (en) 2007-11-19 2012-04-24 Echostar Technologies L.L.C. Methods and apparatus for filtering content in a video stream using text data
US8606085B2 (en) 2008-03-20 2013-12-10 Dish Network L.L.C. Method and apparatus for replacement of audio data in recorded audio/video stream
US8156520B2 (en) 2008-05-30 2012-04-10 EchoStar Technologies, L.L.C. Methods and apparatus for presenting substitute content in an audio/video stream using text data
US20100036805A1 (en) * 2008-08-05 2010-02-11 International Business Machines Corporation System Maintainable and Reusable I/O Value Caches
US8588579B2 (en) 2008-12-24 2013-11-19 Echostar Technologies L.L.C. Methods and apparatus for filtering and inserting content into a presentation stream using signature data
US8510771B2 (en) 2008-12-24 2013-08-13 Echostar Technologies L.L.C. Methods and apparatus for filtering content from a presentation stream using signature data
US8407735B2 (en) 2008-12-24 2013-03-26 Echostar Technologies L.L.C. Methods and apparatus for identifying segments of content in a presentation stream using signature data
US8437617B2 (en) 2009-06-17 2013-05-07 Echostar Technologies L.L.C. Method and apparatus for modifying the presentation of content
US8918130B2 (en) * 2009-12-14 2014-12-23 Orange Method for transmitting a communication signal
US8934758B2 (en) 2010-02-09 2015-01-13 Echostar Global B.V. Methods and apparatus for presenting supplemental content in association with recorded content
US8555065B2 (en) 2011-08-24 2013-10-08 Jeffrey Thomas CESNIK Method and apparatus for transmitting, receiving and decoding data using encoded patterns of changing colors
US20150104184A1 (en) * 2013-09-16 2015-04-16 Clutch Authentication Systems, Llc System and method for communication over color encoded light patterns
US9787404B2 (en) * 2013-09-16 2017-10-10 Clutch Authentication Systems, Llc System and method for communication over color encoded light patterns
US9548814B2 (en) * 2013-09-16 2017-01-17 Clutch Authentication Systems, Llc System and method for communication over color encoded light patterns
US20150155938A1 (en) * 2013-09-16 2015-06-04 Clutch Authentication Systems, Llc System and method for communication over color encoded light patterns
US20150155937A1 (en) * 2013-09-16 2015-06-04 Clutch Authentication Systems, Llc System and method for communication over color encoded light patterns
KR102524260B1 (ko) 2018-10-10 2023-04-20 스미또모 덴꼬오 하드메탈 가부시끼가이샤 절삭 인서트 및 절삭 공구
US11172269B2 (en) 2020-03-04 2021-11-09 Dish Network L.L.C. Automated commercial content shifting in a video streaming system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1566223A (en) * 1978-01-17 1980-04-30 Standard Telephones Cables Ltd Digital duplex transmission system
FR2430141A1 (fr) * 1978-06-29 1980-01-25 Glowinski Albert Reseau de commutation numerique a division du temps bit a bit
FR2483145A2 (fr) * 1980-05-23 1981-11-27 France Etat Perfectionnements aux reseaux de commutation numerique a division du temps bit a bit
US4530088A (en) * 1983-02-15 1985-07-16 Sperry Corporation Group coding system for serial data transmission
US4637014A (en) * 1984-02-17 1987-01-13 Burroughs Corporation Method of inserting and removing isochronous data into a sequence of nonisochronous data characters without slot allocation on a computer network
US4549292A (en) * 1984-02-17 1985-10-22 Burroughs Corporation Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network
US4587650A (en) * 1984-10-30 1986-05-06 Burroughs Corporation Method of simultaneously transmitting isochronous and nonisochronous data on a local area network
IL79775A (en) * 1985-08-23 1990-06-10 Republic Telcom Systems Corp Multiplexed digital packet telephone system
US4845609A (en) * 1986-07-25 1989-07-04 Systech Corporation Computer communications subsystem using an embedded token-passing network
JPH0642663B2 (ja) * 1988-03-16 1994-06-01 富士通株式会社 ディジタル通信方式の中間中継局
JP2845889B2 (ja) * 1988-05-16 1999-01-13 株式会社日立製作所 衛星通信方式及び衛星通信システム
US4858232A (en) * 1988-05-20 1989-08-15 Dsc Communications Corporation Distributed switching system
JPH0813057B2 (ja) * 1989-02-03 1996-02-07 日本電気株式会社 Ｈｄｌｃ可変長パケットと非ｈｄｌｃ固定長パケットとの混在転送方法
US4961188A (en) * 1989-09-07 1990-10-02 Bell Communications Research, Inc. Synchronous frequency encoding technique for clock timing recovery in a broadband network
US5001707A (en) * 1989-11-02 1991-03-19 Northern Telecom Limited Method of providing reserved bandwidth in a dual bus system
US5138440A (en) * 1990-10-29 1992-08-11 General Instrument Corporation Method and apparatus for communicating a plurality of asynchronous signals over a digital communication path

Also Published As

Publication number Publication date
EP0596645B1 (en) 1998-08-05
US5361261A (en) 1994-11-01
JPH077506A (ja) 1995-01-10
EP0596645A1 (en) 1994-05-11
KR940012968A (ko) 1994-06-24
DE69320143D1 (de) 1998-09-10
DE69320143T2 (de) 1999-04-08
JP3448086B2 (ja) 2003-09-16

Similar Documents

Publication Publication Date Title
KR100283462B1 (ko) 프레임을 기초로한 데이타 전송
US5559796A (en) Delay control for frame-based transmission of data
JP3636456B2 (ja) 等時性リンクプロトコル
JP3691504B2 (ja) スイッチング機構における等時性データのローカルループバック
KR100320391B1 (ko) 프레임구조를가지는등시성-소스데이타를전송하기위한네트워크
KR100298926B1 (ko) 등시성능력을가지는데이타통신을위한네트워크
KR100286791B1 (ko) 네트워크 링크 엔드포인트 자격검출
US5550802A (en) Data communication network with management port for isochronous switch
US7990918B2 (en) Wireless T/E transceiver frame and signaling controller
USRE39395E1 (en) Data communication network with transfer port, cascade port and/or frame synchronizing signal
EP0596650A1 (en) Apparatus & method for accommodating cable length delays using isochronous fifoing
Pallios et al. Architecture and Implementation of the Access Mechanism for a Bus-Structured Multiservice LAN.

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee