JP2001034575A - ビデオ／ネットワーク・インタフェース装置 - Google Patents
ビデオ／ネットワーク・インタフェース装置Info
- Publication number
- JP2001034575A JP2001034575A JP2000185077A JP2000185077A JP2001034575A JP 2001034575 A JP2001034575 A JP 2001034575A JP 2000185077 A JP2000185077 A JP 2000185077A JP 2000185077 A JP2000185077 A JP 2000185077A JP 2001034575 A JP2001034575 A JP 2001034575A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data packets
- buses
- module
- fast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 14
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 コミュニケーション・インタフェース・モジ
ュールＣＩＭと設備インタフェース・モジュールＳＩＭ
との間でデータ・パケットを高速に伝送する。 【解決手段】 第１高速単方向性バス２２がデータ・パ
ケットを受信し、第２高速単方向性バスがデータ・パケ
ットを伝送する。ＣＩＭ１０は、第１及び第２高速単方
向性バスに結合し、第１及び第２高速単方向性バスとの
間でデータ・パケットを授受する。少なくとも１個のＳ
ＩＭ２０は、第１及び第２高速単方向性バスと結合し、
これら第１及び第２高速単方向性バスとの間でデータ・
パケットを授受する。制御モジュール２４は、第１及び
第２高速単方向性バスと結合し、少なくとも１個のＳＩ
Ｍとの間でデータ・パケット用のタイム・スロット割り
当てを授受する。
ュールＣＩＭと設備インタフェース・モジュールＳＩＭ
との間でデータ・パケットを高速に伝送する。 【解決手段】 第１高速単方向性バス２２がデータ・パ
ケットを受信し、第２高速単方向性バスがデータ・パケ
ットを伝送する。ＣＩＭ１０は、第１及び第２高速単方
向性バスに結合し、第１及び第２高速単方向性バスとの
間でデータ・パケットを授受する。少なくとも１個のＳ
ＩＭ２０は、第１及び第２高速単方向性バスと結合し、
これら第１及び第２高速単方向性バスとの間でデータ・
パケットを授受する。制御モジュール２４は、第１及び
第２高速単方向性バスと結合し、少なくとも１個のＳＩ
Ｍとの間でデータ・パケット用のタイム・スロット割り
当てを授受する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、テレコミ
ュニケーション（電気通信）ネットワークに関し、特
に、ビデオ／ネットワーク・インタフェース・デバイス
・アーキテクチャによるインタフェース装置に関する。
ュニケーション（電気通信）ネットワークに関し、特
に、ビデオ／ネットワーク・インタフェース・デバイス
・アーキテクチャによるインタフェース装置に関する。
【０００２】
【従来の技術】テレコミュニケーション・ネットワーク
の歴史は、主として、インタフェースの１つである。階
層的形式の信号グループを組み合わせ（マルチプレク
ス）したり、分離（デマルチプレックス）したりする巧
妙なインタフェース方法が存在する。この方法では、所
定の信号を数百もの他の信号と共に、わずかな劣化で、
又は明らかな劣化を与えることなく、伝送できる。しか
し、これらインタフェースは、同じ種類の入力及び出
力、即ち、テレコミュニケーション信号を有する。
の歴史は、主として、インタフェースの１つである。階
層的形式の信号グループを組み合わせ（マルチプレク
ス）したり、分離（デマルチプレックス）したりする巧
妙なインタフェース方法が存在する。この方法では、所
定の信号を数百もの他の信号と共に、わずかな劣化で、
又は明らかな劣化を与えることなく、伝送できる。しか
し、これらインタフェースは、同じ種類の入力及び出
力、即ち、テレコミュニケーション信号を有する。
【０００３】新たな形式のインタフェース要素が明らか
に必要になってきた。これらインタフェースの一例で
は、ビデオ制作設備（プロダクション・ファシリティ：
特に、コンテンツ・ファシリティ）をテレコミュニケー
ション・ネットワーク、即ち、ネットワーク・インタフ
ェース・デバイス（ＮＩＤ）に効率的に接続できる。こ
のインタフェースの一方の側は、ＡＴＭ−ＳＯＮＥＴの
如き標準プロトコルを用いるデジタル・テレコミュニケ
ーション・システムである。また、このインタフェース
の他方の側は、ビデオ制作設備で見かけるデジタル・ビ
デオ信号及びオーディオ信号用の標準インタフェースで
ある。これらビデオ信号及びオーディオ信号は、個別の
ルーティング及び制御回路による一定のクロック速度の
信号の流れである。一方、テレコミュニケーション・シ
ステムは、データ・パケットの形式で単一の信号の流れ
に埋め込まれたルーティング及び制御を使用する。
に必要になってきた。これらインタフェースの一例で
は、ビデオ制作設備（プロダクション・ファシリティ：
特に、コンテンツ・ファシリティ）をテレコミュニケー
ション・ネットワーク、即ち、ネットワーク・インタフ
ェース・デバイス（ＮＩＤ）に効率的に接続できる。こ
のインタフェースの一方の側は、ＡＴＭ−ＳＯＮＥＴの
如き標準プロトコルを用いるデジタル・テレコミュニケ
ーション・システムである。また、このインタフェース
の他方の側は、ビデオ制作設備で見かけるデジタル・ビ
デオ信号及びオーディオ信号用の標準インタフェースで
ある。これらビデオ信号及びオーディオ信号は、個別の
ルーティング及び制御回路による一定のクロック速度の
信号の流れである。一方、テレコミュニケーション・シ
ステムは、データ・パケットの形式で単一の信号の流れ
に埋め込まれたルーティング及び制御を使用する。
【０００４】
【発明が解決しようとする課題】よって、テレコミュニ
ケーション・ネットワークと、ユーザのビデオ／オーデ
ィオ環境との間のインタフェースを提供する際だった装
置（エッジ・デバイス）が望まれている。
ケーション・ネットワークと、ユーザのビデオ／オーデ
ィオ環境との間のインタフェースを提供する際だった装
置（エッジ・デバイス）が望まれている。
【０００５】したがって、本発明の目的は、単方向性バ
スを用いて、１個以上の設備インタフェース・モジュー
ル又はスタジオ・インタフェース・モジュールとの間で
データ・パケットを伝送授受するビデオ／ネットワーク
・インタフェース装置の提供にある。
スを用いて、１個以上の設備インタフェース・モジュー
ル又はスタジオ・インタフェース・モジュールとの間で
データ・パケットを伝送授受するビデオ／ネットワーク
・インタフェース装置の提供にある。
【０００６】
【課題を解決するための手段】本発明のビデオ／ネット
ワーク・インタフェース装置は、データ・パケットを受
信する第１高速単方向性バス（図１の２２）と；データ
・パケットを送信する第２高速単方向性バス（図１では
省略）と；第１及び第２高速単方向性バスに結合し、第
１及び第２高速単方向性バスとの間でデータ・パケット
を授受するコミュニケーション・インタフェース・モジ
ュール（図１の１０）と；第１及び第２高速単方向性バ
スと結合し、第１及び第２高速単方向性バスとの間でデ
ータ・パケットを授受する少なくとも１個の設備インタ
フェース・モジュール（図１の２０）と；第１及び第２
高速単方向性バスと結合し、少なくとも１個の設備イン
タフェース・モジュールとの間でデータ・パケット用の
タイム・スロット割り当てを授受する制御モジュール
（図１の２４）とを具えている。
ワーク・インタフェース装置は、データ・パケットを受
信する第１高速単方向性バス（図１の２２）と；データ
・パケットを送信する第２高速単方向性バス（図１では
省略）と；第１及び第２高速単方向性バスに結合し、第
１及び第２高速単方向性バスとの間でデータ・パケット
を授受するコミュニケーション・インタフェース・モジ
ュール（図１の１０）と；第１及び第２高速単方向性バ
スと結合し、第１及び第２高速単方向性バスとの間でデ
ータ・パケットを授受する少なくとも１個の設備インタ
フェース・モジュール（図１の２０）と；第１及び第２
高速単方向性バスと結合し、少なくとも１個の設備イン
タフェース・モジュールとの間でデータ・パケット用の
タイム・スロット割り当てを授受する制御モジュール
（図１の２４）とを具えている。
【０００７】また、本発明の実施例によれば、コミュニ
ケーション・インタフェース・モジュールＣＩＭは、テ
レコミュニケーション・ネットワーク及び複数の単方向
性バスとの間に結合される。かかるコミュニケーション
・インタフェース・モジュールＣＩＭは、入力回路及び
出力回路を有する。この入力回路は、ネットワーク・パ
ケットを、入力コミュニケーション・インタフェース・
モジュールＣＩＭＩを介して単方向性バスに供給し、設
備（スタジオ）インタフェース・モジュールＳＩＭに入
力する。また、出力回路は、他の単方向性バスからのネ
ットワーク・パケットを出力コミュニケーション・イン
タフェース・モジュールＣＩＭＯに供給する。制御プロ
セッサＣＴＬが複数バスの中間に位置して、スタジオ・
インタフェース・モジュールＳＩＭとの間のネットワー
ク・パケットの授受用のタイム・スロットを制御する。
複数の信号は、複数の単方向性バスでの方向を変化させ
なくてもよいので、これら信号を、単一の双方向性バス
による伝送よりも一層高い動作周波数で扱える。
ケーション・インタフェース・モジュールＣＩＭは、テ
レコミュニケーション・ネットワーク及び複数の単方向
性バスとの間に結合される。かかるコミュニケーション
・インタフェース・モジュールＣＩＭは、入力回路及び
出力回路を有する。この入力回路は、ネットワーク・パ
ケットを、入力コミュニケーション・インタフェース・
モジュールＣＩＭＩを介して単方向性バスに供給し、設
備（スタジオ）インタフェース・モジュールＳＩＭに入
力する。また、出力回路は、他の単方向性バスからのネ
ットワーク・パケットを出力コミュニケーション・イン
タフェース・モジュールＣＩＭＯに供給する。制御プロ
セッサＣＴＬが複数バスの中間に位置して、スタジオ・
インタフェース・モジュールＳＩＭとの間のネットワー
ク・パケットの授受用のタイム・スロットを制御する。
複数の信号は、複数の単方向性バスでの方向を変化させ
なくてもよいので、これら信号を、単一の双方向性バス
による伝送よりも一層高い動作周波数で扱える。
【０００８】本発明の目的、利点及びその他の新規な特
徴は、添付図を参照した以下の詳細な説明から理解でき
よう。
徴は、添付図を参照した以下の詳細な説明から理解でき
よう。
【０００９】
【発明の実施の形態】ビデオ／ネットワーク環境におい
ては、次の２つの仮定がある。すなわち、第１仮定は、
パケット・ベースのテレコミュニケーション・ネットワ
ークへのインタフェースが、１つのネットワーク・イン
タフェース・デバイス（ＮＩＤ）につき、１個の入力及
び／又は出力を有することである。なお、ＮＩＤには、
入力コミュニケーション・インタフェース・モジュール
（省略形ではＣＩＭＩ）や、出力コミュニケーション・
インタフェース・モジュール（省略形ではＣＩＭＯ）が
ある。また、第２仮定では、設備（ファシリティ）への
モジュール・ベースのインタフェースが、少なくとも１
個の、たぶん数個のデジタル信号を扱うが、これら信号
は、公称的には、一定のビット・レートである。なお、
この設備モジュールには、スタジオ・インタフェース・
モジュール（省略形では、ＳＩＭ）がある。第１仮定に
基づいて、本発明のアーキテクチャは、２個の単方向性
（パケット）バスを用い、一方の単方向性バスがＣＩＭ
Ｏにパケットを伝送し、他方の単方向性バスがＣＩＭＩ
からパケットを伝送する。この方法において、これら２
個の単方向性バスでの信号方向は、デバイスに付属する
ピンの物理的な位置で独立に設定できる。複数の信号
は、バス上の方向を変更する必要がないので、このバス
は、双方向性バスで実行できるよりも一層高速の動作周
波数で使用することができる。
ては、次の２つの仮定がある。すなわち、第１仮定は、
パケット・ベースのテレコミュニケーション・ネットワ
ークへのインタフェースが、１つのネットワーク・イン
タフェース・デバイス（ＮＩＤ）につき、１個の入力及
び／又は出力を有することである。なお、ＮＩＤには、
入力コミュニケーション・インタフェース・モジュール
（省略形ではＣＩＭＩ）や、出力コミュニケーション・
インタフェース・モジュール（省略形ではＣＩＭＯ）が
ある。また、第２仮定では、設備（ファシリティ）への
モジュール・ベースのインタフェースが、少なくとも１
個の、たぶん数個のデジタル信号を扱うが、これら信号
は、公称的には、一定のビット・レートである。なお、
この設備モジュールには、スタジオ・インタフェース・
モジュール（省略形では、ＳＩＭ）がある。第１仮定に
基づいて、本発明のアーキテクチャは、２個の単方向性
（パケット）バスを用い、一方の単方向性バスがＣＩＭ
Ｏにパケットを伝送し、他方の単方向性バスがＣＩＭＩ
からパケットを伝送する。この方法において、これら２
個の単方向性バスでの信号方向は、デバイスに付属する
ピンの物理的な位置で独立に設定できる。複数の信号
は、バス上の方向を変更する必要がないので、このバス
は、双方向性バスで実行できるよりも一層高速の動作周
波数で使用することができる。
【００１０】クロック再生器、バスの二重終端（ターミ
ネーション）ｒを用いると共に、タイム・スロット識別
信号によってＳＩＭによるパケット・データの精度を上
げ、予定した挿入又は受信を可能にすることにより、本
発明のアーキテクチャを更に強化できる。
ネーション）ｒを用いると共に、タイム・スロット識別
信号によってＳＩＭによるパケット・データの精度を上
げ、予定した挿入又は受信を可能にすることにより、本
発明のアーキテクチャを更に強化できる。
【００１１】図１は、本発明により、ビデオ／オーディ
オ・データをパケットで処理するビデオ／ネットワーク
・インタフェース・デバイス（インタフェース装置）の
ブロック図である。テレコミュニケーション・ネットワ
ークから得たネットワーク・クロックを用いて、ＣＩＭ
Ｏ１０内に配置されたクロック・シンクロナイザ・チッ
プ（クロック同期化集積回路）１２の出力信号を再同期
化する。なお、クロック・シンクロナイザ・チップ１２
は、例えば、インテグレテッド・サーキット・システム
・インコーポレイテッドが製造しているＡＶ９１７０型
集積回路である。このクロック・シンクロナイザ・チッ
プ１２の出力信号は、パケット同期レジスタ１４をクロ
ックする。同期化されたクロック信号及びパケット同期
信号ＰＳＹＮＣは、バス１６及び１８を介して、１個以
上のＳＩＭ２０に伝送される。ＳＩＭ２０からのデータ
は、データ・バス２２に出力され、ネットワーク上のＣ
ＩＭＯ１０への出力となる。バス１６、１８、２２は、
１個の単方向性高速バスとなり、図示のように、クロッ
ク信号が左方向に進み、データ信号が右方向に進む。こ
れらバスは、夫々の特性インピーダンスｒにて終端さ
れ、反射をなくす。データがＳＩＭから伝送する方向
に、クロック信号及びパケット同期信号ＰＳＹＮＣを伝
送することにより、各ＳＩＭは、指定されたタイム・ス
ロット内でＡＴＭパケットに作用する。この際、このパ
ケット同期信号ＰＳＹＮＣが、パケットの境界となる。
これにより、クロック速度での動作が可能になる。な
お、このクロック速度は、バス・トランジット・タイム
（走行時間）に制限されない。
オ・データをパケットで処理するビデオ／ネットワーク
・インタフェース・デバイス（インタフェース装置）の
ブロック図である。テレコミュニケーション・ネットワ
ークから得たネットワーク・クロックを用いて、ＣＩＭ
Ｏ１０内に配置されたクロック・シンクロナイザ・チッ
プ（クロック同期化集積回路）１２の出力信号を再同期
化する。なお、クロック・シンクロナイザ・チップ１２
は、例えば、インテグレテッド・サーキット・システム
・インコーポレイテッドが製造しているＡＶ９１７０型
集積回路である。このクロック・シンクロナイザ・チッ
プ１２の出力信号は、パケット同期レジスタ１４をクロ
ックする。同期化されたクロック信号及びパケット同期
信号ＰＳＹＮＣは、バス１６及び１８を介して、１個以
上のＳＩＭ２０に伝送される。ＳＩＭ２０からのデータ
は、データ・バス２２に出力され、ネットワーク上のＣ
ＩＭＯ１０への出力となる。バス１６、１８、２２は、
１個の単方向性高速バスとなり、図示のように、クロッ
ク信号が左方向に進み、データ信号が右方向に進む。こ
れらバスは、夫々の特性インピーダンスｒにて終端さ
れ、反射をなくす。データがＳＩＭから伝送する方向
に、クロック信号及びパケット同期信号ＰＳＹＮＣを伝
送することにより、各ＳＩＭは、指定されたタイム・ス
ロット内でＡＴＭパケットに作用する。この際、このパ
ケット同期信号ＰＳＹＮＣが、パケットの境界となる。
これにより、クロック速度での動作が可能になる。な
お、このクロック速度は、バス・トランジット・タイム
（走行時間）に制限されない。
【００１２】同様な構成、即ち、クロック信号及びパケ
ット同期信号（フレーミング信号）が同じ方向に伝搬す
るが、データが単方向性バスに沿ってＣＩＭから及びＳ
ＩＭに伝搬する配置を他の高速バスも実現できる。この
場合、ＣＩＭは、ＣＩＭＩとなる。この高速バスでは、
ＡＴＭパケットをＣＩＭＩからＳＩＭ２０に伝送する。
ット同期信号（フレーミング信号）が同じ方向に伝搬す
るが、データが単方向性バスに沿ってＣＩＭから及びＳ
ＩＭに伝搬する配置を他の高速バスも実現できる。この
場合、ＣＩＭは、ＣＩＭＩとなる。この高速バスでは、
ＡＴＭパケットをＣＩＭＩからＳＩＭ２０に伝送する。
【００１３】パーソナル・コンピュータ・インタフェー
ス（ＰＣＩ）バスの如くより一般的なマイクロコンピュ
ータ・バス・アーキテクチャを用いて、中心にある制御
モジュール（ＣＴＬ）２４によりタイム・スロットの割
り当ての授受を行う。この制御モジュール２４は、高速
バス１６、１８、２２のほぼ中心に配置されている。こ
れにより、伝搬時間を最短にできるので、タイム・スロ
ット割り当ての更新を行うという問題が小さくなる。さ
らに、ＰＣＩの如く、物理的長さの制限があるバスによ
り、高速バスの一端のモジュールをＰＣＩ「ブリッジ」
の一方側から駆動できる。一方、高速バスの他端のモジ
ュールをＰＣＩブリッジの他方側から駆動できる。
ス（ＰＣＩ）バスの如くより一般的なマイクロコンピュ
ータ・バス・アーキテクチャを用いて、中心にある制御
モジュール（ＣＴＬ）２４によりタイム・スロットの割
り当ての授受を行う。この制御モジュール２４は、高速
バス１６、１８、２２のほぼ中心に配置されている。こ
れにより、伝搬時間を最短にできるので、タイム・スロ
ット割り当ての更新を行うという問題が小さくなる。さ
らに、ＰＣＩの如く、物理的長さの制限があるバスによ
り、高速バスの一端のモジュールをＰＣＩ「ブリッジ」
の一方側から駆動できる。一方、高速バスの他端のモジ
ュールをＰＣＩブリッジの他方側から駆動できる。
【００１４】図２は、本発明により、２個のＰＣＩバス
を用いる物理的なバックプレーンを示す図である。入力
及び出力のＣＩＭ１０、ＳＩＭ２０、制御モジュール２
４、及びこれらをバックプレーンへの接続の配置を示し
ている。この接続には、ＰＣＩ制御バス２６、２８と、
高速バス１６、１８、２２とが含まれる。高速バスは、
実際には２つのバスであり、一方のバスがＡＴＭパケッ
ト用データをＳＩＭからＣＩＭＯ（出力コミュニケーシ
ョン・インタフェース・モジュール）に伝送し、他方の
バスが、ＡＴＭパケットのデータをＣＩＭＩ（入力コミ
ュニケーション・インタフェース・モジュール）からＳ
ＩＭに伝送する。追加的な基準信号がスタジオ・ビデオ
信号のタイミングに必要であり、高速バス上を伝搬す
る。
を用いる物理的なバックプレーンを示す図である。入力
及び出力のＣＩＭ１０、ＳＩＭ２０、制御モジュール２
４、及びこれらをバックプレーンへの接続の配置を示し
ている。この接続には、ＰＣＩ制御バス２６、２８と、
高速バス１６、１８、２２とが含まれる。高速バスは、
実際には２つのバスであり、一方のバスがＡＴＭパケッ
ト用データをＳＩＭからＣＩＭＯ（出力コミュニケーシ
ョン・インタフェース・モジュール）に伝送し、他方の
バスが、ＡＴＭパケットのデータをＣＩＭＩ（入力コミ
ュニケーション・インタフェース・モジュール）からＳ
ＩＭに伝送する。追加的な基準信号がスタジオ・ビデオ
信号のタイミングに必要であり、高速バス上を伝搬す
る。
【００１５】制御モジュール２４からＰＣＩバス２６の
一方の側（ＰＣＩ−１）への接続には、センタ・コネク
タを用いる。実際には、総てのモジュール・ボードは、
たぶんセンタ・コネクタを具えており、このセンタ・コ
ネクタを用いて、リア・パネルとの間で信号の授受を行
う。すなわち、リア・パネルから信号を受け、リア・パ
ネルに信号を送る。よって、これらコネクタの配置は、
これら３種類のモジュール・モードにおいて同じであ
る。
一方の側（ＰＣＩ−１）への接続には、センタ・コネク
タを用いる。実際には、総てのモジュール・ボードは、
たぶんセンタ・コネクタを具えており、このセンタ・コ
ネクタを用いて、リア・パネルとの間で信号の授受を行
う。すなわち、リア・パネルから信号を受け、リア・パ
ネルに信号を送る。よって、これらコネクタの配置は、
これら３種類のモジュール・モードにおいて同じであ
る。
【００１６】２個のＣＩＭが互いに隣同士になるように
設けて、これらの一方がアクティブになるようにするこ
とも可能である。これにより、ＣＩＭ又はネットワーク
接続に問題が生じた場合に、迅速な切替が可能になる。
また、伝送路が、一方のＣＩＭから他方のＣＩＭに切り
替わると、機能がわずかに中断されるかもしれないが、
物理的な介入のない切替が行え、効果的である。
設けて、これらの一方がアクティブになるようにするこ
とも可能である。これにより、ＣＩＭ又はネットワーク
接続に問題が生じた場合に、迅速な切替が可能になる。
また、伝送路が、一方のＣＩＭから他方のＣＩＭに切り
替わると、機能がわずかに中断されるかもしれないが、
物理的な介入のない切替が行え、効果的である。
【００１７】
【発明の効果】よって本発明によるビデオ／ネットワー
ク・インタフェース・デバイス・アーキテクチャによる
インタフェース装置では、単方向性バスを用いて、デー
タをコミュニケーション・インタフェース・モジュール
（ＣＩＭ）から１個以上のスタジオ・インタフェース・
モジュール（ＳＩＭ）に伝送すると共に、ＳＩＭからＣ
ＩＭにも伝送できる、即ち、ＳＩＭと１個以上のＣＩＭ
との間でデータの授受ができる。なお、ＣＩＭは、テレ
コミュニケーション・ネットワークに結合しており、Ｓ
ＩＭは、ローカルなビデオ／オーディオ環境に結合して
いる。よって、複数の信号は、バス上で方向を変更する
必要がないので、このバスは、双方向性バスで実行でき
るよりも一層高速の動作周波数で使用することができ
る。
ク・インタフェース・デバイス・アーキテクチャによる
インタフェース装置では、単方向性バスを用いて、デー
タをコミュニケーション・インタフェース・モジュール
（ＣＩＭ）から１個以上のスタジオ・インタフェース・
モジュール（ＳＩＭ）に伝送すると共に、ＳＩＭからＣ
ＩＭにも伝送できる、即ち、ＳＩＭと１個以上のＣＩＭ
との間でデータの授受ができる。なお、ＣＩＭは、テレ
コミュニケーション・ネットワークに結合しており、Ｓ
ＩＭは、ローカルなビデオ／オーディオ環境に結合して
いる。よって、複数の信号は、バス上で方向を変更する
必要がないので、このバスは、双方向性バスで実行でき
るよりも一層高速の動作周波数で使用することができ
る。
【図面の簡単な説明】
【図１】本発明により、ビデオ／オーディオ・データを
パケットに処理するビデオ／ネットワーク・インタフェ
ース・デバイスのブロック図である。
パケットに処理するビデオ／ネットワーク・インタフェ
ース・デバイスのブロック図である。
【図２】本発明により、２個のＰＣＩバスを用いる物理
的なバックプレーンを示す図である。
的なバックプレーンを示す図である。
１０ コミュニケーション・インタフェース・モジュー
ル（ＣＩＭ） １２ クロック・シンクロナイザ・チップ １４ パケット同期レジスタ １６ 高速バス １８ 高速バス ２０ 設備インタフェース・モジュール（ＳＩＭ） ２２ 高速バス ２４ 制御モジュール ２６ ＰＣＩバス ２８ ＰＣＩバス
ル（ＣＩＭ） １２ クロック・シンクロナイザ・チップ １４ パケット同期レジスタ １６ 高速バス １８ 高速バス ２０ 設備インタフェース・モジュール（ＳＩＭ） ２２ 高速バス ２４ 制御モジュール ２６ ＰＣＩバス ２８ ＰＣＩバス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベンカタマラン・プラサナン アメリカ合衆国 オレゴン州 97229 ポ ートランド ノース・ウェスト ワンハン ドレッド・セブンティー・フィフス・プレ イス 4049 (72)発明者 チャールズ・エイチ・ヴァン・ダッセン アメリカ合衆国 オレゴン州 97075 ビ ーバートン ピー・オー・ボックス 868
Claims (1)
- 【請求項１】 データ・パケットを受信する第１高速単
方向性バスと、 データ・パケットを伝送する第２高速単方向性バスと、 上記第１及び第２高速単方向性バスに結合し、上記第１
及び第２高速単方向性バスとの間でデータ・パケットを
授受するコミュニケーション・インタフェース・モジュ
ールと、 上記第１及び第２高速単方向性バスと結合し、上記第１
及び第２高速単方向性バスとの間でデータ・パケットを
授受する少なくとも１個の設備インタフェース・モジュ
ールと、 上記第１及び第２高速単方向性バスと結合し、上記少な
くとも１個の設備インタフェース・モジュールとの間で
上記データ・パケット用のタイム・スロット割り当てを
授受する制御モジュールとを具えたビデオ／ネットワー
ク・インタフェース装置
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33878899A | 1999-06-23 | 1999-06-23 | |
| US09/338788 | 1999-06-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001034575A true JP2001034575A (ja) | 2001-02-09 |
Family
ID=23326173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185077A Pending JP2001034575A (ja) | 1999-06-23 | 2000-06-20 | ビデオ／ネットワーク・インタフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1063595B1 (ja) |
| JP (1) | JP2001034575A (ja) |
| DE (1) | DE60006452T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7373162B2 (en) | 2003-02-27 | 2008-05-13 | Kabushiki Kaisha Toshiba | Methods of controlling transmission power levels in air interface channels |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2400254A (en) * | 2003-03-31 | 2004-10-06 | Sony Uk Ltd | Video processing |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630256A (en) * | 1982-03-12 | 1986-12-16 | At&T Bell Laboratories | Bidirectional dual network |
| US5544315A (en) * | 1993-05-10 | 1996-08-06 | Communication Broadband Multimedia, Inc. | Network multimedia interface |
| US5455915A (en) * | 1993-12-16 | 1995-10-03 | Intel Corporation | Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates |
| KR960003651B1 (ko) * | 1993-12-24 | 1996-03-21 | 재단법인 한국전자통신연구소 | 고속 로컬버스용 통합 멀티미디어 보드회로 |
| US5555244A (en) * | 1994-05-19 | 1996-09-10 | Integrated Network Corporation | Scalable multimedia network |
-
2000
- 2000-06-14 DE DE2000606452 patent/DE60006452T2/de not_active Expired - Lifetime
- 2000-06-14 EP EP20000305046 patent/EP1063595B1/en not_active Expired - Lifetime
- 2000-06-20 JP JP2000185077A patent/JP2001034575A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7373162B2 (en) | 2003-02-27 | 2008-05-13 | Kabushiki Kaisha Toshiba | Methods of controlling transmission power levels in air interface channels |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1063595B1 (en) | 2003-11-12 |
| DE60006452T2 (de) | 2004-04-15 |
| EP1063595A1 (en) | 2000-12-27 |
| DE60006452D1 (de) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418779A (en) | High-speed switched network architecture | |
| US5729546A (en) | Expandable communication cell bus for multiplexing and concentrating communication cell traffic onto high speed lines | |
| US5524113A (en) | ATM switch interface | |
| US6370579B1 (en) | Method and apparatus for striping packets over parallel communication links | |
| AU641754B2 (en) | Ring communication system | |
| US6147997A (en) | Mechanism to support an UTOPIA interface over a backplane | |
| EP1443723A1 (en) | Method of communication for a media independent interface for a highly integrated ethernet network element | |
| US20040186914A1 (en) | Data processing circuit | |
| US5410542A (en) | Signal computing bus | |
| US7539184B2 (en) | Reconfigurable interconnect/switch for selectably coupling network devices, media, and switch fabric | |
| WO2007076728A1 (fr) | Procede et dispositif pour service de transmission utilisant des bus de service de fond de panier | |
| EP0899915A2 (en) | Apparatus and method for selectively supplying data packets between media domains in a network repeater | |
| US6690670B1 (en) | System and method for transmission between ATM layer devices and PHY layer devices over a serial bus | |
| US6826187B1 (en) | Interfacing between a physical layer and a bus | |
| JP2000509215A (ja) | ビットストリームの処理方法および装置 | |
| EP1315397B1 (en) | High-speed sequenced multi-channel bus | |
| JP2001034575A (ja) | ビデオ／ネットワーク・インタフェース装置 | |
| EP1361777B1 (en) | A synchronous communication protocol for asynchronous devices | |
| US7042845B1 (en) | System and method for time division multiplexed switching of data using a high-speed packet switch | |
| US6625177B1 (en) | Circuit, method and/or architecture for improving the performance of a serial communication link | |
| CN114556870B (zh) | 一种数据同步的方法以及装置 | |
| US6628656B1 (en) | Circuit, method and/or architecture for improving the performance of a serial communication link | |
| WO1993018446A1 (en) | Accelerated token ring network | |
| KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 | |
| JPS5846099B2 (ja) | 共通回線アクセス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |