JPH0611143B2

JPH0611143B2 - 通信インタフエ−ス回路

Info

Publication number: JPH0611143B2
Application number: JP61204845A
Authority: JP
Inventors: 辰男横山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1994-02-09
Anticipated expiration: 2009-02-09
Also published as: JPS6360649A; US4947406A

Description

【発明の詳細な説明】（技術分野）本発明は、通信インタフェース回路に係り、特には、平
衡型のインタフェース回路からなる通信ポートを備えた
機器に接続される装置用の簡易型の通信インタフェース
回路に関する。

（従来技術）平衡型のインタフェース回路を備えた機器として、例え
ば、ＲＳ４２２の通信ポートを持った機器がある。ＲＳ
４２２は、米国電子工業会（ＥＩＡ）を中心に標準化さ
れたインタフェース規格である。このようなＲＳ４２２
規格に基づくデータ通信システムの概略を第３図に示
す。同図において、１０はＲＳ４２２の通信ポートを備
えた通信機器である。通信機器１０において、１１は通
信器本体となるＣＰＵ、１２_１，１２_３は平衡型のレシ
ーバ、１２_２，１２_４は平衡型のドライバである。レシ
ーバ１２_１，１２_３およびドライバ１２_２，１２_４は、
通信機器１０の通信インタフェース回路を構成してい
る。レシーバ１２_１，１２_３，３２_２，３２_４の入力側
にそれぞれ接続された抵抗Ｒ１，Ｒ２，Ｒ３、抵抗Ｒ
４，Ｒ５，Ｒ６、抵抗Ｒ７，Ｒ８，Ｒ９および抵抗Ｒ１
０，Ｒ１１，Ｒ１２は、不慮の事故により伝送路が断線
した場合や、コネクタが外れた場合に、レシーバ１
２_１，１２_３，３２_２，３２_４の入力信号が不安定にな
るのを防止するために設けられる、いわゆるフェイル・
セーフ回路を構成している。

１３は、前記通信インタフェース回路と通信ケーブル２
０とを接続するコネクタである。ＲＳ４２２の通信で
は、少なくとも１０本程度の信号ラインが必要であるか
ら、通常、コネクタ１３としては２５ピンのＤサブ・コ
ネクタが用いられる。

３０は、通信ケーブル２０を介して通信機器１０に接続
される周辺装置である。周辺装置３０は、装置本体とな
るＣＰＵ３１と、通信機器１０の通信インタフェース回
路の各ドライバ，レシーバと対になって設けられるドラ
イバ３２_１，３２_３とレシーバ３２_２，３２_４などを含
む。ドライバ３２_１，３２_３およびレシーバ３２_２，３
３_４は、周辺装置３０の通信インタフェース回路を構成
している。この通信インタフェース回路は、コネクタ３
３を介して通信ケーブル２０に接続されている。コネク
タ３３には、前述した通信機器１０と同様に、２５ピン
のＤサブ・コネクタが使用されている。

次に、上述したようなＲＳ４２２の通信ポートを持った
機器間の動作を説明する。

第４図は、第３図に示した従来例の送受信タイミングチ
ャートである。同図(a)〜(d)は通信機器１０側のタイミ
ングチャートを、(e)〜(h)は周辺装置３０側のタイミン
グチャートをそれぞれ示している。

通信機器１０に備えられるＣＰＵ１１の▲▼端子
は送信要求を示す端子であって、通常はアクティブ状態
（『Ｌ』レベル）になっている（第４図(a)参照）。こ
の▲▼信号は、ドライバ１２_４から通信ケーブル
２０を介して周辺装置３０に伝送される。伝送された▲
▼信号は、周辺装置３０のレシーバ３２_４によっ
て受信され、ＣＰＵ３１の送信可能を示す▲▼端
子に与えられる（第４図(f)参照）。したがって、▲
▼端子は、通常状態において、アクティブ状態
（『Ｌ』レベル）になっている。▲▼端子がアク
ティブ状態のときに、ＣＰＵ３１の送信データ出力端子
であるＴＸＤ端子から送信データが出力される（第４図
(g)参照）。この送信データはドライバ３２_１から、通
信ケーブル２０を介して通信機器１０に伝送され、通信
機器１０のレシーバ１２_１で受信されて、ＣＰＵ１１の
受信データ端子であるＲＸＤ端子に与えられる（第４図
(d)参照）。

一方、周辺装置３０が通信機器１０側に送信を要求する
場合は、周辺装置３０におけるＣＰＵ３１の送信要求端
子である▲▼端子がアクティブになる（第４図
(e)参照）。この▲▼信号は、ドライバ３２_３か
ら通信ケーブル２０を介して通信機器１０に伝送され
て、通信機器１０のレシーバ１２_３で受信され、ＣＰＵ
１１の送信可能を示す端子である▲▼端子に与え
られる（第４図(b)参照）。ＣＰＵ１１は、▲▼
端子がアクティブの期間中にＴＸＤ端子から送信データ
を出力する（第４図(c)参照）。この送信データは、周
辺装置３０のレシーバ３２_２で受信されて、ＣＰＵ３１
のＲＸＤ端子に与えられる（第４図(h)参照）。

このような平衡型のインタフェース回路を備えた機器間
のデータ伝送は、不平衡型のインタフェース回路を備え
た機器間のデータ伝送に比較して、ノイズによる影響が
少なく、長距離伝送が可能であるという特徴を備えてい
る。ところで、平衡型のインタフェース回路である例え
ば、ＲＳ４２２を備えた通信機器と、その周辺装置とを
接続しようとした場合、前記周辺装置のインタフェース
回路もＲＳ４２２のインタフェース回路を使用する必要
が生じる。

しかしながら、ＲＳ４２２のインタフェース回路は、そ
の構成が複雑であり、専用の集積回路を用いるにして
も、インタフェース回路に実現するための費用がかさむ
という問題がある。特に、周辺装置までの距離が短く、
ノイズによる影響などを余り考慮する必要がない簡易な
通信を行う場合には、主となる通信機器がＲＳ４２２の
ような平衡型のインタフェース回路を備えているため
に、その周辺装置のインタフェース回路も平衡型にする
のは不経済であった。

（発明の目的）本発明は、このような事情に鑑みてなされたものであっ
て、平衡型のインタフェース回路からなる通信ポートを
持つ通信機器に接続される周辺装置の通信インタフェー
ス回路を、比較的に簡易に実現することを目的としてい
る。

（発明の構成）本発明は、このような目的を達成するために、次のよう
な構成をとる。

本発明の通信インタフェース回路は、平衡型の通信イン
タフェース回路を備えた通信機器に通信ケーブルを介し
て接続される周辺装置に備えられるものであって、通信
機器の通信インタフェース回路に含まれる送信可能を示
す平衡型レシーバに対して、当該通信機器を送信可能状
態にさせる電圧を与える手段と、通信機器の通信インタ
フェース回路に含まれるデータ受信用の平衡型レシーバ
の一方入力として送信データの略中間値になる定電圧を
与える定電圧回路とを備えた構成であり、さらに、前記
データ受信用の平衡型レシーバの他方入力として、周辺
装置からの送信データを直接的に与える一方、通信機器
の通信インタフェース回路に含まれるデータ送信用の平
衡型ドライバから出力される送信データを周辺装置へ直
接的に与えるものである。

このような本発明構成の作用を説明する。まず、通信機
器の送信可能を示す平衡型レシーバに対して当該通信機
器を送信可能状態にさせる電圧を与えるよう構成してい
るから、従来のように送信要求信号を生成せずに済ん
で、従来必要であった送信要求用の平衡型ドライバを省
略できるようになる。また、通信機器のデータ送信用の
平衡型レシーバの一方入力に所定の定電圧を、また、他
方入力に送信データを直接的に与えているから、従来の
ように差動信号を生成せずに済んで、従来必要であった
データ送信用の平衡型ドライバを省略できるようにな
る。さらに、通信機器の通信インタフェース回路に含ま
れるデータ送信用の平衡型ドライバから出力される送信
データを周辺装置へ直接的に与えているから、従来必要
であったデータ受信用の平衡型レシーバを省略できるよ
うになる。したがって、従来のように平衡型インタフェ
ース回路を備える通信機器の接続相手となる周辺装置の
通信インタフェース回路としては、通信機器の平衡型イ
ンタフェース回路と同じものを使わなくて済み、平衡型
インタフェース回路よりも簡単な構成のインタフェース
回路にできる。

（実施例）以下、本発明の一実施例を図面に基づいて詳細に説明す
る。

第１図は、本発明の一実施例の要部回路図である。

１０は、ＲＳ４２２の通信ポートを備えた通信機器であ
る。この通信機器１０は、従来例で説明したものと基本
的に同じ構成であり、平衡型の通信インタフェース回路
と、例えば２５ピンのＤサブ・コネクタと称するコネク
タ１３とを備えている。前述の通信インタフェース回路
は、機器本体１１のデータ送信用端子ＴＸＤに接続され
る平衡型ドライバ１２_２と、機器本体１１の送信要求用
端子ＲＴＳに接続される平衡型ドライバ１２_４と、機器
本体１１のデータ受信用端子ＲＸＤに接続される平衡型
レシーバ１２_１と、機器本体１１の送信可能を示す端子
ＣＴＳに接続される平衡型レシーバ１２_３とで構成され
ている。

５０は、通信ケーブル４０によって通信機器１０に接続
される周辺装置である。周辺装置５０は、装置本体であ
るＣＰＵ５１と、モジュラー８ピン型のコネクタ５３
と、ＣＰＵ５１とコネクタ５３との間に介在するインタ
フェース回路を含む。

周辺装置５０のインタフェース回路は、ＣＰＵ５１のＴ
ＸＤ端子に接続されるインバータ回路Ｇ１と、ＲＸＤ端
子に接続されるインバータ回路Ｇ２と、前記インバータ
回路Ｇ１，Ｇ２の入力保護用のダイオードＤ１〜Ｄ４
と、不慮の事故により伝送路が断線した場合や、コネク
タが外れた場合に、インバータ回路Ｇ２の入力信号が不
安定になるのを防止するためのフェイル・セーフ用抵抗
Ｒ１３と、コンデンサＣ，ツェナーダイオードＺＤ，抵
抗Ｒからなる定電圧回路５２とを含む。

定電圧回路５２の定電圧出力は、通信システムのノイズ
マージンが高くなるように送信データの信号レベル（０
Ｖ−５Ｖ）の略中間値、即ち、約２．５Ｖに設定されて
いる。なお、定電圧回路５２のコンデンサＣは、リップ
ル除去用に設けられているものであるから、リップル成
分が問題とならないような場合には必要とされない。

定電圧回路５２の出力端子はコネクタ５３の１番ピン
に、インバータ回路Ｇ１の出力端子はコネクタ５３の２
番ピンに、インバータ回路Ｇ２の入力端子は３番ピンに
それぞれ接続されている。コネクタ５３の４番ピンは接
地され、５番，６番ピンは電圧値５Ｖの電源ラインに接
続され、７番ピンは電圧値０Ｖの電源ラインに接続さ
れ、８番ピンは接地されている。

そして、コネクタ５３の１番ピンはコネクタ１３の１番
ピンに、コネクタ５３の２番ピンはコネクタ１３の２番
ピンに、コネクタ５３の３番ピンはコネクタ１３の４番
ピンに、コネクタ５３の４番ピンはコネクタ１３の５番
ピンに、コネクタ５３の５番ピンはコネクタ１３の６番
ピンに、コネクタ５３の７番ピンはコネクタ１３の９番
ピンに、コネクタ５３の８番ピンはコネクタ１３の１０
番ピンに、通信ケーブル４０を介してそれぞれ接続され
ている。また、コネクタ１３の３番ピン、７番ピン、８
番ピンは開放されている。なお、コネクタ５３の７番ピ
ン、コネクタ１３の９番ピンは信号の基準電位となるシ
グナル・グラウンド、コネクタ５３の８番ピン，コネク
タ１３の１０番ピンは筐体用接地となるフレーム・グラ
ウンドに設定されている。

次に、上述した構成を備えた実施例の動作を説明する。

第２図は第１図に示した実施例の送受信タイミングチャ
ートであって、同図(a)〜(d)は通信機器１０のタイミン
グチャート、同図(e)〜(f)は周辺装置５０のタイミング
チャートをそれぞれ示している。

周辺装置５０のコネクタ５３の４番ピンは接地され、５
番ピンは５Ｖに設定されているから、通信機器１０のレ
シーバ１２_３の出力は、常時、『Ｌ』レベルになってい
る。したがって、第２図(b)に示すようにＣＰＵ１１の
▲▼端子は、常時、『Ｌ』レベルになるから、通
信機器１０は、常時、送信可能状態になる。いま、第２
図(c)に示すタイミングで、ＣＰＵ１１から『Ｈ』レベ
ルのＴＸＤ信号が出力されると、ドライバ１２_２の負出
力が『Ｌ』レベルになる。この負出力が通信ケーブル４
０を介して周辺装置５０に伝送され、インバータ回路Ｇ
２で反転される結果、周辺装置５０のＣＰＵ５１のＲＸ
Ｄ端子には『Ｈ』レベルのデータが受信される。このと
きの受信タイミングは、第２図(f)に示されている。Ｃ
ＰＵ１１から『Ｌ』レベルのＴＸＤ信号が出力された場
合も、同様の動作によって、周辺装置５０のＣＰＵ５１
のＲＸＤ端子に『Ｌ』レベルの送信データが入力される
ことはいうまでもない。

一方、前記送信データを受け取った周辺装置５０は、周
辺装置５０の内部制御によって通信機器１０にデータを
送信するか否かを決定する。そのため、本実施例では、
通信機器１０の▲▼信号を伝送するためのドライ
バ１２_４の出力端子は、周辺装置５０に接続されていな
い。即ち、通信機器１０の▲▼端子からは、第２
図(a)に示すような▲▼信号が出力されるのであ
るが、通信機器１０へ送信するか否かは周辺装置５０自
身によって決定されるから、この▲▼信号は周辺
装置５０へ伝送されない。

次に、周辺装置５０が通信機器１０に送信データを伝送
する場合の動作を説明する。

第２図(e)に示したタイミングで、周辺装置５０のＣＰ
Ｕ５１から出力された『Ｈ』レベル（電圧値５Ｖ）のＴ
ＸＤ信号（送信データ）は、インバータ回路Ｇ１で反転
され、『Ｌ』レベル（電圧値０Ｖ）の送信データが通信
ケーブル４０を介して通信機器１０に伝送される。この
『Ｌ』レベルの送信データは通信機器１０のレシーバ１
２_１の負入力として与えられる。一方、定電圧回路５２
の定電圧出力は、前記レシーバ１２_１の正入力として与
えられている。したがって、レシーバ１２_１の正入力が
負入力よりも大きくなるから、レシーバ１２_１は『Ｈ』
レベルの信号を出力し、この信号がＣＰＵ１１の受信デ
ータ端子ＲＸＤに与えられる。このときの受信タイミン
グは、第２図(d)に示されている。また、ＴＸＤ信号が
『Ｌ』レベルの場合は、この信号がインバータ回路Ｇ１
で反転されて、『Ｈ』レベルの信号が伝送され、レシー
バ１２_１の負入力に与えられる。その結果、レシーバ１
２_１の負入力が正入力よりも大きくなり、レシーバ１２
_１から『Ｌ』レベルの信号が出力されて、ＣＰＵ１１の
受信データ端子ＲＸＤに与えられる。このようにして周
辺装置５０から出力された送信データが通信機器１０に
伝送される。

このように、本実施例では、通信機器１０のレシーバ１
２_１の正入力に、周辺装置５０から２．５Ｖの定電圧を
与えているから、送信データを差動信号にすることなく
通信機器１０に伝送することができる。したがって、周
辺装置５０のインタフェース回路として、平衡型（差動
型）のドライバを使用する必要がなくなるから、周辺装
置５０のインタフェース回路を簡易な構成にすることが
できる。

また、上述した実施例において、通信機器１０が、常
時、送信可能状態となるように周辺装置５０から通信機
器１０のレシーバ１２_３に所定電圧を伝送し、通信機器
１０からは平衡型（差動型）のドライバ１２_２の一方の
出力信号だけを伝送している。また、周辺装置５０から
通信機器１０へのデータ送信にあっては、通信機器１０
からの▲▼信号によらず、周辺装置５０自身の内
部制御によってデータ送信を行うようにしている。した
がって、この実施例によると、通信機器１０と周辺装置
５０との間の通信ケーブル４０の伝送線の数が少なくな
り、これにより、周辺装置５０のコネクタ５３のピン数
を少なくすることができる。したがって、従来、ＲＳ４
２２の通信ポートを備えた通信機器１０に接続される周
辺装置は、大型形状の２５ピンのＤ・サブコネクタを用
いなければならなかったが、本実施例では比較的に小型
のモジュール８ピンのコネクタ５３を用いることがで
き、それだけ、周辺装置５０の小型化を図れるようにな
る。

なお、上述の実施例における周辺装置５０は、データの
送受信用のバッファとして、インタフェース回路にイン
バータ回路Ｇ１，Ｇ２を備えているが、これらのインバ
ータ回路は必ずしも必要とされるものではなく、ＣＰＵ
５１から出力されたＴＸＤ信号を直接に通信機器１０に
伝送し、あるいは、通信機器１０から伝送されたＴＸＤ
信号を直接にＣＰＵ５１に取り込むものであってもよ
い。

（発明の効果）以上説明したように、本発明の通信インタフェース回路
では、平衡型インタフェース回路における送信要求用の
平衡型ドライバ、データ送信用の平衡型ドライバおよび
データ受信用の平衡型レシーバを省略できるようにし
て、簡単な構成としているから、製品コストを低減でき
るようになる。しかも、平衡型インタフェース回路を備
える通信機器と接続してデータ伝送を行う上でも全く支
障ない。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示した回路図、第２
図は第１図に示した実施例の送受信タイミングチャー
ト、第３図は従来例の要部を示した回路図、第４図は第
３図に示した従来例の送受信タイミングチャートを示し
ている。１０…通信機器、１１…ＣＰＵ、１２_１，１２_３…レシ
ーバ、１２_２，１２_４…ドライバ、１３…コネクタ、４
０…通信ケーブル、５０…周辺装置、５１…ＣＰＵ、５
２…定電圧回路、５３…コネクタ。

Claims

【特許請求の範囲】

【請求項１】平衡型の通信インタフェース回路を備えた
通信機器に、通信ケーブルを介して接続される周辺装置
の通信インタフェース回路であって、前記平衡型の通信インタフェース回路に含まれる平衡型
レシーバに、前記通信機器を常時送信可能状態とするた
めの信号を伝送する所定電圧伝送手段と、前記通信機器の前記通信インタフェース回路に含まれる
データ受信用の平衡型レシーバの一方の入力に、前記送
信データの略中間値からなる定電圧を与える定電圧回路
と、前記データ受信用の平衡型レシーバの他方の入力に、前
記周辺装置からの送信データを直接的に与える一方、前
記通信機器の前記平衡型の通信インタフェース回路に含
まれるデータ送信用の平衡型レシーバから出力される送
信データを周辺装置に直接的に与える送信データ伝送手
段とを備えることを特徴とする通信インタフェース回路。