JPS6360649A

JPS6360649A - 通信インタフエ−ス回路

Info

Publication number: JPS6360649A
Application number: JP61204845A
Authority: JP
Inventors: Tatsuo Yokoyama; 横山　辰男
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-03-16
Anticipated expiration: 2009-02-09
Also published as: JPH0611143B2; US4947406A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は、通信インタフェース回路に係り、特には、平
衡型のインタフェース回路からなる通信ボートを備えた
機器に接続される装置用の簡易型の通信インタフェース
回路に関する。

（従来技術）平衡型のインタフェース回路を備えた機器として、例え
ば、Ｒ３４２’２の通信ボートを持った機器がある。Ｒ
５４２２は、米国電子工業会（ＥＩＡ）を中心に標準化
されたインタフェース規格である。このようなＲ３４２
２規格に基づくデータ通信システムの概略を第３図に示
す。同図において、１０はＲ３４２２の通信ボートを備
えた通信機器である。通信機器１０において、１１は通
信器本体となるＣＰＵ、ＩＬ、１２ｉは平衡型のレシー
バ、１２ｇ、１２ｔは平衡型のドライバである。レシー
バ１２．．１２３およびドライバ１２ｇ、１２−は、通
信機器１０の通信インタフェース回路を構成している。

レシーバ１２＋、１２ｚ。

３２！、３２．の入力側にそれぞれ接続された抵抗Ｒ１
，Ｒ２，Ｒ３、抵抗Ｒ４，Ｒ５，Ｒ６、抵抗Ｒ７，Ｒ８
，Ｒ９および抵抗ＲＩＯ，Ｒ１１゜Ｒ１２は、不慮の事
故により伝送路が断線した場合や、コネクタが外れた場
合に、レシーバ１２．。

１２、．３２．．３２．の入力信号が不安定になるのを
防止するために設けられる、いわゆるフェイル・セーフ
回路を構成している。

１３は、前記通信インタフェース回路と通信ケーブル２
０とを接続するコネクタである。Ｒ３４２２の通信では
、少な（とも１０本程度の信号ラインが必要であるから
、通常、コネクタ１３としては２５ピンのＤサブ・コネ
クタが用いられる。

３０は、通信ケーブル２０を介して通信機器１０に接続
される周辺装置である。周辺装置３０は、装置本体とな
るＣＰＵ３１と、通信機器１０の通信インタフェース回
路の各ドライバ、レシーバと対になって設けられるドラ
イバ３２＋、３２ｓとレシーバ３２！、３２．などを含
む、ドライバ３２Ｉ、３２ｓおよびレシーバ３２ｇ、３
３４は９、周辺装置３０の通信インタフェース回路を構
成している。この通信インタフェース回路は、コネクタ
３３を介して通信ケーブル２０に接続されている。コネ
クタ３３には、前述した通信機器１０と同様に、２５ピ
ンのＤサブ・コネクタが使用されている。

次に、上述したようなＲ３４２２の通信ポートを持った
機器間の動作を説明する。

第４図は、第３図に示した従来例の送受信タイミングチ
ャートである。同図（ａｌ〜（ｄｌは通信機器１０側の
タイミングチャートを、ｔＱｌ〜ｆｈｌは周辺装置３０
側のタイミングチャートをそれぞれ示している。

通信機器１０に備えられるＣＰＵＩＩの瓦Ｔ了端子は送
信要求を示す端子であって、通常はアクティブ状Ｂ（「
ＬＪレベル）になっている（第４図＋ａ＋参照）、この
瓦ＴＩ信号は、ドライバ１２４から通信ケーブル２０を
介して周辺装置３０に伝送される。伝送されたｍ信号は
、周辺装置３０のレシーバ３２＃によって受信され、Ｃ
ＰＵ３１の送信可能を示すｍ端子に与えられる（第４図
（ｆｌ参照）。したがって、τ下丁端子は、通常状態に
おいて、アクティブ状Ｌｉ（’Ｌｊレベル）になってい
る、−ＴＩ端子がアクティブ状態のときに、ＣＰＵ３１
の送信データ出力端子であるＴＸＤ端子から送信データ
が出力される（第４図（ｇｌ参照）、この送信データは
ドライバ３２Ｉから、通信ケーブル２０を介して通信機
器１ｏに伝送され、通信機器１０のレシーバ１２．で受
信されて、ＣＰＵＩ　１の受信データ端子であるＲＸＤ
端子に与えられる（第４図ｆｄｌ参照）。

一方、周辺装置３０が通信機器ｌｏ側に送信を要求する
場合は、周辺装置３０におけるＣＰＵ３１の送信要求端
子である［７τ端子がアクティブになる（第４図＋ｅｌ
参照）。このｆｆｌ信号は、ドライバ３２．から通信ケ
ーブル２ｏを介して通信機器１０に伝送されて、通信機
器１ｏのレシーバ１２、で受信され、ＣＰＵＩＩの送信
可能を示す端子であるてＴＩ端子に与えられる（第４図
（ｂｌ参照）。ＣＰＵＩ　１は、す下Ｉ端子がアクティ
ブの期間中にＴＸＤ端子から送信データを出力する（第
４図ｃｃ＋参照）。この送信データは、周辺装置３０の
レシーバ３２ｔで受信されて、ＣＰＵ３１のＲＸＤ端子
に与えられる（第４図（ｈｌ参照）。

このような平衡型のインタフェース回路を備えた機器間
のデータ伝送は、不平衡型のインタフェース回路を備え
た機器間のデータ伝送に比較して、ノイズによる影響が
少なく、長距離伝送が可能であるという特徴を備えてい
る。ところで、平衡型のインタフェース回路である例え
ば、Ｒ３４２２を備えた通信機器と、その周辺装置とを
接続しようとした場合、前記周辺装置のインタフェース
回路もＲ３４２２のインタフェース回路を使用する必要
が生じる。

しかしながら、Ｒ３４２２のインタフェース回路は、そ
の構成が複雑であり、専用の集積回路を用いるにしても
、インタフェース回路に実現するための費用がかさむと
いう問題がある。特に、周辺装置までの距離が短く、ノ
イズによる影響などを余り考慮する必要がない簡易な通
信を行う場合には、主となる通信機器がＲ３４２２のよ
うな平衡型のインタフェース回路を備えているために、
その周辺装置のインタフェース回路も平衡型にするのは
不経済であった。

（発明の目的）本発明は、このような事情に鑑みてなされたものであう
で、平衡型のインタフェース回路からなる通信ボートを
持つ通信機器に接続される周辺装置の通信インタフェー
ス回路を、比較的に簡易に実現することを目的としてい
る。

（発明の構成）本発明は、このような目的を達成するために、次のよう
な構成をとる。

即ち、本発明は、平衡型のインタフェース回路を備えた
通信機器に接続される通信インクフェース回路であって
、送信データの電圧レベルの略中間値になる定電圧を出
力する定電圧回路を備え、前記通信機器のインクフェー
ス回路に含まれるデータ受信用の平衡型レシーバの一方
入力として送信データを、前記レシーバの他方入力とし
て前記定電圧回路の定電圧出力を、それぞれ与えること
を特徴としている。

次に、上述した構成を備えた本発明の詳細な説明する。

従来例では、通信機器の平衡型レシーバに与えられる二
つの入力は差動になっているが、本発明は、データ受信
用の平衡型レシーバの他方人力として、送信データの電
圧レベルの略中間値をとる定電圧を与えているから、平
衡型レシーバの一方入力に送信データを伝送すれば足り
る。したがって、差動信号を出力するために周辺装置の
インタフェース回路を平衡型にする必要がない。

（実施例）以下、本発明の一実施例を図面に基づいて詳細に説明す
る。

第１図は、本発明の一実施例の要部回路図である。

同図において、第３図と同一符号で示した部分は、第３
図で説明したものと同一であるから、ここでの説明は省
略する。

５０は、通信ケーブル４０によって通信機器１０に接続
される周辺装置である０周辺装置５０は、装置本体であ
るＣＰＵ５１と、モジュラ−８ピン型のコネクタ５３と
、ＣＰＵ５１とコネクタ５３との間に介在するインタフ
ェース回路を含む。

周辺装置５０のインタフェース回路は、ＣＰＵ５１のＴ
ＸＤ端子に接続されるインバータ回路Ｇ１と、ＲＸＤ端
子に接続されるインバータ回路Ｇ２と、前記インバータ
回路Ｇｌ、Ｇ２の入力保護用のダイオードＤ１〜Ｄ４と
、不慮の事故により伝送路が断線した場合や、コネクタ
が外れた場合に、インバータ回路Ｇ２の入力信号が不安
定になるのを防止するためのフェイル・セーフ用抵抗Ｒ
１３と、コンデンサＣ，ツェナーダイオードＺＤ。

抵抗Ｒからなる定電圧回路５２とを含む。

定電圧回路５２の定電圧出力は、通信システムのノイズ
マージンが高くなるように送信データの信号レベル（Ｏ
Ｖ−５Ｖ）の略中間値、即ち、約２．５ｖに設定されて
いる。なお、定電圧回路５２のコンデンサＣは、リフプ
ル除去用に設けられているものであるから、リップル成
分が問題とならないような場合には必要とされない。

定電圧回路５２の出力端子はコネクタ５３の１番ピンに
、インバータ回路Ｇ１の出力端子はコネクタ５３０２番
ビンに、インバータ回路Ｇ２の入力端子は３番ビンにそ
れぞれ接続されている。コネクタ５３の４番ビンは接地
され、５番、６番ビンは電圧値５Ｖの電源ラインに接続
され、７番ピンは電圧値０■の電源ラインに接続され、
８番ピンは接地されている。

そして、コネクタ５３の１番ピンはコネクタ１３の１番
ピンに、コネクタ５３の２番ピンはコネクタ１３の２番
ピンに、コネクタ５３の３番ビンはコネクタ１３の４番
ビンに、コネクタ５３の４番ビンはコネクタ１３の５番
ピンに、コネクタ５３の５番ピンはコネクタ１３の６番
ピンに、コネクタ５３の７番ピンはコネクタ１３の９番
ピンに、コネクタ５３の８番ピンはコネクタ１３の１０
番ピンに、通信ケーブル４０を介してそれぞれ接続され
ている。また、コネクタ１３の３番ビン、７番ピン、８
番ピンは開放されている。なお、コネクタ５３の７番ピ
ン、コネクタ１３の９番ピンは信号の基準電位となるシ
グナル・グラウンド、コネクタ５３の８番ピン、コネク
タ１３の１０番ピンは筐体用接地となるフレーム・グラ
ウンドに設定されている。

次に、上述した構成を備えた実施例の動作を説明する。

第２図は第１図に示した実施例の送受信タイミングチャ
ートであって、同図ｆａ）〜ｆｄ）は通信ａ器】０のタ
イミングチャート、同図＋ｅ）、　（ｆ）は周辺装置５
０のタイミングチャートをそれぞれ示している。

周辺装置５０のコネクタ５３の４番ビンは接地され、５
番ピンは５ｖに設定されているから、通信機器１０のレ
シーバ１２．の出力は、常時、「Ｌ」レベルになってい
る。したがって、第２図（ｂ）に示すようにＣＰＵＩ　
１のて７τ端子は、常時、「ＬＪレベルになるから、通
信機器１ｏは、常時、送信可能状態になる。いま、第２
図（ｃｌに示すタイミングで、ＣＰＵＩＩからｒＨ，レ
ベルのＴＸＤ信号が出力されると、ドライバ１２□の負
出力がｒＬ」レベルになる。この負出力が通信ケーブル
４０を介して周辺装置５０に伝送され、インバータ回路
Ｇ２で反転される結果、周辺装置５ｏのＣＰＵ５１のＲ
ＸＤ端子には’ＨＪレベルのデータが受信される。この
ときの受信タイミングは、第２図（ｆｌに示されている
。ＣＰＵ１１がら「ＬＪレベルのＴＸＤ信号が出力され
た場合も、同様の動作によって、周辺装置５０のＣＰＵ
５１のＲＸＤ端子に’ＬＪレベルの送イ３データが入力
されることはいうまでもない。

一方、前記送信データを受は取った周辺装置５０は、周
辺装置５０の内部制御によって通信機器１０にデータを
送信するか否かを決定する。そのため、本実施例では、
通信機器１０のｍ信号を伝送するためのドライバ１２＃
の出力端子は、周辺装置５０に接続されていない。即ち
、通信機器１０のτ下Ｉ端子からは、第２図＋ａｌに示
すようなｍ信号が出力されるのであるが、通信機器１０
へ送信するか否かは周辺装置５０自身によって決定され
るから、このｒＴτ信号は周辺装置５０へ伝送されない
。

次に、周辺装置５０が通信機器１０に送信データを伝送
する場合の動作を説明する。

第２図［ｅｌに示したタイミングで、周辺装置５０のｃ
ｐｕｓ　ｉから出力された’ＨＪレベル（電圧値５Ｖ）
のＴＸＤ信号（送信データ）は、インバータ回路Ｇ１で
反転され、’ＬＪレベル（電圧値Ｏｖ）の送信データが
通信ケーブル４０を介して通信機器１０に伝送される。

この’ＬＪレベルの送信データは通信機器１０のレシー
バ１２Ｉの負入力として与えられる。一方、定電圧回路
５２の定電圧出力は、前記レシーバ１２１の正入力とし
て与えられている。したがって、レシーバ１２゜の正入
力が負入力よりも大きくなるから、レシーバ１２１は’
ＨＪレベルの信号を出力し、この信号がＣＰＵＩ　１の
受信データ端子ＲＸＤに与えられる。このときの受信タ
イミングは、第２図＋ｄｉに示されている。また、ＴＸ
Ｄ信号が’ＬＪレベルの場合は、この信号がインバータ
回路Ｇ１で反転されて、’ＨＪレベルの信号が伝送され
、レシーバ１２．の負入力に与えられる。その結果、レ
シーバ１２１の負入力が正入力よりも大きくなり、レシ
ーバ１２１からｒＬＪレベルの信号が出力されて、ＣＰ
Ｕ１１の受信データ端子ＲＸＤに与えられる。このよう
にして周辺装置５０から出力された送信データが通（ｉ
ｉｔｌ器１０に伝送される。

このように、本実施例では、通信機器１０のレシーバ１
２．の正入力に、周辺装置５０から２゜５Ｖの定電圧を
与えているから、送信データを差動信号にすることなく
通信機器１０に伝送することができる。したがって、周
辺装置５０のインクフェース回路として、差動型のドラ
イバを使用する必要がなくなるから、周辺装置５０のイ
ンタフェース回路を簡易な構成にすることかできる。

また、上述した実施例において、通信機器１０が、常時
、送信可能状態となるように周辺装置５０から通信機器
１０のレシーバ１２．に所定電圧を伝送し、通信機器１
０からは差動型のドライバ１２□の一方の出力信号だけ
を伝送している。また、周辺装置５０から通信機器１０
へのデータ送信にあっては、通信機器１０からのｍ信号
によらず、周辺装置５０自身の内部制御によってデータ
送信を行うようにしている。したがって、この実施例に
よると、通信機器１０と周辺装置５０との間の通信ケー
ブル４０の伝送線の数が少なくなり、これにより、周辺
装置５０のコネクタ５３のピン数を少なくすることがで
きる。したがって、従来、Ｒ５４２２の通信ポートを備
えた通信機器１０に接続される周辺装置は、大型形状の
２５ピンのＤ・サブコネクタを用いなければならなっか
だが、本実施例では比較的に小型のモジュール８ピンの
コネクタ５３を用いることができ、それだけ、周辺装置
５０の小型化を図れるようになる。

なお、上述の実施例における周辺装置５０は、データの
送受信用のバッファとして、インタフェース回路にイン
バータ回路Ｇｌ、Ｇ２を備えているが、これらのインバ
ータ回路は必ずしも必要とされるものではなく、ＣＰＵ
５１から出力されたＴＸＤ信号を直接に通信機器１０に
伝送し、ある・　いは、通信機器１０から伝送されたＴ
ＸＤ信号を直接にＣＰＵ５１に取り込むものであっても
よい。

（発明の効果）以上の説明から明らかなように、本発明に係る通信イン
タフェース回路によれば、周辺装置のインタフェース回
路にデータ送信用の差動型のドライバを設ける必要がな
く、簡単な構成の定電圧回路も設けることによって、平
衡型のインタフェース回路を備えた通信機器にデータ伝
送を行うことができるので、このような平衡型のインク
フェース回路を備えた通信機器に接続される周辺装置の
通信インタフェース回路を比較的に簡単な構成で実現す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示した回路図、第２
図は第１図に示した実施例の送受信タイミングチャート
、第３図は従来例の要部を示した回路図、第４図は第３
図に示した従来例の送受信タイミングチャートを示して
いる。１０・・・通信機器、１１・・・ｃｐｕ、１２．．１２
、・・・レシーバ、１２□、１２４・・・ドライバ、１
３・・・コネクタ、４０・・・通信ケーブル、５０・・
・周辺装置、５１・・・ＣＰＵ、５２・・・定電圧回路
、５３・・・コネクタ。

Claims

【特許請求の範囲】

平衡型のインタフェース回路を備えた通信機器に接続さ
れる通信インタフェース回路であって、送信データの電
圧レベルの略中間値になる定電圧を出力する定電圧回路
を備え、前記通信機器のインタフェース回路に含まれる
データ受信用の平衡型レシーバの一方入力として送信デ
ータを、前記レシーバの他方入力として前記定電圧回路
の定電圧出力を、それぞれ与えることを特徴とする通信
インタフェース回路。