CN114301732B - 实现总线通讯的电路、总线通讯系统及电源储能装置 - Google Patents

Abstract

本发明提出了一种实现总线通讯的电路、总线通讯系统及电源储能装置。其中，实现总线通讯的电路应用于总线通讯系统，总线通讯系统包括总线，实现总线通讯的电路包括处理模块、收发电路，处理模块具有UART发射端和UART接收端，UART接收端与总线电连接，收发电路的输入端与UART发射端连接，收发电路的输出端分别与UART接收端与总线电连接。本发明实现了采用UART接口实现总线通讯。

Description

实现总线通讯的电路、总线通讯系统及电源储能装置

技术领域

本发明涉及总线通讯技术领域，特别涉及一种实现总线通讯的电路、总线通讯系统及电源储能装置。

背景技术

UART接口是一种非常常见的工业接口，是很多芯片上的标准配置。然而，UART接口具有一定的局限性，只能够满足两个带有UART接口之间的电路模块的通讯。若一带电设备，例如储能电源装置中设置有多个电路模块，则需要额外在每个电路模块中再设置一总线通讯模块，才能够实现多个不同的电路模块之间的通讯。

发明内容

本发明的主要目的是提供一种实现总线通讯的电路、总线通讯系统及电源储能装置，旨在采用UART接口实现总线通讯。

本发明提出了一种实现总线通讯的电路，应用于总线通讯系统，所述总线通讯系统包括总线，所述实现总线通讯的电路包括：

处理模块，所述处理模块具有UART发射端和UART接收端，所述UART接收端与所述总线电连接；

收发电路，所述收发电路的输入端与所述UART发射端连接，所述收发电路的输出端分别与所述UART接收端与所述总线电连接；

其中，所述处理模块，用于经所述UART接收端接收所述总线上发来的第一数据；

所述处理模块，还用于经所述UART发射端和所述收发电路将第二数据输出至总线和所述UART接收端；

所述处理模块，还用于在经所述UART发射端和所述收发电路输出所述第二数据时，若经所述UART接收端接收到的数据与所述第二数据不同，则停止经所述UART发射端输出所述第二数据，并在预设源地址相对应的延迟时间内确认未经所述UART接收端接收到任何数据时，再重新经所述UART发射端和所述收发电路将所述第二数据输出至总线和所述UART接收端。

可选的，所述处理模块还用于在经所述UART接收端接收完所述总线上传来的第一数据后，经所述UART发射端和所述收发电路输出接收完成信号至总线。

可选的，所述第二数据和所述第一数据中均包括与所述预设源地址对应的地址字符；

所述处理模块，还用于将待发送的数据中的与所述地址字符相同的字符按照与所述地址字符对应的预设编码方式进行编码后生成所述第二数据，再经所述UART发射端和所述收发电路将所述第二数据输出至总线；

所述处理模块，还用于在经所述UART发射端和所述收发电路将所述第二数据输出至总线后，若在预设完成反馈时间内未接收到所述接收完成信号，则重新经所述UART发射端和所述收发电路将所述第二数据输出至总线。

所述处理模块，还用于在接收到所述第一数据时，根据所述第一数据的地址字符对所述第一数据进行解码处理；

所述处理模块，还用于在接收到所述第一数据时，若重复接收到所述地址字符时，则确定包括前一个所述地址字符的所述第一数据为垃圾数据；并将后一个所述地址字符后的数据作为新的所述第一数据开始接收。

可选的，所述处理模块还具有总线状态检测端，所述总线状态检测端与所述UART接收端电连接；

所述处理模块，用于经所述总线状态检测端检测所述UART接收端的电平状态，并在所述电平状态在预设检测时间内未变化时，确定所述总线处于空闲状态；

所述处理模块，还用于在确认所述总线处于空闲状态时，经所述UART发射端和所述收发电路将第二数据输出至总线和所述UART接收端。

可选的，所述实现总线通讯的电路还包括：

第一隔离电路，所述第一隔离电路串联于所述UART接收端和所述总线之间；所述第一隔离电路，用于将所述第一数据进行隔离传输至所述UART接收端；以及还用于将所述第二数据进行隔离传输至所述UART接收端；

第二隔离电路，所述第二隔离电路串联于所述收发电路的输入端和所述UART发射端之间；所述第二隔离电路，用于将所述第二数据隔离传输至总线和所述UART接收端。

可选的，所述实现总线通讯的电路还包括第一限流电路和第二限流电路，所述第一限流电路串联在所述UART接收端和所述总线之间，所述第二限流电路串联在所述UART发射端和所述收发电路之间。

可选的，所述收发电路包括第一开关管、第一电阻，所述第一限流电路包括第二电阻，所述第二限流电路包括第三电阻和第一电容；

其中，所述第一开关管的第一端、所述第一电阻的第二端、所述第二电阻的第二端分别与所述总线连接，所述第一电阻的第一端与第一电源端连接，所述第一开关管的第二端、所述第三电阻的第二端分别与所述第一电容的第二端，所述第一开关管的第三端接地，所述第二电阻的第一端与所述UART接收端连接，所述第三电阻的第一端、所述第一电容的第一端分别与所述UART发射端电连接。

本发明还提出了一种总线通讯系统，包括总线和与所述总线电连接的多个如上述任一项所述的实现总线通讯的电路。

本发明还提出了一种电源储能装置，电源储能装置包括总线和多个电路模块，多个所述电路模块均包括与所述总线电连接的上述任一项所述的实现总线通讯的电路。

可选的，所述电源储能装置还包括接口，所述接口与所述总线电连接，所述接口用于与外部终端电连接，所述接口用于接入外部终端发来的更新数据，并经总线和所述UART接收端传输至所述电路模块，以更新所述电路模块内的数据。

本发明实现总线通讯的电路包括处理模块、收发电路，处理模块具有UART发射端和UART接收端，UART接收端与总线电连接，收发电路的输入端与UART发射端连接，收发电路的输出端分别与UART接收端与总线电连接。其中，处理模块用于经UART接收端接收总线上发来的第一数据，以及用于经UART发射端和收发电路将第二数据输出至总线和UART接收端，以及用于在经UART发射端和收发电路输出第二数据时，若经UART接收端接收到的数据与第二数据不同，则停止经UART发射端输出第二数据，并在预设源地址相对应的延迟时间内确认未经UART接收端接收到任何数据时，再重新经UART发射端和收发电路将第二数据输出至总线和UART接收端。如此，本发明实现了采用UART接口实现总线通讯。在实际电源储能装置中，多个电路模块不用再额外安装总线通讯模块，只需要用各个电路模块的处理器自带的UART接口和上述本发明电路，便能够实现多个电路模块之间的总线通讯。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明实现总线通讯的电路一实施例的模块示意图；

图2为本发明实现总线通讯的电路另一实施例的模块示意图；

图3为本发明实现总线通讯的电路再一实施例的模块示意图；

图4为本发明实现总线通讯的电路一实施例的电路示意图；

图5为本发明总线通讯系统一实施例的电路示意图。

附图标号说明：

标号	名称	标号	名称
				10	处理模块	20	收发电路
41	第一隔离电路	42	第二隔离电路
				31	第一限流电路	32	第二限流电路

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

UART接口是一种非常常见的工业接口，是很多芯片上的标准配置。然而，UART接口具有一定的局限性，只能够满足两个带有UART接口之间的电路模块的通讯。若一带电设备，例如储能电源装置中设置有多个电路模块，则需要额外在每个电路模块中再设置一总线通讯模块，才能够实现多个不同的电路模块之间的通讯。

为此，本发明提出一种实现总线通讯的电路，应用于总线通讯系统，总线通讯系统包括总线，实现总线通讯的电路包括：

处理模块10，处理模块10具有UART发射端TXD和UART接收端RXD，UART接收端RXD与总线电连接；

收发电路20，收发电路20的输入端与UART发射端TXD连接，收发电路20的输出端分别与UART接收端RXD与总线电连接；

其中，处理模块10，用于经UART接收端RXD接收总线上发来的第一数据；

处理模块10，还用于经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD；

处理模块10，还用于在经UART发射端TXD和收发电路20输出第二数据时，若经UART接收端RXD接收到的数据与第二数据不同，则停止经UART发射端TXD输出第二数据，并在预设源地址相对应的延迟时间内确认未经UART接收端RXD接收到任何数据时，再重新经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD。

在本实施例中，处理模块10可以采用任何带UART发射端TXD和UART接收端RXD的主控制器来实现，例如MCU、DSP（Digital Signal Process，数字信号处理芯片）、FPGA（FieldProgrammable Gate Array，可编程逻辑门阵列芯片）等。

在本实施例中，参考图4，处理模块10还具有总线状态检测端IN，总线状态检测端IN与UART接收端RXD电连接；

处理模块10，用于经总线状态检测端IN检测UART接收端RXD的电平状态，并在电平状态在预设检测时间内未变化时，确定总线处于空闲状态；

处理模块10，还用于在确认总线处于空闲状态时，经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD。

在本实施例中，处理模块10的总线状态检测端IN可以检测UART接收端RXD的电平状态，当处理模块10的总线状态检测端IN检测到UART接收端RXD的电平状态始终保持不变，例如保持高电平，那么当前总线上也就没有电平变化，从而确定当前总线处于空闲状态。由于UART通讯的起始字符为低电平，所以在处理模块10经总线状态检测端IN检测到UART接收端RXD有低电平时，则确定当前总线不处于空闲状态，此时处理模块10只会经UART接收端RXD接收总线传来的第一数据，并不会发出数据。同样的，当确定UAER接收端的电平没有变化，即确定当前总线空闲时，处理模块10就可以经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD。

在本实施例中，需要理解的是，在总线通讯系统中，在一个总线上往往电连接着多个本发明实现总线通讯的电路。因此，在进行总线通讯的过程中，每个处理模块10内研发人员都会设置有不同的预设源地址以进行区别。当至少两个处理模块10同时经UART发射端TXD和收发电路20输出第二数据时，这就会导致两个数据互相干扰，进而导致总线上的传输的数据错误。此时，由于处理模块10在经UART发射端TXD和收发电路20输出第二数据时会同时发给自己的UART接收端RXD，若此时处理模块10发现其经UART接收端RXD接收到的第一数据和发出的数据不一致，则会确定当前总线上有其他处理模块10在同时发数据，同理，其他同时在发数据的处理模块10也会发现其经UART接收端RXD接收到的第一数据和发出的数据不一致，同样会确定当前总线上有其他处理模块10在同时发数据。当确定当前总线上有其他处理模块10在同时发数据时，处理模块10会停止经UART发射端TXD输出第二数据，并在预设源地址相对应的延迟时间内确认未经UART接收端RXD接收到任何数据时，再重新经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD。

具体地，以总线上分别电连接着三个本发明实现总线通讯的电路，每个处理模块10内都预存有预设源地址，分别为“1号”、“2号”和“3号”，其所对应的延时时间分别为“1mS”、“2mS”和“3mS”，当1号处理模块10和2号处理模块10同时经其各自的UART发射端TXD和收发电路20输出第二数据时，1号处理模块10和2号处理模块10会同时发现其各自经UART接收端RXD接收到的数据和发出的数据不一致，并都会停止发送数据。此时，总线进入空闲状态，当1号处理模块10在1mS内未能够接收到任何数据时，则认为当前总线已经是处于空闲状态了，便会开始经其UART发射端TXD和收发电路20输出第二数据。此刻，2号处理模块10便会经UART接收端RXD接收到总线传来的第一数据（为上述1号发出的第二数据）此时便会认为总线处于非空闲状态，不会发送任何数据，待接收完第一数据以后，若2号处理模块10发现在2mS内未能够接收到任何数据时，则认为当前总线已经是处于空闲状态了，便会开始经其UART发射端TXD和收发电路20输出2号处理模块10需要发出的第二数据。如此，在实际总线通讯系统的应用中，便能够采用UART接口实现总线通讯。

同时，可以理解的是，若当前处理模块10在经其UART发射端TXD和收发电路20输出第二数据时受到干扰，导致输出到总线的第二数据和实际想要输出的数据不一致，处理模块10同样也会经其UART接收端RXD发现输出的第二数据与实际想要输出的数据不一致，便会停止输出，在预设源地址相对应的延迟时间内确认未经UART接收端RXD接收到任何数据后，重新经其UART发射端TXD和收发电路20输出第二数据。如此，便能够实现处理模块10对于输出的数据的校验与改正，提高了总线通讯系统工作的稳定性。

在本实施例中，参考图2，实现总线通讯的电路还包括第一限流电路31和第二限流电路32，第一限流电路31串联在UART接收端RXD和总线之间，第二限流电路32串联在UART发射端TXD和收发电路20之间。

在本实施例中，第一限流电路31和第二限流电路32可以采用电阻来实现，需要理解的是，处理模块10的UART接收端RXD和UART发射端TXD一般能够承受的电流较低，过大的电流可能导致上述两个端口损坏。因此，设置上述第一限流电路31和第二限流电路32，能够降低输入和输出至UART接收端RXD和UART发射端TXD的电流，有效地提高了实现总线通讯的电路的稳定性和可靠性。

具体地，在本发明一实施例中，参考图4，收发电路20包括第一开关管Q1、第一电阻R1，第一限流电路31包括第二电阻R2，第二限流电路32包括第三电阻R3和第一电容C1；

其中，第一开关管Q1的第一端、第一电阻R1的第二端、第二电阻R2的第二端分别与总线连接，第一电阻R1的第一端与第一电源端V1连接，第一开关管Q1的第二端、第三电阻R3的第二端分别与第一电容C1的第二端，第一开关管Q1的第三端接地，第二电阻R2的第一端与UART接收端RXD连接，第三电阻R3的第一端、第一电容C1的第一端分别与UART发射端TXD电连接，处理模块10的总线状态检测端IN与UART接收端RXD电连接。

在本实施例中，第一电源端V1的电压为总线电压，第一开关管Q1为PNP三极管。

当处理模块10要经UART发射端TXD输出数据时，若处理模块10经UART发射端TXD输出低电平信号，则第一开关管Q1会导通，此时第一电阻R1的第二端的电压会被拉倒地，即和低电平信号同一电压，此时UART接收端RXD会接收到低电平信号，同时会将向总线输出底电平信号。同理，当处理模块10经UART发射端TXD输出高电平信号时，第一开关管Q1未能够满足导通条件，则第一开关管Q1不打开，此时UART接收端RXDTXD会接收到高电平信号。如此，便能够实现处理模块10在经UART接收端RXDTXD输出的数据能够同时输出至总线以及反馈至UART接收端RXD。

当处理模块10还未经UART发射端TXD输出任何数据时，且有其他连接在总线的处理模块10在从总线发数据时，总线状态检测端IN会检测到当前总线上电平变化，此时处理模块10会不经UART发射端TXD输出任何数据，并会经UART接收端RXD接收任何数据。

本发明实现总线通讯的电路包括处理模块10、收发电路20，处理模块10具有UART发射端TXD和UART接收端RXD，UART接收端RXD与总线电连接，收发电路20的输入端与UART发射端TXD连接，收发电路20的输出端分别与UART接收端RXD与总线电连接。其中，处理模块10用于经UART接收端RXD接收总线上发来的第一数据，以及用于经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD，以及用于在经UART发射端TXD和收发电路20输出第二数据时，若经UART接收端RXD接收到的数据与第二数据不同，则停止经UART发射端TXD输出第二数据，并在预设源地址相对应的延迟时间内确认未经UART接收端RXD接收到任何数据时，再重新经UART发射端TXD和收发电路20将第二数据输出至总线和UART接收端RXD。如此，本发明实现了采用UART接口实现总线通讯。在实际电源储能装置中，多个电路模块不用再额外安装总线通讯模块，只需要用各个电路模块的处理器自带的UART接口和上述本发明电路，便能够实现多个电路模块之间的总线通讯。

在本发明一实施例中，处理模块10还用于在经UART接收端RXD接收完总线上传来的第一数据后，经UART发射端TXD和收发电路20输出接收完成信号至总线。

第二数据和第一数据中都包括与预设源地址对应的地址字符；

处理模块10，还用于将待发送的数据中的与地址字符相同的字符按照与地址字符对应的预设编码方式进行编码后生成第二数据，再经UART发射端TXD和收发电路20将第二数据输出至总线；

处理模块10，还用于在经UART发射端TXD和收发电路20将第二数据输出至总线后，若在预设完成反馈时间内未接收到接收完成信号，则重新经UART发射端TXD和收发电路20将第二数据输出至总线。

处理模块10，还用于在接收到第一数据时，根据第一数据的地址字符对第一数据进行解码处理；

处理模块10，还用于在接收到第一数据时，若重复接收到地址字符时，则确定包括前一个地址字符的第一数据为垃圾数据；并将后一个地址字符后的数据作为新的第一数据开始接收。

在实际应用中，由上述内容已知，每个挂载在总线的实现总线通讯的电路都会根据用户的需求在处理模块10内预存不同的预设源地址。因此，在处理模块10对外发送数据时，也会包含其发送与预设源地址相关的地址字符作为开头，可以理解的是，经UART发送端发送输出数据同样也会包括需要经总线传输到的其他的处理模块10所对应的预设源地址的地址字符。

在本实施例中，在处理模块10需要经UART发送端发送数据时，会把待发送的数据中的与地址字符相同的字符按照预设编码方式进行编码，例如，当前处理模块10对应的预设源地址的地址字符为“05”，则会将待输出数据中，除了地址字符外的任何“05”的字符修改为“V”，并在进行编码后生成第二数据，再经UART发射端TXD和收发电路20将第二数据输出至总线。

同理，在处理模块10通过UART接收端RXD从总线接收到第一数据时，也会先接收到第一数据的地址字符，便会根据预设编码方式对剩下字符中的内容进行解码。具体地，以接收到的第一数据为上述实施例中处理模块10输出的第二数据为例，处理模块10经过UART接收端RXD接收第一数据，并确定了第一数据的地址字符为“05”，便会将后续的所有“V”的字符，进行解码为“05”。

需要理解的是，在实际应用中，UART传输数据会有按照协议要求的有数据长度变量，从而使处理模块10经UART接收端RXD接收到第一数据时，根据数据长度变量确定结束接收的时刻。在数据的接收过程中，数据可能会受到接收方处理模块10所处环境的干扰，进而导致数据长度变量产生变化，这就导致处理模块10在接收第一数据时，虽然实际已经接收完了所有的数据，但是依然会认为该数据未接收完始终处于接收状态，导致无法反馈完成信号至总线。此时，由上述内容可知，处理模块10在经UART发射端TXD和收发电路20将第二数据输出至总线后，若在预设完成反馈时间内未接收到接收完成信号，则重新经UART发射端TXD和收发电路20将第二数据输出至总线。如此，接收方的处理模块10在又一次读取到地址字符时，即刻认定前面接收到的所有数据为垃圾数据，而重新将地址字符后的数据作为新的第一数据开始接收，从而防止因数据长度变量被干扰而修改导致处理模块10长时间处于接收状态的情况发生。

具体地，参考图5，以接收方处理模块10预存的源地址对应的地址字符为01，以及发射方处理模块10预存的源地址对应的地址字符为02，以及预设完成反馈时间为1S为例进行说明。

当发射方处理模块10需要输出数据时，会将待输出的数据中的与地址字符02相同的字符修改为“II”，以生成第二数据，并且将第二数据的数据长度变量设置为5个字节。在传输过程中，因为受到了干扰，导致第二数据的数据长度变量变为10000个字节。

此时，接收方的处理模块10接收到为上述干扰后的第二数据的第一数据时，会确定其地址字符为“02”以及确定数据长度变量为10000个字节，接收方的处理模块10会长时间的处于接收状态，而不会反馈完接收完成信号经总线反馈至发射方。因此，由于发射方处理模块10在预设完成反馈时间内未接收到接收完成信号，故发射方处理模块10会重新经UART发射端TXD和收发电路20将第二数据输出至总线。此刻，接收方处理模块10会又重新经UART接收端RXD从总线上接收到为上述正常第二数据的第一数据，便会又一次接收到唯一的地址字符“02”，则接收方处理模块10会认为在此新的地址字符前的数据都是垃圾数据，并将后一个地址字符后的数据作为新的第一数据开始接收。如此，在实际应用中，相比较于现有的将所有数据接收完后校验的方式，能够更快的发现数据长度变量的变化，从而缩短纠错的时间。

可以理解的是，传输的UART数据中还会设置有校验码，若处理模块10在经UART接收端RXD从总线接收第一数据的过程中，数据长度变量并未错误，而是中间数据发成错误，则处理模块10会在完成接收数据后根据接收到的第一数据中的校验码进行校验，以判断中间数据是否出现错误。

参考图3，在本发明一实施例中，实现总线通讯的电路还包括：

第一隔离电路41，第一个隔离电路串联于UART接收端RXD和总线之间；第一隔离电路41，用于将第一数据进行隔离传输至UART接收端RXD；第一隔离电路41，还用于将第二数据进行隔离传输至UART接收端RXD；

第二隔离电路42，第二隔离电路42串联于收发电路20的输入端和UART发射端TXD之间；第二隔离电路42，用于将第二数据隔离传输至总线和UART接收端RXD。

需要理解的是，在实际应用中，采用UART通信的总线通讯系统的应用环境的电压等级与本发明实现总线通讯的电路所应用的电路模块上的电压等级可能并不相同，例如应用环境的电压等级为48V，而传感器的工作电压为3.3V，其处理模块10的工作电压极限也在3.3V。此时，传感器内的处理模块10上的UART接收端RXD和UART发射端TXD仅仅能够承受3.3V电压，远小于48V，这就导致传感器的处理模块10无法承受总线电压，以及无法驱动收发电路20工作。

为此，在本实施例中，第一个隔离电路和第二隔离电路42都可以采用电压隔离器件，例如光耦、变压器等来实现。如此，在实际应用中，第一隔离电路41便能够将总线上的高电压等级的第一数据，例如48V的第一数据，转换为低电压等级的第一数据，例如3.3V的第一数据，以使低电压工作环境中的处理模块10的UART接收端RXD能够正常接收第一数据。同理，第二隔离电路42也可以将处理模块10的UART发射端TXD输出的低电压等级的第二数据，转换为高电压等级的第二数据，并且经过收发电路20输出至总线。

通过上述设置，能够使得在总线通讯系统中，使多个不同电压等级的通讯模块都能够互相之间实现总线通讯，提高了本发明总线通讯系统的兼容性。

本发明还提出了总线通讯系统，包括总线和上述任一项的实现总线通讯的电路。

值得注意的是，由于本发明总线通讯系统基于上述的实现总线通讯的电路，因此，本发明总线通讯系统的实施例包括上述实现总线通讯的电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。

本发明还提出了电源储能装置，电源储能装置包括总线和多个电路模块，多个电路模块均包括与总线电连接的上述任一项的实现总线通讯的电路。

值得注意的是，由于本发明电源储能装置基于上述的实现总线通讯的电路，因此，本发明电源储能装置的实施例包括上述实现总线通讯的电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。

需要理解的是，常规的处理器中一般都设置有UART接口，在实际应用中，电源储能装置内部会有多个电路模块，例如DC/DC电路板、AC/DC电路板和BMS电路板，多个电路模块中为了满足电路控制需求，往往都会设置有处理器如此，多个电路模块仅通过一根总线和上述实现总线通讯的电路便可以实现互相之间UART接口通讯，无需额外设置其他的总线进行通讯，降低了电路布线与器件的成本。

在另一实施例中，电源储能装置还包括接口，接口与总线电连接，接口用于与外部终端电连接，接口用于接入外部终端发来的更新数据，并经总线和UART接收端RXD传输至电路模块，以更新电路模块内的数据。

在本实施例中，接口可以为电源储能装置的充电接口，例如TYPE-C接口、MicroUSB接口等，总线可以连接在充电接口的数据叫上。如此，在实际应用中，研发人员或者是售后人员，可以通过充电接口向总线发送数据，进而向与总线连接的电路模块传输更新数据，从而实现对电源储能装置内部电路模块程序的在线升级，无需再拆装电源储能装置的外壳，提高了使用电源储能装置的便利性。

以上仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (8)

1.一种实现总线通讯的电路，应用于总线通讯系统，所述总线通讯系统包括总线，其特征在于，所述实现总线通讯的电路包括：

处理模块，所述处理模块具有UART发射端和UART接收端，所述UART接收端与所述总线电连接；

收发电路，所述收发电路的输入端与所述UART发射端连接，所述收发电路的输出端分别与所述UART接收端与所述总线电连接；

其中，所述处理模块，用于经所述UART接收端接收所述总线上发来的第一数据；

所述处理模块，还用于经所述UART发射端和所述收发电路将第二数据输出至总线和所述UART接收端；

所述处理模块，还用于在经所述UART发射端和所述收发电路输出所述第二数据时，若经所述UART接收端接收到的数据与所述第二数据不同，则停止经所述UART发射端输出所述第二数据，并在预设源地址相对应的延迟时间内确认未经所述UART接收端接收到任何数据时，再重新经所述UART发射端和所述收发电路将所述第二数据输出至总线和所述UART接收端；

所述处理模块还用于在经所述UART接收端接收完所述总线上传来的第一数据后，经所述UART发射端和所述收发电路输出接收完成信号至总线；

所述第二数据和所述第一数据中均包括与所述预设源地址对应的地址字符；

所述处理模块，还用于将待发送的数据中的与所述地址字符相同的字符按照与所述地址字符对应的预设编码方式进行编码后生成所述第二数据，再经所述UART发射端和所述收发电路将所述第二数据输出至总线；

所述处理模块，还用于在经所述UART发射端和所述收发电路将所述第二数据输出至总线后，若在预设完成反馈时间内未接收到所述接收完成信号，则重新经所述UART发射端和所述收发电路将所述第二数据输出至总线；

所述处理模块，还用于在接收到所述第一数据时，根据所述第一数据的地址字符对所述第一数据进行解码处理；

所述处理模块，还用于在接收到所述第一数据时，若重复接收到所述地址字符时，则确定包括前一个所述地址字符的所述第一数据为垃圾数据；并将后一个所述地址字符后的数据作为新的所述第一数据开始接收。

2.如权利要求1所述的实现总线通讯的电路，其特征在于，所述处理模块还具有总线状态检测端，所述总线状态检测端与所述UART接收端电连接；

所述处理模块，用于经所述总线状态检测端检测所述UART接收端的电平状态，并在所述电平状态在预设检测时间内未变化时，确定所述总线处于空闲状态；

所述处理模块，还用于在确认所述总线处于空闲状态时，经所述UART发射端和所述收发电路将所述第二数据输出至总线和所述UART接收端。

3.如权利要求1所述的实现总线通讯的电路，其特征在于，所述实现总线通讯的电路还包括：

第一隔离电路，所述第一隔离电路串联于所述UART接收端和所述总线之间；所述第一隔离电路，用于将所述第一数据进行隔离传输至所述UART接收端；以及还用于将所述第二数据进行隔离传输至所述UART接收端；

第二隔离电路，所述第二隔离电路串联于所述收发电路的输入端和所述UART发射端之间；所述第二隔离电路，用于将所述第二数据隔离传输至总线和所述UART接收端。

4.如权利要求1所述的实现总线通讯的电路，其特征在于，所述实现总线通讯的电路还包括第一限流电路和第二限流电路，所述第一限流电路串联在所述UART接收端和所述总线之间，所述第二限流电路串联在所述UART发射端和所述收发电路之间。

5.如权利要求4所述的实现总线通讯的电路，其特征在于，所述收发电路包括第一开关管、第一电阻，所述第一限流电路包括第二电阻，所述第二限流电路包括第三电阻和第一电容；

其中，所述第一开关管的第一端、所述第一电阻的第二端、所述第二电阻的第二端分别与所述总线连接，所述第一电阻的第一端与第一电源端连接，所述第一开关管的第二端、所述第三电阻的第二端分别与所述第一电容的第二端，所述第一开关管的第三端接地，所述第二电阻的第一端与所述UART接收端连接，所述第三电阻的第一端、所述第一电容的第一端分别与所述UART发射端电连接。

6.一种总线通讯系统，其特征在于，包括总线和与所述总线电连接的多个如上述权利要求1-5任一项所述的实现总线通讯的电路。

7.一种电源储能装置，其特征在于，所述电源储能装置包括总线和多个电路模块，多个所述电路模块均包括与所述总线电连接的上述权利要求1-5任一项所述的实现总线通讯的电路。

8.如权利要求7所述的电源储能装置，其特征在于，所述电源储能装置还包括接口，所述接口与所述总线电连接，所述接口用于与外部终端电连接，所述接口用于接入所述外部终端发来的更新数据，并经总线和所述UART接收端传输至所述电路模块，以更新所述电路模块内的数据。

Images