CN115412392A - Rs-485电路与通信系统 - Google Patents

Rs-485电路与通信系统 Download PDF

Info

Publication number
CN115412392A
CN115412392A CN202111297545.XA CN202111297545A CN115412392A CN 115412392 A CN115412392 A CN 115412392A CN 202111297545 A CN202111297545 A CN 202111297545A CN 115412392 A CN115412392 A CN 115412392A
Authority
CN
China
Prior art keywords
signal
data
interface chip
edge
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111297545.XA
Other languages
English (en)
Other versions
CN115412392B (zh
Inventor
蓝玉麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Feature Integration Technology Inc
Original Assignee
Feature Integration Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110138606A external-priority patent/TWI786890B/zh
Application filed by Feature Integration Technology Inc filed Critical Feature Integration Technology Inc
Publication of CN115412392A publication Critical patent/CN115412392A/zh
Application granted granted Critical
Publication of CN115412392B publication Critical patent/CN115412392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)

Abstract

本申请公开一种RS‑485电路与通信系统。RS‑485电路包括RS‑485接口芯片、启动侦测器、控制模块与计数器；RS‑485接口芯片包括数据输入端与致能端，数据输入端用以接收数据信号，致能端用以接收启动信号或切换信号后，使RS‑485接口芯片处于数据发送状态或数据接收状态；启动侦测器用以侦测到数据信号的第一个信号边缘而产生启动信号至致能端；控制模块用以感测到数据信号的第一个信号边缘后输出第一计数信息；计数器用以基于第一计数信息进行计数，并于计数到期时输出切换信号至致能端。因此，可避免在数据传输上发生错误的问题。

Description

RS-485电路与通信系统
技术领域
本申请涉及一种通信接口电路，且特别是有关于一种RS-485电路与通信系统。
背景技术
RS-485为常见的串列通信标准，是一种借由平衡发送和差分接收实现两个装置之间的通信方式。
基于RS-485的电器特性为半双工模式(Half Duplex)，使得通过RS-485接口进行通信的两个装置之间不能同时进行数据发送和接收。因此，同一时间仅能有一个装置传送数据，若有另一装置需要传送数据时，需等待正在传送数据的装置完成数据的发送后才可进行。
一般而言，需要通过装置的处理模块(例如：微处理器、中央处理器或单片机)输出控制信号至RS-485接口芯片，以实现RS-485接口芯片的数据收发状态的切换。然而上述方式存在因需要在装置的处理模块上增加额外的I/O端与软件代码来实现状态切换的控制，而产生增加软件开发的工作量，浪费研发的人力资源，及浪费处理模块的I/O资源的问题。
发明内容
本申请的主要目的在于提供一种RS-485电路与通信系统，解决现有技术中存在因需要在装置的处理模块上增加额外的I/O端与软件代码来实现状态切换的控制，而产生增加软件开发的工作量，浪费研发的人力资源，及浪费处理模块的I/O资源的问题。
为了实现上述目的，本申请是这样实现的：
第一方面，提供了一种RS-485电路，其设置于包括处理模块的电子装置中。RS-485电路包括：RS-485接口芯片、启动侦测器、控制模块与计数器。其中，RS-485接口芯片包括：数据输入端与致能端，数据输入端用以接收来自处理模块的数据信号；致能端用以接收启动信号后，使RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使RS-485接口芯片处于数据接收状态。启动侦测器用以侦测到数据信号的第一个信号边缘而产生启动信号至致能端。控制模块用以感测到数据信号的第一个信号边缘后输出第一计数信息。计数器用以基于第一计数信息进行计数，并于计数到期时输出切换信号至致能端。
第二方面，提供一种通信系统，其包括：处理模块、通信总线与RS-485电路，其中，RS-485电路通过通信总线连接处理模块。RS-485电路包括：RS-485接口芯片、启动侦测器、控制模块与计数器。其中，RS-485接口芯片包括：数据输入端与致能端，数据输入端用以接收来自处理模块的数据信号；致能端用以接收启动信号后，使RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使RS-485接口芯片处于数据接收状态。启动侦测器用以侦测到数据信号的第一个信号边缘而产生启动信号至致能端。控制模块用以感测到数据信号的第一个信号边缘后输出第一计数信息。计数器用以基于第一计数信息进行计数，并于计数到期时输出切换信号至致能端。
在本申请中，通过启动侦测器、控制模块与计数器的设置，使得RS-485电路可由硬件方式自动判断RS-485接口芯片的数据传输方向及传输时间，避免因数据尚未完全传送完毕便将传输方向进行切换或者数据传输完毕却未及时切换传输方向，而造成数据传输上的错误，也可解决现有技术中存在因需要在装置的处理模块上增加额外的I/O端与软件代码来实现状态切换的控制，而产生增加软件开发的工作量，浪费研发的人力资源，及浪费处理模块的I/O资源的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为依据本申请的RS-485电路的第一实施例框图；
图2为依据本申请的RS-485电路的第二实施例框图；
图3为依据本申请的RS-485电路的第三实施例框图；
图4为依据本申请的RS-485电路的第四实施例框图；以及
图5为依据本申请的通信系统的一实施例框图。
具体实施方式
以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、组件、组件，或以上的任意组合。
必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。
请参阅图1，其为依据本申请的RS-485电路的第一实施例框图。如图1所示，在本实施例中，RS-485电路100设置于包括处理模块(未绘制)的电子装置(未绘制)中，且包括：RS-485接口芯片110、启动侦测器120、控制模块130与计数器140，启动侦测器120、控制模块130与计数器140分别连接RS-485接口芯片110；RS-485接口芯片110可通过RS-485总线50与其他RS-485接口芯片(未绘制)连接，以使配置有RS-485接口芯片110的电子装置通过RS-485总线50与配置有所述其他RS-485接口芯片的电子装置(未绘制)进行数据发送和接收。
在本实施例中，RS-485接口芯片110包括：数据输入端111与致能端112，数据输入端111用以接收来自所述处理模块的数据信号；致能端112用以接收启动信号后，使RS-485接口芯片110处于数据发送状态；及用以接收切换信号后，使RS-485接口芯片110处于数据接收状态。需注意的是，RS-485接口芯片110可默认为数据接收状态时，所述数据信号可默认但不限于高准位信号，致能端112接收到的信号可默认但不限于高准位信号；当所述数据信号开始发生信号状态转换(即所述数据信号包括信号边缘)时，代表配置有RS-485接口芯片110的装置要开始传输数据，RS-485接口芯片110需切换为数据发送状态，但本实施例并非用以限定本发明。举例而言，RS-485接口芯片110可默认为数据接收状态时，所述数据信号也可默认为低准位信号，致能端112接收到的信号也可默认为低准位信号。
在本实施例中，启动侦测器120用以侦测到数据信号的第一个信号边缘而产生启动信号至致能端112。换句话说，当所述数据信号开始发生信号状态转换(即所述数据信号包括信号边缘)时，代表配置有RS-485接口芯片110的装置要开始传输数据，因此，启动侦测器120侦测到所述数据信号的第一个信号边缘时即产生并传输所述启动信号至致能端112，以使RS-485接口芯片110切换为数据发送状态。其中，当所述数据信号默认为高准位信号时，所述第一个信号边缘可为下降缘；当所述数据信号默认为低准位信号时，所述第一个信号边缘可为上升缘，可依据实际需求进行调整。
在本实施例中，控制模块130用以感测到数据信号的第一个信号边缘后输出第一计数信息。
在本实施例中，计数器140用以基于第一计数信息进行计数，并于计数到期时输出切换信号至致能端112。其中，当计数器140计数到所述第一计数信息所包括的计数值时，代表计数器140计数到期，也代表数据传输完毕。
在一实施例中，当RS-485接口芯片110可默认为数据接收状态且致能端112接收到的信号可默认为高准位信号时，所述启动信号可为低准位信号，所述切换信号可为高准位信号。在另一实施例中，当RS-485接口芯片110可默认为数据接收状态且致能端112接收到的信号可默认为低准位信号时，所述启动信号可为高准位信号，所述切换信号可为低准位信号。
在一实施例中，RS-485接口芯片110还可包括：差分信号收发端113，当RS-485接口芯片110处于数据发送状态时，RS-485接口芯片110基于数据输入端111所接收到的数据信号通过差分信号收发端113输出差分信号至RS-485总线50；当RS-485接口芯片110处于数据接收状态时，RS-485接口芯片110通过差分信号收发端113接收来自RS-485总线50的另一差分信号。更详细地说，差分信号收发端113可包括差分信号引脚113a与差分信号引脚113b，当RS-485接口芯片110处于数据发送状态时，RS-485接口芯片110基于数据输入端111所接收到的数据信号通过差分信号引脚113a与差分信号引脚113b输出差分信号至RS-485总线50；当RS-485接口芯片110处于数据接收状态时，RS-485接口芯片110通过差分信号引脚113a与差分信号引脚113b接收来自RS-485总线50的另一差分信号。
在一实施例中，RS-485接口芯片110还可包括：数据输出端114，当RS-485接口芯片110处于数据接收状态时，RS-485接口芯片110基于差分信号收发端113接收到的另一差分信号通过数据输出端114输出另一数据信号。
在一实施例中，RS-485接口芯片110包括差分传送单元60与差分接收单元70，其中，差分传送单元60的输入端连接数据输入端111，差分传送单元60的输出端连接差分信号收发端113，差分传送单元60的控制端连接致能端112；差分接收单元70的输入端连接差分信号收发端113，差分接收单元70的输出端连接数据输出端114，差分接收单元70的控制端连接致能端112。需注意的是，当RS-485接口芯片110默认为数据接收状态时，差分传送单元60不会进行运作，差分接收单元70会进行运作；当RS-485接口芯片110默认为数据发送状态时，差分传送单元60会进行运作，差分接收单元70不会进行运作。
在一实施例中，当启动侦测器120侦测到数据信号的第一个信号边缘时，产生另一启动信号给计数器140，以启动计数器140。
在一实施例中，启动侦测器120于计数器计数完成计数后侦测到的第一信号边缘产生启动信号。
在一实施例中，请参阅图2，其为依据本申请的RS-485电路的第二实施例框图。如图2所示，所述第一计数信息为默认计数信息，所述默认计数信息存储在控制模块130所包括的存储器136中。因此，在这个实施例中，RS-485接口芯片110可在控制模块130感测到数据信号的第一个信号边缘后的一段预置时间(所述预置时间对应默认计数信息所包括的计数值)内处于数据发送状态，并在经过所述预置时间后，自数据发送状态切换为默认的数据接收状态，但这个实施例并非用以限定本申请，可依据实际需求进行调整。其中，所述默认计数信息可依据经验法则或实际需求进行设置或调整。
在一实施例中，请参阅图3，其为依据本申请的RS-485电路的第三实施例框图。如图3所示，控制模块130可包括：边缘感测器132与波特率监测器134，边缘感测器132连接数据输入端111，波特率监测器134连接边缘感测器132、数据输入端111与计数器140。边缘感测器132用以持续感测数据信号的信号边缘；波特率监测器134用以在边缘感测器132感测到数据信号的信号边缘后，持续依据数据信号获得当前波特率(baud-rate)，并基于数据信号与当前波特率获取作为第一计数信息的当前计数信息，以输出第一计数信息给计数器140。因此，在本实施例中，RS-485接口芯片110可在计数器140依据当前计数信息所包括的计数值进行计数期间处于数据发送状态，并在计数器140计数到期后，自数据发送状态切换为数据接收状态，但本实施例并非用以限定本申请，可依据实际需求进行调整。
在一实施例中，请参阅图4，其为依据本申请的RS-485电路的第四实施例框图。如图4所示，控制模块130可包括：边缘感测器132、波特率监测器134、存储器136与复用器138，边缘感测器132连接数据输入端111，波特率监测器134连接边缘感测器132与数据输入端111，复用器138连接波特率监测器134、存储器136与计数器140。边缘感测器132用以持续感测数据信号的信号边缘；波特率监测器134用以在边缘感测器132感测到数据信号的信号边缘后，持续依据数据信号获得当前波特率，并基于数据信号与当前波特率获取当前计数信息。存储器136用以存储默认计数信息。复用器138用以依据选择信号SEL的控制在默认计数信息与当前计数信息中择一作为第一计数信息，并输出第一计数信息给计数器140。其中，所述选择信号SEL系可由提供所述数据信号的处理模块所输出。在一示例中，当选择信号SEL为高准位信号时，复用器138输出默认计数信息给计数器140；当选择信号SEL为低准位信号时，复用器138输出当前计数信息给计数器140；但本示例并非用以限定本申请，可依据实际需求进行调整；举例而言，当选择信号SEL为低准位信号时，复用器138输出默认计数信息给计数器140；当选择信号SEL为高准位信号时，复用器138输出当前计数信息给计数器140。
需注意的是，通过复用器138的设置，使得计数器140所接收到的第一计数信息可以选择性为默认计数信息或当前计数信息，也就是说，第一计数信息可能随时因选择信号SEL的变动而有所变化。当计数器140接收到新第一计数信息(即第一计数信息发生变化)时，计数器140会依据新第一计数信息所包括的计数值重新计数，且直到计数到新第一计数信息所包括的计数值时，才代表计数器140计数到期。
在一实施例中，波特率监测器134还用以监测数据信号的数据长度，且于边缘感测器132感测到数据信号的信号边缘后，持续依据边缘感测器132的感测结果获得当前波特率，并基于数据长度与当前波特率输出当前计数信息给计数器140。由于基于数据信号的数据长度与当前波特率输出当前计数信息，因此，当计数器140计数到期时，代表数据传输完毕。
需注意的是，由于波特率监测器134基于数据信号的数据长度与当前波特率而输出对应的当前计数信息，代表当前计数信息会因不同的数据信号的数据长度而有所变化。当计数器140接收作为第一计数信息的当前计数信息且所述当前计数信息变更(即所述当前计数信息所包括的计数值改变)时，计数器140基于所述当前计数信息重新计数，且直到计数到更新后的当前计数信息所包括的新计数值时，才代表计数器140计数到期。因此，RS-485电路100可通过启动侦测器120、控制模块130与计数器140的设置，可在数据完全传送完毕后即时切换RS-485接口芯片110的状态(即将RS-485接口芯片110自数据发送状态切换为默认的数据接收状态)。
请参阅图5，其为依据本申请的通信系统的一实施例框图。在本实施例中，通信系统200包括：处理模块210、通信总线220与RS-485电路100，其中，RS-485电路100通过通信总线220连接处理模块210。其中，数据输入端111通过通信总线220接收来自处理模块210的数据信号，数据输出端114通过通信总线220输出另一数据信号至处理模块210，处理模块210可为但不限于微处理器、中央处理器或单片机，通信总线220可为但不限于通用异步收发传输器(UART)总线，RS-485电路100可为但不限于图1至图4中任一个所述的RS-485电路100。
因此，配置有本申请实施例的RS-485电路100或通信系统200的多个电子装置之间进行数据发送和接收时，传输数据的电子装置的RS-485接口芯片110可因其数据输入端111发生信号状态转换而切换为数据发送状态，而接收数据的其他电子装置的RS-485接口芯片110仍维持为数据接收状态(因其数据输入端111未发生信号状态转换而维持为数据接收状态)，使得所述电子装置之间能顺利完成数据的传送与接收；而当传输数据的电子装置完成数据的传送时或传输数据的电子装置处于数据发送状态经过所述预置时间后，即可基于其具有的计数器140到期而将其具有的RS-485接口芯片110切换为数据接收状态。
综上所述，本申请实施例的RS-485电路可通过启动侦测器、控制模块与计数器的设置，使得RS-485电路可由硬件方式自动判断RS-485接口芯片的数据传输方向及传输时间，避免因数据尚未完全传送完毕便将传输方向进行切换或者数据传输完毕却未及时切换传输方向，而造成数据传输上的错误，也可解决现有技术中存在因需要在装置的处理模块上增加额外的I/O端与软件代码来实现状态切换的控制，而产生增加软件开发的工作量，浪费研发的人力资源，及浪费处理模块的I/O资源的问题。另外，本申请实施例的RS-485电路可通过默认计数信息的设置，使得应用的RS-485电路的电子装置在切换为数据发送状态并经过所述预置时间后，自动切换回默认的数据接收状态。此外，本申请实施例的RS-485电路可通过边缘感测器与波特率监测器的设置，使得应用的RS-485电路的电子装置在切换为数据发送状态并完成数据的传送后，自动切换回数据接收状态。再者，本申请实施例的RS-485电路可通过复用器138的设置，使得应用的RS-485电路的电子装置在切换为数据发送状态后，可选择性地于经过所述预置时间后或完成数据的传送后，自动切换回数据接收状态。
虽然在本申请的图式中包含了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，已达成更佳的技术效果。
虽然本发明使用以上实施例进行说明，但需要注意的是，这些描述并非用于限缩本发明。相反地，此发明涵盖了所属技术领域中的技术人员显而易见的修改与相似设置。所以，权利要求范围须以最宽广的方式解释来包含所有显而易见的修改与相似设置。

Claims (12)

1.一种RS-485电路，设置于包括处理模块的电子装置中，其特征在于，所述RS-485电路包括：
RS-485接口芯片，包括：
数据输入端，用以接收来自所述处理模块的数据信号；以及
致能端，用以接收启动信号后，使所述RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使所述RS-485接口芯片处于数据接收状态；
启动侦测器，连接所述数据输入端与所述致能端，用以侦测到所述数据信号的第一个信号边缘而产生所述启动信号至所述致能端；
控制模块，连接所述数据输入端，用以感测到所述数据信号的所述第一个信号边缘后输出第一计数信息；以及
计数器，连接所述控制模块与所述致能端，用以基于所述第一计数信息进行计数，并于计数到期时输出所述切换信号至所述致能端。
2.根据权利要求1所述的RS-485电路，其特征在于，所述第一计数信息为默认计数信息。
3.根据权利要求1所述的RS-485电路，其特征在于，所述控制模块包括：
边缘感测器，连接所述数据输入端，用以持续感测所述数据信号的信号边缘；以及
波特率监测器，连接所述边缘感测器、所述数据输入端与所述计数器，用以在所述边缘感测器感测到所述数据信号的所述信号边缘后，持续依据所述数据信号获得当前波特率，并基于所述数据信号与所述当前波特率获取作为所述第一计数信息的当前计数信息，以输出所述第一计数信息给所述计数器。
4.根据权利要求1所述的RS-485电路，其特征在于，所述控制模块包括：
边缘感测器，连接所述数据输入端，用以持续感测所述数据信号的信号边缘；
波特率监测器，连接所述边缘感测器与所述数据输入端，用以在所述边缘感测器感测到所述数据信号的所述信号边缘后，持续依据所述数据信号获得当前波特率，并基于所述数据信号与所述当前波特率获取当前计数信息；
存储器，用以存储默认计数信息；以及
复用器，连接所述波特率监测器、所述存储器与所述计数器，用以依据选择信号的控制在所述默认计数信息与所述当前计数信息中择一作为所述第一计数信息，并输出所述第一计数信息给所述计数器。
5.根据权利要求3或4所述的RS-485电路，其特征在于，所述波特率监测器还用以监测所述数据信号的数据长度，且于所述边缘感测器感测到所述数据信号的所述信号边缘后，持续依据所述边缘感测器的感测结果获得所述当前波特率，并基于所述数据长度与所述当前波特率获取所述当前计数信息。
6.根据权利要求1所述的RS-485电路，其特征在于，所述RS-485接口芯片还包括：差分信号收发端，当所述RS-485接口芯片处于所述数据发送状态时，所述RS-485接口芯片基于所述数据信号通过所述差分信号收发端输出差分信号至RS-485总线；及当所述RS-485接口芯片处于所述数据接收状态时，所述RS-485接口芯片通过所述差分信号收发端接收来自所述RS-485总线的另一差分信号。
7.根据权利要求6所述的RS-485电路，其特征在于，所述RS-485接口芯片还包括：数据输出端，当所述RS-485接口芯片处于所述数据接收状态时，所述RS-485接口芯片基于所述另一差分信号通过所述数据输出端输出另一数据信号。
8.根据权利要求1所述的RS-485电路，其特征在于，当所述启动侦测器侦测到所述数据信号的所述第一个信号边缘时，产生另一启动信号给所述计数器，以启动所述计数器。
9.根据权利要求1所述的RS-485电路，其特征在于，所述第一个信号边缘为下降缘或上升缘。
10.根据权利要求1所述的RS-485电路，其特征在于，所述启动信号为高准位信号，所述切换信号为低准位信号。
11.根据权利要求1所述的RS-485电路，其特征在于，所述启动信号为低准位信号，所述切换信号为高准位信号。
12.一种通信系统，其特征在于，包括：
处理模块；
通信总线；以及
RS-485电路，通过所述通信总线连接所述处理模块，所述RS-485电路包括：
RS-485接口芯片，包括：
数据输入端，用以接收来自所述处理模块的数据信号；以及
致能端，用以接收启动信号后，使所述RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使所述RS-485接口芯片处于数据接收状态；
启动侦测器，连接所述数据输入端与所述致能端，用以侦测到所述数据信号的第一个信号边缘而产生所述启动信号至所述致能端；
控制模块，连接所述数据输入端，用以感测到所述数据信号的所述第一个信号边缘后输出第一计数信息；以及
计数器，连接所述控制模块与所述致能端，用以基于所述第一计数信息进行计数，并于计数到期时输出所述切换信号至所述致能端。
CN202111297545.XA 2021-05-28 2021-11-04 Rs-485电路与通信系统 Active CN115412392B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW110119561 2021-05-28
TW110119561 2021-05-28
TW110138606 2021-10-18
TW110138606A TWI786890B (zh) 2021-05-28 2021-10-18 Rs-485電路與通訊系統

Publications (2)

Publication Number Publication Date
CN115412392A true CN115412392A (zh) 2022-11-29
CN115412392B CN115412392B (zh) 2024-05-10

Family

ID=84156368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111297545.XA Active CN115412392B (zh) 2021-05-28 2021-11-04 Rs-485电路与通信系统

Country Status (2)

Country Link
US (1) US11630795B2 (zh)
CN (1) CN115412392B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982837A (en) * 1997-06-16 1999-11-09 Lsi Logic Corporation Automatic baud rate detector
US20010050905A1 (en) * 2000-06-13 2001-12-13 Pi-Yuan Shin Device and method for switching transmission direction
CN201821098U (zh) * 2010-04-28 2011-05-04 武汉迈威光电技术有限公司 RS-485或Profibus信号极性自动识别与切换技术
CN102611545A (zh) * 2012-02-28 2012-07-25 中国北车集团大连机车车辆有限公司 一种基于硬件的rs485自动收发控制方法及电路
US20150270863A1 (en) * 2014-02-19 2015-09-24 Texas Instruments Incorporated Control of tx/rx mode in serial half-duplex transceiver separately from communicating host
US20160232123A1 (en) * 2015-02-10 2016-08-11 Freescale Semiconductor, Inc. Configurable serial and pulse width modulation interface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327764B2 (ja) * 2005-04-28 2009-09-09 Ｎｅｃエレクトロニクス株式会社 データ受信装置および同期信号検出方法ならびにプログラム
KR101815333B1 (ko) * 2013-03-18 2018-01-30 엘에스산전 주식회사 공통 통신포트로 ｒｓ-232ｃ와 ｒｓ-485 통신을 수행하는 시리얼 통신 장치
CN112713910B (zh) * 2020-12-30 2022-08-23 重庆芯讯通无线科技有限公司 Rs485收发状态的转换方法、系统、设备及介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982837A (en) * 1997-06-16 1999-11-09 Lsi Logic Corporation Automatic baud rate detector
US20010050905A1 (en) * 2000-06-13 2001-12-13 Pi-Yuan Shin Device and method for switching transmission direction
CN201821098U (zh) * 2010-04-28 2011-05-04 武汉迈威光电技术有限公司 RS-485或Profibus信号极性自动识别与切换技术
CN102611545A (zh) * 2012-02-28 2012-07-25 中国北车集团大连机车车辆有限公司 一种基于硬件的rs485自动收发控制方法及电路
US20150270863A1 (en) * 2014-02-19 2015-09-24 Texas Instruments Incorporated Control of tx/rx mode in serial half-duplex transceiver separately from communicating host
US20160232123A1 (en) * 2015-02-10 2016-08-11 Freescale Semiconductor, Inc. Configurable serial and pulse width modulation interface

Also Published As

Publication number Publication date
US20220382704A1 (en) 2022-12-01
CN115412392B (zh) 2024-05-10
US11630795B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
US7627704B2 (en) Communication interface for an electronic device
US20100232485A1 (en) Single conductor bidirectional communication link
CN107770021B (zh) 家庭总线系统hbs电路、信号转换方法和装置
US7684477B1 (en) Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device
US20080159188A1 (en) Serial interface apparatus performing asynchronous serial data transfer using asynchronous serial communication method
CN107193697A (zh) 一种实现rs485无极性连接的方法
CN114301732B (zh) 实现总线通讯的电路、总线通讯系统及电源储能装置
JP2006505982A (ja) インターフェース・トランシーバの電力を管理するための方法および装置
WO2017196492A1 (en) Two-wire line-multiplexed uart to four-wire high-speed uart bridging with integrated flow control
CN113792003A (zh) 单总线通信单元、系统及方法
CN115412392B (zh) Rs-485电路与通信系统
US20230229607A1 (en) Variable Speed Data Transmission Between PHY Layer and MAC Layer
TWI786890B (zh) Rs-485電路與通訊系統
US7546518B2 (en) Received data compensating device
CN216873219U (zh) 通信电路及多主通信系统
CN115408324A (zh) Rs-485电路与通信系统
US12040794B2 (en) Semiconductor integrated circuits that support enhanced signal multiplexing operations for I/O buffers
US20240031438A1 (en) Uart-hub design for multiple data transmission
CN113407470B (zh) 少针脚型接口和通用异步收发器接口复用方法、装置、设备
US20220100689A1 (en) Repeater with Multiplexing Circuit for Universal Asynchronous Receiver Transmitter (UART) and Embedded Universal Serial Bus (eUSB2)
CN115811325A (zh) Uart串行通信电路及电压过零信号的输出方法
KR101219801B1 (ko) 다수의 신호 레벨을 자동으로 지원하는 직렬 통신 회로 및이를 구비하는 통신 단말기
CN116541331A (zh) 接口装置及数据传输系统
CN117435533A (zh) 一种芯片和多芯片系统
JP2661583B2 (ja) クロック信号分配装置及び方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant