CN115408324A - Rs-485电路与通信系统 - Google Patents
Rs-485电路与通信系统 Download PDFInfo
- Publication number
- CN115408324A CN115408324A CN202111137448.4A CN202111137448A CN115408324A CN 115408324 A CN115408324 A CN 115408324A CN 202111137448 A CN202111137448 A CN 202111137448A CN 115408324 A CN115408324 A CN 115408324A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- interface chip
- processing module
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
- G06M1/00—Design features of general application
- G06M1/27—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum
- G06M1/272—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum using photoelectric means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Communication Control (AREA)
Abstract
本申请公开一种RS‑485电路与通信系统。RS‑485电路设置于包括处理模块的电子装置中。RS‑485电路包括：RS‑485接口芯片、启动侦测器、内部集成电路总线与计数器；RS‑485接口芯片的默认状态为数据接收状态且包括数据输入端与致能端，数据输入端用以接收来自处理模块的数据信号，致能端用以接收启动信号或切换信号后，使RS‑485接口芯片处于数据发送状态或数据接收状态；启动侦测器用以侦测到数据信号的第一个信号边缘而产生启动信号给致能端；来自处理模块的计数值通过内部集成电路总线存储于寄存器，使得计数器基于计数值进行计数，并于计数到期时输出切换信号给致能端。
Description
技术领域
本申请涉及一种通信接口电路，且特别是有关于一种RS-485电路与通信系统。
背景技术
RS-485为常见的串行通信标准，是一种借由平衡发送和差分接收实现两个装置之间的通信方式。
基于RS-485的电器特性为半双工模式(Half Duplex)，使得通过RS-485接口进行通信的两个装置之间不能同时进行数据发送和接收。因此，同一时间仅能有一个装置传送数据，若有另一装置需要传送数据时，需等待正在传送数据的装置完成数据的发送后才可进行。
一般而言，需要通过装置的处理模块(例如：微处理器、中央处理器或单芯片)输出控制信号至RS-485接口芯片，以实现RS-485接口芯片的数据收发状态的切换。然而上述方式存在因需要在装置的处理模块上增加额外的软件代码来实现状态切换的控制，而造成增加软件开发的工作量，浪费研发的人力资源的问题。
发明内容
本申请的主要目的在于提供一种RS-485电路与通信系统，解决现有技术中存在因需要在装置的处理模块上增加额外的软件代码来实现状态切换的控制，而造成增加软件开发的工作量，浪费研发的人力资源的问题。
为了实现上述目的，本申请是这样实现的：
第一方面，提供了一种RS-485电路，设置于包括处理模块的电子装置中。RS-485电路包括：RS-485接口芯片、启动侦测器、内部集成电路总线与计数器。其中，RS-485接口芯片的默认状态为数据接收状态且包括：数据输入端与致能端，数据输入端用以接收来自处理模块的数据信号；致能端用以接收启动信号后，使RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使RS-485接口芯片处于数据接收状态。启动侦测器用以侦测到数据信号的第一个信号边缘而产生启动信号给致能端。内部集成电路总线连接处理模块，计数器连接内部集成电路总线与致能端。计数器包括寄存器，来自处理模块的计数值通过内部集成电路总线存储于寄存器，使得计数器基于计数值进行计数，并于计数到期时输出切换信号给致能端，其中，处理模块基于数据信号的数据长度与波特率产生计数值。
第二方面，提供一种通信系统，其包括：处理模块、通信总线与RS-485电路，其中，RS-485电路通过通信总线连接处理模块。处理模块用以基于数据信号的数据长度与波特率产生计数值；RS-485电路包括：RS-485接口芯片、启动侦测器、内部集成电路总线与计数器。其中，RS-485接口芯片的默认状态为数据接收状态且包括：数据输入端与致能端，数据输入端用以接收来自处理模块的数据信号；致能端用以接收启动信号后，使RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使RS-485接口芯片处于数据接收状态。启动侦测器用以侦测到数据信号的第一个信号边缘而产生启动信号给致能端。内部集成电路总线连接处理模块，计数器连接内部集成电路总线与致能端。计数器包括寄存器，来自处理模块的计数值通过内部集成电路总线存储于寄存器，使得计数器基于计数值进行计数，并于计数到期时输出切换信号给致能端。
在本申请中，通过启动侦测器、控制模块与计数器的设置，使得RS-485电路可由硬件方式自动判断RS-485接口芯片的数据传输方向及传输时间，避免因数据尚未完全传送完毕便将传输方向进行切换或者数据传输完毕却未及时切换传输方向，而造成数据传输上的错误，也可解决现有技术中存在因需要在装置的处理模块上增加额外的软件代码来实现状态切换的控制，而造成增加软件开发的工作量，浪费研发的人力资源的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为依据本申请的RS-485电路的一实施例框图；以及
图2为依据本申请的通信系统的一实施例框图。
具体实施方式
以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、组件、组件，或以上的任意组合。
必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。
请参阅图1，其为依据本申请的RS-485电路的一实施例框图。如图1所示，在本实施例中，RS-485电路100设置于包括处理模块(未绘制)的电子装置(未绘制)中，且RS-485电路100包括：RS-485接口芯片110、启动侦测器120、内部集成电路总线130与计数器140，内部集成电路总线130连接所述处理模块与计数器140，启动侦测器120与计数器140分别连接RS-485接口芯片110；RS-485接口芯片110可通过RS-485总线50与其他RS-485接口芯片(未绘制)连接，以使配置有RS-485接口芯片110的电子装置通过RS-485总线50与配置有所述其他RS-485接口芯片的电子装置(未绘制)进行数据发送和接收。其中，由于内部集成电路总线130具有占用的空间非常小的优势，可减少了电子装置的印刷电路板的空间，降低了互连成本；另外，内部集成电路总线130仅具有两条信号线，对使用者而言，操作上更显得简单且方便，且可减少与其连接的所述处理模块的引脚数量，避免浪费所述处理模块的I/O资源。
在本实施例中，RS-485接口芯片110的默认状态为数据接收状态且包括：数据输入端111与致能端112，数据输入端111用以接收数据信号；致能端112用以接收启动信号后，使RS-485接口芯片110处于数据发送状态；及用以接收切换信号后，使RS-485接口芯片110处于数据接收状态。需注意的是，RS-485接口芯片110默认为数据接收状态时，所述数据信号可默认但不限于高准位信号，致能端112接收到的信号可默认但不限于高准位信号；当所述数据信号开始发生信号状态转换(即所述数据信号包括信号边缘)时，代表配置有RS-485接口芯片110的装置要开始传输数据，RS-485接口芯片110需切换为数据发送状态，但本实施例并非用以限定本申请。举例而言，RS-485接口芯片110默认为数据接收状态时，所述数据信号也可默认为低准位信号，致能端112接收到的信号也可默认为低准位信号。
在一实施例中，当RS-485接口芯片110默认为数据接收状态且致能端112接收到的信号可默认为高准位信号时，所述启动信号可为低准位信号，所述切换信号可为高准位信号。在另一实施例中，当RS-485接口芯片110默认为数据接收状态且致能端112接收到的信号可默认为低准位信号时，所述启动信号可为高准位信号，所述切换信号可为低准位信号。
在一实施例中，RS-485接口芯片110还可包括：差分信号收发端113，当RS-485接口芯片110处于数据发送状态时，RS-485接口芯片110基于数据输入端111所接收到的数据信号通过差分信号收发端113输出差分信号给RS-485总线50；当RS-485接口芯片110处于数据接收状态时，RS-485接口芯片110通过差分信号收发端113接收来自RS-485总线50的另一差分信号。更详细地说，差分信号收发端113可包括差分信号引脚113a与差分信号引脚113b，当RS-485接口芯片110处于数据发送状态时，RS-485接口芯片110基于数据输入端111所接收到的数据信号通过差分信号引脚113a与差分信号引脚113b输出差分信号给RS-485总线50；当RS-485接口芯片110处于数据接收状态时，RS-485接口芯片110通过差分信号引脚113a与差分信号引脚113b接收来自RS-485总线50的另一差分信号。
在一实施例中，RS-485接口芯片110还可包括：数据输出端114，当RS-485接口芯片110处于数据接收状态时，RS-485接口芯片110基于差分信号收发端113接收到的另一差分信号通过数据输出端114输出另一数据信号。
在一实施例中，RS-485接口芯片110包括差分传送单元60与差分接收单元70，其中，差分传送单元60的输入端连接数据输入端111，差分传送单元60的输出端连接差分信号收发端113，差分传送单元60的控制端连接致能端112；差分接收单元70的输入端连接差分信号收发端113，差分接收单元70的输出端连接数据输出端114，差分接收单元70的控制端连接致能端112。需注意的是，当RS-485接口芯片110默认为数据接收状态时，差分传送单元60不会进行运作，差分接收单元70会进行运作；当RS-485接口芯片110默认为数据发送状态时，差分传送单元60会进行运作，差分接收单元70不会进行运作。
在本实施例中，启动侦测器120用以侦测到数据信号的第一个信号边缘而产生启动信号给致能端112。换句话说，当所述数据信号开始发生信号状态转换(即所述数据信号包括信号边缘)时，代表配置有RS-485接口芯片110的装置要开始传输数据，因此，启动侦测器120侦测到所述数据信号的第一个信号边缘时即产生并传输所述启动信号给致能端112，以使RS-485接口芯片110切换为数据发送状态。其中，当所述数据信号默认为高准位信号时，所述第一个信号边缘可为下降缘；当所述数据信号默认为低准位信号时，所述第一个信号边缘可为上升缘，可依据实际需求进行调整。
在一实施例中，当启动侦测器120侦测到数据信号的第一个信号边缘时，产生另一启动信号给计数器140，以启动计数器140。
在本实施例中，计数器140包括寄存器142，来自所述处理模块的计数值通过内部集成电路总线130存储于寄存器142，使得计数器140基于计数值进行计数，并于计数到期时输出切换信号给致能端112。其中，当计数器140计数到所述计数值时，代表计数器140计数到期，也代表数据传输完毕(因为所述处理模块基于数据信号的数据长度与波特率产生所述计数值)。其中，所述数据信号的数据长度系可为但不限于所述数据信号的第一个信号边缘到最后一个信号边缘之间的长度，所述波特率为传输所述数据信号的速率。
在一实施例中，内部集成电路总线130与计数器140有相对应的波特率，即可在相对应的波特率下，于计数器140计数到期时告知致能端112，使致能端112控制RS-485接口芯片110切换为数据接收状态。此外，由于内部集成电路总线130与计数器140有相对应的波特率，所以计数器140不会单单只计数一种波特率，而需要有计数不同波特率的功能。
请参阅图2，其为依据本申请的通信系统的一实施例框图。在本实施例中，通信系统200包括：处理模块210、通信总线220与RS-485电路100，其中，RS-485电路100通过通信总线220连接处理模块210。其中，数据输入端111通过通信总线220接收来自处理模块210的数据信号，数据输出端114通过通信总线220输出另一数据信号至处理模块210；处理模块210可为但不限于微处理器、中央处理器或单芯片且基于数据信号的数据长度与波特率产生所述计数值；通信总线220可为但不限于通用异步接收发射器(UART)总线。
因此，配置有本申请实施例的RS-485电路100或通信系统200的多个电子装置之间进行数据发送和接收时，传输数据的电子装置的RS-485接口芯片110可因其数据输入端111发生信号状态转换而切换为数据发送状态，而接收数据的其他电子装置的RS-485接口芯片110仍维持为数据接收状态(因其数据输入端111未发生信号状态转换而维持为默认状态)，使得所述电子装置之间能顺利完成数据的传送与接收；而当传输数据的电子装置完成数据的传送时，即可基于其具有的计数器140到期而将其具有的RS-485接口芯片110切换为默认的数据接收状态。
综上所述，本申请实施例的RS-485电路可通过启动侦测器、控制模块与计数器的设置，使得RS-485电路可由硬件方式自动判断RS-485接口芯片的数据传输方向及传输时间，避免因数据尚未完全传送完毕便将传输方向进行切换或者数据传输完毕却未及时切换传输方向，而造成数据传输上的错误，也可解决现有技术中存在因需要在装置的处理模块上增加额外的软件代码来实现状态切换的控制，而造成增加软件开发的工作量，浪费研发的人力资源的问题。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。
Claims (9)
1.一种RS-485电路，设置于包括处理模块的电子装置中，其特征在于，所述RS-485电路包括：
RS-485接口芯片，所述RS-485接口芯片的默认状态为数据接收状态，所述RS-485接口芯片包括：
数据输入端，用以接收来自所述处理模块的数据信号；以及
致能端，用以接收启动信号后，使所述RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使所述RS-485接口芯片处于所述数据接收状态；
启动侦测器，连接所述数据输入端与所述致能端，用以侦测到所述数据信号的第一个信号边缘而产生所述启动信号给所述致能端；
内部集成电路总线，连接所述处理模块；以及
计数器，连接所述内部集成电路总线与所述致能端，包括寄存器，来自所述处理模块的计数值通过所述内部集成电路总线存储于所述寄存器，使得所述计数器基于所述计数值进行计数，并于计数到期时输出所述切换信号给所述致能端，其中，所述处理模块基于所述数据信号的数据长度与波特率产生所述计数值。
2.根据权利要求1所述的RS-485电路，其特征在于，所述RS-485接口芯片还包括：差分信号收发端，当所述RS-485接口芯片处于所述数据发送状态时，所述RS-485接口芯片基于所述数据信号通过所述差分信号收发端输出差分信号至RS-485总线；及当所述RS-485接口芯片处于所述数据接收状态时，所述RS-485接口芯片通过所述差分信号收发端接收来自所述RS-485总线的另一差分信号。
3.根据权利要求2所述的RS-485电路，其特征在于，所述RS-485接口芯片还包括：数据输出端，当所述RS-485接口芯片处于所述数据接收状态时，所述RS-485接口芯片基于所述另一差分信号通过所述数据输出端输出另一数据信号。
4.根据权利要求1所述的RS-485电路，其特征在于，当所述启动侦测器侦测到所述数据信号的所述第一个信号边缘时，产生另一启动信号给所述计数器，以启动所述计数器。
5.根据权利要求1所述的RS-485电路，其特征在于，所述第一个信号边缘为下降缘或上升缘。
6.根据权利要求1所述的RS-485电路，其特征在于，所述启动信号为高准位信号，所述切换信号为低准位信号。
7.根据权利要求1所述的RS-485电路，其特征在于，所述启动信号为低准位信号，所述切换信号为高准位信号。
8.根据权利要求1所述的RS-485电路，其特征在于，所述内部集成电路总线与所述计数器有相对应的波特率。
9.一种通信系统，其包括：
处理模块，用以基于数据信号的数据长度与波特率产生计数值；
通信总线；以及
RS-485电路，通过所述通信总线连接所述处理模块，所述RS-485电路包括：
RS-485接口芯片，所述RS-485接口芯片的默认状态为数据接收状态，所述RS-485接口芯片包括：
数据输入端，用以接收来自所述处理模块的所述数据信号；以及
致能端，用以接收启动信号后，使所述RS-485接口芯片处于数据发送状态；及用以接收切换信号后，使所述
RS-485接口芯片处于所述数据接收状态；
启动侦测器，连接所述数据输入端与所述致能端，用以侦测到所述数据信号的第一个信号边缘而产生所述启动信号给所述致能端；
内部集成电路总线，连接所述处理模块；以及
计数器，连接所述内部集成电路总线与所述致能端，包括寄存器，来自所述处理模块的所述计数值通过所述内部集成电路总线存储于所述寄存器，使得所述计数器基于所述计数值进行计数，并于计数到期时输出所述切换信号给所述致能端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110119565 | 2021-05-28 | ||
| TW110119565A TWI769840B (zh) | 2021-05-28 | 2021-05-28 | Rs-485電路與通訊系統 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115408324A true CN115408324A (zh) | 2022-11-29 |
Family
ID=83439524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111137448.4A Pending CN115408324A (zh) | 2021-05-28 | 2021-09-27 | Rs-485电路与通信系统 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115408324A (zh) |
| TW (1) | TWI769840B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013219277A1 (de) * | 2013-09-25 | 2015-03-26 | Dr. Johannes Heidenhain Gmbh | Positionsmesseinrichtung und Verfahren zur Überprüfung eines Arbeitstaktsignals |
| DE102014212288A1 (de) * | 2014-06-26 | 2015-12-31 | Dr. Johannes Heidenhain Gmbh | Vorrichtung und Verfahren zum Erzeugen eines Triggersignals in einer Positionsmesseinrichtung und Positionsmesseinrichtung hierzu |
-
2021
- 2021-05-28 TW TW110119565A patent/TWI769840B/zh active
- 2021-09-27 CN CN202111137448.4A patent/CN115408324A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202246992A (zh) | 2022-12-01 |
| TWI769840B (zh) | 2022-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7627704B2 (en) | Communication interface for an electronic device | |
| CN106453383B (zh) | 一种基于uart的主从多机通讯系统及方法 | |
| CN108111382B (zh) | 基于i3c总线的通信装置及其通信方法 | |
| CN107770021B (zh) | 家庭总线系统hbs电路、信号转换方法和装置 | |
| CN107193697A (zh) | 一种实现rs485无极性连接的方法 | |
| CN114301732B (zh) | 实现总线通讯的电路、总线通讯系统及电源储能装置 | |
| WO2005060688A2 (en) | Serial communication device configurable to operate in root mode or endpoint mode | |
| CN113792003A (zh) | 单总线通信单元、系统及方法 | |
| US20230229607A1 (en) | Variable Speed Data Transmission Between PHY Layer and MAC Layer | |
| CN115408324A (zh) | Rs-485电路与通信系统 | |
| CN111913904A (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 | |
| CN216873219U (zh) | 通信电路及多主通信系统 | |
| CN100356359C (zh) | 处理器与用户识别卡之间的连接装置 | |
| CN115412392B (zh) | Rs-485电路与通信系统 | |
| CN108494889B (zh) | 基于i2c总线的通信电路及调试方法 | |
| TWI786890B (zh) | Rs-485電路與通訊系統 | |
| US7165127B2 (en) | Flow control for interfaces providing retransmission | |
| CN220208257U (zh) | 一种can通信装置及系统 | |
| CN214900831U (zh) | 基于uart通讯的硬件复用电路 | |
| US12056075B2 (en) | Repeater with multiplexing circuit for universal asynchronous receiver transmitter (UART) and embedded universal serial bus (eUSB2) | |
| US20240031438A1 (en) | Uart-hub design for multiple data transmission | |
| CN215113291U (zh) | 热水器以及热水器控制系统 | |
| CN116541331A (zh) | 接口装置及数据传输系统 | |
| US20190121763A1 (en) | Method for communicating with another electronic device and associated electronic device | |
| CN117435533A (zh) | 一种芯片和多芯片系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |