JP2008141503A

JP2008141503A - 同期通信システム

Info

Publication number: JP2008141503A
Application number: JP2006325945A
Authority: JP
Inventors: Ryoji Uno; 亮二宇野; Teruo Ohashi; 照夫大橋
Original assignee: Aiphone Co Ltd
Current assignee: Aiphone Co Ltd
Priority date: 2006-12-01
Filing date: 2006-12-01
Publication date: 2008-06-19

Abstract

【課題】複数のフェーズから同期信号に合う最適フェーズを選択する。また通信ジッタが多い場合でも最適な同期信号を選択する。
【解決手段】受信端末（１）は、符号化されたデジタルデータを多相サンプリングして、それぞれのサンプリングデータの変化点をフェーズ毎に検出するためのデータ変化点検出回路（１４）と、データ変化点検出回路にて検出される変化点をフェーズ毎に集計するための変化回数集計回路（１５）と、変化回数集計回路にて集計されるフェーズ毎の変化回数若しくは変化回数集計回路にて集計されるフェーズ毎の変化回数及び少なくとも１つの隣接するフェーズの変化回数の加算値が最も多いサンプルフェーズの逆位相をデジタルデータの抽出タイミングとして出力するためのサンプリングフェーズ選択回路（１３）とを備える。
【選択図】図１

Description

本発明は、デジタルデータを送受信する通信装置に係り、特に、バーストデータの抽出タイミングを検出する同期通信システムに関する。

受信信号からデータを抽出するためには、受信データに同期したタイミングが必要となり、そのタイミングとなるクロックを抽出するために従来からＤＰＬＬ（Digital Phase Locked Loop）回路を用いることが多い（例えば、特許文献１参照）。

図６は、従来のＤＰＬＬ回路の一例を示す構成図で、入力データ（ｆ0）Ｓ４１の位相と出力クロックＳ４２の位相とを比較し位相差情報として出力する位相比較回路４１と、位相比較回路４１から出力される位相差情報を累積カウントする初期値がＮ／２であるＮ段カウンタ４２と、クロック（Ｍ・ｆ0）を出力する発振器４３と、Ｎ段カウンタ４２の出力に応じて、出力するパルスの挿入・削除を行う位相制御回路４４と、入力されるクロック（Ｍ・ｆ０）を１／Ｍ分周して出力クロック（ｆ0）Ｓ４２を出力するＭ分周回路４５とで構成される。また、位相比較回路４１と、Ｎ段カウンタ４２と、位相制御回路４４と、Ｍ分周回路４５とでフィードバックループが構成されている。

このような同期方式において、受信データが入力データＳ４１として入力され、入力データＳ４１に出力クロックＳ４２が同期する場合の動作について説明する。

位相比較回路４１は、入力データＳ４１とＭ分周回路４５からのクロックＳ４２を入力して、入力データＳ４１とクロックＳ４２の“位相進み”または“位相遅れ”の判定を行い位相差情報として出力する。

Ｎ段カウンタ４２は位相比較回路４１から出力される位相差情報を累積カウントする。Ｎ段カウンタ４２は、“位相遅れ”が連続し、カウント値が０となった場合、「位相進み信号」を、また“位相進み”が連続し、カウント値がＮとなった場合は「位相遅れ信号」を出力し、リセット信号にてカウント値を初期状態のＮ／２とする。

位相制御回路４４は、Ｎ段カウンタ４２からの「位相進み信号」、「位相遅れ信号」に応じてＭ分周回路４５に出力するクロックにパルスを挿入または削除を行う。よってＭ分周回路４５により分周されたクロックＳ４２の位相は、挿入または削除されたパルス分「位相遅れ」または「位相進み」を繰り返し、次第に入力データＳ４１と出力クロックＳ４２が同期する。

この同期方式をＴＤＭ（Time Division Multiplexing）などの割り当てられたタイムスロット内でデータ送受信するようなバースト信号に適用した場合、受信信号のビット同期は即時にとれないため、一般的にデータ信号の前にビット同期をとるためのプリアンブル信号（０１０１０１０１・・・）を付加して伝送し、そのプリアンブル信号受信中にビット同期を確立する必要がある。ただし、このプリアンブル信号のビット数の増大は、データ信号の伝送効率を低下させることになるため、このような受信バーストデータ信号からタイミング抽出を行なうには、少ないビット数のプリアンブル信号で同期させることが要求される。

特開平１１−１９５９８１号公報

しかしながら、従来例の同期方式において、負帰還動作の初期条件として入力データと再生された出力クロックとの位相差が大きい場合に負帰還動作としての繰り返し回数が多くなるので、ビット同期が取れるまでの時間が大きくなり、少ないビット数のプリアンブル信号で同期させようとする場合、プリアンブル中に同期が確定されずデータの取りこぼしが頻繁に発生することとなる。

また、上記少ないビット数のプリアンブル信号で且つ、高速な同期特性を得ようとする場合、回路が複雑となることと、発振器の周波数を入力信号に対してはるかに高い周波数で動作させなくてはならないなどの難点があった。

上述の難点を解消するため、本発明による同期通信システムの第１の形態は、送信クロックを有する送信端末にて符号化されたデジタルデータを受信クロックを有する受信端末に伝送し、送信クロック及び受信クロックの値に応じて検出されるデジタルデータの抽出タイミングで同期をとり復号化する同期通信システムであって、受信端末は、符号化されたデジタルデータを多相サンプリングして、それぞれのサンプリングデータの変化点をフェーズ毎に検出するためのデータ変化点検出回路と、データ変化点検出回路にて検出される変化点をフェーズ毎に集計し変化点フェーズ情報を出力するための変化回数集計回路と、変化回数集計回路にて集計されるフェーズ毎の変化回数が最も多いサンプリングフェーズの逆位相をデジタルデータの抽出タイミングとして出力するためのサンプリングフェーズ選択回路とを備えたことを特徴とする。

また、本発明による同期通信システムの第２の形態は、送信クロックを有する送信端末にて符号化されたデジタルデータを受信クロックを有する受信端末に伝送し、送信クロック及び受信クロックの値に応じて検出されるデジタルデータの抽出タイミングで同期をとり復号化する同期通信システムであって、受信端末は、符号化されたデジタルデータを多相サンプリングして、それぞれのサンプリングデータの変化点をフェーズ毎に検出するためのデータ変化点検出回路と、データ変化点検出回路にて検出される変化点をフェーズ毎に集計し変化点フェーズ情報を出力するための変化回数集計回路と、変化回数集計回路にて集計されるフェーズ毎の変化回数及び少なくとも１つの隣接するフェーズの変化回数の加算値が最も多いサンプリングフェーズの逆位相をデジタルデータの抽出タイミングとして出力するためのサンプリングフェーズ選択回路とを備えたことを特徴とする。

さらに、本発明による同期通信システムの第３の形態は、第１又は第２の形態において、デジタルデータはバーストデータであって、符号化されたデジタルデータを多相サンプリングし、プリアンブルパターンと一致したときサンプリングタイミング情報を変化点フェーズ情報に先立ってサンプリングフェーズ選択回路に出力するプリアンブルパターン検出回路を備えたことを特徴とする。

このような本発明の同期通信システムの第１の形態によれば、複数のフェーズから同期信号に合う最適フェーズを選択するので、迅速に同期を取ることができる。

また、本発明の同期通信システムの第２の形態によれば、通信ジッタ（周波数の揺らぎ）が多い場合には、隣接するフェーズを加算したフェーズの逆位相を同期信号とするので、通信ジッタが多くても最適な同期信号を選択することができる。

さらに、本発明の同期通信システムの第３の形態によれば、バースト信号からプリアンブルパターンを検出することにより前記第１の形態、又は第２の形態に先立っておおまかな同期信号を選択し、その後前記第１の形態、又は第２の形態により精密な同期信号を選択することができる。

以下、本発明の同期通信システムを適用した好ましい実施の形態について、図面を参照して説明する。

なお、本実施の形態ではＮＲＺ（Non Return To Zero）データを復合化しやすくするため、データシンボルの区切れ目で必ずデータが変化するＦＭ０（双フェーズ空間）符号化された受信データを入力データＳ１１とした場合を一例として説明する。

図１は本発明の同期通信システムの一実施の形態を示す構成図で、送信側のクロックで出力されるデータはヘッダーとしてプリアンブルパターン（０１０１０１０１）を付与して送信される。

受信端末１は、クロック（ｆ＝１２・ｆ０）を出力する発信器１０と、入力されるクロックを１／６分周して、位相の異なる６種類（θ＝０、π／３、２π／３、π、４π／３、５π／３）のクロック（ｆ＝ｆ０）を出力する６分周回路１１と、入力データＳ１１を６分周回路から出力されるクロックタイミングで多相サンプリングし、プリアンブルパターン（０１０１０１０１）と一致した場合にそのサンプリングタイミング情報を出力するプリアンブルパターン検出回路１２と、入力データＳ１１を６分周回路から出力されるクロックタイミングで多相サンプリングし、データの変化点を検出し、そのサンプリングタイミング情報を出力するデータ変化点検出回路１４と、データ変化点検出回路１４から出力されるサンプリングタイミング情報を集計する変化回数集計回路１５と、プリアングルパターン検出回路１２から出力される最適フェーズ情報及び変化回数集計回路１５から出力される変化点フェーズ情報から復号化するタイミングを出力するサンプリングフェーズ選択回路１３と、入力データＳ１１を復号する復号化回路１６とで構成される。また、プリアンブルパターン検出回路１２とデータ変化点検出回路１４は、入力される同一周波数で位相の異なる６種類のクロックについて、それぞれ独立したタイミングで入力データＳ１１をサンプリングして処理をする。

このような同期通信システムの動作について具体例を挙げて説明する。

前提条件として入力される受信データＳ１１は先頭にプリアンブルパターンを含むバースト信号で、データシンボルごとに必ず信号の切り替わりが起こるＦＭ０符合化されたデータとする。

そして、同期のステップとしてステップ１とステップ２に分け、始めのステップ１においては、バーストで受信される信号の先頭を示すプリアンブルパターンを検出するプリアンブル検出が行われ、次にステップ２において送信側と受信側のクロックの偏差から発生するクロックのずれに追従する処理がなされる。

まず、入力データＳ１１はプリアンブルパターン検出回路１２へ入力される。ステップ１として、プリアンブル信号が入力されると、６種類の位相のサンプリングのある位相タイミングでプリアンブルパターンが検出される。プリアンブルパターンは複数の位相で検出される可能性があるが、先に検出されたサンプリングフェーズを最適フェーズとする。その最適フェーズ情報がサンプリングフェーズ検出回路１３に入力されるとともにプリアンブルパターンが検出されることで、バーストデータが受信されたことが検出される。サンプリングフェーズ検出回路１３は、入力された最適フェーズを復号化タイミングＳ１２として復号化回路１６に入力する。

次に、ステップ２として、入力データＳ１１はデータ変化点検出回路１４へ入力され、６種類の位相のサンプリングで、隣接する他位相と自位相のデータの差からデータの変化の有無を検出する。データ変化を検出した位相に該当する変化回数集計回路１５内の集計カウンタはカウンタ値を１加算し、他位相のカウンタを１減算する。但し、１加算するのは予め設定された３より大きくなることはなく、また、１減算するのは１以上のときであり、０未満にはならない。そして、変化回数集計回路１５は、各フェーズのカウンタ値を変化点検出フェーズ情報として、サンプリングフェーズ選択回路１３に出力する。サンプリングフェーズ選択回路１３は入力された各フェーズからのカウンタ値の最も大きいフェーズを選択し、変化検出フェーズの逆位相となるフェーズを復号化タイミングＳ１２として復号化回路１６に入力し、復号化する。

図２〜図４は受信側クロックが送信側クロックに対して偏差を持っている場合の同期の追従を示した図であり、送信側クロック周波数が高い場合、同じ場合、低い場合について説明した図である。

図２は送信側クロックの周波数が高い場合の図で、受信側で同期をかけた場合、受信データＳ１１は図に示すようになる。６分周回路１１からのフェーズ０からフェーズ５のクロック出力でデータ変化点検出回路１４が動作し、図に示すようにはじめフェーズ０で変化点が検出され、その後、フェーズ５、フェーズ４に移行する。このデータ変化点検出回路からの出力が変化回数集計回路１５に入力されると図に示すようなカウンタ値となる。はじめ、フェーズ０のカウンタが１、２、３と増加し、その後、フェーズ５で変化点が検出されることでフェーズ５のカウンタが１、２、３と増加する。この時フェーズ５以外のカウンタは減算されていくため、フェーズ０のカウンタは３、２、１、０と減少する。フェーズ５は規定した３以上になることはなく、３を継続し、その後、フェーズ４で変化点が検出されはじめることで、フェーズ５のカウンタは３、２、１、０と減少し、フェーズ４のカウンタが０、１、２、３と増加する。その結果、サンプリングフェーズ選択は図に示すようにフェーズ０、フェーズ５、フェーズ４の逆位相であるフェーズ３、フェーズ２、フェーズ１のように受信データＳ１１に追従するように動作する。

図３は送信側クロックと受信側クロックの周波数が同じ場合の図で、受信側で同期をかけた場合、受信データＳ１１は図に示すようになる。６分周回路１１からのフェーズ０からフェーズ５のクロック出力でデータ変化点検出回路１４が動作し、図に示すようにはじめフェーズ０で変化点が検出され、その後、フェーズ０を維持する。このデータ変化点検出回路からの出力が変化回数集計回路１５に入力されると図に示すようなカウンタ値となる。即ち、フェーズ０のカウンタが１、２、３と増加し、フェーズ０は規定した３以上になることはなく、３を継続する。その結果、サンプリングフェーズ選択は図に示すようにフェーズ０の逆位相であるフェーズ３を維持し、受信データＳ１１に追従するように動作する。

図４は送信側クロックの周波数が低い場合の図で、受信側で同期をかけた場合、受信データＳ１１は図に示すようになる。６分周回路１１からのフェーズ０からフェーズ５のクロック出力でデータ変化点検出回路１４が動作し、図に示すようにはじめフェーズ０で変化点が検出され、その後、フェーズ１、フェーズ２に移行する。このデータ変化点検出回路からの出力が変化回数集計回路１５に入力されると図に示すようなカウンタ値となる。はじめ、フェーズ０のカウンタが１、２、３と増加し、その後、フェーズ１で変化点が検出されることでフェーズ１のカウンタが１、２、３と増加し、反対にフェーズ０のカウンタが３、２、１、０と減少する。フェーズ１は規定した３以上になることはなく、３を継続し、その後、フェーズ２で変化点が検出されはじめることで、フェーズ１のカウンタは３、２、１と減少し、フェーズ２のカウンタが０、１、２と増加する。その結果、サンプリングフェーズ選択は図に示すようにフェーズ０、フェーズ１、フェーズ２の逆位相であるフェーズ３、フェーズ４、フェーズ５のように受信データＳ１１に追従するように動作する。

ここで、第２の実施の形態として、通信路で通信ジッタが発生した場合について説明する。

図５は通信路で通信ジッタが発生した場合の同期の追従を示した図であり、通信ジッタが少ない場合、多い場合について説明する。

図５（a）は通信ジッタが少なく、受信データとフェーズ０とのタイミングの重なりが多い場合の例で、フェーズ０の変化点集計カウンタが最も大きい値となるため、その逆位相のフェーズ３を復号化タイミングＳ１２とすることで復号化できる。

図５（ｂ）は通信ジッタが多く、受信データとフェーズ１、受信データとフェーズ５とのタイミングの重なりが多い場合の例で、フェーズ５、フェーズ１、フェーズ０の順で変化点集計カウンタの値が大きいとする。この場合、従来の例では最もカウンタ値の大きいフェーズ５の逆位相であるフェーズ２が復号化タイミングＳ１２となるが隣のフェーズ１も多くの変化点を検出しており、最適フェーズとはいえない。このような条件化で最適フェーズを検出する方法を図５（ｃ）で説明する。

図５（ｃ）は図５（ｂ）と同様の入力データＳ１１が入力され、受信データとフェーズ０とのタイミングの重なりがフェーズ１、フェーズ５より若干多い場合の例で、両側の隣接した位相の集計カウンタ値を合わせた値を計算する。例えば、フェーズ０についてはフェーズ５とフェーズ０とフェーズ１の集計カウンタ値を足した値をｐ０´とする。すると、フェーズ０（ｐ０´）、フェーズ５（ｐ５´）、フェーズ１（ｐ１´）の順で集計カウンタ値が大きくなり、最もカウンタ値の大きいフェーズ０の逆位相であるフェーズ３を復号化タイミングＳ１２とすることができる。

このように本発明の同期通信システムによれば、複数のフェーズから同期信号に合う最適フェーズを選択することが可能で、また通信ジッタが多い場合でも最適な同期信号を選択することができる。

本発明による同期通信システム一実施の形態の構成図である。本発明による送受信クロック偏差を考慮した同期追従についての説明図で、送信側クロックに対して受信側クロックの周波数が高い場合の図である。本発明による送受信クロック偏差を考慮した同期追従についての説明図で、送信側クロックと受信側クロックの周波数が同じ場合の図である。本発明による送受信クロック偏差を考慮した同期追従についての説明図で、送信側クロックに対して受信側クロックの周波数が低い場合の図である。本発明による通信ジッタを考慮したサンプリングフェーズ選択の説明図である。従来の同期通信システムの構成図である。

符号の説明

１・・・受信端末
２・・・送信端末
１２・・・プリアンブルパターン検出回路
１３・・・サンプリングフェーズ選択回路
１４・・・データ変化点検出回路
１５・・・変化回数集計回路

Claims

送信クロックを有する送信端末（２）にて符号化されたデジタルデータを受信クロックを有する受信端末（１）に伝送し、前記送信クロック及び受信クロックの値に応じて検出される前記デジタルデータの抽出タイミングで同期をとり復号化する同期通信システムであって、
前記受信端末は、前記符号化されたデジタルデータを多相サンプリングして、それぞれのサンプリングデータの変化点をフェーズ毎に検出するためのデータ変化点検出回路（１４）と、前記データ変化点検出回路にて検出される変化点をフェーズ毎に集計し変化点フェーズ情報を出力するための変化回数集計回路（１５）と、前記変化回数集計回路にて集計されるフェーズ毎の変化回数が最も多いサンプリングフェーズの逆位相を前記デジタルデータの抽出タイミングとして出力するためのサンプリングフェーズ選択回路（１３）とを備えたことを特徴とする同期通信システム。
送信クロックを有する送信端末（２）にて符号化されたデジタルデータを受信クロックを有する受信端末（１）に伝送し、前記送信クロック及び受信クロックの値に応じて検出される前記デジタルデータの抽出タイミングで同期をとり復号化する同期通信システムであって、
前記受信端末は、前記符号化されたデジタルデータを多相サンプリングして、それぞれのサンプリングデータの変化点をフェーズ毎に検出するためのデータ変化点検出回路（１４）と、前記データ変化点検出回路にて検出される変化点をフェーズ毎に集計し変化点フェーズ情報を出力するための変化回数集計回路（１５）と、前記変化回数集計回路にて集計されるフェーズ毎の変化回数及び少なくとも１つの隣接するフェーズの変化回数の加算値が最も多いサンプリングフェーズの逆位相を前記デジタルデータの抽出タイミングとして出力するためのサンプリングフェーズ選択回路（１３）とを備えたことを特徴とする同期通信システム。
前記デジタルデータはバーストデータであって、前記符号化されたデジタルデータを多相サンプリングし、プリアンブルパターンと一致したときサンプリングタイミング情報を前記変化点フェーズ情報に先立って前記サンプリングフェーズ選択回路に出力するプリアンブルパターン検出回路（１２）を備えたことを特徴とする請求項１又は請求項２記載の同期通信システム。