JP2019525595A - レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム - Google Patents

レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム Download PDF

Info

Publication number
JP2019525595A
JP2019525595A JP2019503270A JP2019503270A JP2019525595A JP 2019525595 A JP2019525595 A JP 2019525595A JP 2019503270 A JP2019503270 A JP 2019503270A JP 2019503270 A JP2019503270 A JP 2019503270A JP 2019525595 A JP2019525595 A JP 2019525595A
Authority
JP
Japan
Prior art keywords
samples
sample
clock signal
data stream
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019503270A
Other languages
English (en)
Other versions
JP2019525595A5 (ja
JP6720401B2 (ja
Inventor
ブライアン シャウク、スティーブン
ブライアン シャウク、スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2019525595A publication Critical patent/JP2019525595A/ja
Publication of JP2019525595A5 publication Critical patent/JP2019525595A5/ja
Application granted granted Critical
Publication of JP6720401B2 publication Critical patent/JP6720401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一例は、レシプロカル量子論理受信器システム（ＲＱＬ）を説明する。ＲＱＬシステムは、シリアルデータ送信器から供給されるシリアル入力データストリームをレシプロカル量子論理（ＲＱＬ）データストリームに変換するように構成される。ＲＱＬ受信器システムは、ＲＱＬクロック信号の各サンプリングウィンドウにわたって複数のサンプルで前記シリアル入力データストリームをオーバーサンプリングして、ＲＱＬクロック信号の任意の一つのサンプリングウィンドウにおいてシリアル入力データストリームのデジタル値の遷移に対応する遷移サンプルを決定するように構成されたサンプリングコントローラを含む。ＲＱＬシステム受信器は、ＲＱＬクロック信号の各サンプリングウィンドウにおいて遷移サンプルに続く予め設定された数のサンプルである取得サンプルでシリアル入力データストリームのデジタル値を取得するようにさらに構成され得る。

Description

本開示は、概して、量子古典的デジタル超伝導回路、特にＲＱＬシリアルデータ受信器システムに関する。
超伝導デジタル技術は、前例のない高速、低電力消費、および低動作温度の利点をもたらすコンピューティングおよび／または通信リソースを提供している。超伝導デジタル技術は、ＣＭＯＳ技術に代わるものとして開発されており、典型的には超伝導ジョセフソン接合を利用する超伝導体ベースの単一磁束量子超伝導回路を含み、２０Ｇｂ／ｓ（ギガビット／秒）以上の標準データレートで、アクティブデバイスあたり１ｎＷ（ナノワット）未満の標準消費電力を示すことができ、約４ケルビンの温度で動作可能である。
相補型金属酸化膜半導体（ＣＭＯＳ）環境における複数の回路間のデータ転送は、高速シリアルデータ転送を介して実施されることが多い。このような高速シリアルデータ転送では、クロックとデータは、多くの場合、エンコード方式によって１行に組み込まれる。従って、データは、クロック信号が単一ラインからリカバーされることを可能にする位相ロックループ（ＰＬＬ）を用いるなどしてサンプリングされ得る。しかしながら、ＰＬＬは、レシプロカル量子論理（reciprocal quantum logic : RQL）のような超伝導技術には存在せず、ＣＭＯＳデータ転送技術は、電力の観点から、超伝導実施の低温環境で動作するのには不適当である。
一例は、レシプロカル量子論理受信器システム（ＲＱＬ）を説明する。ＲＱＬシステムは、シリアルデータ送信器から供給されるシリアル入力データストリームをレシプロカル量子論理（ＲＱＬ）データストリームに変換するように構成される。ＲＱＬ受信器システムは、ＲＱＬクロック信号の各サンプリングウィンドウにわたって複数のサンプルで前記シリアル入力データストリームをオーバーサンプリングして、ＲＱＬクロック信号の任意の一つのサンプリングウィンドウにおいてシリアル入力データストリームのデジタル値の遷移に対応する遷移サンプルを決定するように構成されたサンプリングコントローラを含む。ＲＱＬシステム受信器は、ＲＱＬクロック信号の各サンプリングウィンドウにおいて遷移サンプルに続く予め設定された数のサンプルである取得サンプルでシリアル入力データストリームのデジタル値を取得するようにさらに構成され得る。
他の例は、シリアル入力データストリームからデータを取得するための方法を説明する。方法は、シリアルデータ送信器からレシプロカル量子論理（ＲＱＬ）受信器システムの入力において第１の周波数で前記シリアル入力データストリームを受信することを含む。また方法は、第１の周波数の２倍の第２の周波数を有するＲＱＬクロック信号を用いてシリアル入力データストリームをサンプリングして複数のサンプルを生成することを含む。また方法は、ＲＱＬクロック信号の任意のサンプリングウィンドウの複数のサンプルのうちの遷移サンプルでシリアル入力データストリームのデジタル値の遷移を検出することを含む。さらに方法は、ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルのうちの取得サンプルを用いて、シリアル入力データストリームのデジタル値を取得することを含む。取得サンプルは、ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置に続く予め設定された数のサンプルであり得る。
他の例は、シリアルデータ送信器から供給されるシリアル入力データストリームをＲＱＬデータストリームに変換するように構成されたレシプロカル量子論理（ＲＱＬ）受信器システムを説明する。ＲＱＬ受信器システムは、サンプリングコントローラを含む。サンプリングコントローラは、ＲＱＬクロック信号の各サンプリングウィンドウにわたって取得されたシリアル入力データストリームの複数のサンプルを記憶するように構成されたサンプリングバッファを含む。またサンプリングコントローラは、ＲＱＬクロック信号の任意の１つのサンプリングウィンドウにおけるシリアル入力データストリームのデジタル値の遷移に対応するサンプリングバッファに記憶された複数のサンプルの遷移サンプルを決定するように構成されたエッジ検出器を含む。またサンプリングコントローラは、サンプリングバッファに記憶された複数のサンプルの遷移サンプルに続く予め設定された数のサンプルである複数のサンプルの取得サンプルでシリアル入力データストリームのデジタル値を取得するように構成されたデータ取得コンポーネントを含む。またサンプリングコントローラは、シリアル入力データストリームのデジタル値の遷移が行われるＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置を監視すること、および前記データバッファに記憶された複数のサンプルに対する遷移サンプルの位置の変化に応答して、データ取得コンポーネントを用いて、ＲＱＬクロック信号の各サンプリングウィンドウの取得サンプルの位置を変更することを実行するように構成された積分器システムを含む。
データ取得システムの一例を示す。 タイミング図の一例を示す。 ＲＱＬシリアルデータ受信器内のサンプリングコントローラの一例を示す。 タイミング図の他の例を示す。 タイミング図のさらに他の例を示す。 ＤＣ出力電流を生成するための方法の一例を示す。
本開示は、概して量子古典的デジタル超伝導回路に関し、特にレシプロカル量子論理（reciprocal quantum logic :ＲＱＬ）シリアルデータ受信器システムに関する。ＲＱＬシリアルデータ受信器は、（例えば、ＣＭＯＳ回路を用いて）シリアルデータ送信器からなど、シリアル入力データストリームを受信するように構成され得る。ＲＱＬシリアルデータ受信器システムは、同相成分および直交位相成分を含む直交クロック信号として構成されるなど、ＲＱＬクロック信号を用いてシリアル入力データストリームをオーバーサンプリングするように構成されるサンプリングコントローラを含む。したがって、ＲＱＬシリアルデータ受信器システムは、シリアル入力データストリームの単一ビットに対応するＲＱＬクロック信号の各サンプリングウィンドウにおいて、ＲＱＬクロック信号の２周期の各ピーク（例えば、正のピーク）および各トラフ（trough）（例えば、負のピーク）でシリアル入力データストリームをサンプリングして、８個のサンプルのセットを提供することができる。サンプリングコントローラは、シリアル入力データストリームの複数のサンプルを格納するためのサンプルバッファを含み得る。
サンプリングコントローラはまた、ＲＱＬクロック信号の各サンプリングウィンドウについてサンプルバッファに格納された複数のサンプルを分析して、任意のＲＱＬクロック信号についてのシリアル入力データストリームのデジタル値の遷移を検出するように構成されたエッジ検出器（edge detector）を含み得る。遷移サンプル（transition sample）で発生するデジタル値の遷移の検出に応答して、サンプリングコントローラは、遷移サンプルに続く予め設定されたサンプル数（例えば、ＲＱＬクロック信号の任意のサンプリングウィンドウに対するサンプルの総数の半分）である取得サンプルを決定してシリアル入力データストリームのデジタル値を取得するように構成され得る。したがって、サンプリングコントローラは、シリアル入力データストリームの実質的に安定した部分（例えば、ポテンシャルデジタル値遷移（potential digital value transitions）間）でデジタル値を取得することができる。さらに、サンプリングコントローラは、シリアルデータ送信器に関連するクロックに対するＲＱＬクロック信号のクロックドリフトを判定し、デジタル値の遷移の変化に関連するノイズおよびジッタをフィルタリングするように構成された積分器システム（integrator system）も含み得る。例えば、積分器システムは、ＲＱＬクロック信号のサンプリングウィンドウの複数のサンプルに対する遷移サンプルの位置の変化を決定し、その位置の変化に基づいて１つまたは複数のカウンタを増減することができる。カウント値が所定の閾値まで増減する場合、積分器システムは、シリアル入力データストリームの周波数に対するＲＱＬクロック信号の周波数のドリフトを反映するために、ＲＱＬクロック信号の各サンプリングウィンドウ内の取得サンプルを変更することができる。
図１は、データ取得システム１０の一例を示す。データ取得システム１０は、様々な古典的デジタルおよび超伝導デジタル回路用途に対応することができる。図１の例では、相補型金属酸化膜半導体（ＣＭＯＳ）回路１２は、シリアルデータ送信器１４からレシプロカル量子論理（ＲＱＬ）回路１６にシリアル入力データストリームＳＲＬＩＮを供給するものとして示されている。シリアル入力データストリームＳＲＬＩＮは、局部発振器（図示せず）を介して生成されるようなクロック信号ＣＬＫＣＭに基づく周波数を有するデジタル信号であり得る。図１の例では、ＲＱＬ回路１６は、ＲＱＬクロック信号ＣＬＫＲＱＬに基づいてシリアル入力データストリームＳＲＬＩＮのデータ取得を実行して、シリアル入力データストリームＳＲＬＩＮのシリアルに供給される複数のデジタル値を取得するように構成されたシリアルデータ受信器１８を含む。一例として、ＲＱＬクロック信号ＣＬＫＲＱＬは、クロック信号ＣＬＫＣＭの周波数（例えば、データレート）の約２倍の周波数を有することができる。したがって、シリアルデータ受信器１８は、オーバーサンプリングに基づいて、ＲＱＬクロック信号ＣＬＫＲＱＬの各サンプリングウィンドウでシリアル入力データストリームＳＲＬＩＮの単一ビットを取得するように構成され得る。
シリアルデータ受信器１８は、ＲＱＬクロック信号ＣＬＫＲＱＬに基づいてシリアル入力データストリームＳＲＬＩＮをオーバーサンプリングしてシリアル入力データストリームＳＲＬＩＮのデジタル値の遷移（例えば、論理「０」のビットから論理「１」のビットへ、または論理「１」のビットから論理「０」のビットへ）を決定し、デジタル値の遷移に基づいてシリアル入力データストリームＳＲＬＩＮのデータを取得するように構成されたサンプリングコントローラ２０を含む。一例として、ＲＱＬクロック信号ＣＬＫＲＱＬは、同相成分と、同相成分の９０°だけ位相がずれた直交位相成分と、を含む直交クロック信号であり得る。したがって、サンプリングコントローラ２０は、ＲＱＬクロック信号ＣＬＫＲＱＬの２周期のサンプリングウィンドウの各ピーク（例えば、正のピーク）および各トラフ（例えば、負のピーク）でシリアル入力データストリームＳＲＬＩＮをサンプリングして、ＲＱＬクロック信号の各サンプリングウィンドウに８つのサンプルのセットを供給する。したがって、サンプリングコントローラ２０は、８つのサンプルを分析してデジタル値の遷移の存在を判定することができ、デジタル値の遷移の位置に対応する遷移サンプルを決定することに応答して、実質的に反復可能な方法でデジタル値（例えば、デジタルビット）の取得に対応するＲＱＬクロック信号ＣＬＫＲＱＬの各サンプリングウィンドウにおいて取得サンプルを指定することができる。
図２は、タイミング図５０の一例を示す。タイミング図５０は、時間の関数として、ＲＱＬクロック信号ＣＬＫＲＱＬの凡例５２に示されるような同相成分（in-phase component）ＣＬＫＩおよび直交位相成分（quadrature-phase component）ＣＬＫＱを示す。同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱはそれぞれ、ほぼゼロを中心とする大きさを有する正弦波信号として示される。図２の例における同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱは、図１の例におけるシリアルデータ受信器１８によって受信されるＲＱＬクロック信号ＣＬＫＲＱＬにまとめて対応することができる。したがって、図２の例の以下の説明では、図１の例を参照されたい。
タイミング図５０は、ＲＱＬクロック信号ＣＬＫＲＱＬの単一サンプリングウィンドウを示す。本明細書で説明されるように、ＲＱＬクロック信号ＣＬＫＲＱＬに関する用語「サンプリングウィンドウ（sampling window）」は、シリアル入力データストリームＳＲＬＩＮの１ビットのデータ（例えば、デジタル値）を取得することに対応するＲＱＬクロック信号ＣＬＫＲＱＬの期間（duration）を示す。図２の例では、クロック信号ＣＬＫＲＱＬの単一サンプリングウィンドウは、同相成分および直交成分ＣＬＫＩおよびＣＬＫＱのそれぞれの２周期（two periods）を含む。しかしながら、サンプリングウィンドウは、２周期に限定されず、代わりに単一周期、３つ以上の周期、または単一周期のうちの一部を含む増分（increment）であり得ることが理解されるべきである。したがって、ＲＱＬクロック信号ＣＬＫＲＱＬのサンプリングウィンドウは、サンプリングコントローラ２０がシリアル入力データストリームＳＲＬＩＮをサンプリングする複数のサンプリング時刻（sample time）を定義する。
第１の時刻ｔ０において、同相成分ＣＬＫＩの第１の負のピーク（例えば、トラフ）が発生し、これは、シリアル入力データストリームＳＲＬＩＮの１番目の連続サンプリング時刻に対応して、シリアル入力データストリームＳＲＬＩＮの第１のサンプルがサンプリングウィンドウにおいて取得される。第１の時刻ｔ０に続いて、第２の時刻ｔ１において、直交位相成分ＣＬＫＱの第１の負のピークが発生し、これは、シリアル入力データストリームＳＲＬＩＮの第２の連続サンプリング時刻に対応する。第２の時刻ｔ１に続いて、第３の時刻ｔ２において、同相成分ＣＬＫIの第１の正のピークが発生し、これは、シリアル入力データストリームＳＲＬＩＮの３番目の連続サンプリング時刻に対応する。第３の時刻ｔ２に続いて、第４の時刻ｔ３において、直交位相成分ＣＬＫＱの第１の正のピークが発生し、これは、シリアル入力データストリームＳＲＬＩＮの４番目の連続サンプリング時刻に対応する。したがって、時刻ｔ０からｔ３は、同相および直交位相成分ＣＬＫＩおよびＣＬＫＱの各々の第１の周期、つまり、ＲＱＬクロック信号ＣＬＫＲＱＬのサンプリングウィンドウの前半のサンプリング時間に対応する。
第４の時刻ｔ３に続いて、第５の時刻ｔ４において、シリアル入力データストリームＳＲＬＩＮの５番目の連続サンプリング時刻に対応する同相成分ＣＬＫＩの第２の負のピークが発生する。第５の時刻ｔ４に続いて、第６の時刻ｔ５において、シリアル入力データストリームＳＲＬＩＮの６番目の連続サンプリング時刻に対応する直交位相成分ＣＬＫＱの第２の負のピークが発生する。第６の時刻ｔ５に続いて、第７の時刻ｔ６において、シリアル入力データストリームＳＲＬＩＮの７番目の連続サンプリング時刻に対応する同相成分ＣＬＫＩの第２の正のピークが発生する。第７の時刻ｔ６に続いて、第８の時刻ｔ７において、シリアル入力データストリームＳＲＬＩＮの８番目の連続サンプリング時間に対応する直交位相成分ＣＬＫＱの第２の正のピークが発生する。したがって、時刻ｔ４からｔ７は、同相および直交位相成分ＣＬＫＩおよびＣＬＫＱのそれぞれの第２の周期にわたるサンプリング時間、つまり、ＲＱＬクロック信号ＣＬＫＲＱＬのサンプリングウィンドウの後半部分に対応する。これにより、同相成分および直交位相成分ＣＬＫＩおよびＣＬＫＱの２つの周期を含むサンプリングウィンドウは、シリアル入力データストリームＳＲＬＩＮの８倍のオーバーサンプリング（8x oversampling）を定義する。前述のように、サンプリングウィンドウは、クロック信号ＣＬＫＲＱＬの２つの周期に限定されず、つまり、８倍オーバーサンプリングに限定されないが、代わりに、所望のサンプリング速度と、干渉（たとえば、シンボル間干渉（inter-symbol interference : ISI））との間のトレードオフに応じて、８倍よりも多いかまたは少ないオーバーサンプリングを提供できる。
図３は、ＲＱＬシリアルデータ受信器内のサンプリングコントローラ１００の一例を示す。サンプリングコントローラ１００は、ＲＱＬシリアルデータ受信器１８のサンプリングコントローラ２０に対応する。したがって、サンプリングコントローラ１００は、図２の例における同相成分ＣＬＫＩおよび直交位相成分ＣＬＫＱを含むなど、ＲＱＬクロック信号ＣＬＫＲＱＬに基づいてシリアル入力データストリームＳＲＬＩＮをサンプリングすることができる。このため、以下の図３の例の説明では、図１および図２の例を参照されたい。
サンプリングコントローラ１００は、ＲＱＬクロック信号ＣＬＫＲＱＬの少なくとも１つのサンプリングウィンドウに対応するシリアル入力データストリームＳＲＬＩＮの複数のサンプルを格納するように構成されたサンプルバッファ１０２（sample buffer）を含む。したがって、サンプルバッファ１０２は、リアルタイムで更新されるシリアル入力データストリームＳＲＬＩＮの複数のサンプルのリアルタイムヒストグラム（real-time histogram）を維持することができる。サンプリングコントローラ１００はまた、任意の１つのサンプリングウィンドウについてサンプルバッファ１０２に格納された複数のサンプルを分析して、任意のサンプリングウィンドウにおけるシリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を検出するように構成されたエッジ検出器１０４を含む。一例として、エッジ検出器１０４は、各サンプリングウィンドウ内の複数のサンプルのシーケンスにおける複数のサンプルの振幅を実質的に連続的に比較して、その複数の振幅間の差が所定の閾値より大きいかどうかを判定し、これにより、シリアル入力データストリームＳＲＬＩＮの論理状態の遷移を示す。
任意のサンプリングウィンドウの１組のサンプルが遷移サンプル（例えば、図２の例における時刻ｔ０からｔ７に対応する複数のサンプルのうちの任意の１つ）におけるデジタル値の遷移を含むと決定すると、データ取得コンポーネント１０６は、取得されたシリアル入力データストリームＳＲＬＩＮのデジタル値、つまり、デジタルビットに対応するものとして取得サンプルを指定する（designate）ことができる。取得サンプルは、遷移がそれぞれのサンプリングウィンドウでまたは前のウィンドウで発生した遷移サンプルから時間的に後に続く（例えば、データキャプチャコンポーネント１０６内のサンプル値として格納される）所定数のサンプルであるサンプルであり得る。遷移サンプルと取得サンプルとを分ける所定数のサンプルは、任意のサンプルウィンドウ内のサンプル数の半分に対応し、したがって、図２の例で定義されたサンプリングウィンドウの例では４つのサンプルに対応することができる。一例では、（例えば、図２の例で定義されたサンプリングウィンドウの時刻ｔ１における）遷移サンプルに対応する任意の８つのサンプルサンプリングウィンドウのうちの第２の連続サンプルのエッジ検出器１０４による決定の際に、データ取得コンポーネント１０６は、（例えば、図２の例で定義されたサンプリングウィンドウの時刻ｔ５における）サンプリングウィンドウの６番目の連続サンプルを取得サンプルとして定義することができる。したがって、本明細書でより詳細に説明するように、エッジ検出器１０４は、遷移ビットの位置がサンプリングウィンドウ内の他のサンプルに対して即座にまたは所定の時間量にわたって変化すると判定するまでなど、取得サンプルは、シリアル入力データストリームＳＲＬＩＮがデジタル値の遷移を含むか否かにかかわらず、後続のサンプリングウィンドウごとにシリアル入力データストリームＳＲＬＩＮのデジタル値を取得するためのサンプルに対応することができる。これにより、取得サンプルにおけるシリアル入力データストリームＳＲＬＩＮのデジタル値に対応するデジタルビットは、連続するサンプリングウィンドウの各々に関連するデータとして取得され得る。
別の例として、データ取得コンポーネント１０６は、受信されたシリアル入力データストリームＳＲＬＩＮにおいて生じ得る高周波ノイズ、ランダムエラー、および／またはデューティサイクルの問題を実質的に軽減するためなど、複数の取得サンプルを定義するように構成され得る。一例として、データ取得コンポーネント１０６は、第１の取得サンプル（例えば、遷移サンプルの４つのサンプル前）を定義し、取得されたデジタル値が第１の取得サンプルに隣接する１つ以上の追加の取得サンプルを定義し、取得されたデジタル値が複数の取得サンプルのそれぞれに関して全て一致するか、または多数派であるかを判定する。たとえば、データ取得コンポーネント１０６は、第１の取得サンプルを定義することができ、第１の取得サンプルに時間的に隣接する２つのサンプル（たとえば、それぞれ遷移サンプルの３、５つのサンプル前）に対応する第２および第３の取得サンプルを定義することができる。したがって、一例として、データ取得コンポーネント１０６は、第１、第２、および第３の取得サンプルのそれぞれで取得されたデジタル値に基づいて、サンプリングウィンドウに対する取得されたデジタル値を決定する投票アルゴリズム（voting algorithm）を実装できる。したがって、シリアル入力データストリームＳＲＬＩＮのデジタル値は、各サンプリングウィンドウの複数の取得サンプルの各々におけるデジタル値を評価することによって、高周波ノイズ、ランダムエラー、および／またはデューティサイクルの問題を実質的に軽減するように、各サンプリングウィンドウ内で取得され得る。
図４は、タイミング図１５０の他の例を示す。タイミング図１５０は、ＲＱＬクロック信号ＣＬＫＲＱＬおよびシリアル入力データストリームＳＲＬＩＮを示す。特に、タイミング図１５０は、ＲＱＬクロック信号ＣＬＫＲＱＬの第１のサンプリングウィンドウ１５２、第２のサンプリングウィンドウ１５４、第３のサンプリングウィンドウ１５６、および第４のサンプリングウィンドウ１５８を示す。ＲＱＬクロック信号ＣＬＫＲＱＬは、図２の例で示されたものと同様に、正弦波信号として示された同相成分および直交位相成分を含むものとして示されている。タイミング図１５０は、サンプリングコントローラ１００の動作に対応し得る。したがって、図４の例の以下の説明では、図１〜図３の例を参照されたい。
タイミング図１５０は、ＲＱＬクロック信号ＣＬＫＲＱＬの２周期のサンプリングウィンドウの各ピーク（例えば、正のピーク）および各トラフ（例えば、負のピーク）でのシリアル入力データストリームＳＲＬＩＮのサンプリングを示し、ＲＱＬクロック信号の各サンプリングウィンドウにある８つのサンプルのセットを提供する。したがって、サンプリングウィンドウ１５２、１５４、１５６、および１５８のそれぞれにおいて、タイミング図１５０は、図２の例に示されるのと同様に、サンプリング時刻を時刻ｔ０からｔ７として示す。図４の例では、シリアル入力データストリームＳＲＬＩＮの複数のサンプルは「ＳＭＰＬ」として提供されており、これは離散サンプルが閾値１６０より上または下のデジタル振幅を有することを示している。したがって、複数のサンプルＳＭＰＬは、任意のサンプル時刻におけるシリアル入力データストリームＳＲＬＩＮの論理ハイ（logic-high）または論理ロー（logic-low）のバイナリ状態を示す。前述のように、サンプリングウィンドウ１５２、１５４、１５６、および１５８のうちの１つまたは複数のサンプルＳＭＰＬは、サンプルバッファ１０２に格納され得る。
前述のように、エッジ検出器１０４は、サンプリングウィンドウ１５２、１５４、１５６、および１５８のうちの任意の１つについて複数のサンプルＳＭＰＬを分析して、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移の存在を判定するように構成され得る。第１のサンプリングウィンドウ１５２において、シリアル入力データストリームＳＲＬＩＮのデジタル値は、時刻ｔ０と時刻ｔ１との間で論理ハイから論理ローに切り替わる。エッジ検出器１０４による第１のサンプリングウィンドウ１５２内のシリアル入力データストリームＳＲＬＩＮの複数のサンプルＳＭＰＬの分析に応答して、エッジ検出器１０４は、時刻ｔ１における第２の連続サンプルがデジタル値の遷移の位置、つまり「ＥＤＧＥ」として図４の例に示されるような遷移サンプルに対応すると決定することができる。一例として、エッジ検出器１０４は、第１の連続サンプルと第２の連続サンプルの振幅が所定の閾値よりも大きな差を有すること、および／または閾値１６０に対して反対の極性を有することを特定することができる。それに応答して、データ取得コンポーネント１０６は、図４の例では「ＣＰＴＲ」として示されている取得サンプルに対応するように、時刻ｔ５における６番目の連続サンプル（例えば、遷移サンプルに続く４つのサンプル）を指定できる。したがって、データ取得コンポーネント１０６は、時刻ｔ５における６番目の連続サンプルのデジタル値に基づいて、第１のサンプリングウィンドウ１５２に対するシリアル入力データストリームＳＲＬＩＮのデジタル値として論理「０」を取得する。
第２のサンプリングウィンドウ１５４では、シリアル入力データストリームＳＲＬＩＮのデジタル値は、第２のサンプリングウィンドウ１５４を通して論理ローのままである。エッジ検出器１０４による第２のサンプリングウィンドウ１５４内のシリアル入力データストリームＳＲＬＩＮの複数のサンプルＳＭＰＬの分析に応答して、エッジ検出器１０４は、デジタル値の遷移がないと判定し、つまり、遷移サンプルがないと判定する。それに応答して、データ取得コンポーネント１０６は、第２のサンプリングウィンドウ１５４内の時刻ｔ５における６番目の連続サンプルが依然として取得サンプル「ＣＰＴＲ」に対応することを維持することができる。言い換えれば、エッジ検出器１０４は、第２のサンプリングウィンドウ１５４の間、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を特定しないので、データ取得コンポーネント１０６は、最新のサンプリングウィンドウの取得サンプルと同じ取得サンプルの位置を維持する。したがって、時刻ｔ５における６番目の連続サンプルは、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む最新のサンプリングウィンドウである第１のサンプリングウィンドウ１５２内の取得サンプルに対応するので、６番目の連続サンプルは、時刻ｔ５における第２のサンプリングウィンドウ１５４内の取得サンプルに対応する。したがって、データ取得コンポーネント１０６は、時刻ｔ５における６番目の連続サンプルのデジタル値に基づいて、第２のサンプリングウィンドウ１５４のシリアル入力データストリームＳＲＬＩＮのデジタル値として論理「０」を取得する。
第３のサンプリングウィンドウ１５６において、シリアル入力データストリームＳＲＬＩＮのデジタル値は、時刻ｔ１と時刻ｔ２の間に論理ローから論理ハイに切り替わる。一例として、ＲＱＬクロック信号ＣＬＫＲＱＬの周波数とシリアル入力データストリームＳＲＬＩＮとの間の周波数ドリフトは、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移位置の変化をもたらす。エッジ検出器１０４による第３のサンプリングウィンドウ１５６内のシリアル入力データストリームＳＲＬＩＮの複数のサンプルＳＭＰＬの分析に応答して、エッジ検出器１０４は、時刻ｔ２における第３の連続サンプルがデジタル値の遷移の位置に対応し、つまり、遷移サンプルに対応すると判定することができる。それに応じて、データ取得コンポーネント１０６は、取得サンプルに対応するように、時刻ｔ６における７番目の連続サンプル（例えば、遷移サンプルに続く４つのサンプル）を指定することができる。したがって、データ取得コンポーネント１０６は、時刻ｔ６における７番目の連続サンプルのデジタル値に基づいて、第３のサンプリングウィンドウ１５６に対するシリアル入力データストリームＳＲＬＩＮのデジタル値として論理「１」を取得する。
第４のサンプリングウィンドウ１５８では、シリアル入力データストリームＳＲＬＩＮのデジタル値は、第４のサンプリングウィンドウ１５８を通して論理ハイのままである。エッジ検出器１０４による第４のサンプリングウィンドウ１５８内のシリアル入力データストリームＳＲＬＩＮの複数のサンプルＳＭＰＬの分析に応答して、エッジ検出器１０４は、デジタル値の遷移がないと判定し、つまり、遷移サンプルがないと判定する。それに応答して、時刻ｔ６における７番目の連続サンプルがシリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む最新のサンプリングウィンドウである第３のサンプリングウィンドウ内の取得サンプルに対応するため、データ取得コンポーネント１０６は、第４のサンプリングウィンドウ１５８内の時刻ｔ６における７番目の連続サンプルが依然として取得サンプル「ＣＰＴＲ」に対応することを維持することができる。したがって、データ取得コンポーネント１０６は、時刻ｔ６における７番目の連続サンプルのデジタル値に基づいて、第４のサンプリングウィンドウ１５８に対するシリアル入力データストリームＳＲＬＩＮのデジタル値として論理「０」を取得する。
したがって、図４の例は、任意のサンプリングウィンドウ内の複数のサンプルに対する遷移サンプルの位置の変化に基づいて、取得サンプルの位置が変化し得ることを示す。しかしながら、遷移サンプルの位置の変化は単にジッタまたはノイズに対応する可能性があり、これは不整合な遷移サンプルの位置への誤った変化をもたらす可能性があることを理解されたい。図３の例に戻って参照すると、サンプリングコントローラ１００はまた、遷移サンプルの位置を変化させる可能性があるジッタおよび／またはノイズを実質的にフィルタリングするように構成された積分器システム（integrator system）１０８を含む。したがって、積分器システム１０８は、遷移サンプルの位置の変化がクロックドリフトに基づくのか、またはジッタおよび／またはノイズに基づくのかを判定し、これにより、取得サンプルの位置は、ジッタおよび／またはノイズに応答してシリアル入力データストリームＳＲＬＩＮのデジタル値の潜在的な複数の遷移の間のほぼ中心にある適切な位置に維持される。
積分器システム１０８は、前進カウンタ１１０、遅延カウンタ１１２、および積分カウンタ１１４を含む。前進カウンタ１１０および遅延カウンタ１１２は、一連のサンプリングウィンドウにわたって遷移サンプルの位置の変化を監視するように構成され得る。これにより、積分器システム１０８は、遷移サンプルの位置への変化を積分して、遷移サンプルの位置への変化がノイズ／ジッタを示すようにランダムであるか、またはクロックドリフトを示すような傾向であるかを判定するように構成され得る。一例として、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む各サンプリングウィンドウ内の事前に決定された公称位置（nominal location）からの遷移サンプルの位置の変化に応答して、前進カウンタ１１０および遅延カウンタ１１２は、相互に且つ排他的にインクリメントおよびデクリメントされる。前進カウンタ１１０または遅延カウンタ１１２のいずれかのカウント値が所定の閾値を超えたことに応答して、積分器システム１０８は、遷移サンプルの位置への変化がシリアル入力データストリームＳＲＬＩＮに対するＲＱＬクロックＣＬＫＲＱＬの周波数ドリフトに基づくと判定することができる。したがって、積分器システム１０８は、公称位置に対するサンプリングウィンドウの遷移サンプルの位置の一貫した変化に対応するために、遷移サンプルの公称位置を変更することができ、これにより、公称位置（たとえば、新しい公称位置に続く４つのサンプル）に対する取得サンプルの対応する位置を前進または後退させることができる。
例えば、積分器システム１０８は、遷移サンプルの公称位置を図２および図４の例の時刻ｔ１における第２の連続サンプルとして設定することができる。シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む後続のサンプリングウィンドウにおいて、エッジ検出器１０４は、遷移サンプルが時刻ｔ２において３番目の連続サンプルであることを検出する。それに応答して、データ所得コンポーネント１０６は、取得サンプルの位置を時刻ｔ５において６番目の連続サンプル（例えば、時刻ｔ１における２番目の連続サンプルとしての遷移サンプルの公称位置に続く４つのサンプル）を維持することができる。積分器システム１０８は、（例えば、遅延カウンタ１１２内の値を「１」だけデクリメントさせながら）前進カウンタ１１０内の値を「１」だけインクリメントさせることができる。シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含むいくつかの後続のサンプリングウィンドウの後、エッジ検出器１０４は、遷移サンプルが時刻ｔ２において３番目の連続サンプルであることを検出し続ける。それに応答して、データ取得コンポーネント１０６は、後続の各サンプリングウィンドウ内の時刻ｔ５における６番目の連続サンプルにおける取得サンプルの位置を維持し、積分器システム１０８は、シリアル入力データストリームＳＲＬＩＮのデジタル値の遷移を含む対応する複数のサンプリングウィンドウの各々における前進カウンタ１１０内の値を「１」だけインクリメントする。
この上記の例では、前進カウンタ１１０のカウント値が所定の閾値を超えると、積分器システム１０８は、ノイズおよび／またはジッタではなく、遷移サンプルの位置の変化がクロックドリフトの結果であることを検出する。したがって、積分器システム１０８は、前進カウンタ１１０および遅延カウンタ１１２から値をクリアすることができ、遷移サンプルの公称位置を時刻ｔ１における２番目の連続サンプルから時刻ｔ２における３番目の連続サンプルに変更することができ、それに対応して、（例えば、データ所得コンポーネント１０６にその変更を記憶することによって）取得サンプルの位置を時刻ｔ５における６番目の連続サンプルから時刻ｔ６における７番目の連続サンプルに変更することができる。したがって、積分器システム１０８は、検出されたクロックドリフトに応答してサンプリングウィンドウ内の他のサンプルに対する所得サンプルの位置が変化するだけであることを保証することができる。この上記の例は、（例えば、前進カウンタ１１０の値もデクリメントしながら）遅延カウンタ１１２をインクリメントすることに基づいて、サンプリングウィンドウ内の他のサンプルに対して前進するのではなく、サンプリングウィンドウ内の他のサンプルに対して後退する取得サンプルの位置をもたらすクロックドリフトにも同様に適用可能であることを理解されたい。さらに、積分器システム１０８は、ＲＱＬクロック信号ＣＬＫＲＱＬの周期に関してサンプリングウィンドウの連続するサンプルを再定義することに基づくなど（例えば、ＲＱＬクロック信号ＣＬＫＲＱＬのどのピークおよびトラフがサンプリングウィンドウのどのサンプルに対応するかに基づいて）それぞれの遷移の位置および取得サンプルに対する変更に基づいてサンプリングウィンドウを再定義してサンプルを取得するように構成され得る。したがって、積分器システム１０８は、複数のサンプルをサンプルバッファ１０２に格納する目的などのために、遷移および複数のサンプルを同じ１つのサンプリングウィンドウ内で取得することができる。
さらに、積分カウンタ１１４は、遷移サンプルの位置の変化がサンプリングウィンドウの変化を判定するのに十分頻繁に生じるかどうかを判定するように構成された漏れ積分器コンポーネント（leaky integrator component）として積分器システム１０８が動作することを可能にする。例えば、積分カウンタ１１４は、サンプリングウィンドウの数または遷移の数をカウントするように構成され得る。したがって、積分カウンタ１１４のカウント値が所定の閾値を超えたことに応答して、積分器システム１０８は、遷移サンプルの位置に対する以前の調整要因を無視するのに十分な時間が経過したと判断することができる。それに応じて、積分器システム１０８は、前進カウンタ１１０および遅延カウンタ１１２の値をデクリメントして、積分器システム１０８を漏れ積分器として実装することができる。たとえそれぞれの処理が公称カウント値をデクリメントさせることを要求するとしても、前進カウンタ１１０および遅延カウンタ１１２がそれぞれのゼロよりも小さいカウント値をデクリメントしないように構成されるように、前進カウンタ１１０および遅延カウンタ１１２は、正またはゼロのカウント値のみを保持するように構成され得る。
図５は、タイミング図１９０のさらなる他の例を示す。タイミング図１９０は、対応するそれぞれのデータストリームのサンプリングウィンドウのシーケンスの別々の３つの図を示す。図５の例では、サンプリングウィンドウのシーケンスは、第１のシーケンス１９２、第２のシーケンス１９４、および第３のシーケンス１９６として示され、シーケンス１９２、１９４、および１９６のそれぞれは、各々、単一のサンプリングウィンドウと、その単一のサンプリングウィンドウに続く「Ｅ」、「Ｔ」、または「Ｌ」のうちの１つのラベルが付された７つの連続サンプリングウィンドウと、を含む。サンプリングウィンドウ「Ｅ」は、直前のサンプリングウィンドウに対して早期に検出されている取得サンプルに対応し、サンプリングウィンドウ「Ｔ」は、直前のサンプリングウィンドウと同じように検出されている取得サンプルに対応し、サンプリングウィンドウ「Ｌ」は、直前のサンプリングウィンドウに対して遅れて検出されている取得サンプルに対応する。図５の例では、シーケンス１９２、１９４、および１９６のサンプリングウィンドウは、明確にするために４つのグループで提供されるように示されている。
第１のシーケンス１９２は、単一の「Ｅ」のサンプリングウィンドウとそれに続く「ＴＴＴＴ ＴＴＴＴ ＴＴＴＴ ＴＴＴＴ」のサンプリングウィンドウのパターンを示す。したがって、第１のシーケンス１９２の例では、（「Ｔ」のサンプリングウィンドウに対応する）取得サンプルの公称時刻で１６回（閾値）の遷移後、積分カウンタ１１４は、連続サンプリングウィンドウの取得サンプルを移動させる１つの要因（reason）（「Ｅ」のサンプリングウィンドウ）を無視する。しかしながら、「ＴＴＴＴ ＥＴＴＴ ＴＥＴＴ ＴＴＥＴ」が後に続く単一の「Ｅ」を示すシーケンス１９４では、シーケンス１９４は、最初の「Ｅ」のサンプリングウィンドウの後に１６回の遷移を含む。したがって、積分カウンタ１１４は、最初の「Ｅ」を無視することを考慮すると、前進カウンタ１１０のカウント値を「４」ではなく「３」だけインクリメントする。シーケンス１９４が、示されたパターンを繰り返し続ける場合、積分カウンタ１１４は、所得サンプルを異なるサンプル時刻に遷移させる。例えば、「Ｅ」のサンプリングウィンドウとそれに続く２１個の「ＴＴＴＴＥ」サンプリングウィンドウのグループのシーケンスは、取得サンプルを移動させる２２個の要因を提供するために積分カウンタによって決定されることができるが、前進カウンタ１１０の実質「１６」のインクリメントのための５＊２１／１６＝６の要因を無視することができ、これは閾値を移動させるのに十分であり得る。しかしながら、１９個の「Ｔ」サンプリングウィンドウが後に続く「Ｅ」のサンプリングウィンドウの第１のシーケンス１９２は、取得サンプルを連続サンプリングウィンドウに移動させるのに十分な要因を提供しないかもしれない。
９個の「Ｅ」のサンプリングウィンドウから８個の「Ｌ」のサンプリングウィンドウを引いて正味１個の「Ｅ」のサンプリングウィンドウを提供すると仮定し、１６回の遷移毎に積分カウンタ１１４が１個のサンプリングウィンドウを無視して、取得サンプルの有効なゼロ遷移を提供すると仮定すると、シーケンス１９６は、単一の「Ｅ」のサンプリングウィンドウとそれに続く「ＥＬＥＬ ＥＬＥＬ ＥＬＥＬ ＥＬＥＬ」のサンプリングウィンドウのパターンを示し、この目的のために、実質的に一つの「Ｅ」とそれに続く１６個の「Ｔ」のサンプリングウィンドウと等価である。
一例として、最も典型的なデータ符号化プロトコルは、高い最小遷移速度を有することができるので、関連するデータ受信器はそれらを追跡することができる。プロトコルが、数千、数百、または１０個の連続サンプルを同じ値にすることを許可している場合、受信器は、ドリフトを十分に速く追跡できない可能性がある。したがって、第３のシーケンス１９６に関して前述した「ＥＬ」パターンは、パス（path）内のデューティサイクルの問題から生じる可能性があり、通常の遷移と全く同様にフィルタリングすることができる。別の例として、積分カウンタは、代わりに単に時間をカウントして取得サンプルの遷移の数ではなく取得サンプルの遷移の機会（opportunity）をカウントすることができる。統計的に言えば、どのプロトコルでも少なくとも半分の機会で遷移が発生する可能性があり、マンチェスター符号化のような極端な場合は、最小の１／２を保証でき、統計的に３／４を提供できる。したがって、マンチェスター符号化では、最大で３２個のサンプリングウィンドウ内で、平均して約２１個のサンプリングウィンドウ内で、１６回の遷移が発生する可能性がある。したがって、２１個のサンプリングウィンドウごとに無視することは、１６個の遷移ごとに無視することとほぼ同等であり得る。結果として、漏れ積分器として積分カウンタ１１４を具体化することは、取得サンプルの遷移のいくらかの「失敗（forgetfulness）」が改善されたデータ取得システムを設けることを提供する。さらに、単一クロックに適合するＲＱＬ環境において中程度の論理回路を設計することは困難であるため、漏れ積分器に近い単純な回路として動作する積分カウンタ１１４は、正確な漏れ積分器を実装することを必要とされる追加の回路を実装するよりも有益であり得る。
本明細書で説明されるように、積分器システム１０８がノイズおよび／またはジッタをフィルタリングするための追加のまたは代替の方法を実装できるように、前進カウンタ１１０および遅延カウンタ１１２の使用が例として提供される。例えば、積分器システム１０８は、任意の数のサンプリングウィンドウ内の移動の頻度に基づいて遷移サンプルを移動させ、遷移サンプルの移動の振動（oscillation）を実質的に緩和し、その結果、積分器システム１０８は、振動的に、遷移サンプルを進め、遷移サンプルを遅らせ、そして遷移サンプルを進めることなどができる。このような振動は、積分器システム１０８が実際の傾向を追跡する能力を妨げる可能性があるので、遷移サンプルの移動は、動かすための説得力のある要因がある場合にのみ発生する可能性がある。したがって、前進カウンタ１１０および遅延カウンタ１１２の使用に対する１つの代替案は、前述の漏れ積分の概念（leaky integration concept）を有する単一の符号付きカウンタ（single signed counter）の使用であり得る。結果として、前述の漏れ積分の実行を伴った単一の符号付きカウンタは、取得サンプルを移動させる要因を無視し、取得サンプルをニュートラルゼロ値（neutral zero value）に移動させる要因をゆっくり変更する（move）傾向がある漏れ積分器として動作できることを提供できる。漏れ積分器がプラスしきい値またはマイナスしきい値になると、取得サンプルとサンプリングウィンドウを移動すべきである。ゼロまたはゼロに近い漏れ積分器は、サンプリングウィンドウが適切に位置合わせされていることを示すが、周波数の不一致がある場合、漏れ積分器は、定期的に複数のしきい値の１つに近づいて、ウィンドウのシフト（および漏れ積分器のリセット）をさせる。その時点で、漏れ積分器は、所定の時間だけゼロ近くに留まるべきである。例えば、関連する送信器とデータ受信器が、５ＧＨｚと５．００１ＧＨｚの異なる周波数で動作する場合、データ受信器は、約１ＭＨｚのレート（すなわち、複数の周波数の差）でサンプルウィンドウを調整することができる。前進間の百万クロックサイクル（million clock cycles between advances）において、漏れ積分器は、数十万クロックサイクルの間、ゼロ近くに留まることができる。その後、数千クロックを超えると、漏れ積分器は、１つのしきい値にドリフトし始め、数百クロックを超えると、漏れ積分器は、ドリフトをより急速に増大させ、サンプルポイントを移動させる。したがって、積分器システム１０８は、さまざまな方法で遷移サンプル、つまり適切な取得サンプルの追跡を提供することができる。
さらに、積分器システム１０８は、遷移サンプルの位置の変化の例外的な場合に対応するようにプログラムすることができることを理解されたい。第１の例として、遷移サンプルの位置が次の連続サンプリングウィンドウにおいて０番目のサンプル位置から７番目のサンプル位置に変化すると予想される場合、任意の８番目のサンプル位置のサンプリングウィンドウ内に２つの有効サンプルがあり得る。同様に、遷移サンプルの位置が、次の連続サンプリングウィンドウにおいて７番目のサンプル位置から０番目のサンプル位置に変化すると予想される場合、任意の８番目のサンプル位置のサンプリングウィンドウには有効なサンプルが存在しない。積分器システム１０８は、２つの有効サンプルまたはゼロ個の有効サンプルのいずれかを含むサンプリングウィンドウを考慮することができ、連続サンプリングウィンドウに対してサンプリングを提供し続けることができる。
したがって、サンプリングコントローラ１００は、ＲＱＬ環境においてシリアル入力データストリームの高速データ取得を提供するための方法として本明細書で説明される。シリアル入力データストリームＳＲＬＩＮのオーバーサンプリングに基づいて、サンプリングコントローラ１００は、ＲＱＬ環境では実装できない位相ロックループ（ＰＬＬ）およびリカバークロック（recovered clock）の機能をエミュレートする方法で、非常に高いデータレート（例えば１０ＧＨｚ）でデータを取得することができる。さらに、サンプリングコントローラ１００は、高価な試験機器または非常に低いデータレートを必要とせずに具体化され、これにより、より効率的で費用対効果の高いデータ取得方法が可能になる。
上記の構造的および機能的特徴を考慮して、本発明の様々な態様による方法論は、図６を参照してよりよく理解されるであろう。説明を簡単にするために、図６の方法は連続的に実行されるものとして示され説明されているが、本発明はいくつかの態様に従って図に示される順序によって限定されないことを理解され認識されたい。本発明は、異なる順序で、および／または本明細書に示し説明したものとは別の態様と同時に発生する。さらに、本発明の一態様による方法を具体化するために、例示されたすべての特徴が必要とされるわけではない。
図６は、シリアル入力データストリーム（例えば、シリアル入力データストリームＳＲＬＩＮ）からデータを取得するための方法２００の一例を示す。２０２において、シリアル入力データストリームは、第１の周波数でシリアルデータ送信器（例えば、シリアルデータ送信器１４）からＲＱＬ受信器システム（例えば、ＲＱＬ受信器システム１８）の入力で受信される。２０４において、シリアル入力データストリームは、第１の周波数の２倍である第２の周波数を有するＲＱＬクロック信号（例えば、ＲＱＬクロック信号ＣＬＫＲＱＬ）を用いてサンプリングされ、（例えば、ＲＱＬクロック信号の各ピークと各トラフで）複数のサンプルを生成する。２０６において、シリアル入力データストリームのデジタル値の遷移が、ＲＱＬクロック信号の任意のサンプリングウィンドウ（例えば、サンプリングウィンドウ１５２、１５４、１５６、１５８）内の複数のサンプルのうちの遷移サンプルで検出される。２０８において、シリアル入力データストリームのデジタル値は、ＲＱＬクロック信号の各サンプリングウィンドウ内の複数のサンプルのうちの１つの取得サンプルで取得される。取得サンプルは、ＲＱＬクロック信号の各サンプリングウィンドウ内の遷移サンプルの位置に続く所定数のサンプルとすることができる。
上記の説明は本発明の例である。当然のことながら、本発明を説明する目的で構成要素または方法論の考えられるすべての組み合わせを説明することは不可能であるが、当業者は本発明のさらなる多くの組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような変更、修正、および変形を包含することを意図している。
上記の説明は本発明の例である。当然のことながら、本発明を説明する目的で構成要素または方法論の考えられるすべての組み合わせを説明することは不可能であるが、当業者は本発明のさらなる多くの組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような変更、修正、および変形を包含することを意図している。
以下に、上記各実施形態から把握できる技術思想を記載する。
（付記１）
シリアルデータ送信器から供給されるシリアル入力データストリームをＲＱＬデータストリームに変換するように構成されたレシプロカル量子論理（ＲＱＬ）受信器システムであって、
前記レシプロカル量子論理受信器システムは、サンプリングコントローラを備え、
前記サンプリングコントローラは、
ＲＱＬクロック信号の各サンプリングウィンドウにわたって取得された前記シリアル入力データストリームの複数のサンプルを記憶するように構成されたサンプリングバッファと、
前記ＲＱＬクロック信号の任意の１つのサンプリングウィンドウにおける前記シリアル入力データストリームのデジタル値の遷移に関連する前記サンプリングバッファに記憶された複数のサンプルのうちの１つに対応する遷移サンプルを決定するように構成されたエッジ検出器と、
前記サンプリングバッファに記憶された複数のサンプルの遷移サンプルに続く予め設定された数のサンプルである前記複数のサンプルの取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成されたデータ取得コンポーネントと、
前記シリアル入力データストリームのデジタル値の遷移が行われる前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置を監視すること、および前記サンプリングバッファに記憶された複数のサンプルに対する前記遷移サンプルの位置の変化に応答して、前記データ取得コンポーネントを用いて、前記ＲＱＬクロック信号の各サンプリングウィンドウの取得サンプルの位置を変更することを実行するように構成された積分器システムと、を含む、レシプロカル量子論理受信器システム。
（付記２）
前記ＲＱＬクロック信号は、同相成分と直交位相成分とを含み、前記シリアル入力データストリームの周波数の２倍に略等しい周波数を有し、
前記サンプリングコントローラは、前記ＲＱＬクロック信号の各正負のピークにおいて前記シリアル入力データストリームをサンプリングして前記ＲＱＬクロック信号の各サンプリングウィンドウにわたって前記シリアル入力データストリームの８つのサンプルを前記サンプリングバッファに記憶するように構成される、付記１に記載のレシプロカル量子論理受信器システム。
（付記３）

前記サンプリングコントローラは、
前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルに続くＲＱＬクロック信号の各サンプリングウィンドウに対応する複数のサンプルの半分に等しいサンプル数である取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成される、付記１に記載のレシプロカル量子論理受信器システム。
（付記４）
前記積分器システムは、
予め設定された時間にわたる前記複数のサンプルに関して前記遷移サンプルの正味の変化をカウントするように構成され、且つ前記予め設定された時間にわたる前記複数のサンプルに対する前記遷移サンプルのゼロではない正味の変化に応答して前記ＲＱＬクロック信号のサンプリングウィンドウの前記複数のサンプルに対して前方または後方に取得サンプルを調整するように構成された少なくとも１つのカウンタを含む、付記１に記載のレシプロカル量子論理受信器システム。
（付記５）
前記少なくとも１つのカウンタは、
前記ＲＱＬクロック信号の複数のサンプルに対して前方にドリフトする遷移サンプルの位置の発生をカウントするように構成された前進カウンタと、
前記ＲＱＬクロック信号において前記複数のサンプルに対して後方にドリフトする遷移サンプルの位置の発生をカウントするように構成された遅延カウンタと、を含み、
前記前進カウンタおよび遅延カウンタの各々は、前記前進カウンタおよび前記遅延カウンタのうちの他方でインクリメントするカウント値に応答してカウント値をデクリメントするように構成される、付記４に記載のレシプロカル量子論理受信器システム。

Claims (20)

  1. シリアルデータ送信器から供給されるシリアル入力データストリームをレシプロカル量子論理（ＲＱＬ）データストリームに変換するように構成されたレシプロカル量子論理受信器システムであって、
    ＲＱＬクロック信号の各サンプリングウィンドウにわたって複数のサンプルで前記シリアル入力データストリームをオーバーサンプリングして、前記ＲＱＬクロック信号の任意の一つのサンプリングウィンドウにおいて前記シリアル入力データストリームのデジタル値の遷移に関連する複数のサンプルのうちの１つに対応する遷移サンプルを決定するように構成されたサンプリングコントローラを備え、
    前記ＲＱＬクロック信号の各サンプリングウィンドウにおいて前記遷移サンプルの位置に続く予め設定された数のサンプルである取得サンプルでシリアル入力データストリームのデジタル値を取得するようにさらに構成されるレシプロカル量子論理受信器システム。
  2. 前記ＲＱＬクロック信号は、同相成分と直交位相成分とを含み、前記シリアル入力データストリームの周波数の２倍に略等しい周波数を有し、
    前記サンプリングコントローラは、前記ＲＱＬクロック信号の各正負のピークにおいて前記シリアル入力データストリームをサンプリングして前記ＲＱＬクロック信号の各サンプリングウィンドウにわたって前記シリアル入力データストリームの８つのサンプルを提供するように構成される、請求項１に記載のレシプロカル量子論理受信器システム。
  3. 前記サンプリングコントローラは、
    前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置に続くＲＱＬクロック信号の各サンプリングウィンドウに対応する複数のサンプルの半分に等しいサンプル数である取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成される、請求項１に記載のレシプロカル量子論理受信器システム。
  4. 前記取得サンプルは、第１の取得サンプルであり、
    前記サンプリングコントローラは、前記第１の取得サンプルに関して対応する少なくとも１つの次のサンプルまたは少なくとも１つの前のサンプルに対応する少なくとも１つの追加の取得サンプルで前記シリアル入力データストリームのデジタル値を取得するようにさらに構成され、
    前記サンプリングコントローラは、
    対応する前記第１の取得サンプルおよび前記対応する少なくとも１つの追加の取得サンプルの各々で前記シリアル入力データストリームの取得された大多数の値のデジタル値に対応する投票アルゴリズムに基づいて、任意のサンプリングウィンドウのシリアル入力データストリームのデジタル値を判定するようにさらに構成される、請求項１に記載のレシプロカル量子論理受信器システム。
  5. 前記サンプリングコントローラは、
    前記シリアル入力データストリームのデジタル値の遷移が行われるＲＱＬクロック信号の各サンプリングウィンドウにおけるシリアル入力データストリームのデジタル値の遷移の位置に対応する遷移サンプルの位置を監視するように構成され、
    前記複数のサンプルに対する遷移サンプルの位置の変化に応答して、前記ＲＱＬクロック信号の各サンプリングウィンドウにおける前記取得サンプルの位置を変化させるように構成される、請求項１に記載のレシプロカル量子論理受信器システム。
  6. 前記サンプリングコントローラは、
    前記シリアルデータ送信器に関連するクロックに対する前記ＲＱＬクロック信号のクロックドリフトを判定し、前記複数のサンプルに対する遷移サンプルの位置の変化に基づいて、前記デジタル値の遷移の変化に関連するノイズおよびジッタをフィルタリングするように構成された積分器システムを含む、請求項１に記載のレシプロカル量子論理受信器システム。
  7. 前記積分器システムは、
    予め設定された時間にわたる前記複数のサンプルに関して前記遷移サンプルの正味の変化をカウントするように構成され、且つ前記予め設定された時間にわたる前記複数のサンプルに対する前記遷移サンプルのゼロではない正味の変化に応答して前記ＲＱＬクロック信号のサンプリングウィンドウの前記複数のサンプルに対して前方または後方に取得サンプルの位置を調整するように構成された少なくとも１つのカウンタを含む、請求項６に記載のレシプロカル量子論理受信器システム。
  8. 前記少なくとも１つのカウンタは、
    前記ＲＱＬクロック信号の複数のサンプルに対して前方に遷移サンプルの位置がドリフトすることに応答して、前進カウント値をインクリメントするように構成された前進カウンタと、
    前記ＲＱＬクロック信号において複数のサンプルに対して後方に遷移サンプルの位置がドリフトすることに応答して、遅延カウント値をインクリメントするように構成された遅延カウンタと、を含み、
    前記前進カウンタは、前記遅延カウンタが遅延カウント値をインクリメントするのに応答して、前進カウント値をデクリメントするように構成され、前記遅延カウンタは、前記前進カウンタが前進カウント値をインクリメントするのに応答して、遅延カウント値をデクリメントするように構成される、請求項７に記載のレシプロカル量子論理受信器システム。
  9. 前記サンプリングコントローラは、
    複数のカウンタを用いて前記遷移が行われるＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルに対する前記シリアル入力データストリームのデジタル値の遷移の変化に対応する遷移サンプルの位置の変化を監視すること、
    積分器システムを用いて前記複数のサンプルに対する前記遷移サンプルの変化に基づいて、前記デジタル値の遷移の変化に関連するノイズおよびジッタをフィルタリングすること、を実行するように構成される、請求項１に記載のレシプロカル量子論理受信器システム。
  10. シリアル入力データストリームからデータを取得するための方法であって、
    シリアルデータ送信器からレシプロカル量子論理（ＲＱＬ）受信器システムの入力において第１の周波数で前記シリアル入力データストリームを受信すること、
    前記第１の周波数の２倍の第２の周波数を有するＲＱＬクロック信号を用いて前記シリアル入力データストリームをサンプリングして複数のサンプルを生成すること、
    前記ＲＱＬクロック信号の任意のサンプリングウィンドウの複数のサンプルのうちの遷移サンプルで前記シリアル入力データストリームのデジタル値の遷移を検出すること、
    前記ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルのうちの取得サンプルを用いて、前記シリアル入力データストリームのデジタル値を取得すること、を備え、
    前記取得サンプルは、前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置に続く予め設定された数のサンプルである、方法。
  11. 前記シリアル入力データストリームをサンプリングすることは、
    前記ＲＱＬクロック信号の同相成分および直交位相成分の各々の各正負のピークにおいて前記シリアル入力データストリームをサンプリングすることを含む、請求項１０に記載の方法。
  12. 前記デジタル値を取得することは、
    前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルに続くＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルの半分である取得サンプルで前記シリアル入力データストリームのデジタル値を取得することを含む、請求項１に記載のレシプロカル量子論理受信器システム。
  13. 前記ＲＱＬクロック信号の複数の連続サンプリングウィンドウにわたって前記複数のサンプルに対する前記遷移サンプルの位置を監視すること、
    前記ＲＱＬクロック信号の前記複数の連続サンプリングウィンドウの各々において第１の位置から第２の位置に前記遷移サンプルの位置が変化したことに応答して、前記複数のサンプルに対する前記取得サンプルの位置を変化させること、をさらに備える請求項１０に記載の方法。
  14. 前記ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルに対して前記遷移サンプルの位置が進んでいることに応答して、前進カウンタをインクリメントし、遅延カウンタをデクリメントすること、
    前記ＲＱＬクロック信号の各サンプリングウィンドウの複数のサンプルに対して前記遷移サンプルの位置が遅れていることに応答して、前記前進カウンタをデクリメントし、且つ遅延カウンタをインクリメントすること、
    前進タイマのカウント値が予め設定された前進閾値を超えたことに応答して、前記取得サンプルの位置を進ませること、
    遅延タイマのカウント値が予め設定された遅延閾値を超えたことに応答して、前記取得サンプルの位置を遅らせること、をさらに備える請求項１０に記載の方法。
  15. 前記前進カウンタおよび前記遅延カウンタに基づいて、前記ＲＱＬクロック信号の各サンプリングウィンドウにおいて積分カウンタをインクリメントすること、
    前記積分カウンタに基づいて前記前進カウンタおよび前記遅延カウンタをデクリメントして、前記デジタル値の遷移の変化に関連するノイズおよびジッタを実質的にフィルタリングすること、をさらに備える請求項１４に記載の方法。
  16. シリアルデータ送信器から供給されるシリアル入力データストリームをＲＱＬデータストリームに変換するように構成されたレシプロカル量子論理（ＲＱＬ）受信器システムであって、
    前記レシプロカル量子論理受信器システムは、サンプリングコントローラを備え、
    前記サンプリングコントローラは、
    ＲＱＬクロック信号の各サンプリングウィンドウにわたって取得された前記シリアル入力データストリームの複数のサンプルを記憶するように構成されたサンプリングバッファと、
    前記ＲＱＬクロック信号の任意の１つのサンプリングウィンドウにおける前記シリアル入力データストリームのデジタル値の遷移に関連する前記サンプリングバッファに記憶された複数のサンプルのうちの１つに対応する遷移サンプルを決定するように構成されたエッジ検出器と、
    前記サンプリングバッファに記憶された複数のサンプルの遷移サンプルに続く予め設定された数のサンプルである前記複数のサンプルの取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成されたデータ取得コンポーネントと、
    前記シリアル入力データストリームのデジタル値の遷移が行われる前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルの位置を監視すること、および前記サンプリングバッファに記憶された複数のサンプルに対する前記遷移サンプルの位置の変化に応答して、前記データ取得コンポーネントを用いて、前記ＲＱＬクロック信号の各サンプリングウィンドウの取得サンプルの位置を変更することを実行するように構成された積分器システムと、を含む、レシプロカル量子論理受信器システム。
  17. 前記ＲＱＬクロック信号は、同相成分と直交位相成分とを含み、前記シリアル入力データストリームの周波数の２倍に略等しい周波数を有し、
    前記サンプリングコントローラは、前記ＲＱＬクロック信号の各正負のピークにおいて前記シリアル入力データストリームをサンプリングして前記ＲＱＬクロック信号の各サンプリングウィンドウにわたって前記シリアル入力データストリームの８つのサンプルを前記サンプリングバッファに記憶するように構成される、請求項１６に記載のレシプロカル量子論理受信器システム。
  18. 前記サンプリングコントローラは、
    前記ＲＱＬクロック信号の各サンプリングウィンドウの遷移サンプルに続くＲＱＬクロック信号の各サンプリングウィンドウに対応する複数のサンプルの半分に等しいサンプル数である取得サンプルで前記シリアル入力データストリームのデジタル値を取得するように構成される、請求項１６に記載のレシプロカル量子論理受信器システム。
  19. 前記積分器システムは、
    予め設定された時間にわたる前記複数のサンプルに関して前記遷移サンプルの正味の変化をカウントするように構成され、且つ前記予め設定された時間にわたる前記複数のサンプルに対する前記遷移サンプルのゼロではない正味の変化に応答して前記ＲＱＬクロック信号のサンプリングウィンドウの前記複数のサンプルに対して前方または後方に取得サンプルを調整するように構成された少なくとも１つのカウンタを含む、請求項１６に記載のレシプロカル量子論理受信器システム。
  20. 前記少なくとも１つのカウンタは、
    前記ＲＱＬクロック信号の複数のサンプルに対して前方にドリフトする遷移サンプルの位置の発生をカウントするように構成された前進カウンタと、
    前記ＲＱＬクロック信号において前記複数のサンプルに対して後方にドリフトする遷移サンプルの位置の発生をカウントするように構成された遅延カウンタと、を含み、
    前記前進カウンタおよび遅延カウンタの各々は、前記前進カウンタおよび前記遅延カウンタのうちの他方でインクリメントするカウント値に応答してカウント値をデクリメントするように構成される、請求項１９に記載のレシプロカル量子論理受信器システム。
JP2019503270A 2016-07-22 2017-06-26 レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム Active JP6720401B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/217,003 2016-07-22
US15/217,003 US10083148B2 (en) 2016-07-22 2016-07-22 Reciprocal quantum logic (RQL) serial data receiver system
PCT/US2017/039265 WO2018017287A1 (en) 2016-07-22 2017-06-26 Reciprocal quantum logic (rql) serial data receiver system

Publications (3)

Publication Number Publication Date
JP2019525595A true JP2019525595A (ja) 2019-09-05
JP2019525595A5 JP2019525595A5 (ja) 2020-05-21
JP6720401B2 JP6720401B2 (ja) 2020-07-08

Family

ID=59351069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503270A Active JP6720401B2 (ja) 2016-07-22 2017-06-26 レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム

Country Status (7)

Country Link
US (1) US10083148B2 (ja)
EP (1) EP3488526B1 (ja)
JP (1) JP6720401B2 (ja)
KR (1) KR102103371B1 (ja)
AU (1) AU2017299426B2 (ja)
CA (1) CA3029758C (ja)
WO (1) WO2018017287A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022187467A (ja) * 2021-06-07 2022-12-19 ノースロップ グラマン システムズ コーポレーション 超伝導アイソクロナス受信機システム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108810431B (zh) * 2018-06-22 2021-04-09 中国科学院长春光学精密机械与物理研究所 多通道低频cmos串行图像数据的训练方法
US11483124B2 (en) * 2021-02-25 2022-10-25 Rohde & Schwarz Gmbh & Co. Kg Clock and data recovery processor, measurement device and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239120A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd ディジタルｐｌｌ及び通信制御装置
JP2004071630A (ja) * 2002-08-01 2004-03-04 Japan Women's Univ ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路
JP2004180188A (ja) * 2002-11-29 2004-06-24 Hitachi Ltd データ再生方法およびデジタル制御型クロックデータリカバリ回路
JP2008141503A (ja) * 2006-12-01 2008-06-19 Aiphone Co Ltd 同期通信システム
JP2008537430A (ja) * 2005-05-02 2008-09-11 エヌエックスピー ビー ヴィ アダプティブストローブオフセット調整付き受信機
JP2010517371A (ja) * 2007-01-18 2010-05-20 ノースロップ グラマン システムズ コーポレーション 単一磁束量子回路
JP2011139407A (ja) * 2010-01-04 2011-07-14 Nec Corp 受信回路
KR20140067032A (ko) * 2011-08-12 2014-06-03 노스롭 그루먼 시스템즈 코포레이션 초전도 래치 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420895B1 (en) 2001-03-23 2002-07-16 Trw Inc. High-sensitivity, self-clocked receiver for multi-chip superconductor circuits
JP3990123B2 (ja) * 2001-07-17 2007-10-10 日本電気株式会社 サンプラーおよび計測方法
US7532645B1 (en) 2005-01-14 2009-05-12 Xilinx, Inc. Receiver operable to receive data at a lower data rate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239120A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd ディジタルｐｌｌ及び通信制御装置
JP2004071630A (ja) * 2002-08-01 2004-03-04 Japan Women's Univ ジョセフソン回路用位相比較器及びこれを用いたｐｌｌ回路
JP2004180188A (ja) * 2002-11-29 2004-06-24 Hitachi Ltd データ再生方法およびデジタル制御型クロックデータリカバリ回路
JP2008537430A (ja) * 2005-05-02 2008-09-11 エヌエックスピー ビー ヴィ アダプティブストローブオフセット調整付き受信機
JP2008141503A (ja) * 2006-12-01 2008-06-19 Aiphone Co Ltd 同期通信システム
JP2010517371A (ja) * 2007-01-18 2010-05-20 ノースロップ グラマン システムズ コーポレーション 単一磁束量子回路
JP2011139407A (ja) * 2010-01-04 2011-07-14 Nec Corp 受信回路
KR20140067032A (ko) * 2011-08-12 2014-06-03 노스롭 그루먼 시스템즈 코포레이션 초전도 래치 시스템
JP2014529216A (ja) * 2011-08-12 2014-10-30 ノースロップ グルムマン システムズ コーポレイション 超伝導ラッチシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
藤巻 朗 AKIRA FUJIMAKI: "超伝導デジタル回路の研究開発動向 Research and Development of Superconductor Digital Circuits", 電子情報通信学会２０１３年総合大会講演論文集 エレクトロニクス２ PROCEEDINGS OF THE 2013 IEICE GENE, JPN6019051806, 5 March 2013 (2013-03-05), JP, pages 9 - 11, ISSN: 0004189128 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022187467A (ja) * 2021-06-07 2022-12-19 ノースロップ グラマン システムズ コーポレーション 超伝導アイソクロナス受信機システム
JP7383753B2 (ja) 2021-06-07 2023-11-20 ノースロップ グラマン システムズ コーポレーション 超伝導アイソクロナス受信機システム

Also Published As

Publication number Publication date
CA3029758A1 (en) 2018-01-25
KR102103371B1 (ko) 2020-04-22
AU2017299426B2 (en) 2019-09-26
US20180024961A1 (en) 2018-01-25
US10083148B2 (en) 2018-09-25
KR20190020772A (ko) 2019-03-04
CA3029758C (en) 2022-03-08
AU2017299426A1 (en) 2019-01-24
WO2018017287A1 (en) 2018-01-25
EP3488526B1 (en) 2022-02-16
EP3488526A1 (en) 2019-05-29
JP6720401B2 (ja) 2020-07-08

Similar Documents

Publication Publication Date Title
US10505707B2 (en) System and method for drift compensation in data communications
JP4808769B2 (ja) 多ピンの非同期シリアル・インターフェースで転送されるデータを同期化するための方法及び装置
JP2004507963A (ja) データ・アイ・トラッキングを用いたデータ復元
US8781051B2 (en) Symbol clock recovery circuit
JP6720401B2 (ja) レシプロカル量子論理（ｒｑｌ）シリアルデータ受信器システム
US6546063B1 (en) Asynchronous clock for adaptive equalization
CN112703676A (zh) 用于时钟和数据恢复电路的频率/相位锁定检测器
US20160301522A1 (en) Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
CN110635805B (zh) 用于提供时序恢复的装置和方法
EP1442524A1 (en) Timing jitter frequency detector for timing recovery systems
US9246669B2 (en) Apparatus and method for modular signal acquisition and detection
EP3208966B1 (en) System and method for reducing false preamble detection in a communication receiver
CN110784213A (zh) 失锁检测器
JP2019525595A5 (ja)
US8472561B2 (en) Receiver circuit
US20180270043A1 (en) Controlling A Reference Voltage For A Clock And Data Recovery Circuit
US9344098B1 (en) Digital frequency-locked loop with reference clock error detection
Chowdhary et al. A 8 Gbps blind oversampling CDR with frequency offset compensation over infinite burst
CN109428592A (zh) 一种产生高频特定序列脉冲的方法和系统
CN116384299A (zh) 一种时钟数据恢复的方法、系统、设备和存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20200408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200617

R150 Certificate of patent or registration of utility model

Ref document number: 6720401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250