JP3990123B2 - サンプラーおよび計測方法 - Google Patents
サンプラーおよび計測方法 Download PDFInfo
- Publication number
- JP3990123B2 JP3990123B2 JP2001216696A JP2001216696A JP3990123B2 JP 3990123 B2 JP3990123 B2 JP 3990123B2 JP 2001216696 A JP2001216696 A JP 2001216696A JP 2001216696 A JP2001216696 A JP 2001216696A JP 3990123 B2 JP3990123 B2 JP 3990123B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- sfq
- sfq pulse
- sampler
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/146—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop
- G01R15/148—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop involving the measuring of a magnetic field or electric field
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の属する技術分野】
本発明は、繰り返し発生する電気信号波形を測定するサンプラーおよび計測方法に関し、特に、超伝導体を用いた高時間分解能の電気信号波形観測のためのサンプラーおよび計測方法に関するものである。
【0002】
【従来の技術】
「アイ・イー・イー・イー・トランザククション・オン・アプライド・スーパーコンダクティビティー」(第9巻、第4081頁)に記載の超伝導サンプラーは、高時間分解能の電気信号波形観測回路として知られている。図13の(a)は、この文献に掲載された超伝導サンプラーの回路図であり、同図の(b)は、その回路に供給する電流および出力電圧の波形を示す図である。以下、図13を参照して、超伝導サンプラーによる電流波形の計測方法について説明する。
【0003】
まず、図13の(a)に示す第1の入力端子101からフィードバック電流Ifが供給され、次に、被測定電流Isが入力される。あるタイミングで第2の入力端子102からトリガー電流Itrが供給されると、第1のジョセフソン接合103がスイッチ・オンとなり、第1のジョセフソン接合103、第2のジョセフソン接合104、第3のジョセフソン接合105、第1のインダクタンス108を含む第1の超伝導ループに、単一磁束量子SFQ(Single Flux Quantum) が侵入し、それに伴い、第1の超伝導循環電流が第1の超伝導ループに流れる。
【0004】
また、第1のジョセフソン接合103、第2のインダクタンス109を含む第2の超伝導ループには、上記とは反対向きのSFQが侵入する。
【0005】
第2のジョセフソン接合104の臨界電流値を、第1の超伝導循環電流よりも低く設定しておくと、第2のジョセフソン接合104を流れる電流は、立ち上がりの途中で第2のジョセフソン接合104のスイッチにより立ち下がり、結果として、パルス電流Ipが発生し、第3のジョセフソン接合105に流れ込む。
【0006】
この第3のジョセフソン接合105は、コンパレータ接合と呼ばれる。この接合には、既にIfとIsが流れているため、If,Is,Ipの3つの電流が加算される。これら3つの電流の和が、第3のジョセフソン接合105の臨界電流値以上であれば、第3のジョセフソン接合105はスイッチ・オンとなり、第3のジョセフソン接合105、第3のインダクタンス110、読み出しSQUID(Superconducting Quantum Interference Device:超伝導量子干渉素子) との結合インダクタンス111を含む第3の超伝導ループに、第3の超伝導循環電流が流れる。
【0007】
上記第3の超伝導循環電流は、第4のジョセフソン接合106、第5のジョセフソン接合105を含む読み出しSQUIDの両端に電圧を発生させる。もし、上記3つの電流の和が第3のジョセフソン接合105の臨界電流値以下であれば、第3のジョセフソン接合105はスイッチ・オンとならず、読み出しSQUIDの両端にも、電圧は発生しない。
【0008】
また、第2の超伝導循環電流、第3の超伝導循環電流は、各測定サイクルの最後にマイナスの電流を流し、それぞれ第1のジョセフソン接合103、第3のジョセフソン接合105をスイッチすることにより、リセットする。
【0009】
以上の操作を、Ifの値を変えて繰り返し、出力電圧が現れる最小のIfの値を求める。そして、この値を、Is=0のときの出力電圧が現れる最小のIfの値と比較することにより、Ipが発生したタイミングにおけるIsの値を知ることができる。
【0010】
次に、Itrを供給するタイミングを変えて、Ipの発生するタイミングをずらし、同様の測定を行うための操作を繰り返す。このように、図13の(a)に示す超伝導サンプラーを用いて、Isの波形を測定することができる。
【0011】
図14は、図13の(a)に示した超伝導サンプラー回路への電流供給、および出力電圧の処理を行うための周辺機器の構成を示すブロック図である。図14において、サンプラーチップ120は、超伝導回路が動作する低温状態にあり、3本の入力ライン121,122,123から電流が供給される。すなわち、被測定信号発生源125で発生した被測定信号電流Isは、第1の入力ライン121を通って、サンプラーチップ120に入力される。
【0012】
一方、被測定信号電流Isと同期し、かつ、大幅に分周した信号を制御コンピュータ126で作り、この信号を高速パルス発生器127に送る。これによって、高速パルス発生器127は、立ち上がり時間が数10ピコ秒の高速パルスを発生する。そして、制御コンピュータ126によって遅延時間を制御できる可変遅延ライン128を用いて、高速パルス発生器127からの高速パルスを、所望の時間、遅延させた後、可変アッテネータ129によって、そのパルスを所望の大きさに調節することによって、トリガー電流Itrを作る。このトリガー電流Itrは、第2の入力ライン122を通って、サンプラーチップ120に供給される。
【0013】
フィードバック電流Ifは、制御コンピュータ126によって、その値がデジタル値で決められ、D/Aコンバータ130でアナログ値に変換された後、第3の入力ライン123を通して、サンプラーチップ120に入力される。
【0014】
超伝導サンプラーの出力電圧Voutは、通常、100マイクロボルト程度であるため、増幅器131を用いて、それを1000倍程度、増幅する。そして、増幅した信号を、A/Dコンバータ132でデジタル値に変換した後、制御コンピュータ126に入力し、所定の処理を行う。
【0015】
【発明が解決しようとする課題】
上述した超伝導サンプラーで測定が行われるタイミングは、トリガー電流Itrがサンプラー回路に入力され、第1のジョセフソン接合103がスイッチ・オンすることによってSFQパルスが発生し、それが第3のジョセフソン接合105に流れ込んだ瞬間である。
【0016】
ここで、SFQパルスが発生してから、それが第3のジョセフソン接合105に流れ込む時間は、1ピコ秒以下である。そのため、測定タイミングは、トリガー電流Itrの到達時間と、そのトリガー電流Itrが到達してから第1のジョセフソン接合がスイッチするまでの時間に影響を受ける。
【0017】
図14に示す周辺機器では、トリガー電流Itrは、サンプラーチップ120外で発生されるため、それがサンプラーチップ120に到着する時間に、数ピコ秒から数10ピコ秒程度のずれが生じる。高速パルス発生器127で発生した直後のトリガー電流Itrは、立ち上がり時間が数10ピコ秒であるが、可変遅延ライン128、可変アッテネータ129を通過する間に、立ち上がり時間が劣化し、結果的に立ち上がり時間が100ピコ秒を越える場合もある。
【0018】
なお、これら高速パルス発生器127、可変遅延ライン128、可変アッテネータ129は、立ち上がり時間が数10ピコ秒の高速パルスに適用できる高周波部品であるため、非常に高価であり、これが機器のコストを引き上げる原因となっている、という問題がある。
【0019】
また、ジョセフソン接合の電流閾値である臨界電流は、熱ノイズによってゆらぐことが知られており、トリガー電流Itrの立ち上がりが鈍いと、第1のジョセフソン接合103がスイッチ・オンするタイミングが、この熱ノイズによってばらつきやすくなる。
【0020】
例えば、トリガー電流Itrの立ち上がり時間が200ピコ秒のとき、40K動作の高温超伝導サンプラー回路では、第1のジョセフソン接合103がスイッチ・オンするタイミングのばらつきは、40ピコ秒程度と見積もられる。これらのことから、トリガー電流Itrを、サンプラーチップ120外から入力することに起因して、測定タイミングのばらつき(いわゆる、ジッター)が発生することが分かる。
【0021】
時間分解能の高い超伝導サンプラーは、100GHz以上の帯域を持つことが期待されているが、このような高周波を観測するためには、ジッターは、数ピコ秒以下となる必要がある。この要求は、上述した従来技術のように、サンプラーチップ120外からトリガー電流Itrを供給する方法では、満足することはできないという問題がある。
【0022】
また、超伝導サンプラーは、高い時間分解能を有しているため、ギガヘルツ以上の帯域の被測定信号電流Isも測定可能であるが、図14に示す制御コンピュータ126等の半導体デバイスを使用した機器では、このような高速動作ができない。特に、増幅器131、A/Dコンバータ132の動作速度がボトルネックとなって、現在までに実現できている測定周波数は、100KHz程度である。さらに、現在、市販されている可変遅延ライン128は、その遅延時間を変更するために、0.5秒ほどの時間を必要とするという問題もある。
【0023】
超伝導サンプラーは、1つの点を測定するために、非常に多い回数(例えば、10000回)の試行を必要とし、また、遅延時間を少しずつ変えながら、多数の点(例えば、500点)を測定するために、1つの波形測定に数分といった、長い測定時間が必要となる。
【0024】
また、測定される電流値の精度は、その測定において行う平均化回数の平方根に比例するため、測定周波数を上げて、平均化回数を増すことにより、測定精度を向上することが望まれている。
【0025】
本発明は、上述の課題に鑑みなてされたものであり、その目的とするところは、被測定信号電流の波形測定の際におけるジッターの発生を大幅に低減するサンプラーおよび計測方法を提供することである。
【0026】
また、本発明の他の目的は、被測定信号電流の測定周波数を向上して、測定時間の短縮、および測定精度を向上できるサンプラーおよび計測方法を提供することである。
【0027】
本発明のさらなる目的は、コストのかかる高周波部品を使用せず、装置全体のコストを削減するサンプラーおよび計測方法を提供することである。
【0028】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第1の電流と第2の電流とに分岐する分岐手段と、上記第1の電流の入力により単一磁束量子(SFQ)パルスを発生するSFQパルス発生手段と、上記SFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第2の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第2の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるSFQパルスを分周する後置分周手段と、上記分周後のSFQパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーを提供する。
【0029】
他の発明は、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第1の電流と第2の電流とに分岐する分岐手段と、上記第1の電流の入力により単一磁束量子(SFQ)パルスを発生するSFQパルス発生手段と、上記SFQパルスを分周する前置分周手段と、上記分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第2の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第2の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるSFQパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーを提供する。
【0030】
また、他の発明によれば、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第1の電流と第2の電流とに分岐する分岐手段と、上記第1の電流の入力により単一磁束量子(SFQ)パルスを発生するSFQパルス発生手段と、上記SFQパルスを分周する前置分周手段と、上記前置分周手段で分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第2の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第2の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるSFQパルスを分周する後置分周手段と、上記後置分周手段で分周後のSFQパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーが提供される。
【0031】
好ましくは、本発明に係るサンプラーは、上記後置分周手段に代えて、上記SFQパルスを計数するカウンターを備える。また、上記分岐手段、SFQパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターがサンプラー回路を構成し、これらの手段が同一チップ上に配されている。
【0032】
好適には、上記分岐手段、SFQパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターの全部あるいは一部に超伝導体が用いられている。また、好ましくは、上記遅延手段は、バイアス電流値によって、上記SFQパルスがジョセフソン伝送線路(JTL)を伝搬する速度を制御し、そのJTLを構成する各ジョセフソン接合が抵抗によりシャントされている。
【0033】
また、他の発明によれば、被測定信号電流を第1の電流と第2の電流とに分岐するステップと、上記第1の電流を入力して単一磁束量子(SFQ)パルスを発生するステップと、上記SFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第2の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第2の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるSFQパルスを分周する後置の分周ステップと、上記分周後のSFQパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記SFQパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【0034】
また、他の発明によれば、被測定信号電流を第1の電流と第2の電流とに分岐するステップと、上記第1の電流を入力して単一磁束量子(SFQ)パルスを発生するステップと、上記SFQパルスを分周する前置の分周ステップと、上記分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第2の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第2の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるSFQパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記SFQパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【0035】
さらなる発明によれば、被測定信号電流を第1の電流と第2の電流とに分岐するステップと、上記第1の電流を入力して単一磁束量子(SFQ)パルスを発生するステップと、上記SFQパルスを分周する前置の分周ステップと、上記前置の分周ステップで分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第2の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第2の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるSFQパルスを分周する後置の分周ステップと、上記後置の分周ステップで分周後のSFQパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記SFQパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【0036】
好ましくは、上記計測方法に係る発明は、上記後置の分周ステップに代えて、上記SFQパルスの計数を行うステップを備える。
【0037】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
[実施の形態1]
図1は、本発明の実施の形態1に係る超伝導サンプラーの構成を示すブロック図である。同図に示す超伝導サンプラー(以下、単にサンプラーともいう)の超伝導サンプラー回路は、サンプラーチップ11上に形成されている。すなわち、超伝導サンプラー回路は、分岐部13、SFQパルス発生回路16、遅延部17、コンパレータ回路20、後置分周回路22、SFQ/電圧変換回路23によって構成される。
【0038】
信号入力線12から入力された被測定信号電流Isは、分岐部13によって、第1の電流路14を通る第1の電流Is1と、第2の電流路15を通る第2の電流Is2とに分流される。これらの内、第1の電流Is1は、SFQパルス発生回路16に入力され、そこで、1個のSFQパルスが発生する。そして、このSFQパルスに対して、遅延部17により、一定時間の遅延が与えられ、パルス状のトリガー電流Itrとなって、コンパレータ回路20に入力される。
【0039】
遅延部17における遅延時間は、制御コンピュータ19によって決定され、遅延制御線18を通して、遅延部17に伝えられる。また、コンパレータ回路20では、上記のトリガー電流Itr、第2の電流Is2、フィードバック電流路21を通して、制御コンピュータ19から供給されるフィードバック電流Ifが加算される。そして、トリガー電流Itr入力時の電流の和が、コンパレータ回路20の閾値より大きければ、コンパレータ回路20は、SFQパルスを1個、出力する。なお、ここでのトリガー電流Itrは、上述した従来技術におけるパルス電流Ipと同じ働きをする。
【0040】
コンパレータ回路20から出力されたSFQパルスは、後置分周回路22において、室温環境下にある制御コンピュータ19で処理できる速度まで、その周波数が分周された後、SFQ/電圧変換回路23で、一定レベルの電圧に変換される。その結果は、出力電圧Voutとして、出力線24を通して、サンプラーチップ11外に出力される。
【0041】
超伝導SFQ回路からの出力は、通常、数百マイクロボルトと、室温環境下にある半導体機器で処理するには小さ過ぎるため、一般に増幅器を用いて所望の大きさに増幅される。すなわち、上記の出力電圧Voutを増幅器25で増幅して得られた電圧は、カウンター26で計数される。これにより、一定時間内にコンパレータ回路20から出力されたSFQパルスの数が測定される。
【0042】
上記の測定結果は、制御コンピュータ19に送られ、その値が、あらかじめ設定されている期待値と比較して小さければ、制御コンピュータ19は、フィードバック電流Ifの値を増加して、再度、測定を行う。しかし、測定値が期待値を上回った場合には、その時点のフィードバック電流Ifの値と、被測定信号電流Isがゼロの時にカウントされたSFQパルス数が期待値を上回る最小のフィードバック電流Ifの値とを比較することにより、遅延部17で決められた時刻における、第2の電流Is2の値を測定することができる。
【0043】
なお、第2の電流Is2と被測定信号電流Isの比は、分岐部13の構成により一定であるため、第2の電流Is2の値をもとに、上記の時刻における被測定信号電流Isの値を知ることができる。
【0044】
以降、遅延部17における遅延時間を変えながら、上記と同様の測定を行うことにより、被測定信号電流Isの波形を観測することができる。
【0045】
以上説明したように、本実施の形態1によれば、トリガー電流Itrを被測定信号電流Isよりサンプラーチップ11上で作るとともに、このトリガー電流Itrが、コンパレータ回路20まで、パルス幅が数ピコ秒のSFQパルスで伝搬していくので、従来技術において問題とされた、測定時におけるジッターの発生を非常に小さくすることができる、という効果がある。
【0046】
また、被測定信号電流Isの周期ごとに測定が行われるため、測定周波数が非常に大きくなり、測定時間の短縮や測定精度の向上が期待でき、さらには、コストのかかる(つまり、部品そのものの価格が高い)高周波部品を、超伝導回路で作製できるため、装置全体の低コスト化を図ることができるという利点がある。
【0047】
[実施の形態2]
以下、本発明の実施の形態2について説明する。図2は、本実施の形態2に係る超伝導サンプラーの構成を示すブロック図である。なお、同図において、図1に示す、上記実施の形態1に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【0048】
本実施の形態2に係る超伝導サンプラーに特徴的なこと、つまり、実施の形態1に係るサンプラーと異なる点は、後置分周回路を削除し、遅延部17の前段に前置分周回路27を挿入したことである。この構成により、トリガー電流Itrの発生頻度を下げ、コンパレータ回路20からの出力周波数を、室温環境下にある半導体機器で直接、処理できる速度(周波数)まで落とすことができる。
【0049】
また、トリガー電流Itrの発生頻度が十分低いので、被測定信号電流Isの周波数が高い場合でも、遅延時間を十分大きく取ることによって、長時間にわたる波形観測が可能となる。
【0050】
なお、上記実施の形態2において、遅延部17を前置分周回路27よりコンパレータ回路20に近い側に配したが、位置関係はこれに限定されず、これらを逆にしてもよい。
【0051】
以上説明したように、本実施の形態2によれば、遅延部の前段に前置分周回路を挿入して、トリガー電流Itrの発生頻度を下げる構成をとることで、測定ジッターが小さく、かつ、低コストの超伝導サンプラーを実現できる。また、同時に、長時間にわたる波形観測が可能になる。
【0052】
[実施の形態3]
以下、本発明の実施の形態3について説明する。図3は、本実施の形態3に係る超伝導サンプラーの構成を示すブロック図である。なお、図3においても、図1に示す、上記実施の形態1に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【0053】
図3に示す、本実施の形態3に係るサンプラーは、図1に示す、上記実施の形態1に係るサンプラーに対して、遅延部17の前段に前置分周回路27を挿入した点において異なる。
【0054】
すなわち、前置分周回路27がない場合、その超伝導サンプラーで測定可能な被測定信号電流Isの周期は、1つだけである。しかし、前置分周回路27を設けて、それによる分周率をnとすると、トリガー電流Itrの周期は1/nとなり、n周期の被測定信号電流Isを測定することが可能となる。
【0055】
なお、本実施の形態3においては、遅延部17を、前置分周回路27よりコンパレータ回路20に近い側に配置したが、この位置関係は、逆にすることもできる。
【0056】
以上説明したように、本実施の形態3によれば、遅延部17の前段に前置分周回路27を挿入することで、その分周周期を逆にした周期の被測定信号電流Isを測定できるため、測定ジッターが小さく、高速、高精度、かつ低コストのサンプラーが実現できる。同時に、被測定信号電流Isの複数周期にわたる測定が可能となる。
【0057】
[実施の形態4]
以下、本発明の実施の形態4について説明する。図4は、本実施の形態4に係る超伝導サンプラーの構成を示すブロック図である。なお、同図において、図1に示す、上記実施の形態1に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【0058】
図4に示す、本実施の形態4に係るサンプラーは、後置分周回路22に代えて超伝導カウンター28を挿入した点において、上記の実施の形態1に係るサンプラーと異なる。このため、室温環境下に置かれたカウンター26(図1参照)は、通常、不要になる。
【0059】
新たに設けた超伝導カウンター28からの出力線は、複数のビットに対応するため複数となり、それぞれの出力線に対してSFQ/電圧変換回路23と増幅器25が設けられる。
【0060】
かかる超伝導カウンター28を用いることで、コンパレータ回路20から出力されるSFQパルスの数を、高速で計数することが可能となる。この超伝導カウンター28による計数結果は、上述のように多ビットであるため、出力が1ビットだけの後置分周回路22に比べて、コンパレータ回路20のスイッチ回数を、より正確に測定できる。よって、測定精度が向上することになる。
【0061】
このように、本実施の形態4によれば、後置分周回路22の代わりに超伝導カウンター28を配することで、その出力線数が多くなり、測定ジッターが小さく、高速、かつ低コストのサンプラーを実現できるだけでなく、より高精度の測定が可能となる。
【0062】
[実施の形態5]
以下、本発明の実施の形態5について説明する。図5は、本実施の形態5に係る超伝導サンプラーの構成を示すブロック図である。なお、同図においても、図1や図3に示す、上記実施の形態1,3に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【0063】
図5に示すように、本実施の形態5に係るサンプラーは、図3に示す、上記の実施の形態3に係るサンプラーに対して、後置分周回路22の代わりに超伝導カウンター28を配した点で異なる。このため、室温環境下に置かれたカウンター26(図1参照)は、通常、不要になる。
【0064】
実施の形態4においても説明したように、超伝導カウンター28からの出力線は、複数のビットに対応するため複数となり、それぞれの出力線に対してSFQ/電圧変換回路23と増幅器25が設けられている。
【0065】
このような超伝導カウンター28を用いると、コンパレータ回路20から出力されるSFQパルスの数を、高速で計数できる。かかる超伝導カウンター28による計数結果は、多ビットである。そのため、出力が1ビットだけの後置分周回路22に比べて、コンパレータ回路20のスイッチ回数を、より正確に測定できるので、測定精度が向上する。
【0066】
なお、上記の実施の形態5において、遅延部17を前置分周回路27よりコンパレータ回路20に近い側に配したが、位置関係はこれに限定されず、それらを互いに逆に配置してもよい。
【0067】
以上説明したように、本実施の形態5によれば、遅延部17の前段に前置分周回路27を挿入し、さらに、後置分周回路22の代わりに超伝導カウンター28を配した構成とすることで、カウンターからの出力線数が多くなり、測定ジッターが小さく、高速、かつ低コストのサンプラーを実現できる。また、被測定信号電流Isの波形を複数周期、測定できるだけでなく、より高精度の測定が可能となる。
【0068】
[サンプラーの内部構成]
本発明の実施の形態に係る超伝導サンプラーの具体的な内部構成について、より詳しく説明する。なお、ここでは、図3に示す、上記実施の形態3に係る超伝導サンプラーの構成を例にとる。
【0069】
図6は、本発明の実施の形態に係る超伝導サンプラーの回路構成を示している。同図において、図3に示す、上記実施の形態3に係る超伝導サンプラーの構成と対応する部分には、同一符号を付してある。
【0070】
図6に示すサンプラーでは、被測定信号電流Isとして、光通信に用いられる40Gbps(ギガビット毎秒)デジタル信号を、外部固定アッテネータにより超伝導回路に適した値(例えば、0.6mA)まで減衰したものを想定している。また、このデジタル信号は、“101010”(2進)が繰り返されており、従って、20GHzの周期で、0.6mAと0mAが繰り返されるものとする。
【0071】
図6に示すように、信号入力線12は、分岐部13により、第1の電流路14と第2の電流路15に別れる。ここで、分岐部13は、図示するように、配線を2つに分岐したものである。そして、分岐した第1の電流路14と第2の電流路15のインピーダンスを等しくしておくと、被測定信号電流Isは、第1の電流Is1と第2の電流Is2とに2等分される。
【0072】
SFQ発生回路16は、2個のジョセフソン接合で構成される。図6では、ジョセフソン接合を×印で表す。第1の電流Is1が、臨界電流値が0.2mAである第1のSFQパルス発生用接合31に供給されると、その第1のSFQパルス発生用接合31はスイッチ・オンし、再スイッチ防止用インダクタンス32を含む超伝導ループに、反時計回りのSFQが侵入し、第2のSFQパルス発生用接合33を含む超伝導ループに、時計回りのSFQが侵入する。
【0073】
第2のSFQパルス発生用接合33を含むループのインダクタンスを5pHとすると、SFQの侵入により、このループに約0.4mAの電流が流れようとする。このとき、第2のSFQパルス発生用接合33の臨界電流値を0.2mAとすると、電流立ち上がり時に、第2のSFQパルス発生用接合33はスイッチし、SFQは、ループ外に出ていく。これに対応して、第2のSFQパルス発生用接合33を流れる電流は急激に減少し、結果として、パルス状の電流(SFQパルス電流)が発生する。
【0074】
再スイッチ防止用インダクタンス32は、第2のSFQパルス発生用接合33がスイッチした後、電流が第1のSFQパルス発生用接合31に流れ込み、第1のSFQパルス発生用接合31が、再度、スイッチをするのを防止するためのものである。再スイッチ防止用インダクタンス32の値は、4pHである。
【0075】
被測定信号電流Isが0mAになると、再スイッチ防止用インダクタンス32を含む超伝導ループに侵入したSFQにより、第1のSFQパルス発生用接合31に、前とは逆向きに約0.4mAの電流が流れ、第1のSFQパルス発生用接合31はスイッチして、このSFQは放出される。
【0076】
このようにして発生したSFQパルスは、前置分周回路27に入力される。前置分周回路27は、図6に示すように、超伝導トグルフリップフロップ回路(TFF)34を2段、直列に接続したものである。TFFは、2回の信号入力に対して1回の出力を行う回路である。
【0077】
カウンターの基本構成要素としての超伝導TFF34には、例えば、図7に示す構成を有するものがある。これは、「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」(第1巻、第3頁)に記載された、SFQを用いた超伝導TFFである。図7において、入力端子41から入力されたSFQパルスは、第1のTFF接合42と第2のTFF接合43に流れ込む。
【0078】
入力されたSFQパルスの電流値を0.2mA、第1のTFF接合42と第2のTFF接合43の臨界電流値を、それぞれ0.3mAとすると、入力されたSFQパルスだけでは、第1のTFF接合42と第2のTFF接合43は、スイッチしない。
【0079】
このとき、反時計回りのSFQが、第1のTFF接合42と第2のTFF接合43を含む超伝導ループに保持されており、その電流値が0.2mAであるとすれば、第1のTFF接合42では、入力されたSFQパルスと、保持されているSFQによる電流が加算される。そのため、第1のTFF接合42はスイッチし、第1の出力端子46にSFQパルスが出力されるとともに、第1のTFF接合42と第2のTFF接合43を含む超伝導ループに、時計回りのSFQが保持される。
【0080】
第1のTFF接合42がスイッチすると、この第1のTFF接合42に流れていたSFQパルスが、第2のTFF接合43を含むパスに流れ込むが、第4のTFF接合45が第2のTFF接合43よりも先にスイッチすることによって、第2のTFF接合43がスイッチすることが防止される。
【0081】
時計回りのSFQパルスが保持された状態で、入力端子41より、次の入力信号が入力されると、第2のTFF接合43において、入力されたSFQパルスと、保持されているSFQによる電流が加算される。その結果、第2のTFF接合43がスイッチし、第2の出力端子47に、SFQパルスが出力されるとともに、第1のTFF接合42と第2のTFF接合43を含む超伝導ループに、反時計回りのSFQが保持される。
【0082】
第2のTFF接合43がスイッチすると、この第2のTFF接合43に流れていたSFQパルス電流が、第1のTFF接合42を含むパスに流れ込むが、第3のTFF接合44が、第1のTFF接合42よりも先にスイッチすることによって、第1のTFF接合42がスイッチすることは、防止される。
【0083】
このように、図7に示すTFF回路では、一方の出力端子からは、入力端子41にSFQパルスが2回入力されるごとに、1回、SFQパルスが出力される。つまり、TFFは、1/2分周回路となる。
【0084】
図6に示す前置分周回路27は、上述のようなTFFを2段、直列に接続することにより、1/4分周回路を構成している。このため、前置分周回路27により、入力されたデジタル信号は、5GHzに分周される。また、前置分周回路27から出力されるSFQパルスは、被測定信号電流Isの4周期の間に1回、発生する。このため、このSFQパルスを用いて被測定信号電流Isを4周期分、測定することが可能である。なお、図7に示すTFFには、バイアス入力端子48が設けられている。
【0085】
前置分周回路27から出力されたSFQパルスは、図6に示すように、遅延部17に入力される。この遅延部17の具体的な構成としては、「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」(第1巻、第3頁)に記載の、SFQを用いたジョセフソン伝送線路(JTL)が知られている。
【0086】
図8は、5段のJTLの回路構成例を示す図である。JTLは、ジョセフソン接合を含む超伝導ループを、図8に示すようにつなげたものであり、そこに使用されるジョセフソン接合の臨界電流値Icと、ループのインダクタンスLの積が、磁束量子よりも小さいことを特徴としている。その典型的な値は、Ic=0.3mA,L=4pHである。
【0087】
JTLにおいて、その入力端子51からSFQパルスが入力されると、第1のJTL接合52がスイッチし、SFQが、第1のJTL接合52、第2のJTL接合53、第1のJTLインダクタンス54からなる超伝導ループに侵入する。
【0088】
ここで、この超伝導ループのLIc積は、磁束量子よりも小さいため、SFQを、このループに保持することができず、第2のJTLループ53がスイッチすることにより、SFQは、次の超伝導ループに侵入する。この動作が繰り返されて、SFQは、出力端子55の方向へ伝搬される。
【0089】
「アプライド・フィジックス・レターズ」(第76巻、第3820頁)に記載されているように、JTLにおけるSFQパルスの伝搬時間は、バイアス電流によって制御できることが知られている。従って、バイアス入力端子56から供給するバイアス電流を制御することによって、JTLがSFQを伝搬する時間、すなわち、SFQの遅延時間を制御できる。
【0090】
JTL抵抗57は、各JTL接合がスイッチしたときに、他の接合に与える影響を低減するために設けられている。図6に示すサンプラーでは、その遅延部17は、20段のJTL35によって構成されている。JTL各段の遅延時間を最大10ピコ秒とすると、20段で最大200ピコ秒の遅延を作ることができる。これは、被測定信号電流Isの4周期分に相当する。
【0091】
なお、遅延部17における遅延時間の制御は、遅延制御線18を通して、制御コンピュータ19から供給されるJTLのバイアス電流を制御することによって行われる。
【0092】
超伝導サンプラーを用いて時間分解能の高い測定を行うには、ジョセフソン接合の臨界電流Icとノーマル抵抗Rnの積であるIcRnが大きいことが望ましい。しかし、IcRn積の大きいジョセフソン接合を用いたJTLは、伝搬するSFQパルスの幅が狭いため、バイアス電流により制御できる遅延時間が小さくなる。
【0093】
図9は、IcRn積が0.7mVのジョセフソン接合を用いた10段のJTL遅延時間のバイアス電流依存性を示すシミュレーション結果である。同図より、バイアス電流に対して遅延時間が線形に変化する領域では、遅延時間は、バイアス電流によって約20ピコ秒しか制御できないことが分かる。従って、例えば、200ピコ秒の遅延を発生させるためには、100段のJTLが必要になる。
【0094】
これに対処するため、図8に示すJTLでは、後述するように、そのJTLを構成するジョセフソン接合53がシャント抵抗58で分流(シャント)されている。
【0095】
図10は、シャント抵抗(Rs)がない場合(Rs=∞)、Rs=1オームの場合、Rs=0.2オームの場合それぞれにおける、遅延時間のバイアス電流依存性を示したシミュレーション結果である。ここでの接合のIcRn積は、いずれの場合も0.7mVである。
【0096】
シャント抵抗58を付加してジョセフソン接合のIcRn積を下げることで、図10に示すように、バイアス電流で制御できる遅延時間が増加することが分かる。例えば、シャント抵抗が0.2オームの場合、バイアス電流に対して遅延時間が線形に変化する領域を使用した10段のJTLで、約100ピコ秒の遅延を発生することができる。従って、200ピコ秒の遅延を発生するには、20段のJTLで十分であり、回路規模の大幅な縮小が可能になる。
【0097】
一方、シャント抵抗58を使用したJTLを伝搬したSFQパルスは、ジョセフソン接合のIcRn積が等価的に低くなるため、そのパルス幅が広くなり、時間分解能の高い測定には適さなくなる。そのため、ここでは、シャント抵抗58を使用したJTLと、後述するコンパレータ接合36との間に、シャント抵抗を用いない第2のJTL59を配置して、SFQパルスを整形し、SFQパルス幅をもとに戻す。
【0098】
第2のJTL59のバイアス電流は、遅延時間を制御するバイアス入力端子56とは別の、第2のバイアス入力端子60から供給する。この第2のJTL59は、遅延時間によって変化するバイアス入力端子56からの電流値がコンパレータ接合36に流れ込まないようにするためのバッファの役割も果たす。
【0099】
遅延部17から出力されたSFQパルスは、コンパレータ回路20に入力される。コンパレータ回路20は、例えば、1個のジョセフソン接合からなるコンパレータ接合36と電流パルス発生用接合37で構成される。電流パルス発生用接合37は、その臨界電流値が0.2mAであり、遅延部17から出力されるSFQパルスでスイッチし、パルス状の電流をコンパレータ接合36に供給する。
【0100】
コンパレータ接合36の臨界電流値は、0.5mAと大きく、上記パルス状の電流だけではスイッチしない。コンパレータ接合36には、図6に示すフィードバック電流路21から供給されるフィードバック電流Ifと、第2の電流路15から供給される第2の電流Is2が流れ込んでいる。
【0101】
このコンパレータ接合36に、遅延部17から、トリガー電流ItrとしてSFQパルスが入力されたとき、これら3つの電流の和が、コンパレータ接合36の臨界電流値より大きい場合には、コンパレータ接合はスイッチして、SFQパルスを1個、出力する。
【0102】
一方、上記3つの電流の和がコンパレータ接合36の臨界電流値より小さい場合は、コンパレータ接合36はスイッチしない。従って、コンパレータ接合は、SFQパルスを出力しない。
【0103】
コンパレータ回路20から出力されたSFQは、後置分周回路22に入力される。後置分周回路は、例えば、図7に示すTFF34の第1の出力端子46と、次段の入力端子41を直列に多段接続して構成される。図6に示す例では、TFFは7段であるため、コンパレータ回路20から入力されたSFQパルスは、1/128分周される。このため、後置分周回路22から出力されるSFQパルスの周波数は、最大で約39メガヘルツとなる。
【0104】
後置分周回路22からの出力は、SFQ/電圧変換回路23に入力される。SFQ/電圧変換回路23として、例えば、上記の文献「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」(第1巻、第3頁)に記載された、図6に示すSFQ/DC変換回路が使用される。
【0105】
SFQ/電圧変換回路23は、第1の変換接合38と第2の変換接合39を除くと、図7に示すTFFと同じである。このため、SFQパルスが1回、入力されるごとに、下側の超伝導ループ(図7において、第1のTFF接合42と第2のTFF接合43からなる超伝導ループに相当)には、時計回り、および反時計回りのSFQが交互に保持される。
【0106】
これら第1の変換接合38と第2の変換接合39は、インダクタンスが非対称な超伝導量子干渉計(SQUID)を構成しており、時計回りのSFQが保持されているときは、上記2つの接合の中点に電圧が発生するが、反時計回りのSFQが保持されているときは、電圧はゼロである。このため、このSFQ/電圧変換回路23の出力線24には、SFQパルスが1回、入力されるごとに、ゼロ電圧と、ある一定の出力電圧Voutとが交互に現れる。なお、出力電圧Voutの典型的な値は、0.2mV程度である。
【0107】
上記の出力電圧Voutを、室温環境下にある半導体機器で処理するには、その電圧を100倍以上、増幅する必要がある。しかし、出力電圧Voutの周波数は、上述のように39メガヘルツ程度まで低下しているため、通常の室温増幅器でも十分増幅できる。
【0108】
増幅された出力電圧Voutは、室温環境下にあるカウンター26で計数される。1回の計数は、例えば、コンパレータ回路20の10万回の試行に対して行う。このように多数回にわたって、コンパレータ回路20の試行に対して計数を行うことで、熱雑音等のノイズの影響を低減できる。
【0109】
ここでは、上記10万回の試行によって、例えば、500回以上、出力電圧Voutの変化が計数できた場合、制御コンピュータ19は、コンパレータ回路20がスイッチしたとの判断を下す。
【0110】
図6に示す回路構成を用いた例では、20GHzの入力に対して、4周期ごとにコンパレータ回路20による測定を行い、コンパレータ回路20の10万回の動作ごとにスイッチの判定を行っている。そのため、フィードバック電流Ifは、50キロヘルツの周波数で、その値を切り替えればよい。
【0111】
また、フィードバック電流Ifの値を、平均して50回変えることによって、コンパレータ回路20がスイッチする最小のフィードバック電流Ifの値が見つかるとした場合、遅延部27に与えるバイアスの切替えは、1キロヘルツの周波数でよい。
【0112】
このため、フィードバック電流Ifや遅延時間の制御は、室温環境下にある半導体機器を用いても、十分行うことができる。この測定によって、“101010…”と続く40Gbpsデジタル波形の4周期分を1000点、サンプリングする観測を、1秒間で行うことができる。
【0113】
なお、図3に示す、上記実施の形態3に係るサンプラーと同様、図6において、コンパレータ回路20に近い側に配した遅延部17と、前置分周回路27との位置関係は、逆にしてもよい。さらには、上記実施の形態4,5で述べたように、図6の後置分周回路22を、超伝導カウンター28で置き換えることもできる。
【0114】
図9は、図7に示す超伝導TFFを用いた超伝導カウンター28の一構成例を示している。このカウンターが、上記の分周回路と異なる点は、分周回路は、最終段の出力だけが外部に取り出されるのに対して、カウンターは、図9に示すように、各段から出力を取り出せることにある。
【0115】
図9に示す超伝導カウンターでは、入力端子61から第1のTFF62に入力されたSFQパルスは、第1のビット63にSFQパルスを出力する。次に入力されたSFQパルスは、SFQパルスの出力先を、第1のビット63から第2のTFF64に切り替える。この動作を繰り返すことにより、入力したSFQを、2進法で計数することができる。
【0116】
上述した超伝導カウンター28を用いることにより、コンパレータ回路20でのスイッチ回数を、後置分周回路22を用いた場合より、正確に計数することができ、その測定精度も向上する。
【0117】
超伝導カウンター28の各ビットの出力をするには、それぞれSFQ/電圧変換回路23と増幅器25が必要となる。そのため、全ビットを出力しようとすると、必要な部品点数が増加する。また、下位ビットほど、周波数が高くなり、室温環境下の増幅器では対応が困難になってくる。
【0118】
さらに、測定において重要なのは上位ビットであり、常に下位ビットまで全て出力する必要はない。これらのことを考え合わせると、上位の数ビットだけを利用し、下位ビットは利用しないことも選択できる。例えば、図12に示すように、上位4ビットだけを利用すれば、増幅器の帯域は、最高320メガヘルツですむ。
【0119】
なお、上記の超伝導サンプラーは、ニオブや窒化ニオブ等の金属超伝導体を用いても作製できるが、例えば、イットリウム・バリウム・銅・酸化物(YBa2 Cu3 Ox)等の酸化物超伝導体を用いて作製すれば、動作温度を30K以上、高くすることができる。その結果、冷却の負担が軽くなり、より安価で、より簡便な超伝導サンプラーを提供できる。
【0120】
【発明の効果】
以上説明したように、本発明によれば、測定タイミングを決定するトリガー電流を、コンパレータ手段と同一チップ上で被測定信号電流により発生する(被測定信号電流をもとにサンプラーチップ上でトリガー電流を発生する)ので、トリガー電流の到着時間のゆらぎや立ち上がりの劣化を最小限に抑制でき、ジッター発生の小さい超伝導サンプラーを構成できる。
【0121】
すなわち、サンプラーチップ上に分岐手段、SFQパルス発生手段、前置分周手段、遅延手段、コンパレータ手段、後置分周手段、電圧変換手段からなるサンプラー回路を形成することで、測定タイミングを決める信号をオンチップで作ることができ、結果的に測定ジッターが小さく、測定周波数が高く、かつ、低コストのサンプラーを実現できる。
【0122】
また、他の発明によれば、トリガー電流の遅延やサンプラーからの出力の初段処理を高速の超伝導体を使用した回路で行うので、測定周波数を大幅に向上でき、測定時間の短縮、測定精度の向上を図ることもできる。
【0123】
さらに、他の発明によれば、高速パルス発生器や可変遅延線等の高周波機器を使わず、これらコストの高い高周波部品を超伝導回路で置き換えることにより、高価な高周波周辺回路が不要となり、装置全体のコストを削減することも可能となる。
【0124】
さらには、遅延手段において、ジョセフソン接合にシャント抵抗を付加して、その電流・抵抗積を下げることで、バイアス電流で制御できる遅延時間が増加し、少ない段数のJTLで十分な遅延が得られるため、回路規模の大幅な縮小が可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る超伝導サンプラーの構成を示すブロック図である。
【図2】本発明の実施の形態2に係る超伝導サンプラーの構成を示すブロック図である。
【図3】本発明の実施の形態3に係る超伝導サンプラーの構成を示すブロック図である。
【図4】本発明の実施の形態4に係る超伝導サンプラーの構成を示すブロック図である。
【図5】本発明の実施の形態5に係る超伝導サンプラーの構成を示すブロック図である。
【図6】実施の形態に係る超伝導サンプラーの回路構成を示す図である。
【図7】超伝導TFFの回路構成を示す図である。
【図8】5段構成のJTLの回路例を示す図である。
【図9】10段のJTL遅延時間のバイアス電流依存性について、そのシミュレーション結果を示す図である。
【図10】値の異なるシャント抵抗それぞれにおける、遅延時間のバイアス電流依存性についてのシミュレーション結果を示す図である。
【図11】図7の超伝導TFFを用いた超伝導カウンターの構成例を示す図である。
【図12】上位4ビットだけの出力を行う超伝導カウンターの構成を示すブロック図である。
【図13】従来の超伝導サンプラーの回路構成を示す図である。
【図14】従来の超伝導サンプラー回路への電流供給、および出力電圧処理のための周辺機器の構成を示すブロック図である。
【符号の説明】
11 サンプラーチップ
12 信号入力線
13 分岐部
14 第1の電流路
15 第2の電流路
16 SFQパルス発生回路
17 遅延部
18 遅延制御線
19 制御コンピュータ
20 コンパレータ回路
21 フィードバック電流路
22 後置分周回路
23 SFQ/電圧変換回路
24 出力線
25 増幅器
26 カウンター
27 前置分周回路
28 超伝導カウンター
31 第1のSFQパルス発生用接合
32 再スイッチ防止用インダクタンス
33 第2のSFQパルス発生用接合
34 超伝導TFF
35 超伝導JTL
36 コンパレータ接合
37 電流パルス発生用接合
38 第1の変換接合
39 第2の変換接合
41,51,61 入力端子
42〜45 TFF接合
46,47,55,65 出力端子
48,56 バイアス入力端子
52〜54 JTL接合
54 JTLインダクタンス
57 JTL抵抗
58 シャント抵抗
59 第2のJTL
60 第2のバイアス入力端子
101,102 入力端子
103〜107 ジョセフソン接合
108〜110 インダクタンス
111 結合インダクタンス
120 サンプラーチップ
121〜123 入力ライン
124 出力ライン
125 被測定信号発生源
126 制御コンピュータ
127 高速パルス発生器
128 可変遅延ライン
129 可変アッテネータ
130 D/Aコンバータ
131 増幅器
132 A/Dコンバータ
Claims (17)
- 所定の電気信号波形を測定するサンプラーにおいて、
被測定信号電流を第1の電流と第2の電流とに分岐する分岐手段と、
前記第1の電流の入力により単一磁束量子(SFQ)パルスを発生するSFQパルス発生手段と、
前記SFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力する遅延手段と、
前記トリガー電流と、前記第2の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第2の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、
前記スイッチ動作によって出力されるSFQパルスを分周する後置分周手段と、
前記分周後のSFQパルスを所定レベルの電圧に変換する電圧変換手段とを備え、
前記変換で得られた電圧をもとに前記電気信号波形の測定を行うことを特徴とするサンプラー。 - 所定の電気信号波形を測定するサンプラーにおいて、
被測定信号電流を第1の電流と第2の電流とに分岐する分岐手段と、
前記第1の電流の入力により単一磁束量子(SFQ)パルスを発生するSFQパルス発生手段と、
前記SFQパルスを分周する前置分周手段と、
前記分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力する遅延手段と、
前記トリガー電流と、前記第2の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第2の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、
前記スイッチ動作によって出力されるSFQパルスを所定レベルの電圧に変換する電圧変換手段とを備え、
前記変換で得られた電圧をもとに前記電気信号波形の測定を行うことを特徴とするサンプラー。 - 所定の電気信号波形を測定するサンプラーにおいて、
被測定信号電流を第1の電流と第2の電流とに分岐する分岐手段と、
前記第1の電流の入力により単一磁束量子(SFQ)パルスを発生するSFQパルス発生手段と、
前記SFQパルスを分周する前置分周手段と、
前記前置分周手段で分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力する遅延手段と、
前記トリガー電流と、前記第2の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第2の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、
前記スイッチ動作によって出力されるSFQパルスを分周する後置分周手段と、
前記後置分周手段で分周後のSFQパルスを所定レベルの電圧に変換する電圧変換手段とを備え、
前記変換で得られた電圧をもとに前記電気信号波形の測定を行うことを特徴とするサンプラー。 - 前記後置分周手段に代えて、前記SFQパルスを計数するカウンターを備えることを特徴とする請求項1または3記載のサンプラー。
- 前記カウンターは、全出力ビットの内、所定の上位ビットを出力することを特徴とする請求項4記載のサンプラー。
- 前記分岐手段、SFQパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターがサンプラー回路を構成し、これらの手段が同一チップ上に配されていることを特徴とする請求項1乃至5のいずれかに記載のサンプラー。
- 前記前置分周手段、後置分周手段、およびカウンターは、SFQトグルフリップフロップ(TFF)で構成されていることを特徴とする請求項6記載のサンプラー。
- 前記分岐手段、SFQパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターの全部あるいは一部に超伝導体が用いられていることを特徴とする請求項7記載のサンプラー。
- 前記超伝導体は、酸化物超伝導体であることを特徴とする請求項8記載のサンプラー。
- 前記コンパレータ手段は、ジョセフソン接合より構成されていることを特徴とする請求項1乃至9のいずれかに記載のサンプラー。
- 前記遅延手段は、バイアス電流値によって、前記SFQパルスがジョセフソン伝送線路(JTL)を伝搬する速度を制御し、そのJTLを構成する各ジョセフソン接合が抵抗によりシャントされていることを特徴とする請求項1乃至9のいずれかに記載のサンプラー。
- 前記抵抗の値が、前記ジョセフソン接合のノーマル抵抗値よりも小さいことを特徴とする請求項11記載のサンプラー。
- 前記抵抗によりシャントされたジョセフソン接合を有する前記JTLと前記コンパレータ手段との間に、シャント抵抗のないJTLが配されていることを特徴とする請求項11記載のサンプラー。
- 被測定信号電流を第1の電流と第2の電流とに分岐するステップと、
前記第1の電流を入力して単一磁束量子(SFQ)パルスを発生するステップと、
前記SFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力するステップと、
前記トリガー電流と、前記第2の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第2の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うステップと、
前記スイッチ動作によって出力されるSFQパルスを分周する後置の分周ステップと、
前記分周後のSFQパルスを所定レベルの電圧に変換するステップと、
前記変換で得られた電圧をもとに、所定時間内における前記SFQパルスの計数を行うステップとを備え、
前記伝搬時間を変えながら前記ステップを繰り返すことで、前記被測定信号電流の電気信号波形の測定を行うことを特徴とする計測方法。 - 被測定信号電流を第1の電流と第2の電流とに分岐するステップと、
前記第1の電流を入力して単一磁束量子(SFQ)パルスを発生するステップと、
前記SFQパルスを分周する前置の分周ステップと、
前記分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力するステップと、
前記トリガー電流と、前記第2の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第2の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うステップと、
前記スイッチ動作によって出力されるSFQパルスを所定レベルの電圧に変換するステップと、
前記変換で得られた電圧をもとに、所定時間内における前記SFQパルスの計数を行うステップとを備え、
前記伝搬時間を変えながら前記ステップを繰り返すことで、前記被測定信号電流の電気信号波形の測定を行うことを特徴とする計測方法。 - 被測定信号電流を第1の電流と第2の電流とに分岐するステップと、
前記第1の電流を入力して単一磁束量子(SFQ)パルスを発生するステップと、
前記SFQパルスを分周する前置の分周ステップと、
前記前置の分周ステップで分周後のSFQパルスの伝搬時間を制御して、そのSFQパルスをトリガー電流として出力するステップと、
前記トリガー電流と、前記第2の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第2の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うステップと、
前記スイッチ動作によって出力されるSFQパルスを分周する後置の分周ステップと、
前記後置の分周ステップで分周後のSFQパルスを所定レベルの電圧に変換するステップと、
前記変換で得られた電圧をもとに、所定時間内における前記SFQパルスの計数を行うステップとを備え、
前記伝搬時間を変えながら前記ステップを繰り返すことで、前記被測定信号電流の電気信号波形の測定を行うことを特徴とする計測方法。 - 前記後置の分周ステップに代えて、前記SFQパルスの計数を行うステップを備えることを特徴とする請求項14または16記載の計測方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001216696A JP3990123B2 (ja) | 2001-07-17 | 2001-07-17 | サンプラーおよび計測方法 |
US10/195,825 US6922066B2 (en) | 2001-07-17 | 2002-07-16 | Sampler and method of measuring a waveform of a current with jitters reduced |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001216696A JP3990123B2 (ja) | 2001-07-17 | 2001-07-17 | サンプラーおよび計測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003028898A JP2003028898A (ja) | 2003-01-29 |
JP3990123B2 true JP3990123B2 (ja) | 2007-10-10 |
Family
ID=19051140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001216696A Expired - Fee Related JP3990123B2 (ja) | 2001-07-17 | 2001-07-17 | サンプラーおよび計測方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6922066B2 (ja) |
JP (1) | JP3990123B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030206021A1 (en) * | 1997-07-25 | 2003-11-06 | Laletin William H. | Method and apparatus for measuring and analyzing electrical or electrochemical systems |
CN1295482C (zh) * | 2004-03-05 | 2007-01-17 | 财团法人工业技术研究院 | 电子细分割装置及应用该电子细分割装置的测量系统 |
US7546978B2 (en) * | 2004-05-17 | 2009-06-16 | The Boeing Company | Isolated crew deck for an operational ground support system |
US7575197B2 (en) * | 2004-05-17 | 2009-08-18 | The Boeing Company | Mobile transporter servicing unit for an operational ground support system |
US7110898B2 (en) * | 2004-07-26 | 2006-09-19 | Agilent Technologies, Inc. | Method for digitally acquiring and compensating signals |
US7332916B2 (en) | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
JP4773549B2 (ja) | 2009-07-01 | 2011-09-14 | 株式会社半導体理工学研究センター | タイミング信号発生回路 |
US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
US10038497B2 (en) | 2013-12-18 | 2018-07-31 | Northrup Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
US9614532B1 (en) * | 2015-12-17 | 2017-04-04 | International Business Machines Corporation | Single-flux-quantum probabilistic digitizer |
US10083148B2 (en) * | 2016-07-22 | 2018-09-25 | Northrop Grumman Systems Corporation | Reciprocal quantum logic (RQL) serial data receiver system |
US11569976B2 (en) | 2021-06-07 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting isochronous receiver system |
US11362656B1 (en) | 2021-10-28 | 2022-06-14 | International Business Machines Corporation | Josephson RF to RF frequency converter |
US11687148B1 (en) | 2022-04-26 | 2023-06-27 | International Business Machines Corporation | Stacked, reconfigurable co-regulation of processing units for ultra-wide DVFS |
CN116735980B (zh) * | 2023-08-14 | 2023-10-24 | 西安图为电气技术有限公司 | 一种采用双脉冲测试电感偏置感量的方法及装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4533840A (en) * | 1982-09-13 | 1985-08-06 | International Business Machines Corporation | Soliton sampler |
JPS63290408A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 高速可変分周器 |
DE69020598T2 (de) * | 1989-02-17 | 1996-04-04 | Matsushita Electric Ind Co Ltd | Tuner zur Abstimmung auf ausgewählte Stationen. |
EP0448322A3 (en) * | 1990-03-23 | 1992-11-25 | Tektronix, Inc. | Automatic extraction of pulseparametrics from multi-valued functions |
US5191236A (en) * | 1990-07-16 | 1993-03-02 | Hewlett-Packard Company | System and circuits using josephson junctions |
US5162723A (en) * | 1991-02-11 | 1992-11-10 | Hewlett-Packard Company | Sampling signal analyzer |
US5457990A (en) * | 1991-12-03 | 1995-10-17 | Cambridge Consultants Limited | Method and apparatus for determining a fluid level in the vicinity of a transmission line |
US6118284A (en) * | 1996-10-04 | 2000-09-12 | Ghoshal; Uttam S. | High speed magnetic flux sampling |
US6331805B1 (en) * | 2000-01-06 | 2001-12-18 | Hypres, Inc. | On-chip long Josephson junction (LJJ) clock technology |
JP4571283B2 (ja) * | 2000-08-10 | 2010-10-27 | アンリツ株式会社 | 波形測定装置 |
US6509853B2 (en) * | 2000-09-15 | 2003-01-21 | Hypres, Inc. | Subranging technique using superconducting technology |
US6420895B1 (en) * | 2001-03-23 | 2002-07-16 | Trw Inc. | High-sensitivity, self-clocked receiver for multi-chip superconductor circuits |
US6580310B2 (en) * | 2001-08-22 | 2003-06-17 | Northrop Grumman Corporation | Double flux quantum superconductor driver |
US6650101B2 (en) * | 2002-04-08 | 2003-11-18 | Agilent Technologies, Inc. | Timebase for sampling an input signal having a synchronous trigger |
-
2001
- 2001-07-17 JP JP2001216696A patent/JP3990123B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-16 US US10/195,825 patent/US6922066B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6922066B2 (en) | 2005-07-26 |
US20030028338A1 (en) | 2003-02-06 |
JP2003028898A (ja) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3990123B2 (ja) | サンプラーおよび計測方法 | |
US10171086B2 (en) | Superconducting three-terminal device and logic gates | |
KR19990028555A (ko) | 디지털 정보에 관한 장치 및 방법 | |
Sasaki et al. | RSFQ-based D/A converter for AC voltage standard | |
Reich et al. | Digital SQUID sensor based on SFQ technique | |
JPH0452900B2 (ja) | ||
Miyajima et al. | Experimental demonstration and numerical analysis of microampere gray zone width with enhanced operating margin in shunted quasi-one junction superconducting quantum interference device comparators | |
Inamdar et al. | Superconducting switching amplifiers for high speed digital data links | |
Kang et al. | 3.69 GHz single flux quantum pseudorandom bit sequence generator fabricated with Nb/AlO/sub x//Nb | |
Veenstra | 1-58 Gb/s PRBS generator with< 1.1 ps RMS jitter in InP technology | |
JP4166185B2 (ja) | 超電導サンプラー回路 | |
Bulzacchelli et al. | Experimental demonstration of superconducting bandpass delta-sigma modulator | |
JP3550649B2 (ja) | 極短パルス発生器 | |
Worsham et al. | Single flux quantum circuits for 2.5 Gbps data switching | |
JP2939543B1 (ja) | 超伝導サンプリング測定回路 | |
JP2624148B2 (ja) | 超伝導サンプリング回路 | |
Maezawa et al. | Analog-to-digital converter based on RSFQ technology for radio astronomy applications | |
Harada et al. | A high-speed Josephson latching driver for a superconducting single-flux-quantum system to semiconductor system interface | |
JP2005260364A (ja) | 超電導ラッチ・ドライバ回路 | |
JP3076835B2 (ja) | 超伝導サンプリング測定回路 | |
Miklich et al. | Circuits for chip-to-chip transportation of bits from single flux quantum circuits | |
Dubash et al. | Linewidth measurements and phase locking of Josephson oscillators using RSFQ circuits | |
JPH01163674A (ja) | 集積化された超伝導サンプリングオシロスコープ | |
Wang et al. | High-speed demonstration of a superconducting pseudo-random bit-sequence generator | |
Shimaoka et al. | Bit error rate measurement of a measuring system designed for superconducting digital circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |