JP3990123B2 - サンプラーおよび計測方法 - Google Patents
サンプラーおよび計測方法 Download PDFInfo
- Publication number
- JP3990123B2 JP3990123B2 JP2001216696A JP2001216696A JP3990123B2 JP 3990123 B2 JP3990123 B2 JP 3990123B2 JP 2001216696 A JP2001216696 A JP 2001216696A JP 2001216696 A JP2001216696 A JP 2001216696A JP 3990123 B2 JP3990123 B2 JP 3990123B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- sfq
- sfq pulse
- sampler
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/146—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop
- G01R15/148—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop involving the measuring of a magnetic field or electric field
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、繰り返し発生する電気信号波形を測定するサンプラーおよび計測方法に関し、特に、超伝導体を用いた高時間分解能の電気信号波形観測のためのサンプラーおよび計測方法に関するものである。
【０００２】
【従来の技術】
「アイ・イー・イー・イー・トランザククション・オン・アプライド・スーパーコンダクティビティー」（第９巻、第４０８１頁）に記載の超伝導サンプラーは、高時間分解能の電気信号波形観測回路として知られている。図１３の（ａ）は、この文献に掲載された超伝導サンプラーの回路図であり、同図の（ｂ）は、その回路に供給する電流および出力電圧の波形を示す図である。以下、図１３を参照して、超伝導サンプラーによる電流波形の計測方法について説明する。
【０００３】
まず、図１３の（ａ）に示す第１の入力端子１０１からフィードバック電流Ｉｆが供給され、次に、被測定電流Ｉｓが入力される。あるタイミングで第２の入力端子１０２からトリガー電流Ｉｔｒが供給されると、第１のジョセフソン接合１０３がスイッチ・オンとなり、第１のジョセフソン接合１０３、第２のジョセフソン接合１０４、第３のジョセフソン接合１０５、第１のインダクタンス１０８を含む第１の超伝導ループに、単一磁束量子ＳＦＱ(Single Flux Quantum) が侵入し、それに伴い、第１の超伝導循環電流が第１の超伝導ループに流れる。
【０００４】
また、第１のジョセフソン接合１０３、第２のインダクタンス１０９を含む第２の超伝導ループには、上記とは反対向きのＳＦＱが侵入する。
【０００５】
第２のジョセフソン接合１０４の臨界電流値を、第１の超伝導循環電流よりも低く設定しておくと、第２のジョセフソン接合１０４を流れる電流は、立ち上がりの途中で第２のジョセフソン接合１０４のスイッチにより立ち下がり、結果として、パルス電流Ｉｐが発生し、第３のジョセフソン接合１０５に流れ込む。
【０００６】
この第３のジョセフソン接合１０５は、コンパレータ接合と呼ばれる。この接合には、既にＩｆとＩｓが流れているため、Ｉｆ，Ｉｓ，Ｉｐの３つの電流が加算される。これら３つの電流の和が、第３のジョセフソン接合１０５の臨界電流値以上であれば、第３のジョセフソン接合１０５はスイッチ・オンとなり、第３のジョセフソン接合１０５、第３のインダクタンス１１０、読み出しＳＱＵＩＤ(Superconducting Quantum Interference Device：超伝導量子干渉素子) との結合インダクタンス１１１を含む第３の超伝導ループに、第３の超伝導循環電流が流れる。
【０００７】
上記第３の超伝導循環電流は、第４のジョセフソン接合１０６、第５のジョセフソン接合１０５を含む読み出しＳＱＵＩＤの両端に電圧を発生させる。もし、上記３つの電流の和が第３のジョセフソン接合１０５の臨界電流値以下であれば、第３のジョセフソン接合１０５はスイッチ・オンとならず、読み出しＳＱＵＩＤの両端にも、電圧は発生しない。
【０００８】
また、第２の超伝導循環電流、第３の超伝導循環電流は、各測定サイクルの最後にマイナスの電流を流し、それぞれ第１のジョセフソン接合１０３、第３のジョセフソン接合１０５をスイッチすることにより、リセットする。
【０００９】
以上の操作を、Ｉｆの値を変えて繰り返し、出力電圧が現れる最小のＩｆの値を求める。そして、この値を、Ｉｓ＝０のときの出力電圧が現れる最小のＩｆの値と比較することにより、Ｉｐが発生したタイミングにおけるＩｓの値を知ることができる。
【００１０】
次に、Ｉｔｒを供給するタイミングを変えて、Ｉｐの発生するタイミングをずらし、同様の測定を行うための操作を繰り返す。このように、図１３の（ａ）に示す超伝導サンプラーを用いて、Ｉｓの波形を測定することができる。
【００１１】
図１４は、図１３の（ａ）に示した超伝導サンプラー回路への電流供給、および出力電圧の処理を行うための周辺機器の構成を示すブロック図である。図１４において、サンプラーチップ１２０は、超伝導回路が動作する低温状態にあり、３本の入力ライン１２１，１２２，１２３から電流が供給される。すなわち、被測定信号発生源１２５で発生した被測定信号電流Ｉｓは、第１の入力ライン１２１を通って、サンプラーチップ１２０に入力される。
【００１２】
一方、被測定信号電流Ｉｓと同期し、かつ、大幅に分周した信号を制御コンピュータ１２６で作り、この信号を高速パルス発生器１２７に送る。これによって、高速パルス発生器１２７は、立ち上がり時間が数１０ピコ秒の高速パルスを発生する。そして、制御コンピュータ１２６によって遅延時間を制御できる可変遅延ライン１２８を用いて、高速パルス発生器１２７からの高速パルスを、所望の時間、遅延させた後、可変アッテネータ１２９によって、そのパルスを所望の大きさに調節することによって、トリガー電流Ｉｔｒを作る。このトリガー電流Ｉｔｒは、第２の入力ライン１２２を通って、サンプラーチップ１２０に供給される。
【００１３】
フィードバック電流Ｉｆは、制御コンピュータ１２６によって、その値がデジタル値で決められ、Ｄ／Ａコンバータ１３０でアナログ値に変換された後、第３の入力ライン１２３を通して、サンプラーチップ１２０に入力される。
【００１４】
超伝導サンプラーの出力電圧Ｖｏｕｔは、通常、１００マイクロボルト程度であるため、増幅器１３１を用いて、それを１０００倍程度、増幅する。そして、増幅した信号を、Ａ／Ｄコンバータ１３２でデジタル値に変換した後、制御コンピュータ１２６に入力し、所定の処理を行う。
【００１５】
【発明が解決しようとする課題】
上述した超伝導サンプラーで測定が行われるタイミングは、トリガー電流Ｉｔｒがサンプラー回路に入力され、第１のジョセフソン接合１０３がスイッチ・オンすることによってＳＦＱパルスが発生し、それが第３のジョセフソン接合１０５に流れ込んだ瞬間である。
【００１６】
ここで、ＳＦＱパルスが発生してから、それが第３のジョセフソン接合１０５に流れ込む時間は、１ピコ秒以下である。そのため、測定タイミングは、トリガー電流Ｉｔｒの到達時間と、そのトリガー電流Ｉｔｒが到達してから第１のジョセフソン接合がスイッチするまでの時間に影響を受ける。
【００１７】
図１４に示す周辺機器では、トリガー電流Ｉｔｒは、サンプラーチップ１２０外で発生されるため、それがサンプラーチップ１２０に到着する時間に、数ピコ秒から数１０ピコ秒程度のずれが生じる。高速パルス発生器１２７で発生した直後のトリガー電流Ｉｔｒは、立ち上がり時間が数１０ピコ秒であるが、可変遅延ライン１２８、可変アッテネータ１２９を通過する間に、立ち上がり時間が劣化し、結果的に立ち上がり時間が１００ピコ秒を越える場合もある。
【００１８】
なお、これら高速パルス発生器１２７、可変遅延ライン１２８、可変アッテネータ１２９は、立ち上がり時間が数１０ピコ秒の高速パルスに適用できる高周波部品であるため、非常に高価であり、これが機器のコストを引き上げる原因となっている、という問題がある。
【００１９】
また、ジョセフソン接合の電流閾値である臨界電流は、熱ノイズによってゆらぐことが知られており、トリガー電流Ｉｔｒの立ち上がりが鈍いと、第１のジョセフソン接合１０３がスイッチ・オンするタイミングが、この熱ノイズによってばらつきやすくなる。
【００２０】
例えば、トリガー電流Ｉｔｒの立ち上がり時間が２００ピコ秒のとき、４０Ｋ動作の高温超伝導サンプラー回路では、第１のジョセフソン接合１０３がスイッチ・オンするタイミングのばらつきは、４０ピコ秒程度と見積もられる。これらのことから、トリガー電流Ｉｔｒを、サンプラーチップ１２０外から入力することに起因して、測定タイミングのばらつき（いわゆる、ジッター）が発生することが分かる。
【００２１】
時間分解能の高い超伝導サンプラーは、１００ＧＨｚ以上の帯域を持つことが期待されているが、このような高周波を観測するためには、ジッターは、数ピコ秒以下となる必要がある。この要求は、上述した従来技術のように、サンプラーチップ１２０外からトリガー電流Ｉｔｒを供給する方法では、満足することはできないという問題がある。
【００２２】
また、超伝導サンプラーは、高い時間分解能を有しているため、ギガヘルツ以上の帯域の被測定信号電流Ｉｓも測定可能であるが、図１４に示す制御コンピュータ１２６等の半導体デバイスを使用した機器では、このような高速動作ができない。特に、増幅器１３１、Ａ／Ｄコンバータ１３２の動作速度がボトルネックとなって、現在までに実現できている測定周波数は、１００ＫＨｚ程度である。さらに、現在、市販されている可変遅延ライン１２８は、その遅延時間を変更するために、０．５秒ほどの時間を必要とするという問題もある。
【００２３】
超伝導サンプラーは、１つの点を測定するために、非常に多い回数（例えば、１００００回）の試行を必要とし、また、遅延時間を少しずつ変えながら、多数の点（例えば、５００点）を測定するために、１つの波形測定に数分といった、長い測定時間が必要となる。
【００２４】
また、測定される電流値の精度は、その測定において行う平均化回数の平方根に比例するため、測定周波数を上げて、平均化回数を増すことにより、測定精度を向上することが望まれている。
【００２５】
本発明は、上述の課題に鑑みなてされたものであり、その目的とするところは、被測定信号電流の波形測定の際におけるジッターの発生を大幅に低減するサンプラーおよび計測方法を提供することである。
【００２６】
また、本発明の他の目的は、被測定信号電流の測定周波数を向上して、測定時間の短縮、および測定精度を向上できるサンプラーおよび計測方法を提供することである。
【００２７】
本発明のさらなる目的は、コストのかかる高周波部品を使用せず、装置全体のコストを削減するサンプラーおよび計測方法を提供することである。
【００２８】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、上記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、上記ＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置分周手段と、上記分周後のＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーを提供する。
【００２９】
他の発明は、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、上記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、上記ＳＦＱパルスを分周する前置分周手段と、上記分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーを提供する。
【００３０】
また、他の発明によれば、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、上記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、上記ＳＦＱパルスを分周する前置分周手段と、上記前置分周手段で分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置分周手段と、上記後置分周手段で分周後のＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーが提供される。
【００３１】
好ましくは、本発明に係るサンプラーは、上記後置分周手段に代えて、上記ＳＦＱパルスを計数するカウンターを備える。また、上記分岐手段、ＳＦＱパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターがサンプラー回路を構成し、これらの手段が同一チップ上に配されている。
【００３２】
好適には、上記分岐手段、ＳＦＱパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターの全部あるいは一部に超伝導体が用いられている。また、好ましくは、上記遅延手段は、バイアス電流値によって、上記ＳＦＱパルスがジョセフソン伝送線路（ＪＴＬ）を伝搬する速度を制御し、そのＪＴＬを構成する各ジョセフソン接合が抵抗によりシャントされている。
【００３３】
また、他の発明によれば、被測定信号電流を第１の電流と第２の電流とに分岐するステップと、上記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、上記ＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置の分周ステップと、上記分周後のＳＦＱパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記ＳＦＱパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【００３４】
また、他の発明によれば、被測定信号電流を第１の電流と第２の電流とに分岐するステップと、上記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、上記ＳＦＱパルスを分周する前置の分周ステップと、上記分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるＳＦＱパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記ＳＦＱパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【００３５】
さらなる発明によれば、被測定信号電流を第１の電流と第２の電流とに分岐するステップと、上記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、上記ＳＦＱパルスを分周する前置の分周ステップと、上記前置の分周ステップで分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置の分周ステップと、上記後置の分周ステップで分周後のＳＦＱパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記ＳＦＱパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【００３６】
好ましくは、上記計測方法に係る発明は、上記後置の分周ステップに代えて、上記ＳＦＱパルスの計数を行うステップを備える。
【００３７】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
［実施の形態１］
図１は、本発明の実施の形態１に係る超伝導サンプラーの構成を示すブロック図である。同図に示す超伝導サンプラー（以下、単にサンプラーともいう）の超伝導サンプラー回路は、サンプラーチップ１１上に形成されている。すなわち、超伝導サンプラー回路は、分岐部１３、ＳＦＱパルス発生回路１６、遅延部１７、コンパレータ回路２０、後置分周回路２２、ＳＦＱ／電圧変換回路２３によって構成される。
【００３８】
信号入力線１２から入力された被測定信号電流Ｉｓは、分岐部１３によって、第１の電流路１４を通る第１の電流Ｉｓ１と、第２の電流路１５を通る第２の電流Ｉｓ２とに分流される。これらの内、第１の電流Ｉｓ１は、ＳＦＱパルス発生回路１６に入力され、そこで、１個のＳＦＱパルスが発生する。そして、このＳＦＱパルスに対して、遅延部１７により、一定時間の遅延が与えられ、パルス状のトリガー電流Ｉｔｒとなって、コンパレータ回路２０に入力される。
【００３９】
遅延部１７における遅延時間は、制御コンピュータ１９によって決定され、遅延制御線１８を通して、遅延部１７に伝えられる。また、コンパレータ回路２０では、上記のトリガー電流Ｉｔｒ、第２の電流Ｉｓ２、フィードバック電流路２１を通して、制御コンピュータ１９から供給されるフィードバック電流Ｉｆが加算される。そして、トリガー電流Ｉｔｒ入力時の電流の和が、コンパレータ回路２０の閾値より大きければ、コンパレータ回路２０は、ＳＦＱパルスを１個、出力する。なお、ここでのトリガー電流Ｉｔｒは、上述した従来技術におけるパルス電流Ｉｐと同じ働きをする。
【００４０】
コンパレータ回路２０から出力されたＳＦＱパルスは、後置分周回路２２において、室温環境下にある制御コンピュータ１９で処理できる速度まで、その周波数が分周された後、ＳＦＱ／電圧変換回路２３で、一定レベルの電圧に変換される。その結果は、出力電圧Ｖｏｕｔとして、出力線２４を通して、サンプラーチップ１１外に出力される。
【００４１】
超伝導ＳＦＱ回路からの出力は、通常、数百マイクロボルトと、室温環境下にある半導体機器で処理するには小さ過ぎるため、一般に増幅器を用いて所望の大きさに増幅される。すなわち、上記の出力電圧Ｖｏｕｔを増幅器２５で増幅して得られた電圧は、カウンター２６で計数される。これにより、一定時間内にコンパレータ回路２０から出力されたＳＦＱパルスの数が測定される。
【００４２】
上記の測定結果は、制御コンピュータ１９に送られ、その値が、あらかじめ設定されている期待値と比較して小さければ、制御コンピュータ１９は、フィードバック電流Ｉｆの値を増加して、再度、測定を行う。しかし、測定値が期待値を上回った場合には、その時点のフィードバック電流Ｉｆの値と、被測定信号電流Ｉｓがゼロの時にカウントされたＳＦＱパルス数が期待値を上回る最小のフィードバック電流Ｉｆの値とを比較することにより、遅延部１７で決められた時刻における、第２の電流Ｉｓ２の値を測定することができる。
【００４３】
なお、第２の電流Ｉｓ２と被測定信号電流Ｉｓの比は、分岐部１３の構成により一定であるため、第２の電流Ｉｓ２の値をもとに、上記の時刻における被測定信号電流Ｉｓの値を知ることができる。
【００４４】
以降、遅延部１７における遅延時間を変えながら、上記と同様の測定を行うことにより、被測定信号電流Ｉｓの波形を観測することができる。
【００４５】
以上説明したように、本実施の形態１によれば、トリガー電流Ｉｔｒを被測定信号電流Ｉｓよりサンプラーチップ１１上で作るとともに、このトリガー電流Ｉｔｒが、コンパレータ回路２０まで、パルス幅が数ピコ秒のＳＦＱパルスで伝搬していくので、従来技術において問題とされた、測定時におけるジッターの発生を非常に小さくすることができる、という効果がある。
【００４６】
また、被測定信号電流Ｉｓの周期ごとに測定が行われるため、測定周波数が非常に大きくなり、測定時間の短縮や測定精度の向上が期待でき、さらには、コストのかかる（つまり、部品そのものの価格が高い）高周波部品を、超伝導回路で作製できるため、装置全体の低コスト化を図ることができるという利点がある。
【００４７】
［実施の形態２］
以下、本発明の実施の形態２について説明する。図２は、本実施の形態２に係る超伝導サンプラーの構成を示すブロック図である。なお、同図において、図１に示す、上記実施の形態１に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００４８】
本実施の形態２に係る超伝導サンプラーに特徴的なこと、つまり、実施の形態１に係るサンプラーと異なる点は、後置分周回路を削除し、遅延部１７の前段に前置分周回路２７を挿入したことである。この構成により、トリガー電流Ｉｔｒの発生頻度を下げ、コンパレータ回路２０からの出力周波数を、室温環境下にある半導体機器で直接、処理できる速度（周波数）まで落とすことができる。
【００４９】
また、トリガー電流Ｉｔｒの発生頻度が十分低いので、被測定信号電流Ｉｓの周波数が高い場合でも、遅延時間を十分大きく取ることによって、長時間にわたる波形観測が可能となる。
【００５０】
なお、上記実施の形態２において、遅延部１７を前置分周回路２７よりコンパレータ回路２０に近い側に配したが、位置関係はこれに限定されず、これらを逆にしてもよい。
【００５１】
以上説明したように、本実施の形態２によれば、遅延部の前段に前置分周回路を挿入して、トリガー電流Ｉｔｒの発生頻度を下げる構成をとることで、測定ジッターが小さく、かつ、低コストの超伝導サンプラーを実現できる。また、同時に、長時間にわたる波形観測が可能になる。
【００５２】
［実施の形態３］
以下、本発明の実施の形態３について説明する。図３は、本実施の形態３に係る超伝導サンプラーの構成を示すブロック図である。なお、図３においても、図１に示す、上記実施の形態１に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００５３】
図３に示す、本実施の形態３に係るサンプラーは、図１に示す、上記実施の形態１に係るサンプラーに対して、遅延部１７の前段に前置分周回路２７を挿入した点において異なる。
【００５４】
すなわち、前置分周回路２７がない場合、その超伝導サンプラーで測定可能な被測定信号電流Ｉｓの周期は、１つだけである。しかし、前置分周回路２７を設けて、それによる分周率をｎとすると、トリガー電流Ｉｔｒの周期は１／ｎとなり、ｎ周期の被測定信号電流Ｉｓを測定することが可能となる。
【００５５】
なお、本実施の形態３においては、遅延部１７を、前置分周回路２７よりコンパレータ回路２０に近い側に配置したが、この位置関係は、逆にすることもできる。
【００５６】
以上説明したように、本実施の形態３によれば、遅延部１７の前段に前置分周回路２７を挿入することで、その分周周期を逆にした周期の被測定信号電流Ｉｓを測定できるため、測定ジッターが小さく、高速、高精度、かつ低コストのサンプラーが実現できる。同時に、被測定信号電流Ｉｓの複数周期にわたる測定が可能となる。
【００５７】
［実施の形態４］
以下、本発明の実施の形態４について説明する。図４は、本実施の形態４に係る超伝導サンプラーの構成を示すブロック図である。なお、同図において、図１に示す、上記実施の形態１に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００５８】
図４に示す、本実施の形態４に係るサンプラーは、後置分周回路２２に代えて超伝導カウンター２８を挿入した点において、上記の実施の形態１に係るサンプラーと異なる。このため、室温環境下に置かれたカウンター２６（図１参照）は、通常、不要になる。
【００５９】
新たに設けた超伝導カウンター２８からの出力線は、複数のビットに対応するため複数となり、それぞれの出力線に対してＳＦＱ／電圧変換回路２３と増幅器２５が設けられる。
【００６０】
かかる超伝導カウンター２８を用いることで、コンパレータ回路２０から出力されるＳＦＱパルスの数を、高速で計数することが可能となる。この超伝導カウンター２８による計数結果は、上述のように多ビットであるため、出力が１ビットだけの後置分周回路２２に比べて、コンパレータ回路２０のスイッチ回数を、より正確に測定できる。よって、測定精度が向上することになる。
【００６１】
このように、本実施の形態４によれば、後置分周回路２２の代わりに超伝導カウンター２８を配することで、その出力線数が多くなり、測定ジッターが小さく、高速、かつ低コストのサンプラーを実現できるだけでなく、より高精度の測定が可能となる。
【００６２】
［実施の形態５］
以下、本発明の実施の形態５について説明する。図５は、本実施の形態５に係る超伝導サンプラーの構成を示すブロック図である。なお、同図においても、図１や図３に示す、上記実施の形態１，３に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００６３】
図５に示すように、本実施の形態５に係るサンプラーは、図３に示す、上記の実施の形態３に係るサンプラーに対して、後置分周回路２２の代わりに超伝導カウンター２８を配した点で異なる。このため、室温環境下に置かれたカウンター２６（図１参照）は、通常、不要になる。
【００６４】
実施の形態４においても説明したように、超伝導カウンター２８からの出力線は、複数のビットに対応するため複数となり、それぞれの出力線に対してＳＦＱ／電圧変換回路２３と増幅器２５が設けられている。
【００６５】
このような超伝導カウンター２８を用いると、コンパレータ回路２０から出力されるＳＦＱパルスの数を、高速で計数できる。かかる超伝導カウンター２８による計数結果は、多ビットである。そのため、出力が１ビットだけの後置分周回路２２に比べて、コンパレータ回路２０のスイッチ回数を、より正確に測定できるので、測定精度が向上する。
【００６６】
なお、上記の実施の形態５において、遅延部１７を前置分周回路２７よりコンパレータ回路２０に近い側に配したが、位置関係はこれに限定されず、それらを互いに逆に配置してもよい。
【００６７】
以上説明したように、本実施の形態５によれば、遅延部１７の前段に前置分周回路２７を挿入し、さらに、後置分周回路２２の代わりに超伝導カウンター２８を配した構成とすることで、カウンターからの出力線数が多くなり、測定ジッターが小さく、高速、かつ低コストのサンプラーを実現できる。また、被測定信号電流Ｉｓの波形を複数周期、測定できるだけでなく、より高精度の測定が可能となる。
【００６８】
［サンプラーの内部構成］
本発明の実施の形態に係る超伝導サンプラーの具体的な内部構成について、より詳しく説明する。なお、ここでは、図３に示す、上記実施の形態３に係る超伝導サンプラーの構成を例にとる。
【００６９】
図６は、本発明の実施の形態に係る超伝導サンプラーの回路構成を示している。同図において、図３に示す、上記実施の形態３に係る超伝導サンプラーの構成と対応する部分には、同一符号を付してある。
【００７０】
図６に示すサンプラーでは、被測定信号電流Ｉｓとして、光通信に用いられる４０Ｇｂｐｓ（ギガビット毎秒）デジタル信号を、外部固定アッテネータにより超伝導回路に適した値（例えば、０．６ｍＡ）まで減衰したものを想定している。また、このデジタル信号は、“１０１０１０”（２進）が繰り返されており、従って、２０ＧＨｚの周期で、０．６ｍＡと０ｍＡが繰り返されるものとする。
【００７１】
図６に示すように、信号入力線１２は、分岐部１３により、第１の電流路１４と第２の電流路１５に別れる。ここで、分岐部１３は、図示するように、配線を２つに分岐したものである。そして、分岐した第１の電流路１４と第２の電流路１５のインピーダンスを等しくしておくと、被測定信号電流Ｉｓは、第１の電流Ｉｓ１と第２の電流Ｉｓ２とに２等分される。
【００７２】
ＳＦＱ発生回路１６は、２個のジョセフソン接合で構成される。図６では、ジョセフソン接合を×印で表す。第１の電流Ｉｓ１が、臨界電流値が０．２ｍＡである第１のＳＦＱパルス発生用接合３１に供給されると、その第１のＳＦＱパルス発生用接合３１はスイッチ・オンし、再スイッチ防止用インダクタンス３２を含む超伝導ループに、反時計回りのＳＦＱが侵入し、第２のＳＦＱパルス発生用接合３３を含む超伝導ループに、時計回りのＳＦＱが侵入する。
【００７３】
第２のＳＦＱパルス発生用接合３３を含むループのインダクタンスを５ｐＨとすると、ＳＦＱの侵入により、このループに約０．４ｍＡの電流が流れようとする。このとき、第２のＳＦＱパルス発生用接合３３の臨界電流値を０．２ｍＡとすると、電流立ち上がり時に、第２のＳＦＱパルス発生用接合３３はスイッチし、ＳＦＱは、ループ外に出ていく。これに対応して、第２のＳＦＱパルス発生用接合３３を流れる電流は急激に減少し、結果として、パルス状の電流（ＳＦＱパルス電流）が発生する。
【００７４】
再スイッチ防止用インダクタンス３２は、第２のＳＦＱパルス発生用接合３３がスイッチした後、電流が第１のＳＦＱパルス発生用接合３１に流れ込み、第１のＳＦＱパルス発生用接合３１が、再度、スイッチをするのを防止するためのものである。再スイッチ防止用インダクタンス３２の値は、４ｐＨである。
【００７５】
被測定信号電流Ｉｓが０ｍＡになると、再スイッチ防止用インダクタンス３２を含む超伝導ループに侵入したＳＦＱにより、第１のＳＦＱパルス発生用接合３１に、前とは逆向きに約０．４ｍＡの電流が流れ、第１のＳＦＱパルス発生用接合３１はスイッチして、このＳＦＱは放出される。
【００７６】
このようにして発生したＳＦＱパルスは、前置分周回路２７に入力される。前置分周回路２７は、図６に示すように、超伝導トグルフリップフロップ回路（ＴＦＦ）３４を２段、直列に接続したものである。ＴＦＦは、２回の信号入力に対して１回の出力を行う回路である。
【００７７】
カウンターの基本構成要素としての超伝導ＴＦＦ３４には、例えば、図７に示す構成を有するものがある。これは、「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」（第１巻、第３頁）に記載された、ＳＦＱを用いた超伝導ＴＦＦである。図７において、入力端子４１から入力されたＳＦＱパルスは、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３に流れ込む。
【００７８】
入力されたＳＦＱパルスの電流値を０．２ｍＡ、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３の臨界電流値を、それぞれ０．３ｍＡとすると、入力されたＳＦＱパルスだけでは、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３は、スイッチしない。
【００７９】
このとき、反時計回りのＳＦＱが、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３を含む超伝導ループに保持されており、その電流値が０．２ｍＡであるとすれば、第１のＴＦＦ接合４２では、入力されたＳＦＱパルスと、保持されているＳＦＱによる電流が加算される。そのため、第１のＴＦＦ接合４２はスイッチし、第１の出力端子４６にＳＦＱパルスが出力されるとともに、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３を含む超伝導ループに、時計回りのＳＦＱが保持される。
【００８０】
第１のＴＦＦ接合４２がスイッチすると、この第１のＴＦＦ接合４２に流れていたＳＦＱパルスが、第２のＴＦＦ接合４３を含むパスに流れ込むが、第４のＴＦＦ接合４５が第２のＴＦＦ接合４３よりも先にスイッチすることによって、第２のＴＦＦ接合４３がスイッチすることが防止される。
【００８１】
時計回りのＳＦＱパルスが保持された状態で、入力端子４１より、次の入力信号が入力されると、第２のＴＦＦ接合４３において、入力されたＳＦＱパルスと、保持されているＳＦＱによる電流が加算される。その結果、第２のＴＦＦ接合４３がスイッチし、第２の出力端子４７に、ＳＦＱパルスが出力されるとともに、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３を含む超伝導ループに、反時計回りのＳＦＱが保持される。
【００８２】
第２のＴＦＦ接合４３がスイッチすると、この第２のＴＦＦ接合４３に流れていたＳＦＱパルス電流が、第１のＴＦＦ接合４２を含むパスに流れ込むが、第３のＴＦＦ接合４４が、第１のＴＦＦ接合４２よりも先にスイッチすることによって、第１のＴＦＦ接合４２がスイッチすることは、防止される。
【００８３】
このように、図７に示すＴＦＦ回路では、一方の出力端子からは、入力端子４１にＳＦＱパルスが２回入力されるごとに、１回、ＳＦＱパルスが出力される。つまり、ＴＦＦは、１／２分周回路となる。
【００８４】
図６に示す前置分周回路２７は、上述のようなＴＦＦを２段、直列に接続することにより、１／４分周回路を構成している。このため、前置分周回路２７により、入力されたデジタル信号は、５ＧＨｚに分周される。また、前置分周回路２７から出力されるＳＦＱパルスは、被測定信号電流Ｉｓの４周期の間に１回、発生する。このため、このＳＦＱパルスを用いて被測定信号電流Ｉｓを４周期分、測定することが可能である。なお、図７に示すＴＦＦには、バイアス入力端子４８が設けられている。
【００８５】
前置分周回路２７から出力されたＳＦＱパルスは、図６に示すように、遅延部１７に入力される。この遅延部１７の具体的な構成としては、「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」（第１巻、第３頁）に記載の、ＳＦＱを用いたジョセフソン伝送線路（ＪＴＬ）が知られている。
【００８６】
図８は、５段のＪＴＬの回路構成例を示す図である。ＪＴＬは、ジョセフソン接合を含む超伝導ループを、図８に示すようにつなげたものであり、そこに使用されるジョセフソン接合の臨界電流値Ｉｃと、ループのインダクタンスＬの積が、磁束量子よりも小さいことを特徴としている。その典型的な値は、Ｉｃ＝０．３ｍＡ，Ｌ＝４ｐＨである。
【００８７】
ＪＴＬにおいて、その入力端子５１からＳＦＱパルスが入力されると、第１のＪＴＬ接合５２がスイッチし、ＳＦＱが、第１のＪＴＬ接合５２、第２のＪＴＬ接合５３、第１のＪＴＬインダクタンス５４からなる超伝導ループに侵入する。
【００８８】
ここで、この超伝導ループのＬＩｃ積は、磁束量子よりも小さいため、ＳＦＱを、このループに保持することができず、第２のＪＴＬループ５３がスイッチすることにより、ＳＦＱは、次の超伝導ループに侵入する。この動作が繰り返されて、ＳＦＱは、出力端子５５の方向へ伝搬される。
【００８９】
「アプライド・フィジックス・レターズ」（第７６巻、第３８２０頁）に記載されているように、ＪＴＬにおけるＳＦＱパルスの伝搬時間は、バイアス電流によって制御できることが知られている。従って、バイアス入力端子５６から供給するバイアス電流を制御することによって、ＪＴＬがＳＦＱを伝搬する時間、すなわち、ＳＦＱの遅延時間を制御できる。
【００９０】
ＪＴＬ抵抗５７は、各ＪＴＬ接合がスイッチしたときに、他の接合に与える影響を低減するために設けられている。図６に示すサンプラーでは、その遅延部１７は、２０段のＪＴＬ３５によって構成されている。ＪＴＬ各段の遅延時間を最大１０ピコ秒とすると、２０段で最大２００ピコ秒の遅延を作ることができる。これは、被測定信号電流Ｉｓの４周期分に相当する。
【００９１】
なお、遅延部１７における遅延時間の制御は、遅延制御線１８を通して、制御コンピュータ１９から供給されるＪＴＬのバイアス電流を制御することによって行われる。
【００９２】
超伝導サンプラーを用いて時間分解能の高い測定を行うには、ジョセフソン接合の臨界電流Ｉｃとノーマル抵抗Ｒｎの積であるＩｃＲｎが大きいことが望ましい。しかし、ＩｃＲｎ積の大きいジョセフソン接合を用いたＪＴＬは、伝搬するＳＦＱパルスの幅が狭いため、バイアス電流により制御できる遅延時間が小さくなる。
【００９３】
図９は、ＩｃＲｎ積が０．７ｍＶのジョセフソン接合を用いた１０段のＪＴＬ遅延時間のバイアス電流依存性を示すシミュレーション結果である。同図より、バイアス電流に対して遅延時間が線形に変化する領域では、遅延時間は、バイアス電流によって約２０ピコ秒しか制御できないことが分かる。従って、例えば、２００ピコ秒の遅延を発生させるためには、１００段のＪＴＬが必要になる。
【００９４】
これに対処するため、図８に示すＪＴＬでは、後述するように、そのＪＴＬを構成するジョセフソン接合５３がシャント抵抗５８で分流（シャント）されている。
【００９５】
図１０は、シャント抵抗（Ｒｓ）がない場合（Ｒｓ＝∞）、Ｒｓ＝１オームの場合、Ｒｓ＝０．２オームの場合それぞれにおける、遅延時間のバイアス電流依存性を示したシミュレーション結果である。ここでの接合のＩｃＲｎ積は、いずれの場合も０．７ｍＶである。
【００９６】
シャント抵抗５８を付加してジョセフソン接合のＩｃＲｎ積を下げることで、図１０に示すように、バイアス電流で制御できる遅延時間が増加することが分かる。例えば、シャント抵抗が０．２オームの場合、バイアス電流に対して遅延時間が線形に変化する領域を使用した１０段のＪＴＬで、約１００ピコ秒の遅延を発生することができる。従って、２００ピコ秒の遅延を発生するには、２０段のＪＴＬで十分であり、回路規模の大幅な縮小が可能になる。
【００９７】
一方、シャント抵抗５８を使用したＪＴＬを伝搬したＳＦＱパルスは、ジョセフソン接合のＩｃＲｎ積が等価的に低くなるため、そのパルス幅が広くなり、時間分解能の高い測定には適さなくなる。そのため、ここでは、シャント抵抗５８を使用したＪＴＬと、後述するコンパレータ接合３６との間に、シャント抵抗を用いない第２のＪＴＬ５９を配置して、ＳＦＱパルスを整形し、ＳＦＱパルス幅をもとに戻す。
【００９８】
第２のＪＴＬ５９のバイアス電流は、遅延時間を制御するバイアス入力端子５６とは別の、第２のバイアス入力端子６０から供給する。この第２のＪＴＬ５９は、遅延時間によって変化するバイアス入力端子５６からの電流値がコンパレータ接合３６に流れ込まないようにするためのバッファの役割も果たす。
【００９９】
遅延部１７から出力されたＳＦＱパルスは、コンパレータ回路２０に入力される。コンパレータ回路２０は、例えば、１個のジョセフソン接合からなるコンパレータ接合３６と電流パルス発生用接合３７で構成される。電流パルス発生用接合３７は、その臨界電流値が０．２ｍＡであり、遅延部１７から出力されるＳＦＱパルスでスイッチし、パルス状の電流をコンパレータ接合３６に供給する。
【０１００】
コンパレータ接合３６の臨界電流値は、０．５ｍＡと大きく、上記パルス状の電流だけではスイッチしない。コンパレータ接合３６には、図６に示すフィードバック電流路２１から供給されるフィードバック電流Ｉｆと、第２の電流路１５から供給される第２の電流Ｉｓ２が流れ込んでいる。
【０１０１】
このコンパレータ接合３６に、遅延部１７から、トリガー電流ＩｔｒとしてＳＦＱパルスが入力されたとき、これら３つの電流の和が、コンパレータ接合３６の臨界電流値より大きい場合には、コンパレータ接合はスイッチして、ＳＦＱパルスを１個、出力する。
【０１０２】
一方、上記３つの電流の和がコンパレータ接合３６の臨界電流値より小さい場合は、コンパレータ接合３６はスイッチしない。従って、コンパレータ接合は、ＳＦＱパルスを出力しない。
【０１０３】
コンパレータ回路２０から出力されたＳＦＱは、後置分周回路２２に入力される。後置分周回路は、例えば、図７に示すＴＦＦ３４の第１の出力端子４６と、次段の入力端子４１を直列に多段接続して構成される。図６に示す例では、ＴＦＦは７段であるため、コンパレータ回路２０から入力されたＳＦＱパルスは、１／１２８分周される。このため、後置分周回路２２から出力されるＳＦＱパルスの周波数は、最大で約３９メガヘルツとなる。
【０１０４】
後置分周回路２２からの出力は、ＳＦＱ／電圧変換回路２３に入力される。ＳＦＱ／電圧変換回路２３として、例えば、上記の文献「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」（第１巻、第３頁）に記載された、図６に示すＳＦＱ／ＤＣ変換回路が使用される。
【０１０５】
ＳＦＱ／電圧変換回路２３は、第１の変換接合３８と第２の変換接合３９を除くと、図７に示すＴＦＦと同じである。このため、ＳＦＱパルスが１回、入力されるごとに、下側の超伝導ループ（図７において、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３からなる超伝導ループに相当）には、時計回り、および反時計回りのＳＦＱが交互に保持される。
【０１０６】
これら第１の変換接合３８と第２の変換接合３９は、インダクタンスが非対称な超伝導量子干渉計（ＳＱＵＩＤ）を構成しており、時計回りのＳＦＱが保持されているときは、上記２つの接合の中点に電圧が発生するが、反時計回りのＳＦＱが保持されているときは、電圧はゼロである。このため、このＳＦＱ／電圧変換回路２３の出力線２４には、ＳＦＱパルスが１回、入力されるごとに、ゼロ電圧と、ある一定の出力電圧Ｖｏｕｔとが交互に現れる。なお、出力電圧Ｖｏｕｔの典型的な値は、０．２ｍＶ程度である。
【０１０７】
上記の出力電圧Ｖｏｕｔを、室温環境下にある半導体機器で処理するには、その電圧を１００倍以上、増幅する必要がある。しかし、出力電圧Ｖｏｕｔの周波数は、上述のように３９メガヘルツ程度まで低下しているため、通常の室温増幅器でも十分増幅できる。
【０１０８】
増幅された出力電圧Ｖｏｕｔは、室温環境下にあるカウンター２６で計数される。１回の計数は、例えば、コンパレータ回路２０の１０万回の試行に対して行う。このように多数回にわたって、コンパレータ回路２０の試行に対して計数を行うことで、熱雑音等のノイズの影響を低減できる。
【０１０９】
ここでは、上記１０万回の試行によって、例えば、５００回以上、出力電圧Ｖｏｕｔの変化が計数できた場合、制御コンピュータ１９は、コンパレータ回路２０がスイッチしたとの判断を下す。
【０１１０】
図６に示す回路構成を用いた例では、２０ＧＨｚの入力に対して、４周期ごとにコンパレータ回路２０による測定を行い、コンパレータ回路２０の１０万回の動作ごとにスイッチの判定を行っている。そのため、フィードバック電流Ｉｆは、５０キロヘルツの周波数で、その値を切り替えればよい。
【０１１１】
また、フィードバック電流Ｉｆの値を、平均して５０回変えることによって、コンパレータ回路２０がスイッチする最小のフィードバック電流Ｉｆの値が見つかるとした場合、遅延部２７に与えるバイアスの切替えは、１キロヘルツの周波数でよい。
【０１１２】
このため、フィードバック電流Ｉｆや遅延時間の制御は、室温環境下にある半導体機器を用いても、十分行うことができる。この測定によって、“１０１０１０…”と続く４０Ｇｂｐｓデジタル波形の４周期分を１０００点、サンプリングする観測を、１秒間で行うことができる。
【０１１３】
なお、図３に示す、上記実施の形態３に係るサンプラーと同様、図６において、コンパレータ回路２０に近い側に配した遅延部１７と、前置分周回路２７との位置関係は、逆にしてもよい。さらには、上記実施の形態４，５で述べたように、図６の後置分周回路２２を、超伝導カウンター２８で置き換えることもできる。
【０１１４】
図９は、図７に示す超伝導ＴＦＦを用いた超伝導カウンター２８の一構成例を示している。このカウンターが、上記の分周回路と異なる点は、分周回路は、最終段の出力だけが外部に取り出されるのに対して、カウンターは、図９に示すように、各段から出力を取り出せることにある。
【０１１５】
図９に示す超伝導カウンターでは、入力端子６１から第１のＴＦＦ６２に入力されたＳＦＱパルスは、第１のビット６３にＳＦＱパルスを出力する。次に入力されたＳＦＱパルスは、ＳＦＱパルスの出力先を、第１のビット６３から第２のＴＦＦ６４に切り替える。この動作を繰り返すことにより、入力したＳＦＱを、２進法で計数することができる。
【０１１６】
上述した超伝導カウンター２８を用いることにより、コンパレータ回路２０でのスイッチ回数を、後置分周回路２２を用いた場合より、正確に計数することができ、その測定精度も向上する。
【０１１７】
超伝導カウンター２８の各ビットの出力をするには、それぞれＳＦＱ／電圧変換回路２３と増幅器２５が必要となる。そのため、全ビットを出力しようとすると、必要な部品点数が増加する。また、下位ビットほど、周波数が高くなり、室温環境下の増幅器では対応が困難になってくる。
【０１１８】
さらに、測定において重要なのは上位ビットであり、常に下位ビットまで全て出力する必要はない。これらのことを考え合わせると、上位の数ビットだけを利用し、下位ビットは利用しないことも選択できる。例えば、図１２に示すように、上位４ビットだけを利用すれば、増幅器の帯域は、最高３２０メガヘルツですむ。
【０１１９】
なお、上記の超伝導サンプラーは、ニオブや窒化ニオブ等の金属超伝導体を用いても作製できるが、例えば、イットリウム・バリウム・銅・酸化物（ＹＢａ2 Ｃｕ3 Ｏｘ）等の酸化物超伝導体を用いて作製すれば、動作温度を３０Ｋ以上、高くすることができる。その結果、冷却の負担が軽くなり、より安価で、より簡便な超伝導サンプラーを提供できる。
【０１２０】
【発明の効果】
以上説明したように、本発明によれば、測定タイミングを決定するトリガー電流を、コンパレータ手段と同一チップ上で被測定信号電流により発生する（被測定信号電流をもとにサンプラーチップ上でトリガー電流を発生する）ので、トリガー電流の到着時間のゆらぎや立ち上がりの劣化を最小限に抑制でき、ジッター発生の小さい超伝導サンプラーを構成できる。
【０１２１】
すなわち、サンプラーチップ上に分岐手段、ＳＦＱパルス発生手段、前置分周手段、遅延手段、コンパレータ手段、後置分周手段、電圧変換手段からなるサンプラー回路を形成することで、測定タイミングを決める信号をオンチップで作ることができ、結果的に測定ジッターが小さく、測定周波数が高く、かつ、低コストのサンプラーを実現できる。
【０１２２】
また、他の発明によれば、トリガー電流の遅延やサンプラーからの出力の初段処理を高速の超伝導体を使用した回路で行うので、測定周波数を大幅に向上でき、測定時間の短縮、測定精度の向上を図ることもできる。
【０１２３】
さらに、他の発明によれば、高速パルス発生器や可変遅延線等の高周波機器を使わず、これらコストの高い高周波部品を超伝導回路で置き換えることにより、高価な高周波周辺回路が不要となり、装置全体のコストを削減することも可能となる。
【０１２４】
さらには、遅延手段において、ジョセフソン接合にシャント抵抗を付加して、その電流・抵抗積を下げることで、バイアス電流で制御できる遅延時間が増加し、少ない段数のＪＴＬで十分な遅延が得られるため、回路規模の大幅な縮小が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る超伝導サンプラーの構成を示すブロック図である。
【図２】本発明の実施の形態２に係る超伝導サンプラーの構成を示すブロック図である。
【図３】本発明の実施の形態３に係る超伝導サンプラーの構成を示すブロック図である。
【図４】本発明の実施の形態４に係る超伝導サンプラーの構成を示すブロック図である。
【図５】本発明の実施の形態５に係る超伝導サンプラーの構成を示すブロック図である。
【図６】実施の形態に係る超伝導サンプラーの回路構成を示す図である。
【図７】超伝導ＴＦＦの回路構成を示す図である。
【図８】５段構成のＪＴＬの回路例を示す図である。
【図９】１０段のＪＴＬ遅延時間のバイアス電流依存性について、そのシミュレーション結果を示す図である。
【図１０】値の異なるシャント抵抗それぞれにおける、遅延時間のバイアス電流依存性についてのシミュレーション結果を示す図である。
【図１１】図７の超伝導ＴＦＦを用いた超伝導カウンターの構成例を示す図である。
【図１２】上位４ビットだけの出力を行う超伝導カウンターの構成を示すブロック図である。
【図１３】従来の超伝導サンプラーの回路構成を示す図である。
【図１４】従来の超伝導サンプラー回路への電流供給、および出力電圧処理のための周辺機器の構成を示すブロック図である。
【符号の説明】
１１ サンプラーチップ
１２ 信号入力線
１３ 分岐部
１４ 第１の電流路
１５ 第２の電流路
１６ ＳＦＱパルス発生回路
１７ 遅延部
１８ 遅延制御線
１９ 制御コンピュータ
２０ コンパレータ回路
２１ フィードバック電流路
２２ 後置分周回路
２３ ＳＦＱ／電圧変換回路
２４ 出力線
２５ 増幅器
２６ カウンター
２７ 前置分周回路
２８ 超伝導カウンター
３１ 第１のＳＦＱパルス発生用接合
３２ 再スイッチ防止用インダクタンス
３３ 第２のＳＦＱパルス発生用接合
３４ 超伝導ＴＦＦ
３５ 超伝導ＪＴＬ
３６ コンパレータ接合
３７ 電流パルス発生用接合
３８ 第１の変換接合
３９ 第２の変換接合
４１，５１，６１ 入力端子
４２〜４５ ＴＦＦ接合
４６，４７，５５，６５ 出力端子
４８，５６ バイアス入力端子
５２〜５４ ＪＴＬ接合
５４ ＪＴＬインダクタンス
５７ ＪＴＬ抵抗
５８ シャント抵抗
５９ 第２のＪＴＬ
６０ 第２のバイアス入力端子
１０１，１０２ 入力端子
１０３〜１０７ ジョセフソン接合
１０８〜１１０ インダクタンス
１１１ 結合インダクタンス
１２０ サンプラーチップ
１２１〜１２３ 入力ライン
１２４ 出力ライン
１２５ 被測定信号発生源
１２６ 制御コンピュータ
１２７ 高速パルス発生器
１２８ 可変遅延ライン
１２９ 可変アッテネータ
１３０ Ｄ／Ａコンバータ
１３１ 増幅器
１３２ Ａ／Ｄコンバータ
【発明の属する技術分野】
本発明は、繰り返し発生する電気信号波形を測定するサンプラーおよび計測方法に関し、特に、超伝導体を用いた高時間分解能の電気信号波形観測のためのサンプラーおよび計測方法に関するものである。
【０００２】
【従来の技術】
「アイ・イー・イー・イー・トランザククション・オン・アプライド・スーパーコンダクティビティー」（第９巻、第４０８１頁）に記載の超伝導サンプラーは、高時間分解能の電気信号波形観測回路として知られている。図１３の（ａ）は、この文献に掲載された超伝導サンプラーの回路図であり、同図の（ｂ）は、その回路に供給する電流および出力電圧の波形を示す図である。以下、図１３を参照して、超伝導サンプラーによる電流波形の計測方法について説明する。
【０００３】
まず、図１３の（ａ）に示す第１の入力端子１０１からフィードバック電流Ｉｆが供給され、次に、被測定電流Ｉｓが入力される。あるタイミングで第２の入力端子１０２からトリガー電流Ｉｔｒが供給されると、第１のジョセフソン接合１０３がスイッチ・オンとなり、第１のジョセフソン接合１０３、第２のジョセフソン接合１０４、第３のジョセフソン接合１０５、第１のインダクタンス１０８を含む第１の超伝導ループに、単一磁束量子ＳＦＱ(Single Flux Quantum) が侵入し、それに伴い、第１の超伝導循環電流が第１の超伝導ループに流れる。
【０００４】
また、第１のジョセフソン接合１０３、第２のインダクタンス１０９を含む第２の超伝導ループには、上記とは反対向きのＳＦＱが侵入する。
【０００５】
第２のジョセフソン接合１０４の臨界電流値を、第１の超伝導循環電流よりも低く設定しておくと、第２のジョセフソン接合１０４を流れる電流は、立ち上がりの途中で第２のジョセフソン接合１０４のスイッチにより立ち下がり、結果として、パルス電流Ｉｐが発生し、第３のジョセフソン接合１０５に流れ込む。
【０００６】
この第３のジョセフソン接合１０５は、コンパレータ接合と呼ばれる。この接合には、既にＩｆとＩｓが流れているため、Ｉｆ，Ｉｓ，Ｉｐの３つの電流が加算される。これら３つの電流の和が、第３のジョセフソン接合１０５の臨界電流値以上であれば、第３のジョセフソン接合１０５はスイッチ・オンとなり、第３のジョセフソン接合１０５、第３のインダクタンス１１０、読み出しＳＱＵＩＤ(Superconducting Quantum Interference Device：超伝導量子干渉素子) との結合インダクタンス１１１を含む第３の超伝導ループに、第３の超伝導循環電流が流れる。
【０００７】
上記第３の超伝導循環電流は、第４のジョセフソン接合１０６、第５のジョセフソン接合１０５を含む読み出しＳＱＵＩＤの両端に電圧を発生させる。もし、上記３つの電流の和が第３のジョセフソン接合１０５の臨界電流値以下であれば、第３のジョセフソン接合１０５はスイッチ・オンとならず、読み出しＳＱＵＩＤの両端にも、電圧は発生しない。
【０００８】
また、第２の超伝導循環電流、第３の超伝導循環電流は、各測定サイクルの最後にマイナスの電流を流し、それぞれ第１のジョセフソン接合１０３、第３のジョセフソン接合１０５をスイッチすることにより、リセットする。
【０００９】
以上の操作を、Ｉｆの値を変えて繰り返し、出力電圧が現れる最小のＩｆの値を求める。そして、この値を、Ｉｓ＝０のときの出力電圧が現れる最小のＩｆの値と比較することにより、Ｉｐが発生したタイミングにおけるＩｓの値を知ることができる。
【００１０】
次に、Ｉｔｒを供給するタイミングを変えて、Ｉｐの発生するタイミングをずらし、同様の測定を行うための操作を繰り返す。このように、図１３の（ａ）に示す超伝導サンプラーを用いて、Ｉｓの波形を測定することができる。
【００１１】
図１４は、図１３の（ａ）に示した超伝導サンプラー回路への電流供給、および出力電圧の処理を行うための周辺機器の構成を示すブロック図である。図１４において、サンプラーチップ１２０は、超伝導回路が動作する低温状態にあり、３本の入力ライン１２１，１２２，１２３から電流が供給される。すなわち、被測定信号発生源１２５で発生した被測定信号電流Ｉｓは、第１の入力ライン１２１を通って、サンプラーチップ１２０に入力される。
【００１２】
一方、被測定信号電流Ｉｓと同期し、かつ、大幅に分周した信号を制御コンピュータ１２６で作り、この信号を高速パルス発生器１２７に送る。これによって、高速パルス発生器１２７は、立ち上がり時間が数１０ピコ秒の高速パルスを発生する。そして、制御コンピュータ１２６によって遅延時間を制御できる可変遅延ライン１２８を用いて、高速パルス発生器１２７からの高速パルスを、所望の時間、遅延させた後、可変アッテネータ１２９によって、そのパルスを所望の大きさに調節することによって、トリガー電流Ｉｔｒを作る。このトリガー電流Ｉｔｒは、第２の入力ライン１２２を通って、サンプラーチップ１２０に供給される。
【００１３】
フィードバック電流Ｉｆは、制御コンピュータ１２６によって、その値がデジタル値で決められ、Ｄ／Ａコンバータ１３０でアナログ値に変換された後、第３の入力ライン１２３を通して、サンプラーチップ１２０に入力される。
【００１４】
超伝導サンプラーの出力電圧Ｖｏｕｔは、通常、１００マイクロボルト程度であるため、増幅器１３１を用いて、それを１０００倍程度、増幅する。そして、増幅した信号を、Ａ／Ｄコンバータ１３２でデジタル値に変換した後、制御コンピュータ１２６に入力し、所定の処理を行う。
【００１５】
【発明が解決しようとする課題】
上述した超伝導サンプラーで測定が行われるタイミングは、トリガー電流Ｉｔｒがサンプラー回路に入力され、第１のジョセフソン接合１０３がスイッチ・オンすることによってＳＦＱパルスが発生し、それが第３のジョセフソン接合１０５に流れ込んだ瞬間である。
【００１６】
ここで、ＳＦＱパルスが発生してから、それが第３のジョセフソン接合１０５に流れ込む時間は、１ピコ秒以下である。そのため、測定タイミングは、トリガー電流Ｉｔｒの到達時間と、そのトリガー電流Ｉｔｒが到達してから第１のジョセフソン接合がスイッチするまでの時間に影響を受ける。
【００１７】
図１４に示す周辺機器では、トリガー電流Ｉｔｒは、サンプラーチップ１２０外で発生されるため、それがサンプラーチップ１２０に到着する時間に、数ピコ秒から数１０ピコ秒程度のずれが生じる。高速パルス発生器１２７で発生した直後のトリガー電流Ｉｔｒは、立ち上がり時間が数１０ピコ秒であるが、可変遅延ライン１２８、可変アッテネータ１２９を通過する間に、立ち上がり時間が劣化し、結果的に立ち上がり時間が１００ピコ秒を越える場合もある。
【００１８】
なお、これら高速パルス発生器１２７、可変遅延ライン１２８、可変アッテネータ１２９は、立ち上がり時間が数１０ピコ秒の高速パルスに適用できる高周波部品であるため、非常に高価であり、これが機器のコストを引き上げる原因となっている、という問題がある。
【００１９】
また、ジョセフソン接合の電流閾値である臨界電流は、熱ノイズによってゆらぐことが知られており、トリガー電流Ｉｔｒの立ち上がりが鈍いと、第１のジョセフソン接合１０３がスイッチ・オンするタイミングが、この熱ノイズによってばらつきやすくなる。
【００２０】
例えば、トリガー電流Ｉｔｒの立ち上がり時間が２００ピコ秒のとき、４０Ｋ動作の高温超伝導サンプラー回路では、第１のジョセフソン接合１０３がスイッチ・オンするタイミングのばらつきは、４０ピコ秒程度と見積もられる。これらのことから、トリガー電流Ｉｔｒを、サンプラーチップ１２０外から入力することに起因して、測定タイミングのばらつき（いわゆる、ジッター）が発生することが分かる。
【００２１】
時間分解能の高い超伝導サンプラーは、１００ＧＨｚ以上の帯域を持つことが期待されているが、このような高周波を観測するためには、ジッターは、数ピコ秒以下となる必要がある。この要求は、上述した従来技術のように、サンプラーチップ１２０外からトリガー電流Ｉｔｒを供給する方法では、満足することはできないという問題がある。
【００２２】
また、超伝導サンプラーは、高い時間分解能を有しているため、ギガヘルツ以上の帯域の被測定信号電流Ｉｓも測定可能であるが、図１４に示す制御コンピュータ１２６等の半導体デバイスを使用した機器では、このような高速動作ができない。特に、増幅器１３１、Ａ／Ｄコンバータ１３２の動作速度がボトルネックとなって、現在までに実現できている測定周波数は、１００ＫＨｚ程度である。さらに、現在、市販されている可変遅延ライン１２８は、その遅延時間を変更するために、０．５秒ほどの時間を必要とするという問題もある。
【００２３】
超伝導サンプラーは、１つの点を測定するために、非常に多い回数（例えば、１００００回）の試行を必要とし、また、遅延時間を少しずつ変えながら、多数の点（例えば、５００点）を測定するために、１つの波形測定に数分といった、長い測定時間が必要となる。
【００２４】
また、測定される電流値の精度は、その測定において行う平均化回数の平方根に比例するため、測定周波数を上げて、平均化回数を増すことにより、測定精度を向上することが望まれている。
【００２５】
本発明は、上述の課題に鑑みなてされたものであり、その目的とするところは、被測定信号電流の波形測定の際におけるジッターの発生を大幅に低減するサンプラーおよび計測方法を提供することである。
【００２６】
また、本発明の他の目的は、被測定信号電流の測定周波数を向上して、測定時間の短縮、および測定精度を向上できるサンプラーおよび計測方法を提供することである。
【００２７】
本発明のさらなる目的は、コストのかかる高周波部品を使用せず、装置全体のコストを削減するサンプラーおよび計測方法を提供することである。
【００２８】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、上記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、上記ＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置分周手段と、上記分周後のＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーを提供する。
【００２９】
他の発明は、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、上記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、上記ＳＦＱパルスを分周する前置分周手段と、上記分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーを提供する。
【００３０】
また、他の発明によれば、所定の電気信号波形を測定するサンプラーにおいて、被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、上記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、上記ＳＦＱパルスを分周する前置分周手段と、上記前置分周手段で分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置分周手段と、上記後置分周手段で分周後のＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、上記変換で得られた電圧をもとに上記電気信号波形の測定を行うサンプラーが提供される。
【００３１】
好ましくは、本発明に係るサンプラーは、上記後置分周手段に代えて、上記ＳＦＱパルスを計数するカウンターを備える。また、上記分岐手段、ＳＦＱパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターがサンプラー回路を構成し、これらの手段が同一チップ上に配されている。
【００３２】
好適には、上記分岐手段、ＳＦＱパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターの全部あるいは一部に超伝導体が用いられている。また、好ましくは、上記遅延手段は、バイアス電流値によって、上記ＳＦＱパルスがジョセフソン伝送線路（ＪＴＬ）を伝搬する速度を制御し、そのＪＴＬを構成する各ジョセフソン接合が抵抗によりシャントされている。
【００３３】
また、他の発明によれば、被測定信号電流を第１の電流と第２の電流とに分岐するステップと、上記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、上記ＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置の分周ステップと、上記分周後のＳＦＱパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記ＳＦＱパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【００３４】
また、他の発明によれば、被測定信号電流を第１の電流と第２の電流とに分岐するステップと、上記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、上記ＳＦＱパルスを分周する前置の分周ステップと、上記分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるＳＦＱパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記ＳＦＱパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【００３５】
さらなる発明によれば、被測定信号電流を第１の電流と第２の電流とに分岐するステップと、上記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、上記ＳＦＱパルスを分周する前置の分周ステップと、上記前置の分周ステップで分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、上記トリガー電流と、上記第２の電流と、所定のフィードバック電流とを入力し、上記トリガー電流の入力時に上記第２の電流の値と上記フィードバック電流の値とに応じてスイッチ動作を行うステップと、上記スイッチ動作によって出力されるＳＦＱパルスを分周する後置の分周ステップと、上記後置の分周ステップで分周後のＳＦＱパルスを所定レベルの電圧に変換するステップと、上記変換で得られた電圧をもとに、所定時間内における上記ＳＦＱパルスの計数を行うステップとを備え、上記伝搬時間を変えながら上記ステップを繰り返すことで、上記被測定信号電流の電気信号波形の測定を行う計測方法が提供される。
【００３６】
好ましくは、上記計測方法に係る発明は、上記後置の分周ステップに代えて、上記ＳＦＱパルスの計数を行うステップを備える。
【００３７】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
［実施の形態１］
図１は、本発明の実施の形態１に係る超伝導サンプラーの構成を示すブロック図である。同図に示す超伝導サンプラー（以下、単にサンプラーともいう）の超伝導サンプラー回路は、サンプラーチップ１１上に形成されている。すなわち、超伝導サンプラー回路は、分岐部１３、ＳＦＱパルス発生回路１６、遅延部１７、コンパレータ回路２０、後置分周回路２２、ＳＦＱ／電圧変換回路２３によって構成される。
【００３８】
信号入力線１２から入力された被測定信号電流Ｉｓは、分岐部１３によって、第１の電流路１４を通る第１の電流Ｉｓ１と、第２の電流路１５を通る第２の電流Ｉｓ２とに分流される。これらの内、第１の電流Ｉｓ１は、ＳＦＱパルス発生回路１６に入力され、そこで、１個のＳＦＱパルスが発生する。そして、このＳＦＱパルスに対して、遅延部１７により、一定時間の遅延が与えられ、パルス状のトリガー電流Ｉｔｒとなって、コンパレータ回路２０に入力される。
【００３９】
遅延部１７における遅延時間は、制御コンピュータ１９によって決定され、遅延制御線１８を通して、遅延部１７に伝えられる。また、コンパレータ回路２０では、上記のトリガー電流Ｉｔｒ、第２の電流Ｉｓ２、フィードバック電流路２１を通して、制御コンピュータ１９から供給されるフィードバック電流Ｉｆが加算される。そして、トリガー電流Ｉｔｒ入力時の電流の和が、コンパレータ回路２０の閾値より大きければ、コンパレータ回路２０は、ＳＦＱパルスを１個、出力する。なお、ここでのトリガー電流Ｉｔｒは、上述した従来技術におけるパルス電流Ｉｐと同じ働きをする。
【００４０】
コンパレータ回路２０から出力されたＳＦＱパルスは、後置分周回路２２において、室温環境下にある制御コンピュータ１９で処理できる速度まで、その周波数が分周された後、ＳＦＱ／電圧変換回路２３で、一定レベルの電圧に変換される。その結果は、出力電圧Ｖｏｕｔとして、出力線２４を通して、サンプラーチップ１１外に出力される。
【００４１】
超伝導ＳＦＱ回路からの出力は、通常、数百マイクロボルトと、室温環境下にある半導体機器で処理するには小さ過ぎるため、一般に増幅器を用いて所望の大きさに増幅される。すなわち、上記の出力電圧Ｖｏｕｔを増幅器２５で増幅して得られた電圧は、カウンター２６で計数される。これにより、一定時間内にコンパレータ回路２０から出力されたＳＦＱパルスの数が測定される。
【００４２】
上記の測定結果は、制御コンピュータ１９に送られ、その値が、あらかじめ設定されている期待値と比較して小さければ、制御コンピュータ１９は、フィードバック電流Ｉｆの値を増加して、再度、測定を行う。しかし、測定値が期待値を上回った場合には、その時点のフィードバック電流Ｉｆの値と、被測定信号電流Ｉｓがゼロの時にカウントされたＳＦＱパルス数が期待値を上回る最小のフィードバック電流Ｉｆの値とを比較することにより、遅延部１７で決められた時刻における、第２の電流Ｉｓ２の値を測定することができる。
【００４３】
なお、第２の電流Ｉｓ２と被測定信号電流Ｉｓの比は、分岐部１３の構成により一定であるため、第２の電流Ｉｓ２の値をもとに、上記の時刻における被測定信号電流Ｉｓの値を知ることができる。
【００４４】
以降、遅延部１７における遅延時間を変えながら、上記と同様の測定を行うことにより、被測定信号電流Ｉｓの波形を観測することができる。
【００４５】
以上説明したように、本実施の形態１によれば、トリガー電流Ｉｔｒを被測定信号電流Ｉｓよりサンプラーチップ１１上で作るとともに、このトリガー電流Ｉｔｒが、コンパレータ回路２０まで、パルス幅が数ピコ秒のＳＦＱパルスで伝搬していくので、従来技術において問題とされた、測定時におけるジッターの発生を非常に小さくすることができる、という効果がある。
【００４６】
また、被測定信号電流Ｉｓの周期ごとに測定が行われるため、測定周波数が非常に大きくなり、測定時間の短縮や測定精度の向上が期待でき、さらには、コストのかかる（つまり、部品そのものの価格が高い）高周波部品を、超伝導回路で作製できるため、装置全体の低コスト化を図ることができるという利点がある。
【００４７】
［実施の形態２］
以下、本発明の実施の形態２について説明する。図２は、本実施の形態２に係る超伝導サンプラーの構成を示すブロック図である。なお、同図において、図１に示す、上記実施の形態１に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００４８】
本実施の形態２に係る超伝導サンプラーに特徴的なこと、つまり、実施の形態１に係るサンプラーと異なる点は、後置分周回路を削除し、遅延部１７の前段に前置分周回路２７を挿入したことである。この構成により、トリガー電流Ｉｔｒの発生頻度を下げ、コンパレータ回路２０からの出力周波数を、室温環境下にある半導体機器で直接、処理できる速度（周波数）まで落とすことができる。
【００４９】
また、トリガー電流Ｉｔｒの発生頻度が十分低いので、被測定信号電流Ｉｓの周波数が高い場合でも、遅延時間を十分大きく取ることによって、長時間にわたる波形観測が可能となる。
【００５０】
なお、上記実施の形態２において、遅延部１７を前置分周回路２７よりコンパレータ回路２０に近い側に配したが、位置関係はこれに限定されず、これらを逆にしてもよい。
【００５１】
以上説明したように、本実施の形態２によれば、遅延部の前段に前置分周回路を挿入して、トリガー電流Ｉｔｒの発生頻度を下げる構成をとることで、測定ジッターが小さく、かつ、低コストの超伝導サンプラーを実現できる。また、同時に、長時間にわたる波形観測が可能になる。
【００５２】
［実施の形態３］
以下、本発明の実施の形態３について説明する。図３は、本実施の形態３に係る超伝導サンプラーの構成を示すブロック図である。なお、図３においても、図１に示す、上記実施の形態１に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００５３】
図３に示す、本実施の形態３に係るサンプラーは、図１に示す、上記実施の形態１に係るサンプラーに対して、遅延部１７の前段に前置分周回路２７を挿入した点において異なる。
【００５４】
すなわち、前置分周回路２７がない場合、その超伝導サンプラーで測定可能な被測定信号電流Ｉｓの周期は、１つだけである。しかし、前置分周回路２７を設けて、それによる分周率をｎとすると、トリガー電流Ｉｔｒの周期は１／ｎとなり、ｎ周期の被測定信号電流Ｉｓを測定することが可能となる。
【００５５】
なお、本実施の形態３においては、遅延部１７を、前置分周回路２７よりコンパレータ回路２０に近い側に配置したが、この位置関係は、逆にすることもできる。
【００５６】
以上説明したように、本実施の形態３によれば、遅延部１７の前段に前置分周回路２７を挿入することで、その分周周期を逆にした周期の被測定信号電流Ｉｓを測定できるため、測定ジッターが小さく、高速、高精度、かつ低コストのサンプラーが実現できる。同時に、被測定信号電流Ｉｓの複数周期にわたる測定が可能となる。
【００５７】
［実施の形態４］
以下、本発明の実施の形態４について説明する。図４は、本実施の形態４に係る超伝導サンプラーの構成を示すブロック図である。なお、同図において、図１に示す、上記実施の形態１に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００５８】
図４に示す、本実施の形態４に係るサンプラーは、後置分周回路２２に代えて超伝導カウンター２８を挿入した点において、上記の実施の形態１に係るサンプラーと異なる。このため、室温環境下に置かれたカウンター２６（図１参照）は、通常、不要になる。
【００５９】
新たに設けた超伝導カウンター２８からの出力線は、複数のビットに対応するため複数となり、それぞれの出力線に対してＳＦＱ／電圧変換回路２３と増幅器２５が設けられる。
【００６０】
かかる超伝導カウンター２８を用いることで、コンパレータ回路２０から出力されるＳＦＱパルスの数を、高速で計数することが可能となる。この超伝導カウンター２８による計数結果は、上述のように多ビットであるため、出力が１ビットだけの後置分周回路２２に比べて、コンパレータ回路２０のスイッチ回数を、より正確に測定できる。よって、測定精度が向上することになる。
【００６１】
このように、本実施の形態４によれば、後置分周回路２２の代わりに超伝導カウンター２８を配することで、その出力線数が多くなり、測定ジッターが小さく、高速、かつ低コストのサンプラーを実現できるだけでなく、より高精度の測定が可能となる。
【００６２】
［実施の形態５］
以下、本発明の実施の形態５について説明する。図５は、本実施の形態５に係る超伝導サンプラーの構成を示すブロック図である。なお、同図においても、図１や図３に示す、上記実施の形態１，３に係るサンプラーと同一構成要素には同一符号を付し、ここでは、それらの説明を省略する。
【００６３】
図５に示すように、本実施の形態５に係るサンプラーは、図３に示す、上記の実施の形態３に係るサンプラーに対して、後置分周回路２２の代わりに超伝導カウンター２８を配した点で異なる。このため、室温環境下に置かれたカウンター２６（図１参照）は、通常、不要になる。
【００６４】
実施の形態４においても説明したように、超伝導カウンター２８からの出力線は、複数のビットに対応するため複数となり、それぞれの出力線に対してＳＦＱ／電圧変換回路２３と増幅器２５が設けられている。
【００６５】
このような超伝導カウンター２８を用いると、コンパレータ回路２０から出力されるＳＦＱパルスの数を、高速で計数できる。かかる超伝導カウンター２８による計数結果は、多ビットである。そのため、出力が１ビットだけの後置分周回路２２に比べて、コンパレータ回路２０のスイッチ回数を、より正確に測定できるので、測定精度が向上する。
【００６６】
なお、上記の実施の形態５において、遅延部１７を前置分周回路２７よりコンパレータ回路２０に近い側に配したが、位置関係はこれに限定されず、それらを互いに逆に配置してもよい。
【００６７】
以上説明したように、本実施の形態５によれば、遅延部１７の前段に前置分周回路２７を挿入し、さらに、後置分周回路２２の代わりに超伝導カウンター２８を配した構成とすることで、カウンターからの出力線数が多くなり、測定ジッターが小さく、高速、かつ低コストのサンプラーを実現できる。また、被測定信号電流Ｉｓの波形を複数周期、測定できるだけでなく、より高精度の測定が可能となる。
【００６８】
［サンプラーの内部構成］
本発明の実施の形態に係る超伝導サンプラーの具体的な内部構成について、より詳しく説明する。なお、ここでは、図３に示す、上記実施の形態３に係る超伝導サンプラーの構成を例にとる。
【００６９】
図６は、本発明の実施の形態に係る超伝導サンプラーの回路構成を示している。同図において、図３に示す、上記実施の形態３に係る超伝導サンプラーの構成と対応する部分には、同一符号を付してある。
【００７０】
図６に示すサンプラーでは、被測定信号電流Ｉｓとして、光通信に用いられる４０Ｇｂｐｓ（ギガビット毎秒）デジタル信号を、外部固定アッテネータにより超伝導回路に適した値（例えば、０．６ｍＡ）まで減衰したものを想定している。また、このデジタル信号は、“１０１０１０”（２進）が繰り返されており、従って、２０ＧＨｚの周期で、０．６ｍＡと０ｍＡが繰り返されるものとする。
【００７１】
図６に示すように、信号入力線１２は、分岐部１３により、第１の電流路１４と第２の電流路１５に別れる。ここで、分岐部１３は、図示するように、配線を２つに分岐したものである。そして、分岐した第１の電流路１４と第２の電流路１５のインピーダンスを等しくしておくと、被測定信号電流Ｉｓは、第１の電流Ｉｓ１と第２の電流Ｉｓ２とに２等分される。
【００７２】
ＳＦＱ発生回路１６は、２個のジョセフソン接合で構成される。図６では、ジョセフソン接合を×印で表す。第１の電流Ｉｓ１が、臨界電流値が０．２ｍＡである第１のＳＦＱパルス発生用接合３１に供給されると、その第１のＳＦＱパルス発生用接合３１はスイッチ・オンし、再スイッチ防止用インダクタンス３２を含む超伝導ループに、反時計回りのＳＦＱが侵入し、第２のＳＦＱパルス発生用接合３３を含む超伝導ループに、時計回りのＳＦＱが侵入する。
【００７３】
第２のＳＦＱパルス発生用接合３３を含むループのインダクタンスを５ｐＨとすると、ＳＦＱの侵入により、このループに約０．４ｍＡの電流が流れようとする。このとき、第２のＳＦＱパルス発生用接合３３の臨界電流値を０．２ｍＡとすると、電流立ち上がり時に、第２のＳＦＱパルス発生用接合３３はスイッチし、ＳＦＱは、ループ外に出ていく。これに対応して、第２のＳＦＱパルス発生用接合３３を流れる電流は急激に減少し、結果として、パルス状の電流（ＳＦＱパルス電流）が発生する。
【００７４】
再スイッチ防止用インダクタンス３２は、第２のＳＦＱパルス発生用接合３３がスイッチした後、電流が第１のＳＦＱパルス発生用接合３１に流れ込み、第１のＳＦＱパルス発生用接合３１が、再度、スイッチをするのを防止するためのものである。再スイッチ防止用インダクタンス３２の値は、４ｐＨである。
【００７５】
被測定信号電流Ｉｓが０ｍＡになると、再スイッチ防止用インダクタンス３２を含む超伝導ループに侵入したＳＦＱにより、第１のＳＦＱパルス発生用接合３１に、前とは逆向きに約０．４ｍＡの電流が流れ、第１のＳＦＱパルス発生用接合３１はスイッチして、このＳＦＱは放出される。
【００７６】
このようにして発生したＳＦＱパルスは、前置分周回路２７に入力される。前置分周回路２７は、図６に示すように、超伝導トグルフリップフロップ回路（ＴＦＦ）３４を２段、直列に接続したものである。ＴＦＦは、２回の信号入力に対して１回の出力を行う回路である。
【００７７】
カウンターの基本構成要素としての超伝導ＴＦＦ３４には、例えば、図７に示す構成を有するものがある。これは、「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」（第１巻、第３頁）に記載された、ＳＦＱを用いた超伝導ＴＦＦである。図７において、入力端子４１から入力されたＳＦＱパルスは、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３に流れ込む。
【００７８】
入力されたＳＦＱパルスの電流値を０．２ｍＡ、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３の臨界電流値を、それぞれ０．３ｍＡとすると、入力されたＳＦＱパルスだけでは、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３は、スイッチしない。
【００７９】
このとき、反時計回りのＳＦＱが、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３を含む超伝導ループに保持されており、その電流値が０．２ｍＡであるとすれば、第１のＴＦＦ接合４２では、入力されたＳＦＱパルスと、保持されているＳＦＱによる電流が加算される。そのため、第１のＴＦＦ接合４２はスイッチし、第１の出力端子４６にＳＦＱパルスが出力されるとともに、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３を含む超伝導ループに、時計回りのＳＦＱが保持される。
【００８０】
第１のＴＦＦ接合４２がスイッチすると、この第１のＴＦＦ接合４２に流れていたＳＦＱパルスが、第２のＴＦＦ接合４３を含むパスに流れ込むが、第４のＴＦＦ接合４５が第２のＴＦＦ接合４３よりも先にスイッチすることによって、第２のＴＦＦ接合４３がスイッチすることが防止される。
【００８１】
時計回りのＳＦＱパルスが保持された状態で、入力端子４１より、次の入力信号が入力されると、第２のＴＦＦ接合４３において、入力されたＳＦＱパルスと、保持されているＳＦＱによる電流が加算される。その結果、第２のＴＦＦ接合４３がスイッチし、第２の出力端子４７に、ＳＦＱパルスが出力されるとともに、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３を含む超伝導ループに、反時計回りのＳＦＱが保持される。
【００８２】
第２のＴＦＦ接合４３がスイッチすると、この第２のＴＦＦ接合４３に流れていたＳＦＱパルス電流が、第１のＴＦＦ接合４２を含むパスに流れ込むが、第３のＴＦＦ接合４４が、第１のＴＦＦ接合４２よりも先にスイッチすることによって、第１のＴＦＦ接合４２がスイッチすることは、防止される。
【００８３】
このように、図７に示すＴＦＦ回路では、一方の出力端子からは、入力端子４１にＳＦＱパルスが２回入力されるごとに、１回、ＳＦＱパルスが出力される。つまり、ＴＦＦは、１／２分周回路となる。
【００８４】
図６に示す前置分周回路２７は、上述のようなＴＦＦを２段、直列に接続することにより、１／４分周回路を構成している。このため、前置分周回路２７により、入力されたデジタル信号は、５ＧＨｚに分周される。また、前置分周回路２７から出力されるＳＦＱパルスは、被測定信号電流Ｉｓの４周期の間に１回、発生する。このため、このＳＦＱパルスを用いて被測定信号電流Ｉｓを４周期分、測定することが可能である。なお、図７に示すＴＦＦには、バイアス入力端子４８が設けられている。
【００８５】
前置分周回路２７から出力されたＳＦＱパルスは、図６に示すように、遅延部１７に入力される。この遅延部１７の具体的な構成としては、「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」（第１巻、第３頁）に記載の、ＳＦＱを用いたジョセフソン伝送線路（ＪＴＬ）が知られている。
【００８６】
図８は、５段のＪＴＬの回路構成例を示す図である。ＪＴＬは、ジョセフソン接合を含む超伝導ループを、図８に示すようにつなげたものであり、そこに使用されるジョセフソン接合の臨界電流値Ｉｃと、ループのインダクタンスＬの積が、磁束量子よりも小さいことを特徴としている。その典型的な値は、Ｉｃ＝０．３ｍＡ，Ｌ＝４ｐＨである。
【００８７】
ＪＴＬにおいて、その入力端子５１からＳＦＱパルスが入力されると、第１のＪＴＬ接合５２がスイッチし、ＳＦＱが、第１のＪＴＬ接合５２、第２のＪＴＬ接合５３、第１のＪＴＬインダクタンス５４からなる超伝導ループに侵入する。
【００８８】
ここで、この超伝導ループのＬＩｃ積は、磁束量子よりも小さいため、ＳＦＱを、このループに保持することができず、第２のＪＴＬループ５３がスイッチすることにより、ＳＦＱは、次の超伝導ループに侵入する。この動作が繰り返されて、ＳＦＱは、出力端子５５の方向へ伝搬される。
【００８９】
「アプライド・フィジックス・レターズ」（第７６巻、第３８２０頁）に記載されているように、ＪＴＬにおけるＳＦＱパルスの伝搬時間は、バイアス電流によって制御できることが知られている。従って、バイアス入力端子５６から供給するバイアス電流を制御することによって、ＪＴＬがＳＦＱを伝搬する時間、すなわち、ＳＦＱの遅延時間を制御できる。
【００９０】
ＪＴＬ抵抗５７は、各ＪＴＬ接合がスイッチしたときに、他の接合に与える影響を低減するために設けられている。図６に示すサンプラーでは、その遅延部１７は、２０段のＪＴＬ３５によって構成されている。ＪＴＬ各段の遅延時間を最大１０ピコ秒とすると、２０段で最大２００ピコ秒の遅延を作ることができる。これは、被測定信号電流Ｉｓの４周期分に相当する。
【００９１】
なお、遅延部１７における遅延時間の制御は、遅延制御線１８を通して、制御コンピュータ１９から供給されるＪＴＬのバイアス電流を制御することによって行われる。
【００９２】
超伝導サンプラーを用いて時間分解能の高い測定を行うには、ジョセフソン接合の臨界電流Ｉｃとノーマル抵抗Ｒｎの積であるＩｃＲｎが大きいことが望ましい。しかし、ＩｃＲｎ積の大きいジョセフソン接合を用いたＪＴＬは、伝搬するＳＦＱパルスの幅が狭いため、バイアス電流により制御できる遅延時間が小さくなる。
【００９３】
図９は、ＩｃＲｎ積が０．７ｍＶのジョセフソン接合を用いた１０段のＪＴＬ遅延時間のバイアス電流依存性を示すシミュレーション結果である。同図より、バイアス電流に対して遅延時間が線形に変化する領域では、遅延時間は、バイアス電流によって約２０ピコ秒しか制御できないことが分かる。従って、例えば、２００ピコ秒の遅延を発生させるためには、１００段のＪＴＬが必要になる。
【００９４】
これに対処するため、図８に示すＪＴＬでは、後述するように、そのＪＴＬを構成するジョセフソン接合５３がシャント抵抗５８で分流（シャント）されている。
【００９５】
図１０は、シャント抵抗（Ｒｓ）がない場合（Ｒｓ＝∞）、Ｒｓ＝１オームの場合、Ｒｓ＝０．２オームの場合それぞれにおける、遅延時間のバイアス電流依存性を示したシミュレーション結果である。ここでの接合のＩｃＲｎ積は、いずれの場合も０．７ｍＶである。
【００９６】
シャント抵抗５８を付加してジョセフソン接合のＩｃＲｎ積を下げることで、図１０に示すように、バイアス電流で制御できる遅延時間が増加することが分かる。例えば、シャント抵抗が０．２オームの場合、バイアス電流に対して遅延時間が線形に変化する領域を使用した１０段のＪＴＬで、約１００ピコ秒の遅延を発生することができる。従って、２００ピコ秒の遅延を発生するには、２０段のＪＴＬで十分であり、回路規模の大幅な縮小が可能になる。
【００９７】
一方、シャント抵抗５８を使用したＪＴＬを伝搬したＳＦＱパルスは、ジョセフソン接合のＩｃＲｎ積が等価的に低くなるため、そのパルス幅が広くなり、時間分解能の高い測定には適さなくなる。そのため、ここでは、シャント抵抗５８を使用したＪＴＬと、後述するコンパレータ接合３６との間に、シャント抵抗を用いない第２のＪＴＬ５９を配置して、ＳＦＱパルスを整形し、ＳＦＱパルス幅をもとに戻す。
【００９８】
第２のＪＴＬ５９のバイアス電流は、遅延時間を制御するバイアス入力端子５６とは別の、第２のバイアス入力端子６０から供給する。この第２のＪＴＬ５９は、遅延時間によって変化するバイアス入力端子５６からの電流値がコンパレータ接合３６に流れ込まないようにするためのバッファの役割も果たす。
【００９９】
遅延部１７から出力されたＳＦＱパルスは、コンパレータ回路２０に入力される。コンパレータ回路２０は、例えば、１個のジョセフソン接合からなるコンパレータ接合３６と電流パルス発生用接合３７で構成される。電流パルス発生用接合３７は、その臨界電流値が０．２ｍＡであり、遅延部１７から出力されるＳＦＱパルスでスイッチし、パルス状の電流をコンパレータ接合３６に供給する。
【０１００】
コンパレータ接合３６の臨界電流値は、０．５ｍＡと大きく、上記パルス状の電流だけではスイッチしない。コンパレータ接合３６には、図６に示すフィードバック電流路２１から供給されるフィードバック電流Ｉｆと、第２の電流路１５から供給される第２の電流Ｉｓ２が流れ込んでいる。
【０１０１】
このコンパレータ接合３６に、遅延部１７から、トリガー電流ＩｔｒとしてＳＦＱパルスが入力されたとき、これら３つの電流の和が、コンパレータ接合３６の臨界電流値より大きい場合には、コンパレータ接合はスイッチして、ＳＦＱパルスを１個、出力する。
【０１０２】
一方、上記３つの電流の和がコンパレータ接合３６の臨界電流値より小さい場合は、コンパレータ接合３６はスイッチしない。従って、コンパレータ接合は、ＳＦＱパルスを出力しない。
【０１０３】
コンパレータ回路２０から出力されたＳＦＱは、後置分周回路２２に入力される。後置分周回路は、例えば、図７に示すＴＦＦ３４の第１の出力端子４６と、次段の入力端子４１を直列に多段接続して構成される。図６に示す例では、ＴＦＦは７段であるため、コンパレータ回路２０から入力されたＳＦＱパルスは、１／１２８分周される。このため、後置分周回路２２から出力されるＳＦＱパルスの周波数は、最大で約３９メガヘルツとなる。
【０１０４】
後置分周回路２２からの出力は、ＳＦＱ／電圧変換回路２３に入力される。ＳＦＱ／電圧変換回路２３として、例えば、上記の文献「アイ・イー・イー・イー・トランザクション・オン・アプライド・スーパーコンダクティビティー」（第１巻、第３頁）に記載された、図６に示すＳＦＱ／ＤＣ変換回路が使用される。
【０１０５】
ＳＦＱ／電圧変換回路２３は、第１の変換接合３８と第２の変換接合３９を除くと、図７に示すＴＦＦと同じである。このため、ＳＦＱパルスが１回、入力されるごとに、下側の超伝導ループ（図７において、第１のＴＦＦ接合４２と第２のＴＦＦ接合４３からなる超伝導ループに相当）には、時計回り、および反時計回りのＳＦＱが交互に保持される。
【０１０６】
これら第１の変換接合３８と第２の変換接合３９は、インダクタンスが非対称な超伝導量子干渉計（ＳＱＵＩＤ）を構成しており、時計回りのＳＦＱが保持されているときは、上記２つの接合の中点に電圧が発生するが、反時計回りのＳＦＱが保持されているときは、電圧はゼロである。このため、このＳＦＱ／電圧変換回路２３の出力線２４には、ＳＦＱパルスが１回、入力されるごとに、ゼロ電圧と、ある一定の出力電圧Ｖｏｕｔとが交互に現れる。なお、出力電圧Ｖｏｕｔの典型的な値は、０．２ｍＶ程度である。
【０１０７】
上記の出力電圧Ｖｏｕｔを、室温環境下にある半導体機器で処理するには、その電圧を１００倍以上、増幅する必要がある。しかし、出力電圧Ｖｏｕｔの周波数は、上述のように３９メガヘルツ程度まで低下しているため、通常の室温増幅器でも十分増幅できる。
【０１０８】
増幅された出力電圧Ｖｏｕｔは、室温環境下にあるカウンター２６で計数される。１回の計数は、例えば、コンパレータ回路２０の１０万回の試行に対して行う。このように多数回にわたって、コンパレータ回路２０の試行に対して計数を行うことで、熱雑音等のノイズの影響を低減できる。
【０１０９】
ここでは、上記１０万回の試行によって、例えば、５００回以上、出力電圧Ｖｏｕｔの変化が計数できた場合、制御コンピュータ１９は、コンパレータ回路２０がスイッチしたとの判断を下す。
【０１１０】
図６に示す回路構成を用いた例では、２０ＧＨｚの入力に対して、４周期ごとにコンパレータ回路２０による測定を行い、コンパレータ回路２０の１０万回の動作ごとにスイッチの判定を行っている。そのため、フィードバック電流Ｉｆは、５０キロヘルツの周波数で、その値を切り替えればよい。
【０１１１】
また、フィードバック電流Ｉｆの値を、平均して５０回変えることによって、コンパレータ回路２０がスイッチする最小のフィードバック電流Ｉｆの値が見つかるとした場合、遅延部２７に与えるバイアスの切替えは、１キロヘルツの周波数でよい。
【０１１２】
このため、フィードバック電流Ｉｆや遅延時間の制御は、室温環境下にある半導体機器を用いても、十分行うことができる。この測定によって、“１０１０１０…”と続く４０Ｇｂｐｓデジタル波形の４周期分を１０００点、サンプリングする観測を、１秒間で行うことができる。
【０１１３】
なお、図３に示す、上記実施の形態３に係るサンプラーと同様、図６において、コンパレータ回路２０に近い側に配した遅延部１７と、前置分周回路２７との位置関係は、逆にしてもよい。さらには、上記実施の形態４，５で述べたように、図６の後置分周回路２２を、超伝導カウンター２８で置き換えることもできる。
【０１１４】
図９は、図７に示す超伝導ＴＦＦを用いた超伝導カウンター２８の一構成例を示している。このカウンターが、上記の分周回路と異なる点は、分周回路は、最終段の出力だけが外部に取り出されるのに対して、カウンターは、図９に示すように、各段から出力を取り出せることにある。
【０１１５】
図９に示す超伝導カウンターでは、入力端子６１から第１のＴＦＦ６２に入力されたＳＦＱパルスは、第１のビット６３にＳＦＱパルスを出力する。次に入力されたＳＦＱパルスは、ＳＦＱパルスの出力先を、第１のビット６３から第２のＴＦＦ６４に切り替える。この動作を繰り返すことにより、入力したＳＦＱを、２進法で計数することができる。
【０１１６】
上述した超伝導カウンター２８を用いることにより、コンパレータ回路２０でのスイッチ回数を、後置分周回路２２を用いた場合より、正確に計数することができ、その測定精度も向上する。
【０１１７】
超伝導カウンター２８の各ビットの出力をするには、それぞれＳＦＱ／電圧変換回路２３と増幅器２５が必要となる。そのため、全ビットを出力しようとすると、必要な部品点数が増加する。また、下位ビットほど、周波数が高くなり、室温環境下の増幅器では対応が困難になってくる。
【０１１８】
さらに、測定において重要なのは上位ビットであり、常に下位ビットまで全て出力する必要はない。これらのことを考え合わせると、上位の数ビットだけを利用し、下位ビットは利用しないことも選択できる。例えば、図１２に示すように、上位４ビットだけを利用すれば、増幅器の帯域は、最高３２０メガヘルツですむ。
【０１１９】
なお、上記の超伝導サンプラーは、ニオブや窒化ニオブ等の金属超伝導体を用いても作製できるが、例えば、イットリウム・バリウム・銅・酸化物（ＹＢａ2 Ｃｕ3 Ｏｘ）等の酸化物超伝導体を用いて作製すれば、動作温度を３０Ｋ以上、高くすることができる。その結果、冷却の負担が軽くなり、より安価で、より簡便な超伝導サンプラーを提供できる。
【０１２０】
【発明の効果】
以上説明したように、本発明によれば、測定タイミングを決定するトリガー電流を、コンパレータ手段と同一チップ上で被測定信号電流により発生する（被測定信号電流をもとにサンプラーチップ上でトリガー電流を発生する）ので、トリガー電流の到着時間のゆらぎや立ち上がりの劣化を最小限に抑制でき、ジッター発生の小さい超伝導サンプラーを構成できる。
【０１２１】
すなわち、サンプラーチップ上に分岐手段、ＳＦＱパルス発生手段、前置分周手段、遅延手段、コンパレータ手段、後置分周手段、電圧変換手段からなるサンプラー回路を形成することで、測定タイミングを決める信号をオンチップで作ることができ、結果的に測定ジッターが小さく、測定周波数が高く、かつ、低コストのサンプラーを実現できる。
【０１２２】
また、他の発明によれば、トリガー電流の遅延やサンプラーからの出力の初段処理を高速の超伝導体を使用した回路で行うので、測定周波数を大幅に向上でき、測定時間の短縮、測定精度の向上を図ることもできる。
【０１２３】
さらに、他の発明によれば、高速パルス発生器や可変遅延線等の高周波機器を使わず、これらコストの高い高周波部品を超伝導回路で置き換えることにより、高価な高周波周辺回路が不要となり、装置全体のコストを削減することも可能となる。
【０１２４】
さらには、遅延手段において、ジョセフソン接合にシャント抵抗を付加して、その電流・抵抗積を下げることで、バイアス電流で制御できる遅延時間が増加し、少ない段数のＪＴＬで十分な遅延が得られるため、回路規模の大幅な縮小が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る超伝導サンプラーの構成を示すブロック図である。
【図２】本発明の実施の形態２に係る超伝導サンプラーの構成を示すブロック図である。
【図３】本発明の実施の形態３に係る超伝導サンプラーの構成を示すブロック図である。
【図４】本発明の実施の形態４に係る超伝導サンプラーの構成を示すブロック図である。
【図５】本発明の実施の形態５に係る超伝導サンプラーの構成を示すブロック図である。
【図６】実施の形態に係る超伝導サンプラーの回路構成を示す図である。
【図７】超伝導ＴＦＦの回路構成を示す図である。
【図８】５段構成のＪＴＬの回路例を示す図である。
【図９】１０段のＪＴＬ遅延時間のバイアス電流依存性について、そのシミュレーション結果を示す図である。
【図１０】値の異なるシャント抵抗それぞれにおける、遅延時間のバイアス電流依存性についてのシミュレーション結果を示す図である。
【図１１】図７の超伝導ＴＦＦを用いた超伝導カウンターの構成例を示す図である。
【図１２】上位４ビットだけの出力を行う超伝導カウンターの構成を示すブロック図である。
【図１３】従来の超伝導サンプラーの回路構成を示す図である。
【図１４】従来の超伝導サンプラー回路への電流供給、および出力電圧処理のための周辺機器の構成を示すブロック図である。
【符号の説明】
１１ サンプラーチップ
１２ 信号入力線
１３ 分岐部
１４ 第１の電流路
１５ 第２の電流路
１６ ＳＦＱパルス発生回路
１７ 遅延部
１８ 遅延制御線
１９ 制御コンピュータ
２０ コンパレータ回路
２１ フィードバック電流路
２２ 後置分周回路
２３ ＳＦＱ／電圧変換回路
２４ 出力線
２５ 増幅器
２６ カウンター
２７ 前置分周回路
２８ 超伝導カウンター
３１ 第１のＳＦＱパルス発生用接合
３２ 再スイッチ防止用インダクタンス
３３ 第２のＳＦＱパルス発生用接合
３４ 超伝導ＴＦＦ
３５ 超伝導ＪＴＬ
３６ コンパレータ接合
３７ 電流パルス発生用接合
３８ 第１の変換接合
３９ 第２の変換接合
４１，５１，６１ 入力端子
４２〜４５ ＴＦＦ接合
４６，４７，５５，６５ 出力端子
４８，５６ バイアス入力端子
５２〜５４ ＪＴＬ接合
５４ ＪＴＬインダクタンス
５７ ＪＴＬ抵抗
５８ シャント抵抗
５９ 第２のＪＴＬ
６０ 第２のバイアス入力端子
１０１，１０２ 入力端子
１０３〜１０７ ジョセフソン接合
１０８〜１１０ インダクタンス
１１１ 結合インダクタンス
１２０ サンプラーチップ
１２１〜１２３ 入力ライン
１２４ 出力ライン
１２５ 被測定信号発生源
１２６ 制御コンピュータ
１２７ 高速パルス発生器
１２８ 可変遅延ライン
１２９ 可変アッテネータ
１３０ Ｄ／Ａコンバータ
１３１ 増幅器
１３２ Ａ／Ｄコンバータ
Claims (17)
- 所定の電気信号波形を測定するサンプラーにおいて、
被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、
前記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、
前記ＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、
前記トリガー電流と、前記第２の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第２の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、
前記スイッチ動作によって出力されるＳＦＱパルスを分周する後置分周手段と、
前記分周後のＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、
前記変換で得られた電圧をもとに前記電気信号波形の測定を行うことを特徴とするサンプラー。 - 所定の電気信号波形を測定するサンプラーにおいて、
被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、
前記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、
前記ＳＦＱパルスを分周する前置分周手段と、
前記分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、
前記トリガー電流と、前記第２の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第２の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、
前記スイッチ動作によって出力されるＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、
前記変換で得られた電圧をもとに前記電気信号波形の測定を行うことを特徴とするサンプラー。 - 所定の電気信号波形を測定するサンプラーにおいて、
被測定信号電流を第１の電流と第２の電流とに分岐する分岐手段と、
前記第１の電流の入力により単一磁束量子（ＳＦＱ）パルスを発生するＳＦＱパルス発生手段と、
前記ＳＦＱパルスを分周する前置分周手段と、
前記前置分周手段で分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力する遅延手段と、
前記トリガー電流と、前記第２の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第２の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うコンパレータ手段と、
前記スイッチ動作によって出力されるＳＦＱパルスを分周する後置分周手段と、
前記後置分周手段で分周後のＳＦＱパルスを所定レベルの電圧に変換する電圧変換手段とを備え、
前記変換で得られた電圧をもとに前記電気信号波形の測定を行うことを特徴とするサンプラー。 - 前記後置分周手段に代えて、前記ＳＦＱパルスを計数するカウンターを備えることを特徴とする請求項１または３記載のサンプラー。
- 前記カウンターは、全出力ビットの内、所定の上位ビットを出力することを特徴とする請求項４記載のサンプラー。
- 前記分岐手段、ＳＦＱパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターがサンプラー回路を構成し、これらの手段が同一チップ上に配されていることを特徴とする請求項１乃至５のいずれかに記載のサンプラー。
- 前記前置分周手段、後置分周手段、およびカウンターは、ＳＦＱトグルフリップフロップ（ＴＦＦ）で構成されていることを特徴とする請求項６記載のサンプラー。
- 前記分岐手段、ＳＦＱパルス発生手段、遅延手段、コンパレータ手段、前置分周手段、後置分周手段、電圧変換手段、およびカウンターの全部あるいは一部に超伝導体が用いられていることを特徴とする請求項７記載のサンプラー。
- 前記超伝導体は、酸化物超伝導体であることを特徴とする請求項８記載のサンプラー。
- 前記コンパレータ手段は、ジョセフソン接合より構成されていることを特徴とする請求項１乃至９のいずれかに記載のサンプラー。
- 前記遅延手段は、バイアス電流値によって、前記ＳＦＱパルスがジョセフソン伝送線路（ＪＴＬ）を伝搬する速度を制御し、そのＪＴＬを構成する各ジョセフソン接合が抵抗によりシャントされていることを特徴とする請求項１乃至９のいずれかに記載のサンプラー。
- 前記抵抗の値が、前記ジョセフソン接合のノーマル抵抗値よりも小さいことを特徴とする請求項１１記載のサンプラー。
- 前記抵抗によりシャントされたジョセフソン接合を有する前記ＪＴＬと前記コンパレータ手段との間に、シャント抵抗のないＪＴＬが配されていることを特徴とする請求項１１記載のサンプラー。
- 被測定信号電流を第１の電流と第２の電流とに分岐するステップと、
前記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、
前記ＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、
前記トリガー電流と、前記第２の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第２の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うステップと、
前記スイッチ動作によって出力されるＳＦＱパルスを分周する後置の分周ステップと、
前記分周後のＳＦＱパルスを所定レベルの電圧に変換するステップと、
前記変換で得られた電圧をもとに、所定時間内における前記ＳＦＱパルスの計数を行うステップとを備え、
前記伝搬時間を変えながら前記ステップを繰り返すことで、前記被測定信号電流の電気信号波形の測定を行うことを特徴とする計測方法。 - 被測定信号電流を第１の電流と第２の電流とに分岐するステップと、
前記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、
前記ＳＦＱパルスを分周する前置の分周ステップと、
前記分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、
前記トリガー電流と、前記第２の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第２の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うステップと、
前記スイッチ動作によって出力されるＳＦＱパルスを所定レベルの電圧に変換するステップと、
前記変換で得られた電圧をもとに、所定時間内における前記ＳＦＱパルスの計数を行うステップとを備え、
前記伝搬時間を変えながら前記ステップを繰り返すことで、前記被測定信号電流の電気信号波形の測定を行うことを特徴とする計測方法。 - 被測定信号電流を第１の電流と第２の電流とに分岐するステップと、
前記第１の電流を入力して単一磁束量子（ＳＦＱ）パルスを発生するステップと、
前記ＳＦＱパルスを分周する前置の分周ステップと、
前記前置の分周ステップで分周後のＳＦＱパルスの伝搬時間を制御して、そのＳＦＱパルスをトリガー電流として出力するステップと、
前記トリガー電流と、前記第２の電流と、所定のフィードバック電流とを入力し、前記トリガー電流の入力時に前記第２の電流の値と前記フィードバック電流の値とに応じてスイッチ動作を行うステップと、
前記スイッチ動作によって出力されるＳＦＱパルスを分周する後置の分周ステップと、
前記後置の分周ステップで分周後のＳＦＱパルスを所定レベルの電圧に変換するステップと、
前記変換で得られた電圧をもとに、所定時間内における前記ＳＦＱパルスの計数を行うステップとを備え、
前記伝搬時間を変えながら前記ステップを繰り返すことで、前記被測定信号電流の電気信号波形の測定を行うことを特徴とする計測方法。 - 前記後置の分周ステップに代えて、前記ＳＦＱパルスの計数を行うステップを備えることを特徴とする請求項１４または１６記載の計測方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216696A JP3990123B2 (ja) | 2001-07-17 | 2001-07-17 | サンプラーおよび計測方法 |
| US10/195,825 US6922066B2 (en) | 2001-07-17 | 2002-07-16 | Sampler and method of measuring a waveform of a current with jitters reduced |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216696A JP3990123B2 (ja) | 2001-07-17 | 2001-07-17 | サンプラーおよび計測方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003028898A JP2003028898A (ja) | 2003-01-29 |
| JP3990123B2 true JP3990123B2 (ja) | 2007-10-10 |
Family
ID=19051140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001216696A Expired - Fee Related JP3990123B2 (ja) | 2001-07-17 | 2001-07-17 | サンプラーおよび計測方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6922066B2 (ja) |
| JP (1) | JP3990123B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030206021A1 (en) * | 1997-07-25 | 2003-11-06 | Laletin William H. | Method and apparatus for measuring and analyzing electrical or electrochemical systems |
| CN1295482C (zh) * | 2004-03-05 | 2007-01-17 | 财团法人工业技术研究院 | 电子细分割装置及应用该电子细分割装置的测量系统 |
| US7575197B2 (en) * | 2004-05-17 | 2009-08-18 | The Boeing Company | Mobile transporter servicing unit for an operational ground support system |
| US7546978B2 (en) * | 2004-05-17 | 2009-06-16 | The Boeing Company | Isolated crew deck for an operational ground support system |
| US7110898B2 (en) * | 2004-07-26 | 2006-09-19 | Agilent Technologies, Inc. | Method for digitally acquiring and compensating signals |
| US7332916B2 (en) | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| JP4773549B2 (ja) | 2009-07-01 | 2011-09-14 | 株式会社半導体理工学研究センター | タイミング信号発生回路 |
| US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
| US10038497B2 (en) | 2013-12-18 | 2018-07-31 | Northrup Grumman Systems Corporation | Optical transceiver with variable data rate and sensitivity control |
| US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
| US9614532B1 (en) * | 2015-12-17 | 2017-04-04 | International Business Machines Corporation | Single-flux-quantum probabilistic digitizer |
| US10083148B2 (en) * | 2016-07-22 | 2018-09-25 | Northrop Grumman Systems Corporation | Reciprocal quantum logic (RQL) serial data receiver system |
| US11569976B2 (en) | 2021-06-07 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting isochronous receiver system |
| US11362656B1 (en) | 2021-10-28 | 2022-06-14 | International Business Machines Corporation | Josephson RF to RF frequency converter |
| US11687148B1 (en) | 2022-04-26 | 2023-06-27 | International Business Machines Corporation | Stacked, reconfigurable co-regulation of processing units for ultra-wide DVFS |
| CN116735980B (zh) * | 2023-08-14 | 2023-10-24 | 西安图为电气技术有限公司 | 一种采用双脉冲测试电感偏置感量的方法及装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4533840A (en) * | 1982-09-13 | 1985-08-06 | International Business Machines Corporation | Soliton sampler |
| JPS63290408A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 高速可変分周器 |
| EP0385181B1 (en) * | 1989-02-17 | 1995-07-05 | Matsushita Electric Industrial Co., Ltd. | Tuner station selecting apparatus |
| EP0448322A3 (en) * | 1990-03-23 | 1992-11-25 | Tektronix, Inc. | Automatic extraction of pulseparametrics from multi-valued functions |
| US5191236A (en) * | 1990-07-16 | 1993-03-02 | Hewlett-Packard Company | System and circuits using josephson junctions |
| US5162723A (en) * | 1991-02-11 | 1992-11-10 | Hewlett-Packard Company | Sampling signal analyzer |
| US5457990A (en) * | 1991-12-03 | 1995-10-17 | Cambridge Consultants Limited | Method and apparatus for determining a fluid level in the vicinity of a transmission line |
| US6118284A (en) * | 1996-10-04 | 2000-09-12 | Ghoshal; Uttam S. | High speed magnetic flux sampling |
| US6331805B1 (en) * | 2000-01-06 | 2001-12-18 | Hypres, Inc. | On-chip long Josephson junction (LJJ) clock technology |
| JP4571283B2 (ja) * | 2000-08-10 | 2010-10-27 | アンリツ株式会社 | 波形測定装置 |
| US6509853B2 (en) * | 2000-09-15 | 2003-01-21 | Hypres, Inc. | Subranging technique using superconducting technology |
| US6420895B1 (en) * | 2001-03-23 | 2002-07-16 | Trw Inc. | High-sensitivity, self-clocked receiver for multi-chip superconductor circuits |
| US6580310B2 (en) * | 2001-08-22 | 2003-06-17 | Northrop Grumman Corporation | Double flux quantum superconductor driver |
| US6650101B2 (en) * | 2002-04-08 | 2003-11-18 | Agilent Technologies, Inc. | Timebase for sampling an input signal having a synchronous trigger |
-
2001
- 2001-07-17 JP JP2001216696A patent/JP3990123B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-16 US US10/195,825 patent/US6922066B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6922066B2 (en) | 2005-07-26 |
| JP2003028898A (ja) | 2003-01-29 |
| US20030028338A1 (en) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990123B2 (ja) | サンプラーおよび計測方法 | |
| US10171086B2 (en) | Superconducting three-terminal device and logic gates | |
| US6608518B2 (en) | Superconducting single flux quantum circuit | |
| KR19990028555A (ko) | 디지털 정보에 관한 장치 및 방법 | |
| Sasaki et al. | RSFQ-based D/A converter for AC voltage standard | |
| Reich et al. | Digital SQUID sensor based on SFQ technique | |
| JPH0452900B2 (ja) | ||
| Veenstra | 1-58 Gb/s PRBS generator with< 1.1 ps RMS jitter in InP technology | |
| Kang et al. | 3.69 GHz single flux quantum pseudorandom bit sequence generator fabricated with Nb/AlO/sub x//Nb | |
| US20070075752A1 (en) | Digital programmable frequency divider | |
| JP4166185B2 (ja) | 超電導サンプラー回路 | |
| Bulzacchelli et al. | Experimental demonstration of superconducting bandpass delta-sigma modulator | |
| Worsham et al. | Single flux quantum circuits for 2.5 Gbps data switching | |
| JP3550649B2 (ja) | 極短パルス発生器 | |
| JP2939543B1 (ja) | 超伝導サンプリング測定回路 | |
| JP2624148B2 (ja) | 超伝導サンプリング回路 | |
| US20220311401A1 (en) | Superconducting output amplifiers with interstage filters | |
| US5389837A (en) | Superconducting flux flow digital circuits | |
| Maezawa et al. | Analog-to-digital converter based on RSFQ technology for radio astronomy applications | |
| JP2005260364A (ja) | 超電導ラッチ・ドライバ回路 | |
| Miklich et al. | Circuits for chip-to-chip transportation of bits from single flux quantum circuits | |
| JP3076835B2 (ja) | 超伝導サンプリング測定回路 | |
| Dubash et al. | Linewidth measurements and phase locking of Josephson oscillators using RSFQ circuits | |
| JPH01163674A (ja) | 集積化された超伝導サンプリングオシロスコープ | |
| Wang et al. | High-speed demonstration of a superconducting pseudo-random bit-sequence generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |