JPS63290408A - 高速可変分周器 - Google Patents
高速可変分周器Info
- Publication number
- JPS63290408A JPS63290408A JP62125578A JP12557887A JPS63290408A JP S63290408 A JPS63290408 A JP S63290408A JP 62125578 A JP62125578 A JP 62125578A JP 12557887 A JP12557887 A JP 12557887A JP S63290408 A JPS63290408 A JP S63290408A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency divider
- input
- output
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 16
- 230000003068 static effect Effects 0.000 description 4
- OZFAFGSSMRRTDW-UHFFFAOYSA-N (2,4-dichlorophenyl) benzenesulfonate Chemical compound ClC1=CC(Cl)=CC=C1OS(=O)(=O)C1=CC=CC=C1 OZFAFGSSMRRTDW-UHFFFAOYSA-N 0.000 description 1
- 241000465531 Annea Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
- H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
- H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術〔第１２図〕
発明が解決しようとする問題点
問題点を解決するための手段〔第１図〕〔概 要〕
ミキサに入力信号と、ミキサ出力を帰還分周器を経て分
周した信号とを加えることによって、分数分周比の分周
信号をミキサ出力に得る。この際帰還分周器の分周比を
切り替えることによって可変分周器を構成する。さらに
前置分周器を設けることによって整数分の１の可変分周
器を構成する。
周した信号とを加えることによって、分数分周比の分周
信号をミキサ出力に得る。この際帰還分周器の分周比を
切り替えることによって可変分周器を構成する。さらに
前置分周器を設けることによって整数分の１の可変分周
器を構成する。
アナログ動作を行うミキサと固定分周器のみを使用する
ので、動作遅延がなく高速の可変分周器が得られる。
ので、動作遅延がなく高速の可変分周器が得られる。
本発明は高速で可変分周を行うことができる分周器に係
り、特にアナログ回路と固定分周器とで構成することに
よってマイクロ波帯でも動作可能にした高速可変分周器
に関するものである。
り、特にアナログ回路と固定分周器とで構成することに
よってマイクロ波帯でも動作可能にした高速可変分周器
に関するものである。
高速可変分周器は例えば自動車電話機等において、高周
波帯で多数の周波数を発生させるために必要となるもの
であるが、従来用いられているものと比べて、より高い
周波数において動作可能なものが要望されている。
波帯で多数の周波数を発生させるために必要となるもの
であるが、従来用いられているものと比べて、より高い
周波数において動作可能なものが要望されている。
（従来の技術〕
従来、可変分周器としては、フリップ・フロップ等の論
理回路によって構成されたものが知られている。第１２
図は従来の可変分周器の一例を示し、フリップ・フロッ
プＦＦＩ〜ＦＦ３からなるｌ／２分周器を３段縦続に接
続するとともに、２段目。
理回路によって構成されたものが知られている。第１２
図は従来の可変分周器の一例を示し、フリップ・フロッ
プＦＦＩ〜ＦＦ３からなるｌ／２分周器を３段縦続に接
続するとともに、２段目。
３段目のフリップ・フロップＦＦ２．ＦＦ３のＱ出力を
ゲート回路Ｇｌを経て１段目のフリップ・フロップＦＦ
ＩのＤ入力に帰還し、入力クロックを共通に入力Ｃに与
えるとともに、３段目のフリップ・フロップＦＦ３のモ
ード入力Ｍにコントロール信号を加えることによって、
入力を１７４または１１５に分周した出力を切り替えて
発生させることができる。
ゲート回路Ｇｌを経て１段目のフリップ・フロップＦＦ
ＩのＤ入力に帰還し、入力クロックを共通に入力Ｃに与
えるとともに、３段目のフリップ・フロップＦＦ３のモ
ード入力Ｍにコントロール信号を加えることによって、
入力を１７４または１１５に分周した出力を切り替えて
発生させることができる。
すなわち第１２図に示された分周器においては、初段の
１７２分周器を間欠的に休止させたり、させなかったり
するタイミングを最終段の１７２分周器で切り替えて制
御することによって、奇数分周（〔発明が解決しようと
する問題点〕 第１２図に示されたような従来の可変分周器においては
、縦続に接続された複数段の分周器における初段の分周
器を間欠的に休止させるタイミングを、最終段の分周器
で入力クロックをカウントすることによって制御し、初
段分周器をリセットして分周動作させないようにするこ
とによって、所要の分周比を実現するようにしている。
１７２分周器を間欠的に休止させたり、させなかったり
するタイミングを最終段の１７２分周器で切り替えて制
御することによって、奇数分周（〔発明が解決しようと
する問題点〕 第１２図に示されたような従来の可変分周器においては
、縦続に接続された複数段の分周器における初段の分周
器を間欠的に休止させるタイミングを、最終段の分周器
で入力クロックをカウントすることによって制御し、初
段分周器をリセットして分周動作させないようにするこ
とによって、所要の分周比を実現するようにしている。
このような方式においては、初段の分周器から最終段の
分周器を経て初段に戻る系の遅延時間が問題となり、多
数のゲートを通過するため遅延が大きく、そのため全体
として所望の分周動作を行うことが可能な速度が制限さ
れる。
分周器を経て初段に戻る系の遅延時間が問題となり、多
数のゲートを通過するため遅延が大きく、そのため全体
として所望の分周動作を行うことが可能な速度が制限さ
れる。
従来このような型式のものでは、自動車電話機用の可変
分周器が最高速のものとして知られているが、それでも
１．５ ＧＨ２程度が最高であって、それ以上のものは
これまで実現されていなかった。
分周器が最高速のものとして知られているが、それでも
１．５ ＧＨ２程度が最高であって、それ以上のものは
これまで実現されていなかった。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、第１図に示す原理的構成を有し、ミキ
サ１０１ 、複数の分周器１０２．．１０２２、・・・
と、切り替え手段１０３とを具え、切り替え手段１０３
の切り替えによってミキサ１０１から可変分周比の分周
出力を得るものであり、さらに入力側に分周器１０４を
有するものである。
るものであって、第１図に示す原理的構成を有し、ミキ
サ１０１ 、複数の分周器１０２．．１０２２、・・・
と、切り替え手段１０３とを具え、切り替え手段１０３
の切り替えによってミキサ１０１から可変分周比の分周
出力を得るものであり、さらに入力側に分周器１０４を
有するものである。
ミキサー０１は、分周すべき入力を加えられるものであ
る。
る。
分周器１０２１，１０２２、・・・は、ミキサー０１の
出力をそれぞれ異なる固定分周比で分周するものである
。
出力をそれぞれ異なる固定分周比で分周するものである
。
切り替え手段１０３は、複数の分周器１０２．．１０２
２。
２。
・・・の出力を切り替えてミキサー０１に帰還するもの
である。
である。
分周器１０４は、ミキサー０１に加えられる入力を固定
分周比で分周するものである。
分周比で分周するものである。
第４図ないし第１を図は本発明の基本的構成と作用とを
説明するものである。
説明するものである。
第４図は基本的な分数分周回路を示すブロック図であっ
て、１はミキサ、２は帰還分周器である。
て、１はミキサ、２は帰還分周器である。
第４図において入力周波数をｒ、出力周波数をＸ、分周
器２の分周比を土とすると、ミキサーの入出力において ｘ＝ｆ−− なる関係があり、従って分周出力周波数としてｎ が得られ、分数分周が行われる。尚、ミキサーの出力に
はｆ Ｅ、の外ｆ＋、？、責、ｆも出力され得るが、
−２ｆはミキサをバランス型にすることにより消滅し、
又、ｆ十−はフィルタ等により除去される。
器２の分周比を土とすると、ミキサーの入出力において ｘ＝ｆ−− なる関係があり、従って分周出力周波数としてｎ が得られ、分数分周が行われる。尚、ミキサーの出力に
はｆ Ｅ、の外ｆ＋、？、責、ｆも出力され得るが、
−２ｆはミキサをバランス型にすることにより消滅し、
又、ｆ十−はフィルタ等により除去される。
第５図は第４図に示された回路の変形であって帰還分周
器２を省いたものである。この場合は第４図において帰
還分周器２の分周比ｎ＝ｌとした場合に対応し、従って
分周出力周波数Ｘは常にとなって、−分周が行われる。
器２を省いたものである。この場合は第４図において帰
還分周器２の分周比ｎ＝ｌとした場合に対応し、従って
分周出力周波数Ｘは常にとなって、−分周が行われる。
第６図は、基本的な可変分周回路の構成を示し、第４図
において切り替えスイッチ３を設けて複数の帰還分周器
２１，２□の出力を切り替えてミキサーに帰還するよう
にしたものであって、切り替えスイッチ３の切り替えに
よって可変分周を行うことができる。
において切り替えスイッチ３を設けて複数の帰還分周器
２１，２□の出力を切り替えてミキサーに帰還するよう
にしたものであって、切り替えスイッチ３の切り替えに
よって可変分周を行うことができる。
第７図は、第６図の構成において一方の帰還分周器２．
の分周比を１としたものであって、切り替えスイッチ３
の切り替えによって可変分周を行うことができる。
の分周比を１としたものであって、切り替えスイッチ３
の切り替えによって可変分周を行うことができる。
第８図は第４図に示された分数分周回路の前段に、固定
分周比１／ｍを有する前置分周器４を設けたものであっ
て、従ってこの場合の分周出力周波数Ｘは ｍ ｎ＋１ である。ｍ＝ｎとした場合は、整数分の１分周回路が構
成される。
分周比１／ｍを有する前置分周器４を設けたものであっ
て、従ってこの場合の分周出力周波数Ｘは ｍ ｎ＋１ である。ｍ＝ｎとした場合は、整数分の１分周回路が構
成される。
第９図は第５図に示された１７２分周回路の前段に、固
定分周比１／ｍを有する前置分周器４を設けたものであ
って、従ってこの場合の分周出力周波数Ｘは ｘ ＝ −ｆ ｆ４）ｍ となって、偶数骨の１分周回路が構成される。
定分周比１／ｍを有する前置分周器４を設けたものであ
って、従ってこの場合の分周出力周波数Ｘは ｘ ＝ −ｆ ｆ４）ｍ となって、偶数骨の１分周回路が構成される。
第１０図は、第６図に示された可変分周回路の前段に、
固定分周比上を有する前置分周器４を設げたものである
。
固定分周比上を有する前置分周器４を設げたものである
。
また第１１図は、第７図に示された可変分周器の前段に
、固定分周比Ｔを有する前置分周器４を設けだものであ
る。
、固定分周比Ｔを有する前置分周器４を設けだものであ
る。
本発明の高速可変分周器においては、上述のごとき各種
の構成において、帰還分周器および前置分周器の分周比
の選択によって、各種の可変分周を行うことができる。
の構成において、帰還分周器および前置分周器の分周比
の選択によって、各種の可変分周を行うことができる。
例えば第１０図において、帰還分周器２６，２ｔのきる
。
。
また第１１図において、帰還分周器２□の分周比同様に
１と１の可変分周を行うことができる。
１と１の可変分周を行うことができる。
第２図は本発明の一実施例を示したものであって、Ｇａ
Ａｓ基板上にＭＥＳＦＥＴを使用したＩＣで実現できる
ものである。同図において１１はダイナミック分周器（
特願昭６１−２９６８０９号）であって、上背周器とし
て動作する。１２はミキサであってフリップ・フロップ
（ＦＦ）タイプで構成されている。
Ａｓ基板上にＭＥＳＦＥＴを使用したＩＣで実現できる
ものである。同図において１１はダイナミック分周器（
特願昭６１−２９６８０９号）であって、上背周器とし
て動作する。１２はミキサであってフリップ・フロップ
（ＦＦ）タイプで構成されている。
また１３．１４は差動増幅器であって、増幅器１３はミ
キサー２における変換損失を補償するものであり、増幅
器１４は出力バッファである。１５は切り替えスイッチ
であってＦＦタイプのものが用いられる。１６はスタテ
ィック分周器であってＦＦタイプからなり、Ｔ分周器と
して動作する。
キサー２における変換損失を補償するものであり、増幅
器１４は出力バッファである。１５は切り替えスイッチ
であってＦＦタイプのものが用いられる。１６はスタテ
ィック分周器であってＦＦタイプからなり、Ｔ分周器と
して動作する。
第２Ａ図は第２図におけるダイナミック分周器１１の構
成例を示したものであって、２１．２２は差動増幅器、
２３〜２６はＦＥＴスイッチである。
成例を示したものであって、２１．２２は差動増幅器、
２３〜２６はＦＥＴスイッチである。
第２Ａ図において差動増幅器２１の出力はＦＥＴスイッ
チ２３．２４を経て位相を反転して差動増幅器２２の入
力に接続され、差動増幅器２２の出力はＦＥＴスイッチ
２５．２６を経て差動増幅器２１の入力に帰還されてい
る。従ってＦＥＴスイッチ２３．２４と２５．２６とを
入力信号Ｃによって制御して互に逆相にオンにすること
によって、例えば差動増幅器２２の入力Ｑ。
チ２３．２４を経て位相を反転して差動増幅器２２の入
力に接続され、差動増幅器２２の出力はＦＥＴスイッチ
２５．２６を経て差動増幅器２１の入力に帰還されてい
る。従ってＦＥＴスイッチ２３．２４と２５．２６とを
入力信号Ｃによって制御して互に逆相にオンにすること
によって、例えば差動増幅器２２の入力Ｑ。
Ｑに入力信号Ｃの１７２の周波数に分周された出力を得
る。
る。
また第２Ｂ図は第２Ａ図および第２図１３．１４に示さ
れる差動増幅器の構成例を示したものであって、差動対
をなすＦＥＴ２７，２Ｂに差動入力ＩＮ、 ＩＮを加え
たとき、それぞれのドレインに接続されたソースフォロ
アをなすＦＥＴ２９．３０のソース側から反転した出力
ＯＵＴ、ＯＵＴを得るものである。なおＦＥＴ２９．３
０のソース回路におけるそれぞれ複数個のダイオードＤ
＋ 、 Ｄ ｚは、出力電圧のレベルをシフトするレ
ベルシフトダイオードである。
れる差動増幅器の構成例を示したものであって、差動対
をなすＦＥＴ２７，２Ｂに差動入力ＩＮ、 ＩＮを加え
たとき、それぞれのドレインに接続されたソースフォロ
アをなすＦＥＴ２９．３０のソース側から反転した出力
ＯＵＴ、ＯＵＴを得るものである。なおＦＥＴ２９．３
０のソース回路におけるそれぞれ複数個のダイオードＤ
＋ 、 Ｄ ｚは、出力電圧のレベルをシフトするレ
ベルシフトダイオードである。
第２Ｃ図はミキサ１２の構成例を示したものであって、
局発入力ＬＯＣＡＬと信号入力５ＩＧＮＡＬの論理積を
とる＾ＮＤゲート３１、局発反転入力ＬＯＣＡＬと信号
反転入力５ＩＧＮＡＬの論理積をとるＡＮＤゲート３２
、＾ＮＤゲート３１の出力とＡＮＤゲート３２の反転論
理和をとるＮＯＲゲート３３、局発反転入力ＬＯＣＡＬ
と信号入力５ＩＧＮＡＬの論理積をとるＡＮＤゲート３
４、局発入力ＬＯＣＡＬと信号反転入力５ＩＧＮＡＬの
論理積をとるＡＮＤゲート３５、ＡＮＤゲート３４の出
力とＡＮＤゲート３５の出力の反転論理和をとるＮＯＲ
ゲート３６からなり、ＮＯＲゲート３３からは出力ＯＵ
Ｔとして局発入力ＬＯＣＡＬと信号入力５ＩＧＮＡＬの
排他的論理和が、ＮＯＲゲート３６からは反転出力ＯＵ
ＴとしてＮＯＲゲート３３と反対の信号が出力される。
局発入力ＬＯＣＡＬと信号入力５ＩＧＮＡＬの論理積を
とる＾ＮＤゲート３１、局発反転入力ＬＯＣＡＬと信号
反転入力５ＩＧＮＡＬの論理積をとるＡＮＤゲート３２
、＾ＮＤゲート３１の出力とＡＮＤゲート３２の反転論
理和をとるＮＯＲゲート３３、局発反転入力ＬＯＣＡＬ
と信号入力５ＩＧＮＡＬの論理積をとるＡＮＤゲート３
４、局発入力ＬＯＣＡＬと信号反転入力５ＩＧＮＡＬの
論理積をとるＡＮＤゲート３５、ＡＮＤゲート３４の出
力とＡＮＤゲート３５の出力の反転論理和をとるＮＯＲ
ゲート３６からなり、ＮＯＲゲート３３からは出力ＯＵ
Ｔとして局発入力ＬＯＣＡＬと信号入力５ＩＧＮＡＬの
排他的論理和が、ＮＯＲゲート３６からは反転出力ＯＵ
ＴとしてＮＯＲゲート３３と反対の信号が出力される。
すなわち、排他的論理和による乗算作用によりミキサと
して働くものである。
して働くものである。
尚、各ゲートはＦＥＴで構成される。よって高速動作さ
せた場合ＦＥＴの動作周波数の限界によりアナログ的に
動作する。そして結果的にローパスフィルタの役割も為
す。
せた場合ＦＥＴの動作周波数の限界によりアナログ的に
動作する。そして結果的にローパスフィルタの役割も為
す。
第２Ｄ図は切り替えスイッチ１５の構成例を示したもの
であって、データＤＡ 、Ｄｉ 、ＤＡ、ＤｉがＡＮＤ
ゲート４１，４２．４４．４５の一方の入力端子に入力
され、ＡＮＤＮＯゲート４３の他方の入力端子には入力
Ｍが、ＡＮＤゲート４２．４５の他方の入力端子には入
力Ｍが入力され、ＡＮＤゲート４１．４２の出力はＮＯ
Ｒゲート４３ニ、ＡＮＤゲート４４．４５ （７）出力
はＮＯＲゲート４６に入力される。すなわち入力Ｍがハ
イレベル、ＭがローレベルになったときはデータＤＡ、
ＤＡが、ＮＯＲゲート４３．４６の出力０ｔｌＴ、、
ｏｕｒｚに取り出され、入力Ｍがローレベル、Ｍがハイ
レベルになったときはデータＤｍ、Ｄｍが、ＮＯＲゲー
ト４３．４６の出力０ＵＴＩ、 ０ＵＴ２に取り出され
て、切り替えスイッチとしての作用が行われる。
であって、データＤＡ 、Ｄｉ 、ＤＡ、ＤｉがＡＮＤ
ゲート４１，４２．４４．４５の一方の入力端子に入力
され、ＡＮＤＮＯゲート４３の他方の入力端子には入力
Ｍが、ＡＮＤゲート４２．４５の他方の入力端子には入
力Ｍが入力され、ＡＮＤゲート４１．４２の出力はＮＯ
Ｒゲート４３ニ、ＡＮＤゲート４４．４５ （７）出力
はＮＯＲゲート４６に入力される。すなわち入力Ｍがハ
イレベル、ＭがローレベルになったときはデータＤＡ、
ＤＡが、ＮＯＲゲート４３．４６の出力０ｔｌＴ、、
ｏｕｒｚに取り出され、入力Ｍがローレベル、Ｍがハイ
レベルになったときはデータＤｍ、Ｄｍが、ＮＯＲゲー
ト４３．４６の出力０ＵＴＩ、 ０ＵＴ２に取り出され
て、切り替えスイッチとしての作用が行われる。
第２Ｅ図はスタティック分周器１６の構成例を示したも
のであって、アンドノア回路から構成されるフリップ・
フロップ５Ｌ５２をリング状に接続し、入力Ｃ２Ｃによ
って交互に状態を反転せさせて、入力信号Ｃの１７２の
周波数に分周された出力Ｑ。
のであって、アンドノア回路から構成されるフリップ・
フロップ５Ｌ５２をリング状に接続し、入力Ｃ２Ｃによ
って交互に状態を反転せさせて、入力信号Ｃの１７２の
周波数に分周された出力Ｑ。
Ｑを得るものである。
また第２Ｆ図は第２Ｅ図に示されたフリップ・フロップ
の構成例を示したものであって、差動対をなすＦＥＴ５
３，５４と５５．５６とにおける逆位相のソースをそれ
ぞれ並列に接続し、差動対をなすＦＥＴ５７゜５８にそ
れぞれ直列に接続して、差動対ＦＥ７５７．５８のゲー
トに入力Ｃ１Ｃを加えるとともに、差動対ＦＥＴ５３，
５４と５５．５６のそれぞれ並列に接続されたドレイン
の出力を、それぞれソースフォロアをなすＦＥＴ５９
、６０のゲートに接続し、ソースフォロアＦＥＴ５９゜
６０のソース側の出力Ｑ、Ｑを差動対の一方のＦＥＴ５
５．５４の入力に接続し、差動対の他方のＦＥＴ５３．
５６の入力をアンド回路の一方の入力Ｒ，Ｓとしたもの
であり、入力Ｃ，Ｃにおける入力ごとに状態を反転した
信号を出力Ｑ、Ｑに発生する、ＭＳ （アスクスレーブ
）形フリップ・フロップ回路として動作する。
の構成例を示したものであって、差動対をなすＦＥＴ５
３，５４と５５．５６とにおける逆位相のソースをそれ
ぞれ並列に接続し、差動対をなすＦＥＴ５７゜５８にそ
れぞれ直列に接続して、差動対ＦＥ７５７．５８のゲー
トに入力Ｃ１Ｃを加えるとともに、差動対ＦＥＴ５３，
５４と５５．５６のそれぞれ並列に接続されたドレイン
の出力を、それぞれソースフォロアをなすＦＥＴ５９
、６０のゲートに接続し、ソースフォロアＦＥＴ５９゜
６０のソース側の出力Ｑ、Ｑを差動対の一方のＦＥＴ５
５．５４の入力に接続し、差動対の他方のＦＥＴ５３．
５６の入力をアンド回路の一方の入力Ｒ，Ｓとしたもの
であり、入力Ｃ，Ｃにおける入力ごとに状態を反転した
信号を出力Ｑ、Ｑに発生する、ＭＳ （アスクスレーブ
）形フリップ・フロップ回路として動作する。
第３図は第２図に示された高速可変分周器の動作波形の
一例を示したものであって、各回路をＡｕ／ＷＳｉゲー
トでゲート長１μｍのもので構成した場のＡｕ／ＷＳｉ
ゲートについては、下記の文献に記載されている。
一例を示したものであって、各回路をＡｕ／ＷＳｉゲー
トでゲート長１μｍのもので構成した場のＡｕ／ＷＳｉ
ゲートについては、下記の文献に記載されている。
志垣他ｒＡｕ／ＴｉＮ／ＷＳｉ−Ｇａｔｅ Ｓｅｅｆ
−Ａｌｉｇｎｅｄ ＧａＡｓＭＥＳＦＥＴｓ （／ｓ
ｉｎｇＲａｐｉｄ Ｔｈｅｒ＋ｍａｌ Ａｎｎｅａ
ｌｉｎｇＭｅｔｈｏｄＪ Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ １９８５ Ｖｏｌ、２１ Ｎｏ。
−Ａｌｉｇｎｅｄ ＧａＡｓＭＥＳＦＥＴｓ （／ｓ
ｉｎｇＲａｐｉｄ Ｔｈｅｒ＋ｍａｌ Ａｎｎｅａ
ｌｉｎｇＭｅｔｈｏｄＪ Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ １９８５ Ｖｏｌ、２１ Ｎｏ。
１８ ｐ、８０４
〔発明の効果〕
以上説明したように本発明によれば、固定分周比の分周
器とアナログ動作を行うミキサとによって可変分周器を
構成しているので、従来のように論理回路を用い計数動
作のタイミングを調整して可変分周を行うものと比べて
、より高速で動作可能な可変分周器を実現することがで
きる。
器とアナログ動作を行うミキサとによって可変分周器を
構成しているので、従来のように論理回路を用い計数動
作のタイミングを調整して可変分周を行うものと比べて
、より高速で動作可能な可変分周器を実現することがで
きる。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例の構成を示す図、第２Ａ図は第２図における
ダイナミック分周器の構成例を示す図、 第２Ｂ図は第２図および第２Ａ図における差動増幅器の
構成例を示す図、 第２Ｃ図は第２図におけるミキサの構成例を示す図、 第２Ｄ図は第２図における切り替えスイッチの構成例を
示す図、 第２Ｅ図は第２図におけるスタティック分周器の構成例
を示す図、 第２Ｆ図は第２図におけるフリップ・フロップの構成例
を示す図、 第３図は第２図の高速可変分周器の動作波形の一例を示
す図、 第４図は基本的な分数分周回路を示すブロック図、 第５図は第４図において帰還分周器を省いた構成を示す
図、 第６図は基本的な可変分周回路の構成を示すブロック図
、 第７図は第６図において一方の帰還用分周器を省いた構
成を示す図、 第８図は第４図において前段に前置分周器を設けた構成
を示す図、 第９図は第５図において前段に前置分周器を設けた構成
を示す図、 第１０図は第６図において前段に前置分周器を設けた構
成を示す図、 第１１図は第７図において前段に前置分周器を設けた構
成を示す図、 第１２図は従来の可変分周器の構成を示す図である。 １・・・ミキサ ２．２．．２□・・・帰還分周器 ３・・・切り替えスイッチ ４・・・前置分周器 １１・・・牽勅ダイナミック分周器 １２・・・ミキサ １３、１４・・・差動増幅器 １５・・・切り替えスイッチ １６・・・スタティック分周器 ５１＋５２・・・フリップ・フロップ １０１・・・ミキサ １０２、．１０２２、１０４・・・分周器１０３・・・
切り替え手段 特許出願人 冨 士 通 株式会社 代理人 弁理士 玉 蟲 久五部 （外１名） 本発８月のＦＡ埋的斗翼族を示す８ 第 １ 図 １３．１４−・ 差！０瑠慣器 本発明の一実施例を示す図 第 ２ 図 ９−イナミ・リフ分ｙｆＡ器のＰＡａ伊１を示す８第２
Ａ図 差動壇情器の構成例を示す因 ミキガＣ構成イカと示す図 第２Ｃ図 勿す眉しスイブ＋ｆ）利側へ”イシ８ホず図第２Ｄ 図 スタテイ・ンク分Ｍ器の構成例を示す９第 ２Ｅ 図 ５３〜６０・・ＦＥＴ フリ・ンプ フロップの構成例き示す８菓 ２ Ｆ 図 第２図の高速可友労周器の動（ｊ波形の一θ１１を示す
図画 ３ 図 第 ７ 口 ＦＦ１．ＦＦ２．ＦＦ３−−−フリップフロップ Ｇ
１・・・ゲニト回路従来の可’Ｘ＋Ｍ器を示す図 第 １２ 図
の一実施例の構成を示す図、第２Ａ図は第２図における
ダイナミック分周器の構成例を示す図、 第２Ｂ図は第２図および第２Ａ図における差動増幅器の
構成例を示す図、 第２Ｃ図は第２図におけるミキサの構成例を示す図、 第２Ｄ図は第２図における切り替えスイッチの構成例を
示す図、 第２Ｅ図は第２図におけるスタティック分周器の構成例
を示す図、 第２Ｆ図は第２図におけるフリップ・フロップの構成例
を示す図、 第３図は第２図の高速可変分周器の動作波形の一例を示
す図、 第４図は基本的な分数分周回路を示すブロック図、 第５図は第４図において帰還分周器を省いた構成を示す
図、 第６図は基本的な可変分周回路の構成を示すブロック図
、 第７図は第６図において一方の帰還用分周器を省いた構
成を示す図、 第８図は第４図において前段に前置分周器を設けた構成
を示す図、 第９図は第５図において前段に前置分周器を設けた構成
を示す図、 第１０図は第６図において前段に前置分周器を設けた構
成を示す図、 第１１図は第７図において前段に前置分周器を設けた構
成を示す図、 第１２図は従来の可変分周器の構成を示す図である。 １・・・ミキサ ２．２．．２□・・・帰還分周器 ３・・・切り替えスイッチ ４・・・前置分周器 １１・・・牽勅ダイナミック分周器 １２・・・ミキサ １３、１４・・・差動増幅器 １５・・・切り替えスイッチ １６・・・スタティック分周器 ５１＋５２・・・フリップ・フロップ １０１・・・ミキサ １０２、．１０２２、１０４・・・分周器１０３・・・
切り替え手段 特許出願人 冨 士 通 株式会社 代理人 弁理士 玉 蟲 久五部 （外１名） 本発８月のＦＡ埋的斗翼族を示す８ 第 １ 図 １３．１４−・ 差！０瑠慣器 本発明の一実施例を示す図 第 ２ 図 ９−イナミ・リフ分ｙｆＡ器のＰＡａ伊１を示す８第２
Ａ図 差動壇情器の構成例を示す因 ミキガＣ構成イカと示す図 第２Ｃ図 勿す眉しスイブ＋ｆ）利側へ”イシ８ホず図第２Ｄ 図 スタテイ・ンク分Ｍ器の構成例を示す９第 ２Ｅ 図 ５３〜６０・・ＦＥＴ フリ・ンプ フロップの構成例き示す８菓 ２ Ｆ 図 第２図の高速可友労周器の動（ｊ波形の一θ１１を示す
図画 ３ 図 第 ７ 口 ＦＦ１．ＦＦ２．ＦＦ３−−−フリップフロップ Ｇ
１・・・ゲニト回路従来の可’Ｘ＋Ｍ器を示す図 第 １２ 図
Claims (2)
- （１）分周すべき入力を加えられるミキサ（１０１）と
、該ミキサ（１０１）の出力をそれぞれ異なる固定分周
比で分周する複数の分周器（１０２＿１、１０２＿２、
・・・）と、 該複数の分周器（１０２＿１、１０２＿２、・・・）の
出力を切り替えて前記ミキサ（１０１）に帰還する切り
替え手段（１０３）とを具え、 該切り替え手段（１０３）の切り替えによつて前記ミキ
サ（１０１）から可変分周比の分周出力を得ることを特
徴とする高速可変分周器。 - （２）前記ミキサ（１０１）に加えられる入力が前置さ
れた分周器（１０４）によつて固定分周比で分周された
ものであることを特徴とする特許請求の範囲第１項記載
の高速可変分周器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125578A JPS63290408A (ja) | 1987-05-22 | 1987-05-22 | 高速可変分周器 |
| US07/196,620 US4855895A (en) | 1987-05-22 | 1988-05-19 | Frequency dividing apparatus for high frequency |
| EP19880108129 EP0292002A3 (en) | 1987-05-22 | 1988-05-20 | Frequency dividing apparatus for high frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125578A JPS63290408A (ja) | 1987-05-22 | 1987-05-22 | 高速可変分周器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63290408A true JPS63290408A (ja) | 1988-11-28 |
Family
ID=14913651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125578A Pending JPS63290408A (ja) | 1987-05-22 | 1987-05-22 | 高速可変分周器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4855895A (ja) |
| EP (1) | EP0292002A3 (ja) |
| JP (1) | JPS63290408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543470A (ja) * | 2006-06-28 | 2009-12-03 | クゥアルコム・インコーポレイテッド | 低電力のモジュラス分周器ステージ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104289A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置およびそれを用いた増幅回路 |
| JPH0738423A (ja) * | 1993-07-23 | 1995-02-07 | Mitsubishi Electric Corp | 分周回路 |
| US7164122B2 (en) * | 2000-02-29 | 2007-01-16 | Ionwerks, Inc. | Ion mobility spectrometer |
| JP3990123B2 (ja) * | 2001-07-17 | 2007-10-10 | 日本電気株式会社 | サンプラーおよび計測方法 |
| FR2828599B1 (fr) | 2001-08-13 | 2005-06-24 | Stepmind | Circuit melangeur a rejection de frequence image, notamment pour un recepteur rf a frequence intermediaire nulle ou faible |
| US20050104634A1 (en) * | 2003-11-19 | 2005-05-19 | Minoru Fujishima | Frequency divider, PLL circuit and semiconductor integrated circuit |
| US7952399B1 (en) * | 2009-01-19 | 2011-05-31 | Lockheed Martin Corporation | Low phase noise high speed digital divider |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA611727A (en) * | 1961-01-03 | Western Electric Company, Incorporated | Frequency divider circuits | |
| JPS60172808A (ja) * | 1984-02-13 | 1985-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 分周回路 |
| JPS60172807A (ja) * | 1984-02-13 | 1985-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 分周回路 |
| US4638180A (en) * | 1984-03-09 | 1987-01-20 | Matsushita Electric Industrial Co., Ltd. | Frequency divider circuits |
| US4631500A (en) * | 1984-04-24 | 1986-12-23 | The United States Of America As Represented By The Secretary Of The Navy | Microwave frequency divider having regenerative oscillation |
| ATE56112T1 (de) * | 1984-05-16 | 1990-09-15 | Siemens Ag | Breitbandfrequenzteiler. |
| DE3509327A1 (de) * | 1985-03-15 | 1986-09-25 | Telefunken electronic GmbH, 7100 Heilbronn | Dynamischer frequenzteiler mit mischstufe und verstaerker |
-
1987
- 1987-05-22 JP JP62125578A patent/JPS63290408A/ja active Pending
-
1988
- 1988-05-19 US US07/196,620 patent/US4855895A/en not_active Expired - Fee Related
- 1988-05-20 EP EP19880108129 patent/EP0292002A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543470A (ja) * | 2006-06-28 | 2009-12-03 | クゥアルコム・インコーポレイテッド | 低電力のモジュラス分周器ステージ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0292002A3 (en) | 1990-12-19 |
| US4855895A (en) | 1989-08-08 |
| EP0292002A2 (en) | 1988-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951303A (en) | High speed digital programmable frequency divider | |
| JPS63290408A (ja) | 高速可変分周器 | |
| US6282255B1 (en) | Frequency divider with variable modulo | |
| US3710276A (en) | Digital variable quadrature sine wave voltage controlled oscillator | |
| JPH02137886A (ja) | シフトレジスタ | |
| JPS63292824A (ja) | 可変分周装置 | |
| JPH0352041Y2 (ja) | ||
| JPS63244931A (ja) | 分周器 | |
| JP2572302B2 (ja) | 可変分周装置 | |
| JP3435751B2 (ja) | 分周器 | |
| JP2747697B2 (ja) | ダイナミック分周器 | |
| JP2547723B2 (ja) | 分周回路 | |
| JPH04117816A (ja) | 可変分周装置 | |
| JPS62264724A (ja) | 単位２進カウンタ、同期式２進カウンタおよび該単位２進カウンタを応用した分周器 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPS6242617A (ja) | 奇数分周カウンタ | |
| JPH0222922A (ja) | 高速可変分周回路 | |
| JPH01143405A (ja) | アナログ型周波数分周器 | |
| JPS63290409A (ja) | 分周回路 | |
| JPH0234030A (ja) | 分周回路 | |
| JPH06260930A (ja) | ５分周回路 | |
| JPH06258465A (ja) | 可変分周回路及びそれを用いた２モジュラス・プリスケーラ | |
| JPH02223225A (ja) | 可変分周回路 | |
| JPH01300622A (ja) | プログラマブル分周器 | |
| JPS62227220A (ja) | 分周回路 |