JPS6242617A - 奇数分周カウンタ - Google Patents
奇数分周カウンタInfo
- Publication number
- JPS6242617A JPS6242617A JP18233585A JP18233585A JPS6242617A JP S6242617 A JPS6242617 A JP S6242617A JP 18233585 A JP18233585 A JP 18233585A JP 18233585 A JP18233585 A JP 18233585A JP S6242617 A JPS6242617 A JP S6242617A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/70—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is an odd number
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は分周カウンタに関する。
従来、分周カウンタとしては２，４，８，８，１０．・
・・分周のように偶数進のデユーティサイクル５０％の
分周カウンタはよく知られているが、奇数進のデユーテ
ィサイクル５０％の分周カウンタは知られていない。
・・分周のように偶数進のデユーティサイクル５０％の
分周カウンタはよく知られているが、奇数進のデユーテ
ィサイクル５０％の分周カウンタは知られていない。
ディジタル回路等のクロック信号としては水晶発振器等
から発生する原発振の周波数を要求される周波数まで分
周して作られるものがよく用いられているが、この場合
この分周されたクロック信号は回路動作上デユーティサ
イクル５０％を要求されることが多い、偶数進のデユー
ティサイクル５０％の分周カウンタはよく知られている
ので原発振の周波数をクロック信号の偶数倍に選ぶこと
が多く、原発振の周波数選定に限定があった。
から発生する原発振の周波数を要求される周波数まで分
周して作られるものがよく用いられているが、この場合
この分周されたクロック信号は回路動作上デユーティサ
イクル５０％を要求されることが多い、偶数進のデユー
ティサイクル５０％の分周カウンタはよく知られている
ので原発振の周波数をクロック信号の偶数倍に選ぶこと
が多く、原発振の周波数選定に限定があった。
本発明のデユーティサイクル５０％奇数分周カウンタ（
分周比Ｎ）は、入力端子と、出力端子と、信号反転回路
と、信号反転回路の出力信号が一方のレベルのときは入
力端子に入力された入力信号をそのままクロック信号と
して出力し、他方のレベルのときは入力端子に入力され
た入力信号を反転した信号をクロック信号として出力す
るクロック反転回路と、信号反転回路の出力信号を前記
クロック信号の立上りまたは立下りで入力、シフトし、
出力信号を出力端子および信号反転回路に出力する、段
数が（Ｎ＋１）／２のシフトレジスタを有する。
分周比Ｎ）は、入力端子と、出力端子と、信号反転回路
と、信号反転回路の出力信号が一方のレベルのときは入
力端子に入力された入力信号をそのままクロック信号と
して出力し、他方のレベルのときは入力端子に入力され
た入力信号を反転した信号をクロック信号として出力す
るクロック反転回路と、信号反転回路の出力信号を前記
クロック信号の立上りまたは立下りで入力、シフトし、
出力信号を出力端子および信号反転回路に出力する、段
数が（Ｎ＋１）／２のシフトレジスタを有する。
クロック反転回路を設けないで、入力信号をそのままク
ロックとしてシフトレジスタに入力した場合、入力信号
を奇数分周した出力信号が得られるが、出力信号のデユ
ーティサイクルは絶対に５０％にならない、しかしなが
ら、クロック反転回路を設け、入力信号を反転すること
により、出力信号の入力信号を反転した区間が短かくな
り、入力信号をデユーティサイクル５０％とするとデユ
ーティサイクル５０％の奇数分周された出力信号が得ら
れる。
ロックとしてシフトレジスタに入力した場合、入力信号
を奇数分周した出力信号が得られるが、出力信号のデユ
ーティサイクルは絶対に５０％にならない、しかしなが
ら、クロック反転回路を設け、入力信号を反転すること
により、出力信号の入力信号を反転した区間が短かくな
り、入力信号をデユーティサイクル５０％とするとデユ
ーティサイクル５０％の奇数分周された出力信号が得ら
れる。
本発明の実施例について図面を参照して説明する。
第１図は、本発明の奇数分周カウンタの一実施例（分周
比Ｎ＝５）を示すブロック図、第２図は、第１図の奇数
分周カウンタの動作を示すタイムチャートである。
比Ｎ＝５）を示すブロック図、第２図は、第１図の奇数
分周カウンタの動作を示すタイムチャートである。
本実施例の奇数分周カウンタは、入力端子４と、段数が
Ｋ ＝ （Ｎ＋１）／２−３のシフトレジスタ２と、信
号反転回路３と、クロック反転回路１と出力端子５を有
する。
Ｋ ＝ （Ｎ＋１）／２−３のシフトレジスタ２と、信
号反転回路３と、クロック反転回路１と出力端子５を有
する。
信号反転回路３はシフトレジスタ２の出力信号Ｃを反転
する。クロック反転回路ｌは、信号反転回路３の出力信
号Ｃと入力端子４に入力されたデユーティサイクル５０
％の入力信号Ａの排他的論理和をとり、クロックＢとし
て出力する。シフトレジスタ２は信号反転回路３の出力
信号Ｃをデータ端子Ｄ、クロック反転回路１から出力さ
れたクロックＢをクロック端子ＧＫに入力し、クロック
Ｂの立上りで出力信号Ｃを３段シフトし、出力端子Ｑか
ら出力信号Ｃを出力端子５および信号反転回路３に出力
する。
する。クロック反転回路ｌは、信号反転回路３の出力信
号Ｃと入力端子４に入力されたデユーティサイクル５０
％の入力信号Ａの排他的論理和をとり、クロックＢとし
て出力する。シフトレジスタ２は信号反転回路３の出力
信号Ｃをデータ端子Ｄ、クロック反転回路１から出力さ
れたクロックＢをクロック端子ＧＫに入力し、クロック
Ｂの立上りで出力信号Ｃを３段シフトし、出力端子Ｑか
ら出力信号Ｃを出力端子５および信号反転回路３に出力
する。
次に１本実施例の動作を第１図、第２図を参照して説明
する。
する。
時刻１．に分周回路が起動されたものとし、このとき、
シフトレジスタ２の出力信号Ｃはハイレベルとする。信
号Ｃはロウレベルであるのでクロック反転回路ｌからは
入力信号ＡがそのままクロックＢとして出力される。そ
して、時刻ｔ２にシフトレジスタ２にクロックＢの３回
目の立上りが入力すると、シフトレジスタ２の出力信号
Ｃは反転してロウレベルとなる。したがって信号Ｃはハ
イレベルとなるので、クロックＢは入力信号Ａを反転し
たものとなる。そして、時刻ｔ３にこのクロックＢの３
回目の立上りが入力すると、シフトレジスタ２の出力信
号Ｃは反転してハイレベルとなる。
シフトレジスタ２の出力信号Ｃはハイレベルとする。信
号Ｃはロウレベルであるのでクロック反転回路ｌからは
入力信号ＡがそのままクロックＢとして出力される。そ
して、時刻ｔ２にシフトレジスタ２にクロックＢの３回
目の立上りが入力すると、シフトレジスタ２の出力信号
Ｃは反転してロウレベルとなる。したがって信号Ｃはハ
イレベルとなるので、クロックＢは入力信号Ａを反転し
たものとなる。そして、時刻ｔ３にこのクロックＢの３
回目の立上りが入力すると、シフトレジスタ２の出力信
号Ｃは反転してハイレベルとなる。
この時刻り、からｔ３の１周期をみると、入力信号Ａは
５ イ１すなわち、出力信号Ｃは入力信号Ａを５分周し
た信号となっており、かつ時刻ｔ１からｔ２までの時間
と時刻１ｚからｔ３までの時間は等しくデユーティサイ
クルは５０％である０時刻ｔ３以後、同様の動作が繰返
される。
５ イ１すなわち、出力信号Ｃは入力信号Ａを５分周し
た信号となっており、かつ時刻ｔ１からｔ２までの時間
と時刻１ｚからｔ３までの時間は等しくデユーティサイ
クルは５０％である０時刻ｔ３以後、同様の動作が繰返
される。
本実施例はデユーティサイクル５０％の奇数分周カウン
タであるが、入力信号のデユーティサイクルを任意の値
にすることにより、任意のデユーティサイクルの奇数分
周カウンタが得られる。
タであるが、入力信号のデユーティサイクルを任意の値
にすることにより、任意のデユーティサイクルの奇数分
周カウンタが得られる。
以上説明したように本発明は、クロックの立上りまたは
立下りでシフトするＫ ＝ （Ｎ−１）／２段（Ｎは奇
数）のシフトレジスタを備え、このシフトレジスタの出
力信号の反転信号をシフトレジスタの入力にもどし、か
つ、この反転信号が一方のレベルのときは入力信号を、
他方のレベルのときは入力信号を反転した信号をシフト
レジスタの入力クロックとすることにより、分周比が奇
数の分周出力が得られ、特に入力信号のデユーティサイ
クルを５０％にした場合、デユーティサイクル５０％の
奇数の分周出力が得られる。
立下りでシフトするＫ ＝ （Ｎ−１）／２段（Ｎは奇
数）のシフトレジスタを備え、このシフトレジスタの出
力信号の反転信号をシフトレジスタの入力にもどし、か
つ、この反転信号が一方のレベルのときは入力信号を、
他方のレベルのときは入力信号を反転した信号をシフト
レジスタの入力クロックとすることにより、分周比が奇
数の分周出力が得られ、特に入力信号のデユーティサイ
クルを５０％にした場合、デユーティサイクル５０％の
奇数の分周出力が得られる。
第１図は１本発明の奇数分周カウンタの一実施例（分周
比Ｎ−５）を示すブロック図、第２図は、第１図の奇数
分周カウンタの動作を示すタイムチャートである。 ｌ・・・クロｙり反転回路、 ２・・・シフトレジスタ。 ３・・・信号反転回路、 ４・・・入力端子、 ５・・・出力端子、 Ａ・・・奇数分周カウンタの入力信号、Ｂ・・・クロッ
ク反転回路ｌから出力されたクロック、 Ｃ・・・シフトレジスタ２の出力信号。 Ｃ・・・信号反転回路３の出力信号。 特許出願人 日本電気株式会社 第 １ 図
比Ｎ−５）を示すブロック図、第２図は、第１図の奇数
分周カウンタの動作を示すタイムチャートである。 ｌ・・・クロｙり反転回路、 ２・・・シフトレジスタ。 ３・・・信号反転回路、 ４・・・入力端子、 ５・・・出力端子、 Ａ・・・奇数分周カウンタの入力信号、Ｂ・・・クロッ
ク反転回路ｌから出力されたクロック、 Ｃ・・・シフトレジスタ２の出力信号。 Ｃ・・・信号反転回路３の出力信号。 特許出願人 日本電気株式会社 第 １ 図
Claims (1)
- 【特許請求の範囲】 入力信号をＮ（奇数）分周した出力信号を出力する奇数
分周カウンタであって、 入力端子と、 出力端子と、 信号反転回路と、 信号反転回路の出力信号が一方のレベルのときは入力端
子に入力された入力信号をそのままクロック信号として
出力し、他方のレベルのときは入力端子に入力された入
力信号を反転した信号をクロック信号として出力するク
ロック反転回路と、 信号反転回路の出力信号を前記クロック信号の立上りま
たは立下りで入力、シフトし、出力信号を出力端子およ
び信号反転回路に出力する、段数が（Ｎ＋１）／２のシ
フトレジスタを有する奇数分周カウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18233585A JPS6242617A (ja) | 1985-08-19 | 1985-08-19 | 奇数分周カウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18233585A JPS6242617A (ja) | 1985-08-19 | 1985-08-19 | 奇数分周カウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242617A true JPS6242617A (ja) | 1987-02-24 |
Family
ID=16116508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18233585A Pending JPS6242617A (ja) | 1985-08-19 | 1985-08-19 | 奇数分周カウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077274A (en) * | 1997-09-10 | 2000-06-20 | Asahi Kogaku Kogyo Kabushiki Kaisha | Basket-type grasping tool adapted for use in combination with an endoscope |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129431A (en) * | 1980-03-17 | 1981-10-09 | Nec Corp | Frequency dividing circuit for odd number |
-
1985
- 1985-08-19 JP JP18233585A patent/JPS6242617A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129431A (en) * | 1980-03-17 | 1981-10-09 | Nec Corp | Frequency dividing circuit for odd number |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077274A (en) * | 1997-09-10 | 2000-06-20 | Asahi Kogaku Kogyo Kabushiki Kaisha | Basket-type grasping tool adapted for use in combination with an endoscope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04213913A (ja) | クロック周波２逓倍器 | |
| JPH02137886A (ja) | シフトレジスタ | |
| JPS6242617A (ja) | 奇数分周カウンタ | |
| JPS63290408A (ja) | 高速可変分周器 | |
| JPH07283697A (ja) | 電圧制御発振回路 | |
| US3671872A (en) | High frequency multiple phase signal generator | |
| JP4724506B2 (ja) | 整数分周回路 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPS6379420A (ja) | 周波数奇数分周器 | |
| JP2722919B2 (ja) | クロック間ディレイ生成回路 | |
| JPS6175380A (ja) | クロツク切換回路 | |
| JPH07226674A (ja) | デジタル発振回路 | |
| JPS62227220A (ja) | 分周回路 | |
| JPS63290409A (ja) | 分周回路 | |
| JPH0725628U (ja) | 分周回路 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPH05275931A (ja) | 可変周波数発振回路 | |
| JPS61281719A (ja) | 分周回路 | |
| JPH0454726A (ja) | １／ｎ分周器回路 | |
| JP2001298360A (ja) | カウンタ装置 | |
| JPH0496422A (ja) | 分周器 | |
| JPH04249425A (ja) | 周波数分周回路 | |
| JPH11195969A (ja) | クロックジェネレータ | |
| JPH04105415A (ja) | 信号選択回路 |