JPH0452900B2 - - Google Patents
Info
- Publication number
- JPH0452900B2 JPH0452900B2 JP58213289A JP21328983A JPH0452900B2 JP H0452900 B2 JPH0452900 B2 JP H0452900B2 JP 58213289 A JP58213289 A JP 58213289A JP 21328983 A JP21328983 A JP 21328983A JP H0452900 B2 JPH0452900 B2 JP H0452900B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- sampling
- terminal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 description 76
- 230000007704 transition Effects 0.000 description 30
- 238000012360 testing method Methods 0.000 description 20
- 238000005259 measurement Methods 0.000 description 15
- 230000005669 field effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000001186 cumulative effect Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005315 distribution function Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/865—Nonlinear solid-state device system or circuit with josephson junction
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアナログ信号測定装置に係り、特にサ
ンプリングゲートの遷移確率をコントロール信号
で確定させることができるアナログ信号測定装置
に関するものである。
ンプリングゲートの遷移確率をコントロール信号
で確定させることができるアナログ信号測定装置
に関するものである。
ジヨセフソン素子は、従来の半導体素子に比べ
高速スイツチングと低雑音の優れた特性を持つ。
そして、この特性を活かし、高速信号、特にジヨ
セフソン素子自体のスイツチング特性をシヨセフ
ソン素子で構成したサンプラーでサンプリングす
ることが盛んに研究されている。
高速スイツチングと低雑音の優れた特性を持つ。
そして、この特性を活かし、高速信号、特にジヨ
セフソン素子自体のスイツチング特性をシヨセフ
ソン素子で構成したサンプラーでサンプリングす
ることが盛んに研究されている。
このサンプリング技術の代表的な文献として
は、 S.M Faris；Appl ．Phys.Lett.36(12)、
PP1005〜1007、1980 D.B.Tuckerman；Appl.Phys.Lett.36(12)、
PP1008〜1010、1980 C.Hamilton；U.S.Patent.No.4245169.
Jan.13.1981 を挙げることができる。
は、 S.M Faris；Appl ．Phys.Lett.36(12)、
PP1005〜1007、1980 D.B.Tuckerman；Appl.Phys.Lett.36(12)、
PP1008〜1010、1980 C.Hamilton；U.S.Patent.No.4245169.
Jan.13.1981 を挙げることができる。
このジヨセフソン素子で構成されたサンプリン
グゲートを第１図に、この第１図のジヨセフソン
サンプリングゲートを用いた従来のアナログ信号
測定装置の一例を第２図にそれぞれ示し、サンプ
リング原理を説明する。
グゲートを第１図に、この第１図のジヨセフソン
サンプリングゲートを用いた従来のアナログ信号
測定装置の一例を第２図にそれぞれ示し、サンプ
リング原理を説明する。
まず、第１図に示すサンプリングゲートは、サ
ンプリングパルスIpと被測定信号Iuおよびバイア
ス電流IMを入力する磁気結合線を持ち、各々加算
された電流値が素子電流Ibで定められるゲートの
しきい値電流Icを越えると出力“１”（電圧状
態；出力数ｍＶ）となり、しきい値電流Ic以下の
ときは出力“０”（超伝導状態；出力０ｍＶ）と
なる。なお、OUT1はサンプラー出力が得られる
出力端子である。
ンプリングパルスIpと被測定信号Iuおよびバイア
ス電流IMを入力する磁気結合線を持ち、各々加算
された電流値が素子電流Ibで定められるゲートの
しきい値電流Icを越えると出力“１”（電圧状
態；出力数ｍＶ）となり、しきい値電流Ic以下の
ときは出力“０”（超伝導状態；出力０ｍＶ）と
なる。なお、OUT1はサンプラー出力が得られる
出力端子である。
つぎに、第２図に示すアナログ信号測定装置内
の信号発生回路SGCはサンプリングゲート回路
SPGCの出力状態に応じてバイアス（帰還）電流
IMの値を僅かに変化させる。そして、バイアス電
流IMの変化方向を、サンプリングゲートSGの出
力が“１”のときは、その出力が“０”となる方
向に定め、また、サンプリングゲートSGの出力
が“０”のときにはその出力が“１”となる方向
に定め、サンプリング動作を繰返すと、バイアス
電流IMは下記(1)式を満足する値に収束する。
の信号発生回路SGCはサンプリングゲート回路
SPGCの出力状態に応じてバイアス（帰還）電流
IMの値を僅かに変化させる。そして、バイアス電
流IMの変化方向を、サンプリングゲートSGの出
力が“１”のときは、その出力が“０”となる方
向に定め、また、サンプリングゲートSGの出力
が“０”のときにはその出力が“１”となる方向
に定め、サンプリング動作を繰返すと、バイアス
電流IMは下記(1)式を満足する値に収束する。
Iu＋Ip＋IM＋Ic ……(1)
そして、サンプリングパルスIpおよびゲートの
しきち値電流Icを一定とすれば、被測定信号Iuは
バイアス電流IMの収束値、すなわち、信号発生回
路SGCの出力値を測定することで得ることがで
きる。なお、サンプリングパルスIpを入力させる
時刻を、被測定信号波形Iu（ｔ）に対し順次遅延
させれば被測定信号波形Iu（ｔ）の各々異なつた
時刻の瞬時値をサンプリングすることができる。
これは、通常のサンプリング手法と同様である。
しきち値電流Icを一定とすれば、被測定信号Iuは
バイアス電流IMの収束値、すなわち、信号発生回
路SGCの出力値を測定することで得ることがで
きる。なお、サンプリングパルスIpを入力させる
時刻を、被測定信号波形Iu（ｔ）に対し順次遅延
させれば被測定信号波形Iu（ｔ）の各々異なつた
時刻の瞬時値をサンプリングすることができる。
これは、通常のサンプリング手法と同様である。
この第２図において、SPGはサンプリングパ
ルスIpを発生するサンプリングパルス発生器、ST
はこのサンプリングパルス発生器SPGと信号発
生回路SGCを駆動するトリガ信号である。そし
て、前記サンプリングゲート回路SPGCは被測定
信号Iuのアナログ信号を入力する端子とバイアス
電流IMを帰還信号として入力する端子を含む複数
の入力端子を持ちこれら各入力端子に加えられた
信号値の総和が予め定められた所定のしきい値を
越えると出力レベルが低レベルから高レベルある
いは高レベルから低レベルに反転する比較手段を
構成し、また、信号発生回路SGCはこのサンプ
リングゲート回路SPGCの出力端子に接続されト
リガ信号STの印加時にそのサンプリングゲート回
路SPGCの出力レベルを反転させる方向に出力信
号の値を予め定められた所定量だけ変化させて上
記サンプリングゲート回路SPGCの入力端子に帰
還信号としてバイアス（帰還）電流IMを出力する
積分手段を構成している。ROCは読出しコマン
ド信号RCSに基いて信号発生回路SGCの出力を
読出す読出し回路で、この読出し回路ROCは上
記積分手段の信号発生回路SGCの出力信号が収
束したときの値を被測定信号Iuの値に対応した値
として出力する読み出し手段を構成している。
ルスIpを発生するサンプリングパルス発生器、ST
はこのサンプリングパルス発生器SPGと信号発
生回路SGCを駆動するトリガ信号である。そし
て、前記サンプリングゲート回路SPGCは被測定
信号Iuのアナログ信号を入力する端子とバイアス
電流IMを帰還信号として入力する端子を含む複数
の入力端子を持ちこれら各入力端子に加えられた
信号値の総和が予め定められた所定のしきい値を
越えると出力レベルが低レベルから高レベルある
いは高レベルから低レベルに反転する比較手段を
構成し、また、信号発生回路SGCはこのサンプ
リングゲート回路SPGCの出力端子に接続されト
リガ信号STの印加時にそのサンプリングゲート回
路SPGCの出力レベルを反転させる方向に出力信
号の値を予め定められた所定量だけ変化させて上
記サンプリングゲート回路SPGCの入力端子に帰
還信号としてバイアス（帰還）電流IMを出力する
積分手段を構成している。ROCは読出しコマン
ド信号RCSに基いて信号発生回路SGCの出力を
読出す読出し回路で、この読出し回路ROCは上
記積分手段の信号発生回路SGCの出力信号が収
束したときの値を被測定信号Iuの値に対応した値
として出力する読み出し手段を構成している。
しかしながら、このような従来のアナログ信号
測定装置においては、信号発生回路SGCの出力
からサンプリングゲート回路SPGCに帰還信号と
して供給されるバイアス（帰還）電流IMが収束し
たときのサンプリングゲートが“１”および
“０”を出力する確率（以下、これを遷移確率と
呼称する）をほぼ1/2に設定するだけで、この遷
移確率を正確に、かつ任意に設定することは行な
われていない。
測定装置においては、信号発生回路SGCの出力
からサンプリングゲート回路SPGCに帰還信号と
して供給されるバイアス（帰還）電流IMが収束し
たときのサンプリングゲートが“１”および
“０”を出力する確率（以下、これを遷移確率と
呼称する）をほぼ1/2に設定するだけで、この遷
移確率を正確に、かつ任意に設定することは行な
われていない。
例えば、前述したC.Hamiltonのサンプリング
装置は、サンプリングゲートの出力が“０”から
“１”に反転したとろでバイアス電流IMを読み出
しており、このバイアス電流IMの収束時の遷移確
率は考慮されていない。
装置は、サンプリングゲートの出力が“０”から
“１”に反転したとろでバイアス電流IMを読み出
しており、このバイアス電流IMの収束時の遷移確
率は考慮されていない。
また、D.B.Tuckermanの発表したサンプリン
グ装置は遷移確率を1/2に設定しているが、実際
に1/2に設定するには、バイアス電流IMが収束し
たときのサンプリングゲート出力をモニターし、
“１”状態の出力回数がサンプリング回数の1/2と
なるようレフアレンス電圧を調整する必要があ
る。また、このサンプリング装置はサンプリング
周期、素子電流Ibのパルス幅、素子電流Ibに対す
るサンプリングパルスIpの遅延時間、ゲート出力
などの何れかの条件が変化すれば、遷移確率が変
化するサンプリング装置であり、遷移確率を正確
に、かつ任意に設定することは不可能である。
グ装置は遷移確率を1/2に設定しているが、実際
に1/2に設定するには、バイアス電流IMが収束し
たときのサンプリングゲート出力をモニターし、
“１”状態の出力回数がサンプリング回数の1/2と
なるようレフアレンス電圧を調整する必要があ
る。また、このサンプリング装置はサンプリング
周期、素子電流Ibのパルス幅、素子電流Ibに対す
るサンプリングパルスIpの遅延時間、ゲート出力
などの何れかの条件が変化すれば、遷移確率が変
化するサンプリング装置であり、遷移確率を正確
に、かつ任意に設定することは不可能である。
そして、このTuckermanのサンプリング装置
における遷移確率の不確定性をとり除き、前述し
た条件が変化しても遷移確率が固定できる汎用の
ジヨセフソンサンプリング装置の実現法が、 田雑、他“ジヨセフソンサンプリング技術と応
用”電子学誌ED83−63.P49 の文献に発表されている。
における遷移確率の不確定性をとり除き、前述し
た条件が変化しても遷移確率が固定できる汎用の
ジヨセフソンサンプリング装置の実現法が、 田雑、他“ジヨセフソンサンプリング技術と応
用”電子学誌ED83−63.P49 の文献に発表されている。
しかるに、この文献に延べられたジヨセフソン
サンプリング装置は、Tuckermanのサンプリン
グ装置の欠点を改良し前述した条件が変化して
も、遷移確率（上記文献上では50％）が変化しな
いことを目的としたもので、遷移確率を正確にか
つ任意に設定する目的のものではない。
サンプリング装置は、Tuckermanのサンプリン
グ装置の欠点を改良し前述した条件が変化して
も、遷移確率（上記文献上では50％）が変化しな
いことを目的としたもので、遷移確率を正確にか
つ任意に設定する目的のものではない。
本発明は以上の点に鑑み、このような問題を解
決するとともにかかる欠点を除去すべくなされた
もので、その目的は簡単な回路構成によつてサン
プリングゲートの遷移確率を任意にかつ正確に設
定することができ、また、被測定信号のジツタ分
布を測定することができ、さらに、複数信号間平
均スキユーと信号間の最少時間差および最大時間
差を簡単に測定することができるアナログ信号測
定装置を提供することにある。
決するとともにかかる欠点を除去すべくなされた
もので、その目的は簡単な回路構成によつてサン
プリングゲートの遷移確率を任意にかつ正確に設
定することができ、また、被測定信号のジツタ分
布を測定することができ、さらに、複数信号間平
均スキユーと信号間の最少時間差および最大時間
差を簡単に測定することができるアナログ信号測
定装置を提供することにある。
このような目的を達成するため、本発明はバイ
アス電流が収束したときのサンプリングゲートの
遷移確率が、積分器の出力変化の増加量および減
少量で定められることに着目し、積分手段の出力
変化量の増加量と減少量の比を制御信号（コント
ロール信号）により変化させるようにしたもので
ある。
アス電流が収束したときのサンプリングゲートの
遷移確率が、積分器の出力変化の増加量および減
少量で定められることに着目し、積分手段の出力
変化量の増加量と減少量の比を制御信号（コント
ロール信号）により変化させるようにしたもので
ある。
以下、図面に基づき本発明の実施例を詳細に説
明する。
明する。
まず、実施例を説明する前に、本発明の理解を
容易にするため遷移確率がサンプリング装置に持
つ意義から説明する。
容易にするため遷移確率がサンプリング装置に持
つ意義から説明する。
ジヨセフソンサンプリング装置は前述したよう
に、超高速でスイツチするパルス波形の測定を目
的としたものであるが、特に、パルス波形のトラ
ンジフシヨン時間と複数のパルス波形間の時間差
測定を重要な測定項目としてあげることができ
る。そして、サンプリングゲートの遷移確率が影
響を与えるのは、サンプリングパルスIp（第１図、
第２図参照）に対しジツタを持つパルス間の時間
差測定を行つた場合である。
に、超高速でスイツチするパルス波形の測定を目
的としたものであるが、特に、パルス波形のトラ
ンジフシヨン時間と複数のパルス波形間の時間差
測定を重要な測定項目としてあげることができ
る。そして、サンプリングゲートの遷移確率が影
響を与えるのは、サンプリングパルスIp（第１図、
第２図参照）に対しジツタを持つパルス間の時間
差測定を行つた場合である。
被測定信号波形とジツタの分布を第３図に示し
説明すると、ａはジツタを含む被測定信号を示し
たものであり、ｂはジツタを含まないときの被測
定信号、ｃはジツタの確率密度分布Ｐ(t)を示した
ものである。そして、論を簡単にするためジツタ
は、−１ｔ１の範囲でｔ＝０に関して対称に
分布し、被測定信号はジツタのＰ−Ｐ量の1/2で
で直線的に変化しているものとする。
説明すると、ａはジツタを含む被測定信号を示し
たものであり、ｂはジツタを含まないときの被測
定信号、ｃはジツタの確率密度分布Ｐ(t)を示した
ものである。そして、論を簡単にするためジツタ
は、−１ｔ１の範囲でｔ＝０に関して対称に
分布し、被測定信号はジツタのＰ−Ｐ量の1/2で
で直線的に変化しているものとする。
以上の条件のもとにｔ＝t0におけるｙの分布Ｑ
(y)を調べる。
(y)を調べる。
そして、第３図ａに示したy0およびt0の関係よ
りｔ＝t0でy0の値をとるのは被測定信号ｙ＝Iu(t)
がｔ＝y0−t0（イ点参照）で立上りを開始したと
きであるから、下記(2)式が成立つ。
りｔ＝t0でy0の値をとるのは被測定信号ｙ＝Iu(t)
がｔ＝y0−t0（イ点参照）で立上りを開始したと
きであるから、下記(2)式が成立つ。
Ｑ（y0）＝Ｐ（y0−t0） ……(2)
ただし、０y0１、−１y0−t0１である。
そして、第３図ｃのロに示す確率密度分布Ｐ(t)
は ∫1 -1Ｐ(t)dt＝１ Ｐ(t)＝Ｐ（−ｔ） で表わされる。
は ∫1 -1Ｐ(t)dt＝１ Ｐ(t)＝Ｐ（−ｔ） で表わされる。
第４図は振幅値とジツタ分布の関係を示す説明
図で、前述の(2)式の関係を示すものである。
図で、前述の(2)式の関係を示すものである。
前述したサンプリングゲートの素子電流Ibを調
整し、Ic＝Ipとすれば、バイアス電流IMの収束値
は(1)式よりIM＝−Iuとなる。
整し、Ic＝Ipとすれば、バイアス電流IMの収束値
は(1)式よりIM＝−Iuとなる。
しかし、ｔ＝t0における被測定信号Iuの値は(2)
式に示される確率分布をもつので、いま、バイア
ス電流IMの収束値−y0ではサンプリングゲートが
“１”の状態をとる確率がα（第４図ハツチング部
分α参照）であるとすれば下記(3)式が成立つ。
式に示される確率分布をもつので、いま、バイア
ス電流IMの収束値−y0ではサンプリングゲートが
“１”の状態をとる確率がα（第４図ハツチング部
分α参照）であるとすれば下記(3)式が成立つ。
α＝∫1+t 0y0Ｑ(y)dy＝∫1 y0-t0Ｐ(t)dt ……(3)
ここで、Ｆ(t)＝∫P(t)dtとすれば、確率分布Ｐ
(t)は前述したように、−１ｔ１の範囲の偶関
数であるから、 Ｆ＝(1)＝−F(-1)＝1/2、F(0)＝０ が成立する。これより、下記(4)式が得られる。
(t)は前述したように、−１ｔ１の範囲の偶関
数であるから、 Ｆ＝(1)＝−F(-1)＝1/2、F(0)＝０ が成立する。これより、下記(4)式が得られる。
Ｆ（y0−t0）＝1/2−α≡Ｆ(k) ……(4)
なお、第４図において、ハツチング部分のＦ(k)
は上記(4)式のＦ(k)に対応する。そして、ハ点はy0
−y0を示す。
は上記(4)式のＦ(k)に対応する。そして、ハ点はy0
−y0を示す。
この(4)式よりある一定の遷移確率αが得られる
までバイアス電流IMを収束させたときの測定結果
y0の軌跡はy0＝t0＋ｋとなり、被測定信号波形
（Iu(t)）と測定結果（y0）の関係を示す第５図に
示すように、被測定信号波形Iu(t)と同じ立上りを
もつ測定結果が得られることになる。
までバイアス電流IMを収束させたときの測定結果
y0の軌跡はy0＝t0＋ｋとなり、被測定信号波形
（Iu(t)）と測定結果（y0）の関係を示す第５図に
示すように、被測定信号波形Iu(t)と同じ立上りを
もつ測定結果が得られることになる。
なお、この第５図において、ニはα＝０、ホは
ｙ＝t0＋ｋ、ヘはα＝1/2、トはα＝１をそれぞ
れ示す。
ｙ＝t0＋ｋ、ヘはα＝1/2、トはα＝１をそれぞ
れ示す。
ここで、遷移確率αをα＝1/2とすれば、上記
(4)式とF(0)＝０よりy0＝t0となり、被測定信号波
形Iu(t)と測定結果y0は一致する。また、遷移確率
αをα＝０とすれば、Ｆ（y0−t0）＝1/2＝F(1)より
y0＝t0＋１、α＝１とすれば、Ｆ（y0−t0）＝−1/2
＝F(-)よりy0＝t0−１にそれぞれなり、ジツタを
含んだ被測定信号Iuの包絡線となる。以上の関係
を第５図に示す。
(4)式とF(0)＝０よりy0＝t0となり、被測定信号波
形Iu(t)と測定結果y0は一致する。また、遷移確率
αをα＝０とすれば、Ｆ（y0−t0）＝1/2＝F(1)より
y0＝t0＋１、α＝１とすれば、Ｆ（y0−t0）＝−1/2
＝F(-)よりy0＝t0−１にそれぞれなり、ジツタを
含んだ被測定信号Iuの包絡線となる。以上の関係
を第５図に示す。
つぎに、ジツタと時間位置移動量ｋとの関係に
ついて説明すると、第４図におけるｔ＝０を基準
としたジツタの累積分布関数Ｒ(t)は下記(5)式で表
わされる。
ついて説明すると、第４図におけるｔ＝０を基準
としたジツタの累積分布関数Ｒ(t)は下記(5)式で表
わされる。
Ｒ(t)＝−Ｒ（−ｔ）＝2∫t 0Ｐ(t)dt……(5)
すなわち、Ｒ(t)は被測定信号波形Iu(t)の立上が
り部が持つジツタの零・ピーク間の累積分布関数
である。
り部が持つジツタの零・ピーク間の累積分布関数
である。
一方、測定された測定結果y0の立上がり部の時
間は前記(4)式においてy0＝０とおくことにより、 Ｆ（−t0）＝１／２−α＝∫1 0Ｐ(t)dt−∫1 -t0Ｐ(t)dt ＝∫-t 00Ｐ(t)dt≡Ｆ(k) で表わされ、これより下記(6)式が導き出される。
間は前記(4)式においてy0＝０とおくことにより、 Ｆ（−t0）＝１／２−α＝∫1 0Ｐ(t)dt−∫1 -t0Ｐ(t)dt ＝∫-t 00Ｐ(t)dt≡Ｆ(k) で表わされ、これより下記(6)式が導き出される。
Ｒ（−ｋ）＝2F（−ｋ）＝2∫t 00Ｐ(t)dt＝１−2α……
(6) ただし、０α1/2 この(6)式から下記のことが結論づけられる。
(6) ただし、０α1/2 この(6)式から下記のことが結論づけられる。
すなわち遷移確率αで測定したときの波形立上
り部は、ジツタの中心ｔ＝０からｋだけ前方に移
動する。また、被測定信号Iuの持つジツタの零・
ピーク間の累積分布はｔ＝−ｋにおいて１−2α
となる。
り部は、ジツタの中心ｔ＝０からｋだけ前方に移
動する。また、被測定信号Iuの持つジツタの零・
ピーク間の累積分布はｔ＝−ｋにおいて１−2α
となる。
以上のことより遷移確率αは、ジツタを持つ信
号測定に対し非常に重要なパラメータとなること
がわかる。
号測定に対し非常に重要なパラメータとなること
がわかる。
さて、本発明によるアナログ信号測定装置は、
サンプリングゲートの遷移確率を任意に設定で
き、かつ設定値を確定させることにより、前述し
たジツタの存在による測定波形の時間位置移動量
からジツタの累積分布情報が得られるサンプリン
グ装置である。
サンプリングゲートの遷移確率を任意に設定で
き、かつ設定値を確定させることにより、前述し
たジツタの存在による測定波形の時間位置移動量
からジツタの累積分布情報が得られるサンプリン
グ装置である。
つぎに、遷移確率αの設定方法について説明す
る。
る。
いま、サンプリングゲートが“０”レベルを出
力したときに積分器の出力電流がステツプアツプ
する量をΔI0とし、サンプリングゲートが“１”
レベルを出力したときに積分器の出力電流がステ
ツプダウンする量をΔI1とする。また、前記(1)式
におけるサンプリングパルスIpはIp＝Ic（ゲート
のしきい値電流）に調整されているものとする。
力したときに積分器の出力電流がステツプアツプ
する量をΔI0とし、サンプリングゲートが“１”
レベルを出力したときに積分器の出力電流がステ
ツプダウンする量をΔI1とする。また、前記(1)式
におけるサンプリングパルスIpはIp＝Ic（ゲート
のしきい値電流）に調整されているものとする。
そして、被測定信号IuをIu＞０、バイアス電流
IMをIM＝０と仮定し、サンプリングが行なわれる
と、Ic−Ip−Iu−IM＜０からサンプリングゲート
は“１”レベルを出力し、IM＝−ΔI1となる。こ
のサンプリング動作を連続させ、｜Iu〓＜｜IM｜
となると、Ic−Ip−Iu−IM＞０となり、サンプリ
ングゲートは“０”レベルを出力する。その結
果、積分器はその出力をΔI0だけステツプアツプ
させる。このゲート出力が反転してから適当な回
数のサンプリングを続行すると、バイアス電流IM
の変化はほぼΔI0とΔI1のステツプ量の大なる方
の値内におさまり、バイアス電流IMは収束状態と
なる。
IMをIM＝０と仮定し、サンプリングが行なわれる
と、Ic−Ip−Iu−IM＜０からサンプリングゲート
は“１”レベルを出力し、IM＝−ΔI1となる。こ
のサンプリング動作を連続させ、｜Iu〓＜｜IM｜
となると、Ic−Ip−Iu−IM＞０となり、サンプリ
ングゲートは“０”レベルを出力する。その結
果、積分器はその出力をΔI0だけステツプアツプ
させる。このゲート出力が反転してから適当な回
数のサンプリングを続行すると、バイアス電流IM
の変化はほぼΔI0とΔI1のステツプ量の大なる方
の値内におさまり、バイアス電流IMは収束状態と
なる。
この状態から更にサンプリング動作をＮ回行な
い、サンプリングゲートが“１”状態を出力した
回数をN1とし、サンプリングゲートが“０”状
態を出力した回数をN0とすると、そのときのIMN
の値はＮ＝０のときのIM0に対し、IMN＝ΔI0×N0
−ΔI1×N1＋IM0となる。
い、サンプリングゲートが“１”状態を出力した
回数をN1とし、サンプリングゲートが“０”状
態を出力した回数をN0とすると、そのときのIMN
の値はＮ＝０のときのIM0に対し、IMN＝ΔI0×N0
−ΔI1×N1＋IM0となる。
一方、IMNとIM0は既に収束しているバイアス電
流値であるから ｜ΔI0×N0−ΔI1×N1｜＝｜IMN−IM0｜≒ΔI が成立する。ただし、ΔIはΔI0とΔI1の大なる値
である。そして、辺をＮで割り、Ｎ≫１とすれ
ば、ΔI／Ｎに微小項となるので、ΔI0×N0／Ｎ＝ΔI1 N1／Ｎとなる。
流値であるから ｜ΔI0×N0−ΔI1×N1｜＝｜IMN−IM0｜≒ΔI が成立する。ただし、ΔIはΔI0とΔI1の大なる値
である。そして、辺をＮで割り、Ｎ≫１とすれ
ば、ΔI／Ｎに微小項となるので、ΔI0×N0／Ｎ＝ΔI1 N1／Ｎとなる。
しかるに、バイアス電流IMが収束状態にあると
きの遷移確率αは、α＝N1／Ｎで表わされるので、 下記(7)式が成立する。
きの遷移確率αは、α＝N1／Ｎで表わされるので、 下記(7)式が成立する。
α＝ΔI0／ΔI1＋ΔI0 ……(7)
この(7)式よりサンプリングの遷移確率は積分器
の出力増加および減衰量を定めることで確定する
ことができる。
の出力増加および減衰量を定めることで確定する
ことができる。
第６図は本発明に用いる積分器の実施例を示す
ブロツク図で、ジツタの累積分布を直読できる積
分器の一例を示すものである。
ブロツク図で、ジツタの累積分布を直読できる積
分器の一例を示すものである。
図においてOA1，OA2……OA5は演算増幅器、
VRは電源＋Ｅと電源−Ｅとの間に接続された可
変抵抗器、R1，R2……R8は抵抗で、この抵抗R1
〜R6は正密に合わされた同じ値の抵抗であり、
また、抵抗R7，R8も正密に合わされた同じ値の
抵抗である。FET1はＮ型の電界効果トランジス
タ、FET2はＰ型の電界効果トランジスタ、GTC
はゲート回路で、このゲート回路GTCはサンプ
リングゲート出力が印加される入力端子STから
のサンプリングゲート出力が“１”でかつトリガ
信号が印加される入力端子TTからのトリガ信号
の入力期間中だけ端子ａ側にスイツチし、また、
入力端子STからのサンプリングゲート出力が
“０”でかつ入力端子TTからのトリガ信号の入
力期間中だけ端子ｂ側にスイツチするように構成
されている。
VRは電源＋Ｅと電源−Ｅとの間に接続された可
変抵抗器、R1，R2……R8は抵抗で、この抵抗R1
〜R6は正密に合わされた同じ値の抵抗であり、
また、抵抗R7，R8も正密に合わされた同じ値の
抵抗である。FET1はＮ型の電界効果トランジス
タ、FET2はＰ型の電界効果トランジスタ、GTC
はゲート回路で、このゲート回路GTCはサンプ
リングゲート出力が印加される入力端子STから
のサンプリングゲート出力が“１”でかつトリガ
信号が印加される入力端子TTからのトリガ信号
の入力期間中だけ端子ａ側にスイツチし、また、
入力端子STからのサンプリングゲート出力が
“０”でかつ入力端子TTからのトリガ信号の入
力期間中だけ端子ｂ側にスイツチするように構成
されている。
Ｇはゲート回路GTCの端子ｃに接続された積
分キヤパシタ、VICはこの積分キヤパシタＣの端
子電圧を入力しこの端子電圧を電流に変換する電
圧−電流変換器、BTはバイアス電流IMの出力端
子、MTはモニタ出力端子である。
分キヤパシタ、VICはこの積分キヤパシタＣの端
子電圧を入力しこの端子電圧を電流に変換する電
圧−電流変換器、BTはバイアス電流IMの出力端
子、MTはモニタ出力端子である。
そして、演算増幅器OA1の正相端子（＋）は可
変抵抗器VRの摺動片に接続され、逆相端子
（−）はモニタ出力端子MTに接続され、出力端
子は逆相端子（−）に接続されている。演算増幅
器OA2の正相端子（＋）は接地され、逆相端子
（−）は抵抗R1を介して、入力電圧Ｅ−Ｖが印加
される端子に接続され、出力端子は抵抗R2を介
して逆相端子（−）に接続されると共に、抵抗
R3を介して演算増幅器OA1の出力端子に接続さ
れている。演算増幅器OA3の正相端子（＋）は演
算増幅器OA2の出力端子に接続され、演算増幅器
OA3の逆相端子（−）は抵抗R7を介して正電源
端子＋Ｖに接続されている。演算増幅器OA4の正
相端子（＋）は接地され、逆相端子（−）は抵抗
R5を介して、入力電圧Ｖ−Ｅが印加される端子
に接続さると共に抵抗R4を介して演算増幅器
OA1の出力端に接続され、演算増幅器OA4の出力
端子は抵抗R6を介して逆相端子（−）に接続さ
れている。演算増幅器OA5の正相端子（＋）は演
算増幅器OA4の出力端子に接続され、演算増幅器
OA5の逆相端子（−）は抵抗R8を介して負電源
端子−Ｖに接続されている。
変抵抗器VRの摺動片に接続され、逆相端子
（−）はモニタ出力端子MTに接続され、出力端
子は逆相端子（−）に接続されている。演算増幅
器OA2の正相端子（＋）は接地され、逆相端子
（−）は抵抗R1を介して、入力電圧Ｅ−Ｖが印加
される端子に接続され、出力端子は抵抗R2を介
して逆相端子（−）に接続されると共に、抵抗
R3を介して演算増幅器OA1の出力端子に接続さ
れている。演算増幅器OA3の正相端子（＋）は演
算増幅器OA2の出力端子に接続され、演算増幅器
OA3の逆相端子（−）は抵抗R7を介して正電源
端子＋Ｖに接続されている。演算増幅器OA4の正
相端子（＋）は接地され、逆相端子（−）は抵抗
R5を介して、入力電圧Ｖ−Ｅが印加される端子
に接続さると共に抵抗R4を介して演算増幅器
OA1の出力端に接続され、演算増幅器OA4の出力
端子は抵抗R6を介して逆相端子（−）に接続さ
れている。演算増幅器OA5の正相端子（＋）は演
算増幅器OA4の出力端子に接続され、演算増幅器
OA5の逆相端子（−）は抵抗R8を介して負電源
端子−Ｖに接続されている。
そして、Ｎ型の電界効果トランジスタFET1の
ソースは抵抗R7を介して正電源端子＋Ｖに接続
され、ドレインはゲート回路GTCの端子ａに接
続され、ゲートは演算増幅器OA3の出力端子に接
続されている。また、Ｐ型の電界効果トランジス
タFET2のドレインはゲート回路GTCの端子ｂに
接続され、ソースは抵抗R8を介して負電源端子
−Ｖに接続され、ゲートは演算増幅器OA5の出力
端子に接続されている。
ソースは抵抗R7を介して正電源端子＋Ｖに接続
され、ドレインはゲート回路GTCの端子ａに接
続され、ゲートは演算増幅器OA3の出力端子に接
続されている。また、Ｐ型の電界効果トランジス
タFET2のドレインはゲート回路GTCの端子ｂに
接続され、ソースは抵抗R8を介して負電源端子
−Ｖに接続され、ゲートは演算増幅器OA5の出力
端子に接続されている。
そして、この第６図の実施例に示す積分器は、
前段の比較手段のバイアス電流IMの収束時の
“１”レベルと“０”レベルを出力する比を制御
信号（コントロール信号）により変化させるよう
に構成されている。
前段の比較手段のバイアス電流IMの収束時の
“１”レベルと“０”レベルを出力する比を制御
信号（コントロール信号）により変化させるよう
に構成されている。
つぎにこの第６図に示す実施例の動作を説明す
る。
る。
まず、可変抵抗器VRを調整することにより、
増幅度１の演算増幅器OA1を通してモニタ出力端
子MTにΔEの電圧を得る。このΔEの電圧は演算
増幅器OA2の逆相端子（−）にも入力し、もう一
つの入力電圧Ｅ−Ｖと加算されて演算増幅器OA2
の出力端子にＶ−Ｅ−ΔEの電圧となつて表われ
る。
増幅度１の演算増幅器OA1を通してモニタ出力端
子MTにΔEの電圧を得る。このΔEの電圧は演算
増幅器OA2の逆相端子（−）にも入力し、もう一
つの入力電圧Ｅ−Ｖと加算されて演算増幅器OA2
の出力端子にＶ−Ｅ−ΔEの電圧となつて表われ
る。
そして、この電圧Ｖ−Ｅ−ΔEは演算増幅器
OA3および電界効果トランジスタFET1を通して
抵抗R7と電界効果トランジスタFET1のソースの
交点に表われるので、いま、抵抗R7の値を1Ωと
すれば、電界効果トランジスタFET1はそのドレ
インより、 I+＝Ｖ−（Ｖ−Ｅ−ΔE）＝Ｅ＋ΔE の電流を出力する。
OA3および電界効果トランジスタFET1を通して
抵抗R7と電界効果トランジスタFET1のソースの
交点に表われるので、いま、抵抗R7の値を1Ωと
すれば、電界効果トランジスタFET1はそのドレ
インより、 I+＝Ｖ−（Ｖ−Ｅ−ΔE）＝Ｅ＋ΔE の電流を出力する。
また、演算増幅器OA4，Q5および電界効果ト
ランジスタFET2についても同様で、この電界効
果トランジスタFET2はそのドレインより、 I-＝（−Ｖ＋Ｅ−ΔE）−（−Ｖ）＝Ｅ−ΔE の電流を出力する。
ランジスタFET2についても同様で、この電界効
果トランジスタFET2はそのドレインより、 I-＝（−Ｖ＋Ｅ−ΔE）−（−Ｖ）＝Ｅ−ΔE の電流を出力する。
つぎに、このようにして得られた上記電流I+お
よび電流I-はそれぞれゲート回路GTCにより、
ゲート内のスイツチが各々の出力状態を選択する
と、その選択出力は積分キヤパシタＣに流入し、
電流I+は電圧を増加させ、電流I-は電圧を減少さ
せる。そして、この積分キヤパシタＣの端子電圧
は電圧−電流変換器VICにより電流に変換され、
サンプリングゲート回路（第１図のSPGC参照）
に帰還信号としてバイアス電流IMが出力される。
よび電流I-はそれぞれゲート回路GTCにより、
ゲート内のスイツチが各々の出力状態を選択する
と、その選択出力は積分キヤパシタＣに流入し、
電流I+は電圧を増加させ、電流I-は電圧を減少さ
せる。そして、この積分キヤパシタＣの端子電圧
は電圧−電流変換器VICにより電流に変換され、
サンプリングゲート回路（第１図のSPGC参照）
に帰還信号としてバイアス電流IMが出力される。
このように、トリガ信号が加えられる度にサン
プリングゲートの出力レベルを反転させる方向に
出力信号の値を定められた所定の量だけ変化させ
て上記サンプリングゲート回路の入力端子にバイ
アス電流IMを帰還信号として出力する。
プリングゲートの出力レベルを反転させる方向に
出力信号の値を定められた所定の量だけ変化させ
て上記サンプリングゲート回路の入力端子にバイ
アス電流IMを帰還信号として出力する。
以上の説明から明らかなように、電流ステツプ
ΔI0は電流I+に比例し、電流ステツプΔI1は電流I-
に比例するので、 ΔI0K・（Ｅ＋ΔE），ΔI1＝Ｋ・（Ｅ−ΔE） となる。そして、これらの値を前記(7)式に代入
し、得られたαを前記(6)式に代入すると、 Ｒ（−ｋ）＝−ΔE／Ｅ を得る。
ΔI0は電流I+に比例し、電流ステツプΔI1は電流I-
に比例するので、 ΔI0K・（Ｅ＋ΔE），ΔI1＝Ｋ・（Ｅ−ΔE） となる。そして、これらの値を前記(7)式に代入
し、得られたαを前記(6)式に代入すると、 Ｒ（−ｋ）＝−ΔE／Ｅ を得る。
これより、ΔE＝０に対する波形の時間位置移
動量ｋをサンプリング装置の表示装置（図示せ
ず）から読むことによりジツタの時間位置移動量
ｋの値に対する累積分布ΔE／Ｅを値ちに求めること ができる。
動量ｋをサンプリング装置の表示装置（図示せ
ず）から読むことによりジツタの時間位置移動量
ｋの値に対する累積分布ΔE／Ｅを値ちに求めること ができる。
第７図はジツタ測定を説明するための波形図
で、ａ，ｂは従来のダイオードゲートによるサン
プリング装置を用いたジツタ測定の例を示したも
のであり、ｃは本発明による微弱信号のジツタ測
定の例を示したものである。なお、ｂは微弱信号
の例を示す。
で、ａ，ｂは従来のダイオードゲートによるサン
プリング装置を用いたジツタ測定の例を示したも
のであり、ｃは本発明による微弱信号のジツタ測
定の例を示したものである。なお、ｂは微弱信号
の例を示す。
そして、従来のジツタ測定は、第７図ａに示す
ように、波形立上り部の適当なレベルに幅Ｗのウ
ンドウを設け、この範囲に入るサンプリング値の
発生回数を各サンプリング時刻毎に累計し、ジツ
タ分布を求めていた。しかし、信号が高速かつ微
弱になると装置自体のもつノイズＮのため、第７
図に示すように、波形の立上り部にのみウインド
ラＷを設定することができなくなり、ジツタ測定
が不可能であつた。
ように、波形立上り部の適当なレベルに幅Ｗのウ
ンドウを設け、この範囲に入るサンプリング値の
発生回数を各サンプリング時刻毎に累計し、ジツ
タ分布を求めていた。しかし、信号が高速かつ微
弱になると装置自体のもつノイズＮのため、第７
図に示すように、波形の立上り部にのみウインド
ラＷを設定することができなくなり、ジツタ測定
が不可能であつた。
これに対して、本発明は、縦方向および時間軸
方向の平均化が被測定信号の立上り部をなまらす
ことなく行なうことができ、遷移確率αを変化さ
せて第７図ｃに示すような波形を得ることができ
る。なお、この遷移確率αを変化することにより
生じた縦方向への波形の移動はバイアス電流IMに
オフセツト電流OCを重畳させてキヤンセルする
ことができる。なおこの第７図ｃにおいて、チは
α＝１、リはα＝1/2、ヌはα＝０を示す。
方向の平均化が被測定信号の立上り部をなまらす
ことなく行なうことができ、遷移確率αを変化さ
せて第７図ｃに示すような波形を得ることができ
る。なお、この遷移確率αを変化することにより
生じた縦方向への波形の移動はバイアス電流IMに
オフセツト電流OCを重畳させてキヤンセルする
ことができる。なおこの第７図ｃにおいて、チは
α＝１、リはα＝1/2、ヌはα＝０を示す。
また、以上の説明では詳述しなかつたが、本発
明によるアナログ信号測定装置のシステムノイズ
より大きなノイズが振幅方向に重畳された被測定
信号を測定する際には、ジツタの測定と同様の原
理によりその振幅方向の波形移動量とサンプリン
グゲートの遷移確率からノイズの累積分布を求め
ることができる。
明によるアナログ信号測定装置のシステムノイズ
より大きなノイズが振幅方向に重畳された被測定
信号を測定する際には、ジツタの測定と同様の原
理によりその振幅方向の波形移動量とサンプリン
グゲートの遷移確率からノイズの累積分布を求め
ることができる。
以上の説明から明らかなように、本発明によれ
ば従来の装置に比して次のような多くの有効な特
長をもつものである。
ば従来の装置に比して次のような多くの有効な特
長をもつものである。
すなわち、まず第１にジツタによる波形位置変
化をおこさず、波形間の正確な遅延時間差測定を
実現するために必要な、サンプリングゲートの遷
移確率を1/2に設定することが簡単かつ正確に行
なえる。第２に、被測定信号のジツタ分布を測定
することができる。第３に、上記第１および第２
の効果をあわせることにより、従来のシヨセフソ
ンサンプリング装置では不可能であつた複数信号
間の平均スキユーと信号間の最小時間差および最
大時間差を簡単に測定することができ、論理回路
のタイミング設定に関し重要な情報を得ることが
できる等、種々の特長を有する。
化をおこさず、波形間の正確な遅延時間差測定を
実現するために必要な、サンプリングゲートの遷
移確率を1/2に設定することが簡単かつ正確に行
なえる。第２に、被測定信号のジツタ分布を測定
することができる。第３に、上記第１および第２
の効果をあわせることにより、従来のシヨセフソ
ンサンプリング装置では不可能であつた複数信号
間の平均スキユーと信号間の最小時間差および最
大時間差を簡単に測定することができ、論理回路
のタイミング設定に関し重要な情報を得ることが
できる等、種々の特長を有する。
このように、本発明によれば、従来のこの種の
装置に比して多大の効果があり、サンプリングゲ
ートの遷移確率をコントロール信号で確定させる
ことのできるアナログ信号測定装置としては独自
のものである。
装置に比して多大の効果があり、サンプリングゲ
ートの遷移確率をコントロール信号で確定させる
ことのできるアナログ信号測定装置としては独自
のものである。
第１図はジヨセフソン素子で構成されたサンプ
リングゲートを示す構成図、第２図は第１図のサ
ンプリングゲートを用いた従来のアナログ信号測
定装置の一例を示すブロツク図、第３図、第４図
および第５図は第２図の動作説明に供する被測定
信号波形とジツタの分布、振幅値とジツタ分布の
関係および被測定信号波形と測定結果を示す説明
図、第６図は本発明によるアナログ信号測定装置
に用いる積分器の実施例を示すブロツク図、第７
図は本発明の効果を明らかにするため従来装置と
比較して示した特性図である。 SPG……サンプリングパルス発生器、SPGC…
…サンプリングゲート回路、ROC……読出し回
路、OA1〜OA5……演算増幅器、GTT……ゲー
ト回路、VIC……電圧−電流変換器。
リングゲートを示す構成図、第２図は第１図のサ
ンプリングゲートを用いた従来のアナログ信号測
定装置の一例を示すブロツク図、第３図、第４図
および第５図は第２図の動作説明に供する被測定
信号波形とジツタの分布、振幅値とジツタ分布の
関係および被測定信号波形と測定結果を示す説明
図、第６図は本発明によるアナログ信号測定装置
に用いる積分器の実施例を示すブロツク図、第７
図は本発明の効果を明らかにするため従来装置と
比較して示した特性図である。 SPG……サンプリングパルス発生器、SPGC…
…サンプリングゲート回路、ROC……読出し回
路、OA1〜OA5……演算増幅器、GTT……ゲー
ト回路、VIC……電圧−電流変換器。
Claims (1)
- １ アナログ信号を入力する端子と帰還信号を入
力する端子を含む複数の入力端子を持ちこれら各
入力端子に加えられた信号値の総和が予め定めら
れた所定のしきい値を越えると出力レベルが低レ
ベルから高レベルあるいは高レベルから低レベル
に反転する比較手段と、この比較手段の出力端子
に接続されトリガ信号の印加時に前記比較手段の
出力レベルを反転させる方向に出力信号の値を予
め定められた所定量だけ変化させて前記比較手段
の入力端子に前記帰還信号として出力する積分手
段と、この積分手段の出力信号が収束したときの
値を前記アナログ信号の値に対応した値として出
力する読み出し手段とを備えてなるアナログ信号
測定装置において、前記積分手段の出力変化量の
増加量と減少量の比を制御信号により変化させる
よう構成したことを特徴とするアナログ信号測定
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213289A JPS60105972A (ja) | 1983-11-15 | 1983-11-15 | アナログ信号測定装置 |
| US06/670,622 US4638185A (en) | 1983-11-15 | 1984-11-13 | Analog signal measuring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213289A JPS60105972A (ja) | 1983-11-15 | 1983-11-15 | アナログ信号測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60105972A JPS60105972A (ja) | 1985-06-11 |
| JPH0452900B2 true JPH0452900B2 (ja) | 1992-08-25 |
Family
ID=16636646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213289A Granted JPS60105972A (ja) | 1983-11-15 | 1983-11-15 | アナログ信号測定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4638185A (ja) |
| JP (1) | JPS60105972A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789794A (en) * | 1986-09-26 | 1988-12-06 | Hypres Incorporated | Time domain reflectometer |
| US4866302A (en) * | 1986-09-26 | 1989-09-12 | Hypres, Incorporated | Time domain reflectometer |
| US4812689A (en) * | 1987-08-28 | 1989-03-14 | Hypres, Inc. | Incremental time delay generator |
| US4814598A (en) * | 1987-09-03 | 1989-03-21 | Hypres, Inc. | Optical wavelength analyzer and image processing system utilizing Josephson junctions |
| US4823026A (en) * | 1987-09-28 | 1989-04-18 | Hypres, Inc. | Apparatus and method for measurement of a signal with a sampler |
| US4926067A (en) * | 1987-09-28 | 1990-05-15 | Hypres, Inc. | Integrated superconducting sampling oscilloscope |
| US4980580A (en) * | 1989-03-27 | 1990-12-25 | Microelectronics And Computer Technology Corporation | CMOS interconnection circuit |
| US5024993A (en) * | 1990-05-02 | 1991-06-18 | Microelectronics & Computer Technology Corporation | Superconducting-semiconducting circuits, devices and systems |
| JP2001027652A (ja) * | 1999-07-13 | 2001-01-30 | Teratec:Kk | コヒーレント・サンプリング方法と装置 |
| DE60224263T2 (de) * | 2002-07-01 | 2008-12-11 | Mitsubishi Denki K.K. | Bestimmung der statistischen Analyse von Signalen |
| US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
| US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938503A (en) * | 1974-09-03 | 1976-02-17 | J. M. Richards Laboratories | Achilles reflex test system |
| NL7801727A (nl) * | 1978-02-16 | 1979-08-20 | Hollandse Signaalapparaten Bv | Drempelspanningsselectieschakeling. |
| US4245169A (en) * | 1979-03-14 | 1981-01-13 | The United States Of America As Represented By The Secretary Of Commerce | Sampling circuit and method therefor |
| US4387465A (en) * | 1981-04-13 | 1983-06-07 | Trw Inc. | Sequential threshold detector |
-
1983
- 1983-11-15 JP JP58213289A patent/JPS60105972A/ja active Granted
-
1984
- 1984-11-13 US US06/670,622 patent/US4638185A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4638185A (en) | 1987-01-20 |
| JPS60105972A (ja) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041382A (en) | Calibrating a measurement system including bridge circuit | |
| US6693419B2 (en) | Proximity detector | |
| US4147943A (en) | Sensitive high speed clocked comparator | |
| JPH0452900B2 (ja) | ||
| US6922066B2 (en) | Sampler and method of measuring a waveform of a current with jitters reduced | |
| US4023160A (en) | Analog to digital converter | |
| US4866373A (en) | Superconducting current detecting circuit employing DC flux parametron circuit | |
| DE69320275T2 (de) | Supraleitender Digitalisierer von hoher Empfindlichkeit | |
| FR1576123A (ja) | ||
| US6348816B1 (en) | Tracking percent overload signal as indicator of output signal magnitude | |
| US5831423A (en) | Phase meter and method of providing a voltage indicative of a phase difference | |
| US3939365A (en) | Pulse peak detector | |
| US4812689A (en) | Incremental time delay generator | |
| US5874827A (en) | Voltage supply circuit for a load absorbing high tentative peak current | |
| US4926067A (en) | Integrated superconducting sampling oscilloscope | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| US4001680A (en) | Device for measuring small frequency differencies | |
| US6300804B1 (en) | Differential comparator with dispersion reduction circuitry | |
| JPH05266687A (ja) | ダイナミックバイアス回路 | |
| JPS5910511B2 (ja) | 信号到着時間検出装置 | |
| JPH06324129A (ja) | 磁束変化量測定方法 | |
| US4862073A (en) | Repetitive wave sampler | |
| US4284956A (en) | Wide dynamic range pulse to pulse rate converter | |
| JPH01157606A (ja) | 比較器におけるオフセット電圧補償方式 | |
| JP3244929B2 (ja) | サンプリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |