JPH08237232A - データ乗換回路 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、データ乗換回路に関し、非同期
クロック間でデータの乗換えを行う場合に、データの乗
り換えタイミングを制御することにより乗換え時にデー
タ誤りを発生させないようにするデータ乗換回路を提供
することを目的とする。 【構成】 受信クロックに同期した受信データの変化点
情報であるデータ乗換タイミングパルスを前記受信クロ
ックから生成するデータ乗換タイミング生成手段と、前
記乗換タイミング生成手段によって生成されたデータ乗
換タイミングパルスを送信クロックに同期させるデータ
乗換タイミング同期手段と、受信クロックに同期した受
信データを、送信クロックに同期した前記データ乗換タ
イミングパルスを用いて、送信クロックに同期したデー
タに変換するデータ乗換手段とを備え、受信データが同
期しているクロックを受信クロックから送信クロックへ
乗り換えることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ乗換回路に関
し、特に、各種デジタルネットワークに接続されたデジ
タル伝送装置において、受信データを速度の異なる非同
期クロックに乗せ換える非同期クロック間のデータ乗換
回路に関する。

【０００２】

【従来の技術】従来から、デジタルネットワークにおけ
るデジタル伝送装置では、伝送されるデータを送信する
ための基準となるクロックがネットワーク相互間また
は、端末装置とネットワークの間で異なるため、伝送デ
ータを相手側のクロックに同期させて送信するようにデ
ータの乗換え操作が行われている。すなわち、デジタル
伝送装置に受信されたデータの受信クロックと、このデ
ータを送信しようとしているネットワークの送信クロッ
クとの速度が異なる場合には、デジタル伝送装置内にお
いて、フリップフロップ等を用いて受信されたデータを
送信クロックに同期させるように制御してデータの乗り
換えを行う。

【０００３】図２２に、このような従来におけるデータ
の乗換えを行うブロック図の一例を示す。同図におい
て、データ乗換部１０１は、伝送の基準タイミングとな
るデータ送信クロックｓｃｋに、受信されたデータｄｉ
ｎを乗換えるものである。 Ｎは、入力される受信デー
タがＮ本あることを示している。ここで、受信データｄ
ｉｎは、この受信データと共に外部から与えられる受信
クロックｒｃｋに同期しているものとする。

【０００４】一般に、この受信クロックｒｃｋと送信ク
ロックｓｃｋとは速度が異なり、データ乗換部１０１
で、受信データｄｉｎは送信クロックｓｃｋに同期する
ように制御され、乗換え後データｄｏｕｔとして出力さ
れる。たとえばデータ乗換部１０１は、１個のｄフリッ
プフロップで実現できる。この場合、送信クロックｓｃ
ｋはＤフリップフロップのクロック入力端子に入力さ
れ、受信データｄｉｎは、クロックｓｃｋの立上りでラ
ッチされて乗換後データｄｏｕｔとして出力される。

【０００５】図２３に、従来におけるデータ乗換えのタ
イムチャート例を示す。ここで、図の上部は、受信デー
タｄｉｎが受信クロックｒｃｋの立上りに同期してデー
タ乗換部１０１に入力されることを示している。ここで
は図示していないが、後述する送信クロックｓｃｋは、
外部から与えられる受信クロックｒｃｋとは無関係に、
デジタル伝送装置内部で生成されるクロックである。す
なわち、受信クロックｒｃｋと送信クロックとは非同期
関係にある。

【０００６】同図の下部は、この受信データの変化点付
近を拡大したものである。ここで、受信データｄｉｎは
８ビット（Ａ１，Ａ２，……Ａ８）のデータからなるも
のとする。受信データｄｉｎは、同図に示すように、実
際には受信クロックｒｃｋの立上りから少し遅れた位置
で、Ａ１からＢ１へ、あるいはＡ８からＢ８へと変化す
る。

【０００７】このように、ある程度の時間的ばらつきを
持って受信データｄｉｎは、データ乗換部１０１である
Ｄフリップフロップに入力されるが、データ乗換部１０
１では、入力された送信クロックｓｃｋの立上りのタイ
ミングで受信データｄｉｎのＡ１からＡ８のそれぞれが
ラッチされ、送信クロックｓｃｋのタイミング周期に同
期した乗換後データｄｏｕｔとして出力される。

【０００８】

【発明が解決しようとする課題】ところで、図２３に示
すような非同期関係にある受信クロックｒｃｋと送信ク
ロックｓｃｋとの間で、データの乗り換えを行おうとす
る場合には、次のような問題が生じる。

【０００９】図２３のタイムチャートは、この問題が生
じる場合を示したタイムチャートである。すなわち、Ｄ
フリップフロップ（Ｄ−ＦＦ）のセットアップホールド
タイムに受信データの変化点が存在する場合には、Ｄ−
ＦＦの出力は正常な値を示さないときがある。

【００１０】たとえば、前記したように送信クロックｓ
ｃｋの立上りのタイミングで受信データがラッチされて
データの乗り換えが行われる場合には、図２３に示すよ
うに、乗り換え点の直前で変化した受信データＡ２とＡ
８は、乗換点で正しく変化後のデータがラッチされ、Ａ
２はＢ２へ、Ａ８はＢ８へ変換させられる。しかし、乗
換点の直後に変化した受信データＡ１とＡ７は、変換点
では変化後のデータはラッチされないで、Ａ１及びＡ７
のまま乗換えられることになり、結果としてデータ誤り
が発生することになる。

【００１１】このように、乗り換え前の受信クロックｒ
ｃｋと乗り換え後の送信クロックｓｃｋとが非同期で動
作している場合には、両者のタイミング関係によって
は、クロック乗換前と乗換後のデータが異なるという問
題が生じるおそれがある。

【００１２】そこで、この発明は、以上のような事情を
考慮してなされたものであり、非同期クロック間でデー
タの乗換えを行う場合に、データの乗り換えタイミング
を制御することにより乗換え時にデータ誤りを発生させ
ないようにするデータ乗換回路を提供することを目的と
する。

【００１３】

【課題を解決するための手段】図１に、この発明の第１
の基本構成ブロック図を示す。同図において、この発明
は受信クロックに同期した受信データの変化点情報であ
るデータ乗換タイミングパルスを前記受信クロックから
生成するデータ乗換タイミング生成手段３と、前記乗換
タイミング生成手段３によって生成されたデータ乗換タ
イミングパルスを送信クロックに同期させるデータ乗換
タイミング同期手段２と、受信クロックに同期した受信
データを、送信クロックに同期した前記データ乗換タイ
ミングパルスを用いて、送信クロックに同期したデータ
に変換するデータ乗換手段１とを備え、受信データが同
期しているクロックを受信クロックから送信クロックへ
乗り換えることを特徴とするデータ乗換回路を提供する
ものである。

【００１４】図２に、この発明の第２の基本構成ブロッ
ク図を示す。同図において、この発明は前記データ乗換
タイミング生成手段３によって生成されたデータ乗換タ
イミングパルスを用いて、受信データの中から特定位置
のデータを抜き出し、受信クロックに同期した検出デー
タとして出力するデータ検出手段４をさらに備え、前記
データ乗換手段１が、前記データ検出手段４から出力さ
れる検出データを、前記データ乗換タイミング同期手段
２によって送信クロックに同期させられたデータ乗換タ
イミングパルスを用いて、検出データの同期するクロッ
クを受信クロックから送信クロックに乗り換えることを
特徴とするデータ乗換回路を提供するものである。

【００１５】また、前記データ乗換タイミング同期手段
２がインバータ回路を備え、送信クロックに同期させら
れたデータ乗換タイミングパルスをこのインバータ回路
で反転させて、データ乗換タイミング同期手段２からデ
ータ乗換手段１へ出力し、データ乗換手段１が、この反
転されたデータ乗換タイミングパルスが入力された直後
の送信クロックによって前記検出データを送信クロック
に同期するように乗り換えるようにしてもよい。

【００１６】また、前記データ乗換タイミング同期手段
２がパルスの立下りを検出したパルス信号を生成する立
下り検出回路を備え、この立下り検出回路が、前記デー
タ乗換タイミングパルスの立下りを検出した立下り検出
パルス信号を生成し、前記データ乗換手段１が、この立
下り検出パルス信号が出力されている時にのみ前記検出
データを送信クロックに同期するように乗り換えるよう
にしてもよい。

【００１７】図３に、この発明の第３の基本構成ブロッ
ク図を示す。同図において、この発明は、受信クロック
の周波数と送信クロックの周波数とを比較するクロック
周波数比較手段５をさらに備え、 前記データ乗換タイ
ミング生成手段３が、前記クロック周波数比較手段５か
ら出力される比較結果であるクロック幅バイナリデータ
を受けて、前記データ乗換タイミングパルスのパルス幅
を制御することを特徴とするデータ乗換回路を提供する
ものである。ここで、前記データ乗換タイミング生成手
段３が、前記乗換タイミングパルスのパルス幅を送信ク
ロックの２クロック幅以上となるように制御することが
好ましい。

【００１８】図４に、この発明の第４の基本構成ブロッ
ク図を示す。ここで、前記データ乗換タイミング同期手
段２が、前記データ乗換タイミング生成手段３により生
成された乗換タイミングパルスから第２の立上り検出パ
ルス信号を生成するための第１のタイミング信号を生成
する第１タイミング制御手段６と、受信クロックに同期
した第１の立上り検出パルスを生成する第１タイミング
同期手段７と、前記第１のタイミング信号から送信クロ
ックに同期した第２の立上がり検出パルス信号及び立下
り検出パルス信号を生成する第２タイミング同期手段８
と、前記第２の立上りパルス信号がセット情報として入
力され、かつ立下り検出パルス信号がリセット情報とし
て入力され、前記第１の立上り検出パルスを生成するた
めの第２のタイミング信号を送信クロックに同期させて
生成する第２タイミング制御手段９とから構成され、前
記第２のタイミング信号が前記第１タイミング同期手段
７に入力され、第２の立上り検出パルス信号が、データ
乗換手段１において受信クロックと送信クロックの周波
数に関係なく検出データを送信クロックに同期するよう
に乗り換えることのできるタイミングで前記データ乗換
手段１に入力されるようにすることが好ましい。

【００１９】図５に、この発明の第５の基本構成ブロッ
ク図を示す。同図において、この発明は、受信クロック
に同期した受信データの変化点情報であるデータ乗換タ
イミングパルスを前記受信クロックから生成するデータ
乗換タイミング生成手段３と、前記データ乗換タイミン
グパルスを用いて、受信データの中から特定位置のデー
タを抜き出し、受信クロックに同期した検出データとし
て出力するデータ検出手段４と、外部から供給される送
信クロック用のマスタクロックを分周して送信クロック
を生成する送信クロック生成手段１０と、前記検出デー
タを前記マスタクロックに同期させる検出データ同期手
段１１と、マスタクロックに同期した検出データを一定
時間監視して複数のクロック周期分にわたって同一の検
出データが連続するかどうかを判定し、検出データの変
化点が存在しないタイミングを示しかつマスタクロック
に同期したタイミングパルスを生成するデータ乗換タイ
ミング判定手段１２と、前記マスタクロックに同期した
検出データを、前記タイミングパルスを用いて前記送信
クロックに同期するように乗り換えるデータ乗換手段１
とを備えることを特徴とするデータ乗換回路を提供する
ものである。

【００２０】図６に、この発明の第６の基本構成ブロッ
ク図を示す。同図において、この発明は、受信クロック
に同期した受信データの変化点情報であるデータ乗換タ
イミングパルスを前記受信クロックから生成するデータ
乗換タイミング生成手段３と、前記データ乗換タイミン
グパルスを用いて、受信データの中から特定位置のデー
タを抜き出し、受信クロックに同期した検出データとし
て出力するデータ検出手段４と、受信クロックを用いて
送信クロックを微分することにより、送信クロックの立
上りを検出し、受信クロックに同期しかつ送信クロック
の周期間隔で出力される立上り検出パルスを出力する送
信クロック微分処理手段１３と、この立上り検出パルス
をもとに受信クロックのタイミングで検出データを取り
込む検出データラッチ手段１４と、前記検出データラッ
チ手段１４によって取り込まれた検出データを、前記送
信クロックに同期させるデータ乗換部１とを備えること
を特徴とするデータ乗換回路を提供するものである。デ
ータ乗換手段１は、入力されるデータを現在同期されて
いるクロックから、異なる周波数を持つクロックに同期
するように乗り換えるものであり、種々の論理回路によ
り構成できるが、たとえば、最も単純にはＤフリップフ
ロップによって実現することができる。

【００２１】ここで、入力されるデータはＤフリップフ
ロップのＤ入力端子に入力され、データ乗換タイミング
を示すデータ乗換タイミングパルスはイネーブル端子
（ＥＮ端子）に入力される。また、乗り換え後にデータ
が同期するクロックは、Ｄフリップフロップのクロック
入力端子（ＣＫ端子）に入力される。また、乗り換えら
れたデータは、ＤフリップフロップのＱ出力端子から出
力される。

【００２２】データ乗換タイミング同期手段２は、デー
タ乗換タイミング生成手段３で生成されたデータ乗換タ
イミングパルスを送信クロックに同期させるような論理
回路で構成されることが好ましいが、たとえば、クロッ
ク端子（ＣＫ）に送信クロックが入力されるＤフリップ
フロップによって構成することができる。

【００２３】また、前記したようにデータ乗換タイミン
グ同期手段２の出力部分に、インバータ回路を備えても
よい。また、データ乗換タイミング同期手段２の出力部
分に、前記したように立下り検出パルス信号を生成する
立下り検出回路を備えてもよい。

【００２４】データ乗換タイミング生成手段３は、前記
データ乗換タイミングパルスを前記受信クロックから生
成するための論理回路から構成されるが、たとえばカウ
ンタ、デコーダ、Ｄフリップフロップなどから構成され
る。

【００２５】データ検出手段４は、受信データの中の特
定位置のデータを受信クロックに同期した検出データと
して抜き出すために、たとえばＤフリップフロップを用
いることができる。ここで、このＤフリップフロップの
クロック端子（ＣＫ）には受信クロックを入力し、イネ
ーブル端子（ＥＮ）には、前記したデータ乗換タイミン
グパルスを入力する。

【００２６】クロック周波数比較手段５は、送信クロッ
クと受信クロックを入力としてこれらのクロックの周波
数をカウントし比較することによって、その比較結果を
バイナリデータとして出力することのできる論理回路に
よって構成されるが、カウンタ、Ｄフリップフロップ、
コンパレータ、デコーダ及びその他の論理回路を組み合
わせることによって実現できる。

【００２７】第１タイミング制御手段６及び第２タイミ
ング制御手段９は、たとえばＪＫフリップフロップを用
いて構成することができる。ここで第１タイミング制御
手段６のＪＫフリップフロップのクロック端子（ＣＫ）
には受信クロックを入力し、第２タイミング制御手段９
のクロック端子（ＣＫ）には送信クロックを入力する。
また、第１タイミング制御手段６のＪＫフリップフロッ
プのＪ入力端子には、データ乗換タイミング生成手段３
により生成された乗換タイミングパルスが入力される。

【００２８】第１タイミング同期手段７及び第２タイミ
ング同期手段８は、立上り検出パルスあるいは立下り検
出パルスを送出するための論理回路によって構成される
が、たとえば、Ｄフリップフロップ及びＡＮＤ回路等を
組合わせることによって実現することができる。

【００２９】送信クロック生成手段１０は、送信クロッ
ク用のマスタクロックｍｃｋを分周して所定の送信クロ
ックを生成する論理回路から構成されるが、一般に分周
器を使用することが好ましい。検出データ同期手段１１
は、Ｄフリップフロップを用いることが好ましく、送信
クロック用のマスタクロックｍｃｋをクロック入力端子
（ＣＫ）に入力して、マスタクロックｍｃｋに同期した
検出データを出力する。

【００３０】データ乗換タイミング判定手段１２は、フ
リップフロップ、ＡＮＤ回路及びインバータ等を組み合
わせて構成することが好ましい。送信クロック微分処理
手段１３は、Ｄフリップフロップ及びＡＮＤ回路等の論
理回路から構成されることが好ましく、送信クロックを
フリップフロップの入力とし、受信クロックをフリップ
フロップのクロック入力端子（ＣＫ）への入力とするこ
とによって送信クロックを微分し、送信クロックの立上
りを示すパルス信号を出力する。

【００３１】検出データラッチ手段１４は、フリップフ
ロップによって実現することができるが、たとえば、送
信クロック微分処理手段１３によって生成された送信ク
ロックの立上りを検出したパルスをフリップフロップの
イネーブル端子（ＥＮ）入力として、受信クロックに同
期した検出データを出力するようにする。

【００３２】以上のように、この発明のデータ乗換回路
の各構成ブロックは、フリップフロップ、カウンタ、デ
コーダ、ＡＮＤ回路をはじめとする論理回路を組合わせ
ることにより実現できる。また、このデータ乗換回路の
動作の基本となる受信クロック及び送信クロックはこの
回路内部で抽出又は生成することも可能であるが、主と
して、このデータ乗換回路を含む伝送制御装置等におい
て抽出又は生成されて、このデータ乗換回路に与えられ
ることが好ましい。

【００３３】

【作用】この発明によれば、データ乗換タイミング生成
手段３によってデータ乗換タイミングパルスを生成し、
これをデータ乗換タイミング同期手段２によって送信ク
ロックに同期させ、この送信クロックに同期したデータ
乗換タイミングパルスを用いて、受信データを送信クロ
ックに同期するように乗り換えているので、受信データ
を誤って乗り換えるような状態が発生するのを防止する
ことができ、信頼性の高いデータ乗換回路を実現するこ
とができる。

【００３４】また、この発明によれば、データ検出手段
４がデータ乗換タイミングパルスを用いて受信データの
中から特定位置のデータを検出データとして抜き出し
て、データ乗換手段１が送信クロックに同期した検出デ
ータに変換するので、特定位置の検出データについて非
同期のクロック間の乗り換えを誤りなく行うことができ
る。

【００３５】また、データ乗換タイミング同期手段にイ
ンバータ回路を設けてデータ乗換タイミングパルスを反
転させることによって、検出データの変化点が存在する
間はデータ乗り換えを行わず、データ乗換タイミングパ
ルスが入力された直後の送信クロックによって検出デー
タを送信クロックに同期するように乗り換えるので、デ
ータを誤って乗り換えるような状態は発生することがな
く、信頼性の高いデータ乗換回路を実現することができ
る。

【００３６】また、データ乗換タイミング同期手段２に
パルスの立下りを検出する立下り検出回路を設けること
によって、この立下り検出パルス信号が出力されている
時にのみ、検出データを送信クロックに同期するように
乗り換えているので、データを誤って乗り換えるような
状態は発生することがない。

【００３７】また、この発明によれば、クロック周波数
比較手段５を設けて、クロック周波数比較手段５から出
力されるクロック幅バイナリデータを受けてデータ乗換
タイミング生成手段がデータ乗換タイミングパルスのパ
ルス幅を制御しているので、送信クロック及び受信クロ
ックの周波数が未知の場合でも、確実にデータ乗換タイ
ミングを生成することができる。

【００３８】また、この発明によれば、データ乗換タイ
ミング同期手段２が、第１及び第２のタイミング同期手
段７，８と第１及び第２のタイミング制御手段６，９と
を備え、前記第２のタイミング信号が、前記第１タイミ
ング同期手段７に入力され、第２の立上り検出パルス信
号が、データ乗換手段１において受信クロックと送信ク
ロックの周波数に関係なく、検出データを送信クロック
に同期するように乗り換えることのできるタイミング
で、データ乗換手段１に入力されるので、データ乗換タ
イミングを示すパルス信号のパルス幅を制御することな
く、検出データのクロック乗換えをすることができる。

【００３９】また、この発明によれば、送信クロック用
のマスタクロックに同期した検出データを一定時間監視
して複数クロック周期分同一の検出データが連続するか
どうかを判定し、検出テータの変化点が存在しないタイ
ミングを示しかつマスタクロックに同期したタイミング
パルスを生成するので、受信クロックからデータ乗換タ
イミングを生成することなく、送信クロックを用いて検
出データを乗り換えることができる。

【００４０】また、この発明によれば、送信クロック微
分処理手段が、受信クロックを用いて送信クロックを微
分することにより送信クロックの立上りを検出して受信
クロックに同期しかつ送信クロックの周期間隔で出力さ
れる立上り検出パルスを出力し、検出データラッチ手段
が、この立上り検出パルスをもとに受信クロックのタイ
ミングで検出データを取り込むようにしているので、受
信クロックによる乗換タイミングを生成することなく、
送信クロックのみを用いて検出データを乗り換えること
ができる。

【００４１】

【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。

【００４２】実施例１：図７に、この発明の実施例１の
データ乗換回路の構成図を示す。ここに示したデータ乗
換回路は、非同期クロック間におけるデータの乗換えを
必要とするデジタル伝送位置に用いることができ、特に
特定用途のデータ伝送の伝送装置に限定して用いられる
ものではない。

【００４３】同図において、受信データｄｉｎは、ＨＤ
ＬＣ等の規定されたフォーマットを有するフレームデー
タである。また、検出データｄｔ２は、フレームデータ
のうち、特定位置に存在するデータを抜き出したデータ
である。

【００４４】この実施例１では、受信されたフレームデ
ータのうち、あるいは特定位置に存在する検出データに
ついて非同期クロック間の乗換えを行う場合について説
明する。

【００４５】データ乗換部２１は、１つのＤフリップフ
ロップＦＦ５で構成され、前記検出データｄｔ２を入力
として、送信クロックｓｃｋに同期したデータ（乗換後
データ）ｄｏｕｔに乗換える動作をするものである。デ
ータ乗換タイミング生成部２３は、受信クロックｒｃｋ
に基づいて、受信データｄｉｎから検出データｄｔ２を
検出すると共に、検出データの乗換えタイミングを生成
する基となるパルス信号ｄｔ１を出力するものである。

【００４６】図７に示すように、このデータ乗換タイミ
ング生成部２３は、カウンタ（ＣＴＲ）とデコーダ（Ｄ
ＥＣ）とＤフリップフロップＦＦ１とから構成される。
ここでは、たとえば０からＸ（Ｘ＝１，２……ｎ）まで
カウントし、カウント値がＸになった時にデコーダ（Ｄ
ＥＣ）からパルスが出力されて、さらにＦＦ１において
受信クロックｒｃｋに同期した１周期分のパルス信号ｄ
ｔ１が出力される。

【００４７】データ乗換タイミング同期部２２は、ＦＦ
１のＱ出力信号であるパルス信号ｄｔ１を送信クロック
ｓｃｋに同期させてデータ乗換部１１へ出力するもので
あり、２つのＤフリップフロップ（ＦＦ３、ＦＦ４）
と、１つのインバータとから構成される。

【００４８】データ検出部２４は、１つのＤフリップフ
ロップＦＦ２から構成され、受信データｄｉｎの中から
その特定位置に存在する検出データｄｔ２を抜き出して
出力するものである。このＦＦ２は、ＥＮ端子が“Ｈ”
レベル時に動作して、ＥＮ端子が“Ｌ”レベル時は前状
態を保持するものであるが、このＥＮ端子には、前記し
たパルス信号ｄｔ１を入力とし、このパルス信号ｄｔ１
が“Ｈ”レベル状態のときにのみＤ端子に入力される受
信データ、すなわち検出データｄｔ２を出力する。ここ
で、ＦＦ２のＱ端子から出力される検出データｄｔ２
は、受信クロックｒｃｋに同期している。

【００４９】以上がこの実施例１の構成要素とその動作
概要であるが、次にデータの乗換え動作について説明す
る。図８に実施例１のタイムチャートを示す。前記した
ように、データ乗換タイミング生成部２３において、受
信データｄｉｎのうち特定位置のデータを検出するタイ
ミングを示すパルス信号ｄｔ１が出力され、このｄｔ１
がＦＦ２のＥＮ端子に入力されて、“Ｈ”レベル状態の
ときにＦＦ２のＤ端子に入力される受信データ‘Ａ’が
ＦＦ２でラッチされ（図８の）、検出データｄｔ２と
して出力される。ここでｄｔ２は、受信クロックｒｃｋ
に同期している。

【００５０】また、データ乗換タイミング生成部２３か
ら出力された前記パルス信号ｄｔ１はデータ乗換タイミ
ング同期部２２にも入力される。ここで、このパルス信
号ｄｔ１は、受信クロックに同期したデータ乗換タイミ
ングパルスとして機能する。データ乗換タイミング同期
部２２のＦＦ３及びＦＦ４では、パルス信号ｄｔ１は、
送信クロックｓｃｋに同期したタイミングを持つパルス
信号（ｄｔ３及びｄｔ４）として同期変換される。ここ
でｄｔ４は、送信クロックに同期したデータ乗換タイミ
ングパルスと言うことができるが、以下タイミング信号
と呼ぶ。

【００５１】この後、タイミング信号ｄｔ４はインバー
タで反転され、データ乗換部２１のＥＮ端子に入力され
て、このＥＮ端子が“Ｈ”レベル状態のときに、ＦＦ５
のＤ端子に入力される検出データｄｔ２（‘Ａ’）がラ
ッチされて（図８の）、送信データｄｏｕｔとして出
力される。ここでｄｏｕｔは、送信クロックｓｃｋに同
期したものである。すなわち、送信データｄｏｕｔは、
検出データｄｔ２を受信クロックｒｃｋから送信クロッ
クｓｃｋに乗り換えたものである。

【００５２】以上のように、タイミング信号ｄｔ４が出
力されているとき、すなわち、‘Ｈ’レベル状態にある
場合にはデータの乗換えは行われず、ｄｔ４が‘Ｈ’か
ら‘Ｌ’に変化した直後の送信クロックｓｃｋの立上り
のときに（図８の）、検出データｄｔ２の乗換えが行
われる。

【００５３】したがって、データ乗換タイミング生成部
２３で生成されたパルス信号ｄｔ１をもとに、検出デー
タｄｔ２の変化点が存在する間は、データの乗換えを行
なわないようにデータ乗換タイミング同期部２２でタイ
ミングを生成するので、検出データｄｔ２を誤って乗り
換えるような状態が発生することはなく、したがって信
頼性の高いデータ乗換回路を実現することができる。

【００５４】実施例２：図９に、この発明の実施例２の
データ乗換回路の構成図を示す。データ乗換タイミング
同期部１２の出力部分に実施例１ではインバータを用い
ていたが、ここでは、同図に示すように、ＡＮＤ論理回
路ＡＤ１を用いる点のみが異なる。このような構成で
は、タイミング信号ｄｔ４を出力している期間内で、か
つ検出データの変化点が表われた後のタイミング期間内
で検出データｄｔ２の乗換えが行われる。

【００５５】図１０に、実施例２のタイムチャートを示
す。図８と同様に、検出データｄｔ２は、ＦＦ１から出
力されるパルス信号ｄｔ１の立下りのタイミングでラッ
チされ（図１０の）、また、ｄｔ３及びタイミング信
号ｄｔ４が出力される。

【００５６】データ乗換タイミング同期部２２におい
て、ＡＮＤ回路ＡＤ１によって、ｄｔ３とｄｔ４が図９
に示すようにＡＮＤ演算される。結局、ＡＮＤ回路ＡＤ
１からは図１０に示すようなパルス信号ｄｔ１の立下り
を検出する立下り検出パルス信号ｄｔ５が出力され、こ
のｄｔ５の立下りのタイミングで、検出データｄｔ２が
ラッチされる（図１０の）。ここで、パルス信号ｄｔ
５は検出データｄｔ２の変化点（図１０の）の直後に
出力されている。

【００５７】すなわち、ｄｔ５と乗換えようとするデー
タの変化点が時間的に重なることながないので、データ
を誤って乗り換えるような状態は発生しない。したがっ
て実施例１と同様に、信頼性の高いデータ乗換回路を実
現することができる。

【００５８】実施例３：図１１に、この発明の実施例３
のデータ乗換回路の構成例を示す。前記実施例では、デ
ータ乗換タイミング生成部からデータ乗換タイミング同
期部へ出力されるパルス信号ｄｔ１は、受信クロックの
みに同期した信号であったが、ここでは、送信クロック
のクロック幅を考慮したパルス信号をデータ乗換タイミ
ング同期部へ出力するようにしたものである。

【００５９】実施例１及び２で示したように、送信クロ
ックが受信クロックに比べて十分速い場合は問題ない
が、送信クロックが受信クロックに比べて遅い場合に
は、データの乗換が正常にできない場合がありうる。

【００６０】たとえば、データ乗換タイミング同期部へ
出力されるパルス信号ｄｔ１のパルス幅が送信クロック
幅と同じか又は小さい場合に、このパルス幅がフリップ
フロップＦＦ３及びＦＦ４のセットアップホールドタイ
ム期間中に存在する場合には、データ乗換のタイミング
が送信クロックでつかめないことになり、したがって正
常なデータ乗換ができない。すなわち、パルス信号ｄｔ
１からデータ乗換タイミング同期部でデータ乗換タイミ
ングを正常に取り込むためには、パルス信号ｄｔ１のパ
ルス幅は、少なくとも送信クロックの１クロック幅以上
必要であるが、さらに確実なデータ乗換えのためには送
信クロックの２クロック幅以上が必要となる。

【００６１】この実施例３では、送信クロックと受信ク
ロックの周波数が未知の場合でも、正常にデータの乗換
が行なわれるタイミングを生成するものである。

【００６２】図１１において、送信クロックのクロック
幅を考慮したパルス幅を持つパルス信号ｄｔ１を生成す
るためにデコーダ及びセレクタ等からなる回路をデータ
乗換タイミング生成部２３の中に備えると共に、送信ク
ロックｓｃｋと受信クロックｒｃｋとを比較し、設定さ
れたデータ乗換タイミングに必要なパルス幅を生成する
ための情報、すなわちクロック幅バイナリデータｂｄｔ
を出力するクロック周波数比較部２５を備える。この構
成部分が実施例１と異なる。この周波数比較部２５につ
いては後述する。

【００６３】ここで、クロック幅バイナリデータｂｄｔ
は、送信クロックｓｃｋと受信クロックｒｃｋの比較の
結果、データ乗換タイミングとして受信クロックの何ク
ロック分のパルス幅が必要であるかを示す情報であり、
一般に２値データであることが好ましい。たとえば、ク
ロック幅バイナリデータｂｄｔとしては“０１”、“１
０”のようなデータが出力される。

【００６４】データ乗換タイミング生成部２３におい
て、図１１に示すようにデコーダＤＥＣ（Ｘ）に加えて
デコーダＤＥＣ（Ｘ−１、Ｘ−２）、ＯＲ回路を設け、
受信クロックｒｃｋのクロック数をカウントする回路を
形成する。すなわち、デコーダＤＥＣ（Ｘ）によって、
受信クロックの１クロック幅に相当するパルスが出力さ
れ、デコーダＤＥＣ（Ｘ−１）及びＯＲ回路によって受
信クロックの２クロック幅デコーダＤＥＣ（Ｘ−２）及
びＯＲ回路によって受信クロックの３クロック幅に相当
するパルスが出力される。

【００６５】これらの３つのクロック幅に相当するパル
スはセレクタＳに入力されて、クロック周波数比較部２
５から出力されるクロック幅バイナリデータｂｄｔによ
り、いずれか１つが選択されてフリップフロップＦＦ６
へ送られる。そして、ＦＦ６からは、受信クロックｒｃ
ｋに同期し、さらに受信クロックの１、２又は３クロッ
ク幅に相当するパルス幅のパルス信号ｄｔ１が出力され
る。

【００６６】ここで、前記セレクタＳは、クロック幅バ
イナリデータｂｄｔの値によって、入力される３つのク
ロック幅に相当するパルスのうちどれか１つを選択して
出力するが、たとえば、ｂｄｔ＝“０１”が入力された
場合には、１クロック幅のパルスが選択され、ｂｄｔ＝
“１０”の場合には２クロック幅のパルスが選択され、
ｂｄｔ＝“１１”の場合に３クロック幅のパルスが選択
されるものとする。以上が、この実施例３のデータ乗換
タイミング生成部２３の動作の概要である。

【００６７】データ検出部２４では、実施例１、２と同
様に、ＦＦ１から出力されたパルス信号に基づいて、受
信データｄｉｎから検出データを抜き出す。また、デー
タ乗換タイミング同期部２２では、フリッフロップＦＦ
６から出力されるパルス信号ｄｔ１をフリップフロップ
Ｆ３、ＦＦ４、及びインバータによって送信クロックｓ
ｃｋに同期したパルス信号に変換して、データ乗換部２
１のＥＮ端子に与える。このデータ乗換タイミング同期
部２２と、データ乗換部２１での検出データの乗換え動
作は実施例１と同様である。

【００６８】図１２、図１３及び図１４に、実施例３の
タイムチャートを示す。図１２は、クロック幅バイナリ
データｂｄｔが“０１”であり、図１１のセレクタＳに
おいて１クロック幅のパルスが選択された場合のタイム
チャートである。図１２において、ＦＦ６のＱ出力、す
なわちデータ乗換タイミングを示すパルス信号ｄｔ１は
受信クロックの１クロック幅であり、送信クロックの２
クロック分以上あるパルスとして出力される。

【００６９】このため、データ乗換タイミング同期部２
２のフリップフロップＦＦ３、ＦＦ４において、送信ク
ロックｓｃｋに基づいてデータ乗換のタイミングを示す
パルス信号をｄｔ３及びｄｔ４として取り出すことが可
能となる。

【００７０】また、図１３は、クロック幅バイナリデー
タｂｄｔが“１０”であり、図１１のセレクタＳにおい
て、２クロック幅のパルスが選択された場合のタイムチ
ャートである。ずなわち、図１３において、パルス信号
ｄｔ１は、受信クロックの２クロック幅として出力され
る。

【００７１】また図１４は、クロック幅バイナリデータ
ｂｄｔが“１１”であり、図１１のセレクタＳにおい
て、３クロック幅のパルスが選択された場合のタイムチ
ャートである。すなわち、図１４において、パルス信号
ｄｔ１は、受信クロックの３クロック幅として出力され
る。

【００７２】図１３及び図１４においても、図１２と同
様に、データ乗換タイミング同期部２２において、送信
クロックｓｃｋに基づいてデータ乗換タイミングを示す
パルス信号を取り出すことができる。

【００７３】以上のように、実施例３では、送信クロッ
クと受信クロックの周波数を比較して、乗換タイミング
として必要な受信クロックのクロック幅を有するパルス
信号をデータ乗換タイミング生成部から出力するように
しているので、送信クロック及び受信クロックの周波数
が未知の場合でも、確実にデータ乗換タイミングを生成
することができる。したがって、前記実施例と同様に、
信頼性の高いデータ変換回路を実現することができる。

【００７４】次にこの実施例３で用いるクロック周波数
比較部２５の実施例について説明する。図１５に、図１
１のクロック周波数比較部２５の回路例を示す。クロッ
ク周波数比較部２５は、送信クロックを一定時間カウン
トする送信クロックカウンタ部２６、受信クロックをカ
ウントする受信クロックカウンタ部２８、送信クロック
と受信クロックをカウントするタイミングの同期をとる
タイミング同期部２７及び送信クロック及び受信クロッ
クの周波数に相当するカウント値を比較し、その比較結
果としてクロック幅にバイナリデータｂｄｔを出力する
周波数比較部２９とから構成される。

【００７５】図１５に示すように、設定時間Ｔが、送信
クロックカウンタ部２６に入力される。この設定時間Ｔ
とは、周波数を比較するためのサンプル時間のことであ
る。また、この設定時間Ｔは、外部設定入力により与え
られるものであり、たとえば、設定時間が２種類の場合
設定時間Ｔ１時“０”を入力、設定時間Ｔ２時“１”を
入力するという様に使用する。

【００７６】このクロック周波数比較部２５の動作概要
を次に示す。まず設定時間Ｔが入力されると送信クロッ
クカウンタ部２６は、送信クロックｓｃｋに同期して設
定時間毎にタイミングパルスＰ１を出力する。次にこの
タイミングパルスＰ１がタイミング同期部２７に入力さ
れると、データ受信クロックｒｃｋに同期させられる。

【００７７】受信クロックカウンタ部２８で、データ送
信クロックに同期した設定時間毎のタイミングパルス間
隔で送信クロックカウンタ値をラッチし、周波数比較部
２９で設定時間Ｔ、つまり受信クロックカウンタ値と送
信クロックカウンタ値を比較し、受信クロックｒｃｋで
生成されるデータ乗換タイミングが受信クロックの何ク
ロック分必要かを示すクロック周波数比較情報、すなわ
ちクロック幅バイナリデータを出力する。

【００７８】次に、図１５の各部の動作を説明する。送
信クロックカウンタ部２６では、フリップフロップＣＴ
Ｒ１及びデコーダＤＥＣ（Ｙ−１）によって０〜（Ｙ−
１）までカウントし、ＣＴＲ１の出力をデコーダＤＥＣ
（Ｙ／２−１）でデコードし、このデコード出力をフリ
ップフロップＦＦ１１のＪ端子及びＫ端子に入力し、Ｆ
Ｆ１のＱ端子から、Ｙ周期のＤＵＴＹが５０％となるパ
ルスＰ１を出力する。ここでＹとは、設定時間の周期を
意味する。

【００７９】タイミング同期部２７では、このパルスＰ
１を入力とし、ＦＦ１２、ＦＦ１３及びＦＦ１４等を用
いてそのパルスＰ１の立ち上がり検出を行うことによっ
て、ＦＦ４のＱ端子から受信クロックｒｃｋに同期した
受信クロックの１クロック幅のパルスＰ２を出力する。
受信クロックカウンタ部２８では、この１クロック幅の
パルスＰ２が入力されるごとに、フリップフロップＣＴ
Ｒ２のＱ端子から出力されるカウンタパルスを、フリッ
プフロップＦＦ１５がラッチする。このときＣＲＴ２に
は、“０”がロードされる。ここで、ＦＦ１５のＱ端子
からの出力Ｐ３は、送信クロックｓｃｋのＹクロック幅
の中に受信クロックｒｃｋが何クロックあるかを示して
いる。

【００８０】周波数比較部２９において、ＣＯＭＰ１，
２及び３は比較器であり、比較器のＱ端子からは設定値
以上の入力データがあった場合にパルスを出力し、ＸＱ
端子からは設定値以下の入力データがあった場合にパル
スを出力するものである。

【００８１】また、ＲＧは、設定時間変換器であり、設
定時間Ｔによって与えられるＣＴＲ２に対応する設定値
（設定値２Ｙ−１、Ｙ−１、Ｙ／２−１）にそれぞれ変
換するものである。ここで２Ｙ−１は、設定時間の２
倍、Ｙ−１は設定時間の１倍、Ｙ／２−１は設定時間の
１／２倍の値に相当する。

【００８２】比較器１〜３において、ＦＦ１５のＱ端子
から出力されたデータＰ３が、（Ｙ／２−１）以下の場
合は、ＣＯＭＰ１のみがアクティブとなり、セレクタＣ
ＯＤから“０１”、すなわち１クロック幅ということを
示すクロック幅バイナリデータｂｄｔを出力し、データ
Ｐ３が（Ｙ／２−１）以上（Ｙ−１）以下の場合には
“１０”、すなわち２クロック幅ということを示すｂｄ
ｔを出力し、データＰが（Ｙ−１）以上（２Ｙ−１）以
下の場合は“１１”すなわち３クロック幅であるという
ことを示すｂｄｔを出力する。

【００８３】以上に、送信クロックと受信クロックの周
波数を比較して、クロック幅バイナリデータを生成する
ためのクロック周波数比較部２５の構成及び動作の一例
を示したが、これに限定されるものではない。

【００８４】実施例４：図１６に、この発明の実施例４
のデータ乗換回路を示す。前記した実施例１及び２に示
したデータ乗換回路は、送信クロック及び受信クロック
の周波数が予めわかっている場合に適用することが好ま
しい。また実施例３では、送信クロックと受信クロック
の周波数とが未知の場合にも適用できるように、データ
乗換タイミングを示すパルス信号のパルス幅を制御する
ものである。

【００８５】ここでは、実施例３のようなパルス幅の制
御をすることなく、送信クロックと受信クロックの周波
数に差がある場合でも、検出データの乗り換えが正常に
可能なデータ乗換回路の例を示す。

【００８６】図１６において、回路構成は図７に示した
ものとほぼ同様であるが、データ乗換タイミング同期部
２２の回路構成が異なる。すなわち、データ乗換タイミ
ング同期部２２は、図１６に示すようにデータ乗換タイ
ミングによる立上り及びデータ乗換後の立下りを生成す
る第１タイミング制御部３０、データ乗換後に立上り及
びデータ乗換タイミング待機時に立下りを生成する第２
タイミング制御部３１、データ乗換後に立上りパルスを
生成する第１タイミング同期部３２、第１タイミング制
御部３０の出力ｐ４を送信クロックに同期させ、立上り
パルスと立下りパルスを生成する第２タイミング同期部
３３とから構成される。

【００８７】次に、この実施例のデータ乗換回路の動作
概要を示す。データ乗換タイミング生成部２３におい
て、カウンタＣＴＲによって０からＸまでカウントし、
カウント値がＸになったときにデコーダＤＥＣからパル
スが出力され、さらにＦＦ１から受信クロックｒｃｋに
同期したパルス信号ｄｔ１が出力される。データ検出部
２４では、フリップフロップＦＦ２のＥＮ端子に前記パ
ルス信号ｄｔ１が入力されて、受信データｄｉｎから特
定位置に存在する検出データｄｔ２を抜き出す。以上の
動作は、図７に示した実施例１と同様である。

【００８８】以下に述べるデータ乗換タイミング同期部
２２の動作が、この実施例４の特有の動作であり、これ
によってパルス幅の制御をすることなく、データ乗換え
が実現される。すなわち、パルス信号ｄｔ１のパルス幅
を大きくすることによって、送信クロックの周波数の高
低にかかわらず、検出データｄｔ２を乗り換えるための
タイミングを生成する。

【００８９】図１７に、この実施例４のデータ乗換回路
のタイムチャートを示す。まず、第１タイミング制御部
３０において、フリップフロップＦＦ３のＪ入力端子
に、データ乗換タイミング生成部１３のＦＦ１から出力
されるパルス信号ｄｔ１が入力される。これによって、
ＦＦ３はセットされて、図１７に示すようなタイミング
信号Ｐ４が立ち上がる。

【００９０】第２タイミング同期部３３では、このタイ
ミング信号Ｐ４が入力されて、フリップフロップＦＦ
４、ＦＦ５及びＡＮＤ回路ＡＤ２によって、送信クロッ
クｓｃｋに同期した立ち上がり検出パルスＰ５を生成す
る。この立ち上がり検出パルスＰ５は、データ乗換部２
１のＦＦ６のＥＮ端子に入力され、実施例１と同様にデ
ータ乗換部２１で検出信号ｄｔ２が送信クロックｓｃｋ
に乗り換えられる。この乗り換えるタイミングは図１７
に示すように、検出データｄｔ２の変化点より後方であ
り、実施例１と同様なタイミングである。

【００９１】また、第２タイミング同期部３３では、Ｆ
Ｆ４、ＦＦ５及びＡＮＤ回路ＡＤ２によってタイミング
信号Ｐ４から送信クロックｓｃｋに同期した立ち下がり
検出パルスＰ８を生成する。第２タイミング制御部３１
は、フリップフロップＦＦ７からなり、第２タイミング
同期部３３で生成された立ち上がり検出パルスＰ５がＪ
入力端子に入力され、立ち下がり検出パルスＰ８が、Ｋ
入力端子に入力される。ＦＦ７は、Ｊ入力端子に入力さ
れた立ち上がりパルスＰ５によってセットされ、タイミ
ングパルスＰ６を出力する。

【００９２】このタイミングパルスＰ６は、第１タイミ
ング同期部３２に入力されフリップフロップＦＦ８、Ｆ
Ｆ９及びＡＮＤ回路ＡＤ４によって、受信クロックｒｃ
ｋに同期した立ち上がり検出パルスＰ７が生成される。
この立ち上がり検出パルスＰ７は、第１タイミング制御
部３０のＦＦ３をリセットし、データ乗換タイミング同
期部２２を次のデータ乗換の待機状態にするためのもの
である。すなわち、立ち上がり検出パルスＰ７はＦＦ３
のＫ入力端子に入力され、ＦＦ３をリセットし、タイミ
ング信号Ｐ４を立ち下げる。

【００９３】第２タイミング同期部３３では、このタイ
ミング信号Ｐ４の立ち下がりを検出することによって、
ＡＮＤ回路ＡＤ３から立ち下がり検出パルスＰ８が出力
される。さらに、この立ち下がり検出パルスＰ８は、第
２タイミング制御部３１のＦＦ７のＫ入力端子に入力さ
れて、ＦＦ７をリセットする。ＦＦ７がリセットされる
ことにより、タイミングパルスＰ６は立ち下がり、その
結果、データ乗換タイミング同期部２２の各部は、次の
データ乗換の待機状態となる。

【００９４】以上のように、データ乗換タイミング同期
部２２を構成し、送信クロックに同期した乗換タイミン
グを生成することによって、送信クロックと受信クロッ
クの周波数に差がある場合でも、両クロックの周波数の
差を検出してデータ乗換タイミングを示すパルス信号の
パルス幅を制御することなく、検出データのクロック乗
換えをすることが可能となる。

【００９５】実施例５：図１８に、この発明の実施例５
のデータ乗換回路を示す。ここでは、前記した実施例に
示したように、受信クロックからデータ乗換タイミング
を生成することなく、送信クロックを用いて検出データ
を乗り換える実施例を示す。

【００９６】この実施例５では、送信クロックｓｃｋを
生成するためのマスタークロックｍｃｋとして、受信ク
ロックｒｃｋよりも十分高い周波数のものが使用される
ことを前提とする。この送信クロックのマスタクロック
ｍｃｋは、データ乗換回路の外部から与えられるもので
あり、たとえば、このデータ乗換回路を含むデータ伝送
制御装置を内部で発生させられる。図１８において図示
していないが、実施例１に示したようなデータ検出部２
４により挿出された検出データｄｔ２が生成される。

【００９７】この実施例は、マスタクロックｍｃｋから
送信クロックｓｃｋを生成する送信クロック生成部３
４、検出データｄｔ２をマスタクロックｍｃｋに同期さ
せる検出データ同期部３６、検出データ同期部３６で取
り込まれたデータを時間的にずらせて、データの変化点
が存在しないタイミングを判定するデータ乗換タイミン
グ判定部３５と、前記実施例でも用いたデータ検出部２
４及びデータ乗換部２１とから構成される。

【００９８】図１９に、この実施例のデータ乗換のタイ
ムチャートを示す。図１９に示すように、送信クロック
のマスタクロックｍｃｋは、受信クロックｒｃｋに比べ
て十分速い周波数であるものとする。送信クロック生成
部３４は、１／Ｎ分周期であり、マスタクロックｍｃｋ
を１／Ｎに分周し、送信クロックｓｃｋを生成する。

【００９９】検出データ同期部２６は、Ｄフリップフロ
ップＦＦ１、ＦＦ２から構成され、入力された検出デー
タｄｔ２をマスタクロックｍｃｋに同期させて、マスタ
クロックｍｃｋの周期分だけ時間的にずれたデータｄｔ
７をＦＦ２のＱ端子から出力する。

【０１００】データ乗換タイミング判定部３５は、フリ
ップフロップＦＦ３、ＦＦ４とＥ−ＮＯＲ回路によって
構成され、マスタクロックの３周期分の検出データを監
視しデータ乗換タイミングを生成する。すなわち、デー
タ乗換タイミング判定部３５のＦＦ３及びＦＦ４によっ
てＦＦ２から出力されたデータｄｔ７の１クロック前及
び２クロック前のデータ（ｄｔ８、ｄｔ９）を検出し、
データｄｔ７、ｄｔ８及びｄｔ９を、Ｅ−ＮＯＲ回路に
入力する。

【０１０１】Ｅ−ＮＯＲ回路では、この入力された３つ
のデータが一致するかどうかが判定され、３つのデータ
がすべて一致した場合にのみ、図１９に示すようなタイ
ミングパルスＰ９を出力する。ここで、３つのデータが
すべて一致することは、データの変化点が存在しないタ
イミングであり、このタイミングでデータ乗換えをすれ
ば、乗り換え誤りが発生することはない。さらに、タイ
ミングパルスＰ９は、データ乗換部２１のＦＦ５のＥＮ
端子にイネーブル信号として入力される。

【０１０２】ＦＦ５では、このタイミングパルスＰ９が
出力されている状態（‘Ｈ’レベル）で、データｄｔ７
が送信クロックに乗り換えられ、乗換後データｄｏｕｔ
として出力される。

【０１０３】以上のように、送信クロックのマスタクロ
ックの周波数が受信クロックの周波数よりも十分高い場
合には、送信クロックのマスタクロックに同期した複数
周期分の検出データが一致するかどうかを監視すること
によって、受信クロックを用いたデータ乗換タイミング
を生成することがなく、簡単な回路構成を備えるだけで
検出データの乗換えが可能である。

【０１０４】なお、この実施例の様なデータ乗換タイミ
ング判定部２５の構成では送信クロックのマスタクロッ
クの周波数が受信クロックの周波数に比べて、４倍程度
高い場合に、この実施例５を適用することが可能であ
り、特に５倍以上高い場合にこの実施例５を用いること
が好ましい。

【０１０５】実施例６：図２０に、この発明の実施例６
のデータ乗換回路を示す。ここでは、受信クロックが送
信クロックよりも十分高い周波数を持つ場合に、送信ク
ロックの立ち上がりエッジのタイミングでは、検出デー
タの変化点が来ないように検出データをラッチし、前記
した実施例１のような受信クロックによる乗換タイミン
グを生成することなく、送信クロックのみを用いて検出
データを乗り換える実施例を示す。したがって、この実
施例６では、受信クロックが送信クロックよりも十分高
い周波数を持つことを前提とする。

【０１０６】図２０においては、実施例１に示したデー
タ検出部２４は図示していないが、データ検出部２４に
おいて検出データｄｔ２が生成される。この実施例は、
送信クロックを受信クロックによって微分する送信クロ
ック微分処理部３７と、送信クロック微分処理部３７か
ら出力される立ち上がり検出パルスＰ１２をもとに受信
クロックのタイミングで検出データを取り込む検出デー
タラッチ部３８と、前記実施例１でも用いたデータ検出
部２４及びデータ乗換部２１から構成される。

【０１０７】ただし、データ乗換部２１において、乗換
タイミングを示す信号を入力することなく、送信クロッ
クのみを用いて検出データを乗り換えるように構成され
る点が前記実施例１などとは異なる。

【０１０８】図２１に、この実施例のデータ乗換のタイ
ムチャートを示す。同図に示すように、受信クロックｒ
ｃｋは送信クロックよりも十分高い周波数を持つものと
する。送信クロック微分処理部３７は、たとえばフリッ
プフロップＦＦ１、ＦＦ２及びＡＮＤ回路ＡＤ５とから
構成される。ＦＦ１のＤ入力端子には送信クロックｓｃ
ｋが入力される。

【０１０９】図２１に示すように、ＦＦ１、ＦＦ２及び
ＡＤ５によって、送信クロックｓｃｋのエッジ検出パル
ス、すなわち送信クロックｓｃｋが微分された立ち上が
り検出パルスＰ１２が生成される。このパルスＰ１２は
受信クロックに同期しており、送信クロックの周期の間
隔で出力される。この立ち上がり検出パルスＰ１２は検
出データラッチ部３８に入力される。

【０１１０】検出データラッチ部３８はフリップフロッ
プＦＦ３からなり、検出データｄｔ２を受信クロックｒ
ｃｋに同期させてラッチするものである。このとき、Ｆ
Ｆ３のＥＮ端子に前記した立上り検出パルスＰ１２が入
力されるため、図２１に示すようにＰ１２の立下りのタ
イミングで検出データｄｔ２がラッチされる。ラッチさ
れたデータは、ｄｔ１０としてＦＦ３から出力される。

【０１１１】このようにすることにより、ラッチされた
検出データｄｔ２の変化点は、送信クロックの立ち上が
り時のタイミングには現われないようにすることができ
る。したがって、データ乗換部２１では、特別に生成さ
れたデータ乗換タイミングで検出データの乗換えを行う
必要はないので、データ乗換部２１を構成するＦＦ４に
は、送信クロックｓｃｋをクロック入力端子ＣＫに入力
するだけでよい。これにより、図２１に示すように、デ
ータ乗換部２１においてＦＦ４のＤ入力端子に入力され
る検出データｄｔ１０は、確実に送信クロックに乗り換
えられる。

【０１１２】以上のように実施例６では、送信クロック
微分処理部３７において、送信クロックｓｃｋの立ち上
がりエッジを検出して、立ち上がり検出パルスＰ１２を
生成しているので、検出データｄｔ２の変化点が送信ク
ロックｓｃｋの立上りエッジの位置に存在しないように
することが特徴である。

【０１１３】このようにすることによって、データ乗換
部２１において、送信クロックのみを用いて正確に検出
データを乗り換えることが可能となる。したがって、受
信クロックが送信クロックよりも十分に高い周波数を持
つ場合には、受信クロックによる乗換タイミングを生成
する構成を有することなく、簡単な回路でデータ乗換回
路が実現できる。

【０１１４】なお、受信クロックの周波数が送信クロッ
クの周波数に比べて、２倍程度高い場合に、この実施例
６を適用することができ、３倍以上高い場合に、この実
施例６を用いることが特に好ましい。

【０１１５】

【発明の効果】この発明によれば、データ乗換タイミン
グ生成手段によってデータ乗換タイミングパルスを生成
し、これをデータ乗換タイミング同期手段によって送信
クロックに同期させ、この送信クロックに同期したデー
タ乗換タイミングパルスを用いて、受信データを送信ク
ロックに同期するように乗り換えているので、受信デー
タを誤って乗り換えるような状態が発生するのを防止す
ることができ、信頼性の高いデータ乗換回路を実現する
ことができる。

【０１１６】また、この発明によれば、データ検出手段
がデータ乗換タイミングパルスを用いて受信データの中
から特定位置のデータを検出データとして抜き出して、
データ乗換手段が送信クロックに同期した検出データに
変換するので、特定位置の検出データについて非同期の
クロック間の乗り換えを誤りなく行うことができる。

【０１１７】また、データ乗換タイミング同期手段にイ
ンバータ回路を設けてデータ乗換タイミングパルスを反
転させることによって、検出データの変化点が存在する
間はデータ乗り換えを行わず、データ乗換タイミングパ
ルスが入力された直後の送信クロックによって検出デー
タを送信クロックに同期するように乗り換えるので、デ
ータを誤って乗り換えるような状態は発生することがな
く、信頼性の高いデータ乗換回路を実現することができ
る。

【０１１８】また、データ乗換タイミング同期手段にパ
ルスの立下りを検出する立下り検出回路を設けることに
よって、この立下り検出パルス信号が出力されている時
にのみ、検出データを送信クロックに同期するように乗
り換えているので、データを誤って乗り換えるような状
態は発生することがない。

【０１１９】また、この発明によれば、クロック周波数
比較手段を設けて、クロック周波数比較手段から出力さ
れるクロック幅バイナリデータを受けてデータ乗換タイ
ミング生成手段がデータ乗換タイミングパルスのパルス
幅を制御しているので、送信クロック及び受信クロック
の周波数が未知の場合でも、確実にデータ乗換タイミン
グを生成することができる。

【０１２０】また、この発明によれば、データ乗換タイ
ミング同期手段が、第１及び第２のタイミング同期手段
と第１及び第２のタイミング制御手段とを備え、前記第
２のタイミング信号が前記第１タイミング同期手段に入
力され、第２の立上り検出パルス信号が、データ乗換手
段において受信クロックと送信クロックの周波数に関係
なく、検出データを送信クロックに同期するように乗り
換えることのできるタイミングで、データ乗換手段に入
力されるので、データ乗換タイミングを示すパルス信号
のパルス幅を制御することなく、検出データのクロック
乗換えをすることができる。

【０１２１】また、この発明によれば、送信クロック用
のマスタクロックに同期した検出データを一定時間監視
して複数クロック周期分同一の検出データが連続するか
どうかを判定し、検出テータの変化点が存在しないタイ
ミングを示しかつマスタクロックに同期したタイミング
パルスを生成するので、受信クロックからデータ乗換タ
イミングを生成することなく、送信クロックを用いて検
出データを乗り換えることができる。

【０１２２】また、この発明によれば、送信クロック微
分処理手段が、受信クロックを用いて送信クロックを微
分することにより送信クロックの立上りを検出して受信
クロックに同期しかつ送信クロックの周期間隔で出力さ
れる立上り検出パルスを出力し、検出データラッチ手段
が、この立上り検出パルスをもとに受信クロックのタイ
ミングで検出データを取り込むようにしているので、受
信クロックによる乗換タイミングを生成することなく、
送信クロックのみを用いて検出データを乗り換えること
ができる。

【図面の簡単な説明】

【図１】この発明の第１の基本構成ブロック図である。

【図２】この発明の第２の基本構成ブロック図である。

【図３】この発明の第３の基本構成ブロック図である。

【図４】この発明の第４の基本構成ブロック図である。

【図５】この発明の第５の基本構成ブロック図である。

【図６】この発明の第６の基本構成ブロック図である。

【図７】この発明の実施例１のデータ乗換回路の構成ブ
ロック図である。

【図８】この発明の実施例１のタイムチャートである。

【図９】この発明の実施例２のデータ乗換回路の構成ブ
ロック図である。

【図１０】この発明の実施例２のタイムチャートであ
る。

【図１１】この発明の実施例３のデータ乗換回路の構成
ブロック図である。

【図１２】この発明の実施例３のタイムチャートであ
る。

【図１３】この発明の実施例３のタイムチャートであ
る。

【図１４】この発明の実施例３のタイムチャートであ
る。

【図１５】図１１に示したブロック周波数比較部２５の
回路例である。

【図１６】この発明の実施例４のデータ乗換回路の構成
ブロック図である。

【図１７】この発明の実施例４のタイムチャートであ
る。

【図１８】この発明の実施例５のデータ乗換回路の構成
ブロック図である。

【図１９】この発明の実施例５のタイムチャートであ
る。

【図２０】この発明の実施例６のデータ乗換回路の構成
ブロック図である。

【図２１】この発明の実施例６のタイムチャートであ
る。

【図２２】従来におけるデータの乗り換えの構成ブロッ
ク図である。

【図２３】従来におけるデータの乗り換えのタイムチャ
ートである。

【符号の説明】

１ データ乗換手段 ２ データ乗換タイミング同期手段 ３ データ乗換タイミング生成手段 ４ データ検出手段 ５ クロック周波数比較手段 ６ 第１タイミング制御手段 ７ 第１タイミング同期手段 ８ 第２タイミング同期手段 ９ 第２タイミング制御手段 １０ 送信クロック生成手段 １１ 検出データ同期手段 １２ データ乗換タイミング判定手段 １３ 送信クロック微分処理手段 １４ 検出データラッチ手段 ２１ データ乗換部 ２２ データ乗換タイミング同期部 ２３ データ乗換タイミング生成部 ２４ データ検出部 ２５ クロック周波数比較部 ２６ 送信クロックカウレタ部 ２７ タイミング同期部 ２８ 受信クロックカウンタ部 ２９ 周波数比較部 ３０ 第１タイミング制御部 ３１ 第２タイミング制御部 ３２ 第１タイミング同期部 ３３ 第２タイミング同期部 ３４ 送信クロック生成部 ３５ データ乗換タイミング判定部 ３６ 検出データ同期部 ３７ 送信クロック微分処理部 ３８ 検出データラッチ部

Claims (9)

【特許請求の範囲】
1. 【請求項１】 受信クロックに同期した受信データの変
   化点情報であるデータ乗換タイミングパルスを前記受信
   クロックから生成するデータ乗換タイミング生成手段
   と、 前記乗換タイミング生成手段によって生成されたデータ
   乗換タイミングパルスを送信クロックに同期させるデー
   タ乗換タイミング同期手段と、 受信クロックに同期した受信データを、送信クロックに
   同期した前記データ乗換タイミングパルスを用いて、送
   信クロックに同期したデータに変換するデータ乗換手段
   とを備え、 受信データが同期しているクロックを受信クロックから
   送信クロックへ乗り換えることを特徴とするデータ乗換
   回路。
2. 【請求項２】 前記データ乗換タイミング生成手段によ
   って生成されたデータ乗換タイミングパルスを用いて、
   受信データの中から特定位置のデータを抜き出し、受信
   クロックに同期した検出データとして出力するデータ検
   出手段をさらに備え、 前記データ乗換手段が、前記データ検出手段から出力さ
   れる検出データを、前記データ乗換タイミング同期手段
   によって送信クロックに同期させられたデータ乗換タイ
   ミングパルスを用いて、検出データの同期するクロック
   を受信クロックから送信クロックに乗り換えることを特
   徴とする請求項１記載のデータ乗換回路。
3. 【請求項３】 前記データ乗換タイミング同期手段がイ
   ンバータ回路を備え、送信クロックに同期させられたデ
   ータ乗換タイミングパルスをこのインバータ回路で反転
   させて、データ乗換タイミング同期手段からデータ乗換
   手段へ出力し、 データ乗換手段が、この反転されたデータ乗換タイミン
   グパルスが入力された直後の送信クロックによって前記
   検出データを送信クロックに同期するように乗り換える
   ことを特徴とする請求項２記載のデータ乗換回路。
4. 【請求項４】 前記データ乗換タイミング同期手段がパ
   ルスの立下りを検出したパルス信号を生成する立下り検
   出回路を備え、 この立下り検出回路が、前記データ乗換タイミングパル
   スの立下りを検出した立下り検出パルス信号を生成し、 前記データ乗換手段が、この立下り検出パルス信号が出
   力されている時にのみ前記検出データを送信クロックに
   同期するように乗り換えることを特徴とする請求項２記
   載のデータ乗換回路。
5. 【請求項５】 受信クロックの周波数と送信クロックの
   周波数とを比較するクロック周波数比較手段をさらに備
   え、 前記データ乗換タイミング生成手段が、前記クロック周
   波数比較手段から出力される比較結果であるクロック幅
   バイナリデータを受けて、前記データ乗換タイミングパ
   ルスのパルス幅を制御することを特徴とする請求項１、
   ２、３または４記載のデータ乗換回路。
6. 【請求項６】 前記データ乗換タイミング生成手段が、
   前記乗換タイミングパルスのパルス幅を送信クロックの
   ２クロック幅以上となるように制御することを特徴とす
   る請求項５記載のデータ乗換回路。
7. 【請求項７】 前記データ乗換タイミング同期手段が、 前記データ乗換タイミング生成手段により生成された乗
   換タイミングパルスから第２の立上り検出パルス信号を
   生成するための第１のタイミング信号を生成する第１タ
   イミング制御手段と、 受信クロックに同期した第１の立上り検出パルスを生成
   する第１タイミング同期手段と、 前記第１のタイミング信号から送信クロックに同期した
   第２の立上がり検出パルス信号及び立下り検出パルス信
   号を生成する第２タイミング同期手段と、 前記第２の立上りパルス信号がセット情報として入力さ
   れ、かつ立下り検出パルス信号がリセット情報として入
   力され、前記第１の立上り検出パルスを生成するための
   第２のタイミング信号を送信クロックに同期させて生成
   する第２タイミング制御手段とから構成され、 前記第２のタイミング信号が前記第１タイミング同期手
   段に入力され、 第２の立上り検出パルス信号が、データ乗換手段１にお
   いて受信クロックと送信クロックの周波数に関係なく検
   出データを送信クロックに同期するように乗り換えるこ
   とのできるタイミングで前記データ乗換手段に入力され
   ることを特徴とする請求項２記載のデータ乗換回路。
8. 【請求項８】 受信クロックに同期した受信データの変
   化点情報であるデータ乗換タイミングパルスを前記受信
   クロックから生成するデータ乗換タイミング生成手段
   と、 前記データ乗換タイミングパルスを用いて、受信データ
   の中から特定位置のデータを抜き出し、受信クロックに
   同期した検出データとして出力するデータ検出手段と、 外部から供給される送信クロック用のマスタクロックを
   分周して送信クロックを生成する送信クロック生成手段
   と、 前記検出データを前記マスタクロックに同期させる検出
   データ同期手段と、 マスタクロックに同期した検出データを一定時間監視し
   て複数のクロック周期分にわたって同一の検出データが
   連続するかどうかを判定し、検出データの変化点が存在
   しないタイミングを示しかつマスタクロックに同期した
   タイミングパルスを生成するデータ乗換タイミング判定
   手段と、 前記マスタクロックに同期した検出データを、前記タイ
   ミングパルスを用いて前記送信クロックに同期するよう
   に乗り換えるデータ乗換手段とを備えることを特徴とす
   るデータ乗換回路。
9. 【請求項９】 受信クロックに同期した受信データの変
   化点情報であるデータ乗換タイミングパルスを前記受信
   クロックから生成するデータ乗換タイミング生成手段
   と、 前記データ乗換タイミングパルスを用いて、受信データ
   の中から特定位置のデータを抜き出し、受信クロックに
   同期した検出データとして出力するデータ検出手段と、 受信クロックを用いて送信クロックを微分することによ
   り、送信クロックの立上りを検出し、受信クロックに同
   期しかつ送信クロックの周期間隔で出力される立上り検
   出パルスを出力する送信クロック微分処理手段と、 この立上り検出パルスをもとに受信クロックのタイミン
   グで検出データを取り込む検出データラッチ手段と、 前記検出データラッチ手段によって取り込まれた検出デ
   ータを、前記送信クロックに同期させるデータ乗換部と
   を備えることを特徴とするデータ乗換回路。