JPH0685836A - Atmセル生成方式及び分解方式 - Google Patents
Atmセル生成方式及び分解方式Info
- Publication number
- JPH0685836A JPH0685836A JP23808892A JP23808892A JPH0685836A JP H0685836 A JPH0685836 A JP H0685836A JP 23808892 A JP23808892 A JP 23808892A JP 23808892 A JP23808892 A JP 23808892A JP H0685836 A JPH0685836 A JP H0685836A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- information
- channel
- buffer
- cell generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】本発明はATMセル生成方式及びセル分解方式
に関し,音声等の低速の情報を扱う加入者装置をATM
網に低コストで収容することを可能とすることを目的と
する。 【構成】複数の低速情報の加入者からの送信信号を受け
取って多重化する多重部と,多重化された信号を入力し
てATMセルを発生するセル生成部とを備える。セル生
成部は,多重部からの各チャネルの信号をセル生成用バ
ッファの各チャネルに対応した位置に順次書き込み,ヘ
ッダ情報の後にセル生成用バッファから各チャネルのデ
ータをセルの情報部単位で読み出してセルを生成するよ
う構成する。
に関し,音声等の低速の情報を扱う加入者装置をATM
網に低コストで収容することを可能とすることを目的と
する。 【構成】複数の低速情報の加入者からの送信信号を受け
取って多重化する多重部と,多重化された信号を入力し
てATMセルを発生するセル生成部とを備える。セル生
成部は,多重部からの各チャネルの信号をセル生成用バ
ッファの各チャネルに対応した位置に順次書き込み,ヘ
ッダ情報の後にセル生成用バッファから各チャネルのデ
ータをセルの情報部単位で読み出してセルを生成するよ
う構成する。
Description
【0001】
【産業上の利用分野】本発明はATMセル生成方式及び
分解方式に関する。近年,広帯域ISDNとしてATM
(Asynchronous Transfer Mode) 交換方式が実用化に向
けて開発が進められている。このATM交換では,各種
のメディア,即ち,データ,画像,ファクシミリ,音声
等を全てATMセルという固定長パケットにして高速の
交換と伝送を可能とする。
分解方式に関する。近年,広帯域ISDNとしてATM
(Asynchronous Transfer Mode) 交換方式が実用化に向
けて開発が進められている。このATM交換では,各種
のメディア,即ち,データ,画像,ファクシミリ,音声
等を全てATMセルという固定長パケットにして高速の
交換と伝送を可能とする。
【0002】この場合,音声信号のような低速の信号を
ATMセルに変換したりATMセルから音声に戻すため
に高価な装置を設ける必要があり,その改善が望まれて
いる。
ATMセルに変換したりATMセルから音声に戻すため
に高価な装置を設ける必要があり,その改善が望まれて
いる。
【0003】
【従来の技術】図7は従来例の説明図である。図中,7
0はATM網,71は加入者宅内装置である。加入者宅
内装置71にはCLAD(Cell Assembly Disassembly)
部72が設けられ,例えば,画像装置,計算機等の端末
装置73が接続されている。この構成において,端末装
置73がATM網70を介して他の端末装置74(図示
せず)と通信をする場合,加入者宅内装置71のCLA
D部72は,端末装置73から相手へ送信するデータを
ATMセル化して加入者線上に送出し,相手の端末装置
からATM網70を介して加入者線に送られてくるAT
Mセルをデータに分解して,端末装置73に出力する機
能を備えている。ATMセルは,5オクテット(バイ
ト)のヘッダと48オクテットの送信すべきデータを含
む情報部(情報フィールド)とで構成され,ヘッダはA
TM網70における発・着信端末間の論理パス,論理チ
ャネルの識別情報を含み,各セルを伝送する時のルーテ
ィング制御に利用される。
0はATM網,71は加入者宅内装置である。加入者宅
内装置71にはCLAD(Cell Assembly Disassembly)
部72が設けられ,例えば,画像装置,計算機等の端末
装置73が接続されている。この構成において,端末装
置73がATM網70を介して他の端末装置74(図示
せず)と通信をする場合,加入者宅内装置71のCLA
D部72は,端末装置73から相手へ送信するデータを
ATMセル化して加入者線上に送出し,相手の端末装置
からATM網70を介して加入者線に送られてくるAT
Mセルをデータに分解して,端末装置73に出力する機
能を備えている。ATMセルは,5オクテット(バイ
ト)のヘッダと48オクテットの送信すべきデータを含
む情報部(情報フィールド)とで構成され,ヘッダはA
TM網70における発・着信端末間の論理パス,論理チ
ャネルの識別情報を含み,各セルを伝送する時のルーテ
ィング制御に利用される。
【0004】
【発明が解決しようとする課題】上記従来の方法では,
電話等の低速の連続情報をATM網に収容する場合,音
声等の低速情報をセル化することが必要になる。この場
合,情報をセル化するために必要なCLAD部を各加入
者宅内装置に設けると,CLADは複雑な機能を持つた
め宅内装置の価格が高くなり,音声等の低速情報の装置
をATM網へ収容することがコスト面で困難になるとい
う問題があった。
電話等の低速の連続情報をATM網に収容する場合,音
声等の低速情報をセル化することが必要になる。この場
合,情報をセル化するために必要なCLAD部を各加入
者宅内装置に設けると,CLADは複雑な機能を持つた
め宅内装置の価格が高くなり,音声等の低速情報の装置
をATM網へ収容することがコスト面で困難になるとい
う問題があった。
【0005】本発明は音声等の低速の情報を扱う加入者
装置をATM網に低コストで収容することを可能とする
ATMセル生成方式及びセル分解方式を提供することを
目的とする。
装置をATM網に低コストで収容することを可能とする
ATMセル生成方式及びセル分解方式を提供することを
目的とする。
【0006】
【課題を解決するための手段】図1は本発明の原理構成
図である。図1のA.はセル生成の原理構成図,B.は
セル分解の原理構成図である。
図である。図1のA.はセル生成の原理構成図,B.は
セル分解の原理構成図である。
【0007】図1において,1は複数の加入者線から入
力する信号を多重化する多重部,2はセル生成部,3は
ヘッダ情報用メモリ,4はセル生成用バッファ,5は書
き込み手段,6はセル単位読み出し手段,7はセル分解
部,8は加入者対応に設けた分解用バッファ,9はヘッ
ダ解析手段,10はタイミング手段である。
力する信号を多重化する多重部,2はセル生成部,3は
ヘッダ情報用メモリ,4はセル生成用バッファ,5は書
き込み手段,6はセル単位読み出し手段,7はセル分解
部,8は加入者対応に設けた分解用バッファ,9はヘッ
ダ解析手段,10はタイミング手段である。
【0008】本発明は低速信号を扱う加入者線から送信
される信号を多重化して各チャネル毎にバッファの対応
位置に書き込んで,チャネル毎にセル単位で読み出すこ
とによりセル生成を行い,網から各加入者へ送られるセ
ルはセル分解部の各加入者線に割り当てられた各分解用
バッファに順次書き込まれ,各分解用バッファの各位置
の内容は各加入者線に対応する信号として送信される。
される信号を多重化して各チャネル毎にバッファの対応
位置に書き込んで,チャネル毎にセル単位で読み出すこ
とによりセル生成を行い,網から各加入者へ送られるセ
ルはセル分解部の各加入者線に割り当てられた各分解用
バッファに順次書き込まれ,各分解用バッファの各位置
の内容は各加入者線に対応する信号として送信される。
【0009】
【作用】図1のA.において,複数の加入者線から送出
された情報は,多重部1において各加入者線の信号を個
々のチャネルに割り当てて時分割多重され,セル生成部
2に入力する。セル生成部2では,多重化された各チャ
ネルの信号がセル生成用バッファ4の各チャネルに対応
する位置へ書き込み手段5により順次書き込まれる。一
方,ヘッダ情報用メモリ3には各加入者が通信を開始す
る時に設定されたヘッダ(論理パス,論理チャネルを含
む)が格納されている。セル生成用バッファ4の各チャ
ネルに対応する位置へ書き込まれた情報は,セルの情報
部の長さ(48バイト)以上になると読み出しを実行す
るため,セル単位読み出し手段6が駆動される。
された情報は,多重部1において各加入者線の信号を個
々のチャネルに割り当てて時分割多重され,セル生成部
2に入力する。セル生成部2では,多重化された各チャ
ネルの信号がセル生成用バッファ4の各チャネルに対応
する位置へ書き込み手段5により順次書き込まれる。一
方,ヘッダ情報用メモリ3には各加入者が通信を開始す
る時に設定されたヘッダ(論理パス,論理チャネルを含
む)が格納されている。セル生成用バッファ4の各チャ
ネルに対応する位置へ書き込まれた情報は,セルの情報
部の長さ(48バイト)以上になると読み出しを実行す
るため,セル単位読み出し手段6が駆動される。
【0010】セル単位読み出し手段6は,各チャネル
(加入者に対応)の情報を読み出す時に,まずヘッダ情
報用メモリ3からチャネルに対応するヘッダを読み出
し,続いてセル生成用バッファ4から対応するチャネル
の情報部(48バイト)を読み出す。これによりヘッダ
+情報部の形式のATMセルが出力側の線路から送出さ
れる。
(加入者に対応)の情報を読み出す時に,まずヘッダ情
報用メモリ3からチャネルに対応するヘッダを読み出
し,続いてセル生成用バッファ4から対応するチャネル
の情報部(48バイト)を読み出す。これによりヘッダ
+情報部の形式のATMセルが出力側の線路から送出さ
れる。
【0011】セル生成用バッファ4は,複数チャネル分
(複数加入者分)の情報を格納する容量を持つ一つのメ
モリで構成しているが,各チャネル(加入者)に対応し
て個別のバッファを設けるようにしてもよい。
(複数加入者分)の情報を格納する容量を持つ一つのメ
モリで構成しているが,各チャネル(加入者)に対応し
て個別のバッファを設けるようにしてもよい。
【0012】A.の構成では多重部1とセル生成用バッ
ファ4とを分離したが,多重部1をセル生成部2に含め
て,複数の加入者線からの情報を多重化して直接セル生
成部2のセル生成用バッファ4に格納するように変形す
ることができる。
ファ4とを分離したが,多重部1をセル生成部2に含め
て,複数の加入者線からの情報を多重化して直接セル生
成部2のセル生成用バッファ4に格納するように変形す
ることができる。
【0013】次の図1のB.において,網側から受信さ
れる各ATMセルに対し,それぞれのヘッダがセル分解
部7に入力して解析され,宛先の加入者のチャネル番号
(加入者)が識別される。この結果,ATMセルの宛先
がどのチャネル番号(加入者に対応)であるかが分かる
と,各加入者対応に設けられた分解用バッファ8の中の
一つが識別結果により駆動され,タイミング手段により
タイミングが制御されてヘッダに後続する情報部(48
バイト)の書き込みが行われる。分解用バッファ8の情
報は図示されない読み出し手段により読み出されて加入
者へ送信される。
れる各ATMセルに対し,それぞれのヘッダがセル分解
部7に入力して解析され,宛先の加入者のチャネル番号
(加入者)が識別される。この結果,ATMセルの宛先
がどのチャネル番号(加入者に対応)であるかが分かる
と,各加入者対応に設けられた分解用バッファ8の中の
一つが識別結果により駆動され,タイミング手段により
タイミングが制御されてヘッダに後続する情報部(48
バイト)の書き込みが行われる。分解用バッファ8の情
報は図示されない読み出し手段により読み出されて加入
者へ送信される。
【0014】
【実施例】図2,図3はセル生成部の実施例の構成図
(書き込み側),(読み出し側),図4はセル生成用バ
ッファの構成図,図5はバッファへの書き込みと読み出
しの対応関係を示す図,図6はセル分解部の構成図であ
る。
(書き込み側),(読み出し側),図4はセル生成用バ
ッファの構成図,図5はバッファへの書き込みと読み出
しの対応関係を示す図,図6はセル分解部の構成図であ
る。
【0015】図2に示す書き込み側のセル生成部の実施
例の構成図において,20はチャネル番号(No)カウ
ンタ,21はワード番号(No)カウンタ,22は,多
重部(図1の1)により多重化された多数の加入者線か
ら送信された情報を格納するセル生成用バッファ(図1
の4に対応)である。
例の構成図において,20はチャネル番号(No)カウ
ンタ,21はワード番号(No)カウンタ,22は,多
重部(図1の1)により多重化された多数の加入者線か
ら送信された情報を格納するセル生成用バッファ(図1
の4に対応)である。
【0016】ここでセル生成用バッファ22の構成を説
明すると,図4に示すようにセル生成用バッファ22
は,各チャネル番号,即ちチャネル0,チャネル1,チ
ャネル2・・・チャネルN−1の各エリアが合計Nチャ
ネル分設けられ,それぞれのエリアに各加入者から送信
された信号が書き込まれる。各チャネル内の構成は,チ
ャネル0を代表例として右側に示され,バイト番号(ま
たはワード番号)0〜n−1のn個(nバイト)を格納
する領域が設けられ,各バイト番号順に加入者から送信
されたバイト(またはワード)が書き込まれる。
明すると,図4に示すようにセル生成用バッファ22
は,各チャネル番号,即ちチャネル0,チャネル1,チ
ャネル2・・・チャネルN−1の各エリアが合計Nチャ
ネル分設けられ,それぞれのエリアに各加入者から送信
された信号が書き込まれる。各チャネル内の構成は,チ
ャネル0を代表例として右側に示され,バイト番号(ま
たはワード番号)0〜n−1のn個(nバイト)を格納
する領域が設けられ,各バイト番号順に加入者から送信
されたバイト(またはワード)が書き込まれる。
【0017】図5を参照しながら,図2の構成による書
き込み動作を説明する。複数の加入者線から送信された
情報を時分割多重した多重化情報が図2のセル生成用バ
ッファ22のデータ入力端子(Dで表示)へ供給され
る。この多重化情報は,図5のに示すフレーム構成を
備え,各フレーム(Frame)はNチャネル(0〜N−1)
で構成され,各チャネルはそれぞれ個別の加入者線に割
り当てられ,加入者線から入力する情報(1バイト)が
格納される。なお,図5のはフレームの区切りを表す
フレーム信号,は各チャネルに同期するチャネルクロ
ック(CHCLK),は各チャネルのデータD00,D
01,D02・・・を表す。なお,に示すデータDijに付
加された番号の「i」はフレーム番号,「j」はチャネ
ル番号を表す。
き込み動作を説明する。複数の加入者線から送信された
情報を時分割多重した多重化情報が図2のセル生成用バ
ッファ22のデータ入力端子(Dで表示)へ供給され
る。この多重化情報は,図5のに示すフレーム構成を
備え,各フレーム(Frame)はNチャネル(0〜N−1)
で構成され,各チャネルはそれぞれ個別の加入者線に割
り当てられ,加入者線から入力する情報(1バイト)が
格納される。なお,図5のはフレームの区切りを表す
フレーム信号,は各チャネルに同期するチャネルクロ
ック(CHCLK),は各チャネルのデータD00,D
01,D02・・・を表す。なお,に示すデータDijに付
加された番号の「i」はフレーム番号,「j」はチャネ
ル番号を表す。
【0018】図5のに示すフレーム信号がチャネルカ
ウンタ20のロード端子(LD)に入力すると,このチ
ャネルカウンタ20は“0”がロードされ(リセットさ
れ),に示すチャネルクロックをカウントする。カウ
ント値は出力端子Q(複数の2進計数値を含む)からチ
ャネル番号を表すセルバッファアドレスの一部としてセ
ル生成バッファ22に供給される。
ウンタ20のロード端子(LD)に入力すると,このチ
ャネルカウンタ20は“0”がロードされ(リセットさ
れ),に示すチャネルクロックをカウントする。カウ
ント値は出力端子Q(複数の2進計数値を含む)からチ
ャネル番号を表すセルバッファアドレスの一部としてセ
ル生成バッファ22に供給される。
【0019】チャネル番号カウンタ20のキャリーオー
バ端子(CO)は,チャネルクロック(CHCLK)を
N個計数すると出力パルスを発生し(この時ロード端子
にフレーム信号が入力する),ワード番号カウンタ21
のクロック入力端子(CLK)が駆動されて,+1のカ
ウントを行う。すなわち,ワード番号カウンタ21は,
フレーム番号をカウントし,出力端子Q(複数の2進計
数値を含む)からフレーム番号を表す出力を発生する。
バ端子(CO)は,チャネルクロック(CHCLK)を
N個計数すると出力パルスを発生し(この時ロード端子
にフレーム信号が入力する),ワード番号カウンタ21
のクロック入力端子(CLK)が駆動されて,+1のカ
ウントを行う。すなわち,ワード番号カウンタ21は,
フレーム番号をカウントし,出力端子Q(複数の2進計
数値を含む)からフレーム番号を表す出力を発生する。
【0020】この図2のチャネル番号カウンタ20とワ
ード番号カウンタ21は,バッファアドレスとしてセル
生成用バッファ22に供給されて書き込みが行われる。
セル生成用バッファ22への書き込み動作のシーケンス
を図5のに示す。のように入力される多重化情報の
フレーム0のチャネル番号0〜N−1の情報を書き込ん
だ後,フレーム1について同様に書き込みが行われ,以
下n−1のフレーム分が書き込まれると,フレーム0の
位置から書き込みが行われる。このセル生成用バッファ
22は,各チャネルについてnフレーム分のデータを書
き込まれるが,nはATMセルの情報部の容量48バイ
トより大きい値である。
ード番号カウンタ21は,バッファアドレスとしてセル
生成用バッファ22に供給されて書き込みが行われる。
セル生成用バッファ22への書き込み動作のシーケンス
を図5のに示す。のように入力される多重化情報の
フレーム0のチャネル番号0〜N−1の情報を書き込ん
だ後,フレーム1について同様に書き込みが行われ,以
下n−1のフレーム分が書き込まれると,フレーム0の
位置から書き込みが行われる。このセル生成用バッファ
22は,各チャネルについてnフレーム分のデータを書
き込まれるが,nはATMセルの情報部の容量48バイ
トより大きい値である。
【0021】図3に示す読み出し側のセル生成部の実施
例の構成において,22は上記図2と同じセル生成用バ
ッファ,23はATMセルを構成するワード(バイト)
数を計数する53進のセルワードカウンタ,24はセル
ワードカウンタ23の計数値をデコードするデコーダで
あり,計数が0〜4である区間(ヘッダを出力する区
間)であることを表す出力と,5〜52である区間(情
報部を出力する区間)であることを表す2つの出力が発
生する。
例の構成において,22は上記図2と同じセル生成用バ
ッファ,23はATMセルを構成するワード(バイト)
数を計数する53進のセルワードカウンタ,24はセル
ワードカウンタ23の計数値をデコードするデコーダで
あり,計数が0〜4である区間(ヘッダを出力する区
間)であることを表す出力と,5〜52である区間(情
報部を出力する区間)であることを表す2つの出力が発
生する。
【0022】25はセルワードカウンタのキャリーオー
バ(53を計数する毎に発生)の出力をクロック端子
(CLK)から入力して計数を行うチャネル番号カウン
タ,26は前記デコーダ24からの5〜52の出力が発
生するとクロック端子(CLK)で受けて計数を行うワ
ード番号カウンタ,27は各加入者毎に通信相手への経
路,相手端末に対応した論理パス(VPI),論理チャ
ネル(VCI)を含むヘッダを格納したヘッダ情報テー
ブル(図1のヘッダ情報用メモリ3に対応),28はセ
ルのヘッダを出力するか情報部を出力するかを選択する
セレクタである。
バ(53を計数する毎に発生)の出力をクロック端子
(CLK)から入力して計数を行うチャネル番号カウン
タ,26は前記デコーダ24からの5〜52の出力が発
生するとクロック端子(CLK)で受けて計数を行うワ
ード番号カウンタ,27は各加入者毎に通信相手への経
路,相手端末に対応した論理パス(VPI),論理チャ
ネル(VCI)を含むヘッダを格納したヘッダ情報テー
ブル(図1のヘッダ情報用メモリ3に対応),28はセ
ルのヘッダを出力するか情報部を出力するかを選択する
セレクタである。
【0023】図3の構成によるセル生成バッファの読み
出し動作を説明する。セル生成を行う場合,セルワード
カウンタ23には53オクテットからなる各ATMセル
の発生周期の先頭を表すセルフレーム信号が,ロード入
力端子(LD)に入力すると“0”がロードされてリセ
ットされる。この後,セルワードカウンタ23はクロッ
ク信号(CLK)を計数して,53を計数すると,キャ
リーオーバ端子(CO)からパルスを発生してチャネル
番号カウンタ25のクロック端子(CLK)に入力し,
チャネル番号カウンタ25は計数(+1)動作を行い,
これから発生するATMセルが何番目の加入者に対応す
るかを指定する。
出し動作を説明する。セル生成を行う場合,セルワード
カウンタ23には53オクテットからなる各ATMセル
の発生周期の先頭を表すセルフレーム信号が,ロード入
力端子(LD)に入力すると“0”がロードされてリセ
ットされる。この後,セルワードカウンタ23はクロッ
ク信号(CLK)を計数して,53を計数すると,キャ
リーオーバ端子(CO)からパルスを発生してチャネル
番号カウンタ25のクロック端子(CLK)に入力し,
チャネル番号カウンタ25は計数(+1)動作を行い,
これから発生するATMセルが何番目の加入者に対応す
るかを指定する。
【0024】セルワードカウンタ23は,リセットされ
た後,セルの各バイト長に同期するクロック信号をクロ
ック入力端子(CLK)で受けて計数を行い,計数値が
出力端子(Q)から発生してデコーダ24においてデコ
ードされる。デコード結果が0〜4の場合,ヘッダ情報
テーブル27のアウトプットイネーブル端子(OE)が
駆動され,セルワードカウンタ23の値(0〜4)と,
チャネル番号カウンタ25のカウント値(加入者線に対
応する)とをアドレス入力としてヘッダ情報テーブル2
7に格納されたヘッダを読み出す。すなわち,チャネル
番号カウンタ25から出力された番号(加入者を表す)
に対応して予め設定された5バイトのヘッダを0〜4の
順番にヘッダ情報テーブル27から読み出し,この時,
デコーダ24の出力(0〜4)によりヘッダ情報テーブ
ル27の出力を選択するよう切替えられたセレクタ28
から出力される。
た後,セルの各バイト長に同期するクロック信号をクロ
ック入力端子(CLK)で受けて計数を行い,計数値が
出力端子(Q)から発生してデコーダ24においてデコ
ードされる。デコード結果が0〜4の場合,ヘッダ情報
テーブル27のアウトプットイネーブル端子(OE)が
駆動され,セルワードカウンタ23の値(0〜4)と,
チャネル番号カウンタ25のカウント値(加入者線に対
応する)とをアドレス入力としてヘッダ情報テーブル2
7に格納されたヘッダを読み出す。すなわち,チャネル
番号カウンタ25から出力された番号(加入者を表す)
に対応して予め設定された5バイトのヘッダを0〜4の
順番にヘッダ情報テーブル27から読み出し,この時,
デコーダ24の出力(0〜4)によりヘッダ情報テーブ
ル27の出力を選択するよう切替えられたセレクタ28
から出力される。
【0025】セルワードカウンタ23の計数値が「5」
に達してデコーダ24から,5〜52を表す出力が発生
すると,ワード番号カウンタ26はイネーブル端子
(E)が駆動されて計数を開始すると共にセル生成用バ
ッファ22のアウトプットイネーブル端子(OE)が駆
動されてセルの情報部の読み出しが開始する。
に達してデコーダ24から,5〜52を表す出力が発生
すると,ワード番号カウンタ26はイネーブル端子
(E)が駆動されて計数を開始すると共にセル生成用バ
ッファ22のアウトプットイネーブル端子(OE)が駆
動されてセルの情報部の読み出しが開始する。
【0026】すなわち,ワード番号カウンタ26は入力
するクロック信号(セルのバイト周期毎に発生)をクロ
ック入力端子(CLK)で受け取って計数を行い,出力
端子(Q)から発生する計数値はセル生成用バッファ2
2の読み出しアドレスの一部として供給され,アドレス
の残りはチャネル番号カウンタ25から供給される。セ
ル生成用バッファ22から読み出された48バイトの情
報部が読み出されてセレクタ28から出力される。この
時,セレクタ28はデコーダ24の0〜4の出力が無く
なってセル生成用バッファ22の出力を選択するよう切
替えられている。
するクロック信号(セルのバイト周期毎に発生)をクロ
ック入力端子(CLK)で受け取って計数を行い,出力
端子(Q)から発生する計数値はセル生成用バッファ2
2の読み出しアドレスの一部として供給され,アドレス
の残りはチャネル番号カウンタ25から供給される。セ
ル生成用バッファ22から読み出された48バイトの情
報部が読み出されてセレクタ28から出力される。この
時,セレクタ28はデコーダ24の0〜4の出力が無く
なってセル生成用バッファ22の出力を選択するよう切
替えられている。
【0027】セル生成用バッファ22の読み出し動作が
図5に示され,図5のに示すように,一つのチャネル
番号,例えばチャネル番号カウンタ(図3の25)が0
の場合,図3のセル生成用バッファ22内のチャネル番
号0に格納された各データ(D00,D10,D20・・・)
がワード番号カウンタ26(図3)の計数値により順次
アドレスされて読み出される。一つのチャネル番号につ
いて48バイト(ワード)が読み出されると,図3のデ
コーダ24の出力5〜52が無くなって読み出しを停止
する。この後,同様の動作により次のチャネル番号1の
ATMセルのヘッダ(0〜4バイト)の読み出しが行わ
れ,続いてこのチャネル番号1の情報部(5〜52バイ
ト)の読み出しが図5に示すように行われる。
図5に示され,図5のに示すように,一つのチャネル
番号,例えばチャネル番号カウンタ(図3の25)が0
の場合,図3のセル生成用バッファ22内のチャネル番
号0に格納された各データ(D00,D10,D20・・・)
がワード番号カウンタ26(図3)の計数値により順次
アドレスされて読み出される。一つのチャネル番号につ
いて48バイト(ワード)が読み出されると,図3のデ
コーダ24の出力5〜52が無くなって読み出しを停止
する。この後,同様の動作により次のチャネル番号1の
ATMセルのヘッダ(0〜4バイト)の読み出しが行わ
れ,続いてこのチャネル番号1の情報部(5〜52バイ
ト)の読み出しが図5に示すように行われる。
【0028】次に図6に示すセル分解部の実施例の構成
を説明する。60はATMセルが入力する伝送線,61
はタイミング回路,62はヘッダを格納するヘッダラッ
チ,63はヘッダ/チャネル番号変換テーブル,64は
デコーダ,65−1〜65−Nは各加入者に対応して設
けられた分解用バッファである。
を説明する。60はATMセルが入力する伝送線,61
はタイミング回路,62はヘッダを格納するヘッダラッ
チ,63はヘッダ/チャネル番号変換テーブル,64は
デコーダ,65−1〜65−Nは各加入者に対応して設
けられた分解用バッファである。
【0029】動作を説明すると,伝送線60から入力す
るATMセルに同期したセルフレーム信号がタイミング
回路61に入力する。タイミング回路61は,セルのヘ
ッダ(0〜4バイト)期間を表す出力と情報部の期間
(5〜52バイト)を表す出力を発生する。ヘッダラッ
チ62はタイミング回路61からヘッダ期間の出力をイ
ネーブル端子(E)に受け取ると,データ端子(D)に
入力する伝送線60上のヘッダ情報をラッチ(格納)す
る。ヘッダラッチ62に格納されたヘッダ情報の論理パ
ス,論理チャネル情報はヘッダ/チャネル番号変換テー
ブル63に供給される。このヘッダ/チャネル番号変換
テーブル63には予め通信開始前に各加入者番号に対応
してヘッダに挿入する論理パス,論理チャネルが決めら
れるので,ヘッダ情報とチャネル番号を対応付ける情報
が格納されている。
るATMセルに同期したセルフレーム信号がタイミング
回路61に入力する。タイミング回路61は,セルのヘ
ッダ(0〜4バイト)期間を表す出力と情報部の期間
(5〜52バイト)を表す出力を発生する。ヘッダラッ
チ62はタイミング回路61からヘッダ期間の出力をイ
ネーブル端子(E)に受け取ると,データ端子(D)に
入力する伝送線60上のヘッダ情報をラッチ(格納)す
る。ヘッダラッチ62に格納されたヘッダ情報の論理パ
ス,論理チャネル情報はヘッダ/チャネル番号変換テー
ブル63に供給される。このヘッダ/チャネル番号変換
テーブル63には予め通信開始前に各加入者番号に対応
してヘッダに挿入する論理パス,論理チャネルが決めら
れるので,ヘッダ情報とチャネル番号を対応付ける情報
が格納されている。
【0030】従って,ヘッダラッチ62のヘッダ情報を
アドレスとして変換テーブル63を索引することにより
チャネル番号(加入者番号に対応)が出力される。この
チャネル番号はデコーダ64に供給される。デコーダ6
4は,タイミング回路61が情報フィールド期間を表す
出力を発生すると駆動され,デコード動作を実行しチャ
ネル番号(加入者番号)に対応したN個の分解用バッフ
ァ65−1〜65−Nの中から1つのバッファに対して
書き込み端子(W)を駆動する。
アドレスとして変換テーブル63を索引することにより
チャネル番号(加入者番号に対応)が出力される。この
チャネル番号はデコーダ64に供給される。デコーダ6
4は,タイミング回路61が情報フィールド期間を表す
出力を発生すると駆動され,デコード動作を実行しチャ
ネル番号(加入者番号)に対応したN個の分解用バッフ
ァ65−1〜65−Nの中から1つのバッファに対して
書き込み端子(W)を駆動する。
【0031】このため,伝送線60に入力するATMセ
ルの情報部(5〜52バイト)の部分が駆動された分解
用バッファに順次書き込まれる。情報が書き込まれたバ
ッファはそれぞれ各加入者線に接続されており,順次読
み出して加入者へ送信される。
ルの情報部(5〜52バイト)の部分が駆動された分解
用バッファに順次書き込まれる。情報が書き込まれたバ
ッファはそれぞれ各加入者線に接続されており,順次読
み出して加入者へ送信される。
【0032】
【発明の効果】本発明によればセル生成部を複数加入者
情報を多重化する装置に設けるため,電話情報等の低速
で多重度を大きくとれる呼をATM網に収容する時に,
端末毎にセル生成・分解装置(CLAD)を設ける必要
がなくなるので,端末が高価にならず,ATM網への低
速端末の収容が簡単となる。
情報を多重化する装置に設けるため,電話情報等の低速
で多重度を大きくとれる呼をATM網に収容する時に,
端末毎にセル生成・分解装置(CLAD)を設ける必要
がなくなるので,端末が高価にならず,ATM網への低
速端末の収容が簡単となる。
【図1】本発明の原理構成図である。
【図2】セル生成部の実施例の構成図(書き込み側)で
ある。
ある。
【図3】セル生成部の実施例の構成図(読み出し側)で
ある。
ある。
【図4】セル生成用バッファの構成図である。
【図5】バッファへの書き込みと読み出しの対応関係を
示す図である。
示す図である。
【図6】セル分解部の構成図である。
【図7】従来例の説明図である。
1 多重部 2 セル生成部 3 ヘッダ情報用メモリ 4 セル生成用バッファ 5 書き込み手段 6 セル単位読み出し手段 7 セル分解部 8 分解用バッファ 9 ヘッダ解析手段 10 タイミング手段
Claims (4)
- 【請求項1】 ATMセル生成方式において, 複数の低速情報の加入者からの送信情報を受け取って多
重化する多重部と,多重化された情報を入力してATM
セルを発生するセル生成部とを備え, セル生成部は,多重部からの各チャネルの情報をセル生
成用バッファの各チャネルに対応した位置に順次書き込
み,ヘッダ情報の後にセル生成用バッファから各チャネ
ルのデータをATMセルの情報長単位で読み出してセル
を生成することを特徴とするATMセル生成方式。 - 【請求項2】 請求項1において, セル生成部は,多重化したチャネル数の情報をセル化す
るために必要な容量を備えたセル生成用バッファと,該
チャネル数分のヘッダ情報を保持するヘッダ情報用メモ
リを備え, セル生成用バッファをチャネル対応に分割し,各チャネ
ルの情報を対応するバッファ領域に書き込む書き込み手
段と, チャネル毎に順にヘッダ情報用メモリとセル生成用バッ
ファのチャネル対応領域を読み出してセルを生成するセ
ル単位読み出し手段とを備えることを特徴とするATM
セル生成方式。 - 【請求項3】 ATMセル生成方式において, 複数の低速情報の加入者に対応して個別にセル生成用バ
ッファと,各チャネル数分のヘッダ情報を保持するヘッ
ダ情報用メモリを備え, 各加入者からの送信情報を受け取って多重化した情報を
対応する各セル生成用バッファに格納し, チャネル毎にヘッダ情報用メモリの対応領域と前記各チ
ャネルに対応するセル生成用バッファの情報を読み出し
てセルを生成することを特徴とするATMセル生成方
式。 - 【請求項4】 ATMセル分解方式において, 網側から複数の低速情報の加入者へ向かうATMセルを
受け取って各加入者へセルを分解して送出するセル分解
部は, セルのヘッダを解析するヘッダ解析手段と,複数の各加
入者に対応して個別に設けられたセル分解用バッファを
備え, 各ATMセルが入力すると前記ヘッダ解析手段における
ATMセルの宛先加入者を識別し,該識別結果により選
択されたセル分解用バッファにセルの情報部が格納され
ることを特徴とするATMセル分解方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23808892A JPH0685836A (ja) | 1992-09-07 | 1992-09-07 | Atmセル生成方式及び分解方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23808892A JPH0685836A (ja) | 1992-09-07 | 1992-09-07 | Atmセル生成方式及び分解方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0685836A true JPH0685836A (ja) | 1994-03-25 |
Family
ID=17024987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23808892A Withdrawn JPH0685836A (ja) | 1992-09-07 | 1992-09-07 | Atmセル生成方式及び分解方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0685836A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734653A (en) * | 1995-06-01 | 1998-03-31 | Hitachi, Ltd. | Cell/ packet assembly and disassembly apparatus and network system |
-
1992
- 1992-09-07 JP JP23808892A patent/JPH0685836A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734653A (en) * | 1995-06-01 | 1998-03-31 | Hitachi, Ltd. | Cell/ packet assembly and disassembly apparatus and network system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100269650B1 (ko) | 회로 에뮬레이터된 atm 교환기에서 stm 셀을 스위칭시키기 위한 스위치 노드 및 방법 | |
US5509007A (en) | Cell multiplexing apparatus handling multiple items of information | |
US6031838A (en) | ATM switching system | |
JP2890348B2 (ja) | 広帯域網における電話加入者収容方法 | |
EP0482550A1 (en) | A virtual identifier conversion system | |
US5237569A (en) | Method and system for transmitting HDLC data via ATM network | |
KR19990028780A (ko) | 전기 통신 장치와 방법 | |
US5467346A (en) | Packet communication method and packet communication apparatus | |
EP0537743B1 (en) | Switching method for a common memory based switching field and the switching field | |
JP3881102B2 (ja) | 混在網における変換回路 | |
US6628659B1 (en) | ATM cell switching system | |
RU2233036C2 (ru) | Устройство и способ коммутации для асинхронного режима передачи | |
JPH07336354A (ja) | Stmデータ/atmセル変換方法及び装置 | |
JP2824483B2 (ja) | Atm交換機におけるスイッチ診断方式 | |
JPH0685836A (ja) | Atmセル生成方式及び分解方式 | |
US6741598B1 (en) | Switching method, switching equipment and switching network | |
JPH07202895A (ja) | セル多重化方式およびセル多重化装置 | |
KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
EP1052813A1 (en) | Telecommunications apparatus and method | |
JPH09162888A (ja) | セル組立方法およびセル分解方法ならびにclad装置 | |
JP3143339B2 (ja) | Atmセル中継交換方法とその装置 | |
KR0147139B1 (ko) | 에이티엠 망에서의 회선모드 베어러 서비스 연동을 위한 셀 분해 장치 및 그 방법 | |
JPH05183574A (ja) | セル交換装置 | |
KR0185860B1 (ko) | 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치 및 그처리방법 | |
JPH08204716A (ja) | Atmスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |