JP3143339B2 - Ａｔｍセル中継交換方法とその装置 - Google Patents
Ａｔｍセル中継交換方法とその装置Info
- Publication number
- JP3143339B2 JP3143339B2 JP26250994A JP26250994A JP3143339B2 JP 3143339 B2 JP3143339 B2 JP 3143339B2 JP 26250994 A JP26250994 A JP 26250994A JP 26250994 A JP26250994 A JP 26250994A JP 3143339 B2 JP3143339 B2 JP 3143339B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- length
- atm
- format
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ランダムに入力される
各種セルフォーマットのＡＴＭセル各々が、方路対応セ
ルフォーマットに変換された状態として出力されるよう
にしたＡＴＭセル中継交換方法とその装置に関するもの
である。
各種セルフォーマットのＡＴＭセル各々が、方路対応セ
ルフォーマットに変換された状態として出力されるよう
にしたＡＴＭセル中継交換方法とその装置に関するもの
である。
【０００２】
【従来の技術】これまで、ＡＴＭ（Asynchronous Trans
fer Mode：非同期転送モード）セルのスイッチング技術
に関するものとしては、例えば特開平２ー１６６９号公
報に示されたものが知られている。これによる場合、そ
の入出力セルは、専ら固定長のものに限定されたものと
なっている。ところで、これまでのＡＴＭセルスイッチ
ングシステム一般においては、システムに応じ独自のセ
ル長のＡＴＭセルがスイッチング対象として取扱われて
おり、したがって、ＡＴＭセルのセル長が相異なるＡＴ
Ｍセルスイッチングシステム間を接続する場合には、そ
のまま直接接続し得ないことから、図１４に示すよう
に、ＡＴＭセルを一般的な伝送フレ−ム形式に変換する
必要があるものとなっている。即ち、ＣＣＩＴＴ勧告
Ｉ．１２１の図７／Ｉ．１２１（Ｃ）として示すよう
に、ＶOH（bit/s）のオ−バヘッドとＶP （bit/s）のペ
イロ−ドより成る伝送フレ−ム上に、長さ５バイトのヘ
ッダフィ−ルドと長さ４８バイトの情報フィ−ルドより
成る長さ５３（＝５＋４８）バイトのセルを配置した標
準化形式に一旦変換する必要があるというものである。
fer Mode：非同期転送モード）セルのスイッチング技術
に関するものとしては、例えば特開平２ー１６６９号公
報に示されたものが知られている。これによる場合、そ
の入出力セルは、専ら固定長のものに限定されたものと
なっている。ところで、これまでのＡＴＭセルスイッチ
ングシステム一般においては、システムに応じ独自のセ
ル長のＡＴＭセルがスイッチング対象として取扱われて
おり、したがって、ＡＴＭセルのセル長が相異なるＡＴ
Ｍセルスイッチングシステム間を接続する場合には、そ
のまま直接接続し得ないことから、図１４に示すよう
に、ＡＴＭセルを一般的な伝送フレ−ム形式に変換する
必要があるものとなっている。即ち、ＣＣＩＴＴ勧告
Ｉ．１２１の図７／Ｉ．１２１（Ｃ）として示すよう
に、ＶOH（bit/s）のオ−バヘッドとＶP （bit/s）のペ
イロ−ドより成る伝送フレ−ム上に、長さ５バイトのヘ
ッダフィ−ルドと長さ４８バイトの情報フィ−ルドより
成る長さ５３（＝５＋４８）バイトのセルを配置した標
準化形式に一旦変換する必要があるというものである。
【０００３】
【発明が解決しようとする課題】しかしながら、セル長
が相異なるＡＴＭセルスイッチングシステム間を接続す
る度に、そのような変換が行われる場合には、ハードウ
ェア量が徒に増大される結果として、セル長が相異なる
ＡＴＭセルスイッチングシステム間が経済的に接続され
得ないというものである。本発明の第１の目的は、ヘッ
ダ長およびデータ速度が相異なる２以上のＡＴＭセルス
イッチングシステム相互間で、各種のデータ速度および
セルフォーマットのＡＴＭセル各々がハードウェア量少
なくして、方路対応のデータ速度およびセルフォーマッ
トに変換された状態として、方路先に経済的に中継交換
され得るＡＴＭセル中継交換方法とその装置を供するに
ある。本発明の第２の目的は、ヘッダ長およびデータ速
度が相異なる２以上のＡＴＭセルスイッチングシステム
相互間で、各種のデータ速度およびセルフォーマットの
ＡＴＭセル各々がハードウェア量少なくして、方路対応
のデータ速度およびセルフォーマットに変換された状態
として、しかもスイッチング上での正常性が常時確認可
として中継交換され得るＡＴＭセル中継交換方法とその
装置を供するにある。
が相異なるＡＴＭセルスイッチングシステム間を接続す
る度に、そのような変換が行われる場合には、ハードウ
ェア量が徒に増大される結果として、セル長が相異なる
ＡＴＭセルスイッチングシステム間が経済的に接続され
得ないというものである。本発明の第１の目的は、ヘッ
ダ長およびデータ速度が相異なる２以上のＡＴＭセルス
イッチングシステム相互間で、各種のデータ速度および
セルフォーマットのＡＴＭセル各々がハードウェア量少
なくして、方路対応のデータ速度およびセルフォーマッ
トに変換された状態として、方路先に経済的に中継交換
され得るＡＴＭセル中継交換方法とその装置を供するに
ある。本発明の第２の目的は、ヘッダ長およびデータ速
度が相異なる２以上のＡＴＭセルスイッチングシステム
相互間で、各種のデータ速度およびセルフォーマットの
ＡＴＭセル各々がハードウェア量少なくして、方路対応
のデータ速度およびセルフォーマットに変換された状態
として、しかもスイッチング上での正常性が常時確認可
として中継交換され得るＡＴＭセル中継交換方法とその
装置を供するにある。
【０００４】
【課題を解決するための手段】上記第１の目的は、複数
の入線各々からのＡＴＭセル各々は、所定位置に方路情
報が挿入され、且つ固定長バイトが付加された固定ヘッ
ダフォーマットに変換された状態の、同一固定セル長
で、データ速度が大とされた同一セルフォーマットに一
旦変換されつつ、該セルフォーマット内のヘッダに含ま
れている方路情報をスイッチング制御情報として方路対
応にスイッチングされた上、方路対応のデータ速度およ
びセルフォーマットに再変換されつつ、該方路対応の出
線より出力されることで達成される。また、ＡＴＭセル
中継交換装置の構成要件としては、入線対応に設けら
れ、且つ該入線からのＡＴＭセル各々を、所定位置に方
路情報が挿入され、且つ固定長バイトが付加された固定
ヘッダフォーマットに変換された状態の、同一固定セル
長で、データ速度が大とされた同一セルフォーマットに
一旦変換するセル長変換受信部と、該セル長変換受信部
各々からの、フォーマット変換状態にあるＡＴＭセル各
々を、該ＡＴＭセルにおけるヘッダに含まれている方路
情報をスイッチング制御情報として方路対応にスイッチ
ングするＡＴＭセルスイッチング部と、出線対応に設け
られ、且つ上記ＡＴＭセルスイッチング部からの、方路
対応にスイッチングされたＡＴＭセル各々を該方路対応
のデータ速度およびセルフォーマットに再変換しつつ、
該出線より出力するセル長変換送信部とが具備されるこ
とで達成される。
の入線各々からのＡＴＭセル各々は、所定位置に方路情
報が挿入され、且つ固定長バイトが付加された固定ヘッ
ダフォーマットに変換された状態の、同一固定セル長
で、データ速度が大とされた同一セルフォーマットに一
旦変換されつつ、該セルフォーマット内のヘッダに含ま
れている方路情報をスイッチング制御情報として方路対
応にスイッチングされた上、方路対応のデータ速度およ
びセルフォーマットに再変換されつつ、該方路対応の出
線より出力されることで達成される。また、ＡＴＭセル
中継交換装置の構成要件としては、入線対応に設けら
れ、且つ該入線からのＡＴＭセル各々を、所定位置に方
路情報が挿入され、且つ固定長バイトが付加された固定
ヘッダフォーマットに変換された状態の、同一固定セル
長で、データ速度が大とされた同一セルフォーマットに
一旦変換するセル長変換受信部と、該セル長変換受信部
各々からの、フォーマット変換状態にあるＡＴＭセル各
々を、該ＡＴＭセルにおけるヘッダに含まれている方路
情報をスイッチング制御情報として方路対応にスイッチ
ングするＡＴＭセルスイッチング部と、出線対応に設け
られ、且つ上記ＡＴＭセルスイッチング部からの、方路
対応にスイッチングされたＡＴＭセル各々を該方路対応
のデータ速度およびセルフォーマットに再変換しつつ、
該出線より出力するセル長変換送信部とが具備されるこ
とで達成される。
【０００５】上記第２の目的は、複数の入線各々からの
ＡＴＭセル各々は、所定位置に方路情報が挿入され、且
つ固定長バイトが付加された固定ヘッダフォーマットに
変換された上、セルフォーマット最後尾に導通試験用デ
ータが付加された状態の、同一固定セル長で、データ速
度が大とされた同一セルフォーマットに一旦変換されつ
つ、該セルフォーマット内のヘッダに含まれている方路
情報をスイッチング制御情報として方路対応にスイッチ
ングされた上、導通試験用データが解析用として分離さ
れた状態で、方路対応のデータ速度およびセルフォーマ
ットに再変換されつつ、該方路対応の出線より出力され
ることで達成される。また、ＡＴＭセル中継交換装置の
構成要件としては、入線対応に設けられ、且つ該入線か
らのＡＴＭセル各々を、所定位置に方路情報が挿入さ
れ、且つ固定長バイトが付加された固定ヘッダフォーマ
ットに変換した上、セルフォーマット最後尾に導通試験
用データが付加された状態の、同一固定セル長で、デー
タ速度が大とされた同一セルフォーマットに一旦変換す
るセル長変換受信部と、該セル長変換受信部各々から
の、フォーマット変換状態にあるＡＴＭセル各々を、該
ＡＴＭセルにおけるヘッダに含まれている方路情報をス
イッチング制御情報として方路対応にスイッチングする
ＡＴＭセルスイッチング部と、出線対応に設けられ、且
つ上記ＡＴＭセルスイッチング部からの、方路対応にス
イッチングされたＡＴＭセル各々を、該ＡＴＭセルから
導通試験用データが解析用として分離された状態で、該
方路対応のデータ速度およびセルフォーマットに再変換
しつつ、該出線より出力するセル長変換送信部とが具備
されることで達成される。
ＡＴＭセル各々は、所定位置に方路情報が挿入され、且
つ固定長バイトが付加された固定ヘッダフォーマットに
変換された上、セルフォーマット最後尾に導通試験用デ
ータが付加された状態の、同一固定セル長で、データ速
度が大とされた同一セルフォーマットに一旦変換されつ
つ、該セルフォーマット内のヘッダに含まれている方路
情報をスイッチング制御情報として方路対応にスイッチ
ングされた上、導通試験用データが解析用として分離さ
れた状態で、方路対応のデータ速度およびセルフォーマ
ットに再変換されつつ、該方路対応の出線より出力され
ることで達成される。また、ＡＴＭセル中継交換装置の
構成要件としては、入線対応に設けられ、且つ該入線か
らのＡＴＭセル各々を、所定位置に方路情報が挿入さ
れ、且つ固定長バイトが付加された固定ヘッダフォーマ
ットに変換した上、セルフォーマット最後尾に導通試験
用データが付加された状態の、同一固定セル長で、デー
タ速度が大とされた同一セルフォーマットに一旦変換す
るセル長変換受信部と、該セル長変換受信部各々から
の、フォーマット変換状態にあるＡＴＭセル各々を、該
ＡＴＭセルにおけるヘッダに含まれている方路情報をス
イッチング制御情報として方路対応にスイッチングする
ＡＴＭセルスイッチング部と、出線対応に設けられ、且
つ上記ＡＴＭセルスイッチング部からの、方路対応にス
イッチングされたＡＴＭセル各々を、該ＡＴＭセルから
導通試験用データが解析用として分離された状態で、該
方路対応のデータ速度およびセルフォーマットに再変換
しつつ、該出線より出力するセル長変換送信部とが具備
されることで達成される。
【０００６】
【作用】入線対応に設けられたセル長変換受信部では、
その入線からのＡＴＭセル各々は、所定位置に方路情報
が挿入され、且つ固定長バイトが付加された固定ヘッダ
フォーマットに変換された状態の、同一固定セル長で、
データ速度が大とされた同一セルフォーマットに一旦変
換されるが、このフォーマット変換に並行して、セル長
変換受信部各々からの、フォーマット変換状態にあるＡ
ＴＭセル各々は、そのＡＴＭセルにおけるヘッダに含ま
れている方路情報をスイッチング制御情報としてＡＴＭ
セルスイッチング部で方路対応にスイッチングされるよ
うにしたものである。ＡＴＭセルスイッチング部から
の、方路対応にスイッチングされたＡＴＭセル各々は、
その後、セル長変換送信部で方路対応のデータ速度およ
びセルフォーマットに再変換されつつ、その出線より出
力される場合は、ヘッダ長およびデータ速度が相異なる
２以上のＡＴＭセルスイッチングシステム間で、各種の
データ速度およびセルフォーマットのＡＴＭセル各々が
ハードウェア量少なくして、方路対応のデータ速度およ
びセルフォーマットに変換された状態として、方路先に
経済的に中継交換され得るものである。また、セル長変
換受信部によって、スイッチング対象としてのＡＴＭセ
ル各々に導通試験用データが付加された上、ＡＴＭセル
スイッチング部を介された後に、その導通試験用データ
がセル長変換送信部で解析される場合には、スイッチン
グ上での正常性が常時確認可とされるものである。
その入線からのＡＴＭセル各々は、所定位置に方路情報
が挿入され、且つ固定長バイトが付加された固定ヘッダ
フォーマットに変換された状態の、同一固定セル長で、
データ速度が大とされた同一セルフォーマットに一旦変
換されるが、このフォーマット変換に並行して、セル長
変換受信部各々からの、フォーマット変換状態にあるＡ
ＴＭセル各々は、そのＡＴＭセルにおけるヘッダに含ま
れている方路情報をスイッチング制御情報としてＡＴＭ
セルスイッチング部で方路対応にスイッチングされるよ
うにしたものである。ＡＴＭセルスイッチング部から
の、方路対応にスイッチングされたＡＴＭセル各々は、
その後、セル長変換送信部で方路対応のデータ速度およ
びセルフォーマットに再変換されつつ、その出線より出
力される場合は、ヘッダ長およびデータ速度が相異なる
２以上のＡＴＭセルスイッチングシステム間で、各種の
データ速度およびセルフォーマットのＡＴＭセル各々が
ハードウェア量少なくして、方路対応のデータ速度およ
びセルフォーマットに変換された状態として、方路先に
経済的に中継交換され得るものである。また、セル長変
換受信部によって、スイッチング対象としてのＡＴＭセ
ル各々に導通試験用データが付加された上、ＡＴＭセル
スイッチング部を介された後に、その導通試験用データ
がセル長変換送信部で解析される場合には、スイッチン
グ上での正常性が常時確認可とされるものである。
【０００７】
【実施例】以下、本発明を図１から図１３により説明す
る。先ず本発明によるＡＴＭセル中継交換装置について
説明すれば、図１はその一例での概要構成を示したもの
である。このＡＴＭセル中継交換装置によって、複数の
入線ｌ1〜ｌn各々からランダムに、しかも一般に相異な
るデータ速度を以て入力される、ヘッダのバイト長がそ
の入線ｌ1〜ｌn対応の長さとされ、かつユーザデータと
してのペイロードのバイト長が入線ｌ1〜ｌn共通に同一
固定長とされた各種セルフォーマットとしてのＡＴＭセ
ル各々は、方路対応のデータ速度およびセルフォーマッ
トに変換された状態として、その方路対応の出線４1〜
４nより出力されているものである。図２には中継交換
対象としてのＡＴＭセルのセルフォーマットが示されて
いるが、入線ｌ1〜ｌn各々から入力されるＡＴＭセル
と、出線４1〜４nより出力されるＡＴＭセルとは、とも
にそのヘッダのバイト長が可変長とされるも、ユーザデ
ータとしてのペイロードは同一固定バイト長とされたも
のとなっている。
る。先ず本発明によるＡＴＭセル中継交換装置について
説明すれば、図１はその一例での概要構成を示したもの
である。このＡＴＭセル中継交換装置によって、複数の
入線ｌ1〜ｌn各々からランダムに、しかも一般に相異な
るデータ速度を以て入力される、ヘッダのバイト長がそ
の入線ｌ1〜ｌn対応の長さとされ、かつユーザデータと
してのペイロードのバイト長が入線ｌ1〜ｌn共通に同一
固定長とされた各種セルフォーマットとしてのＡＴＭセ
ル各々は、方路対応のデータ速度およびセルフォーマッ
トに変換された状態として、その方路対応の出線４1〜
４nより出力されているものである。図２には中継交換
対象としてのＡＴＭセルのセルフォーマットが示されて
いるが、入線ｌ1〜ｌn各々から入力されるＡＴＭセル
と、出線４1〜４nより出力されるＡＴＭセルとは、とも
にそのヘッダのバイト長が可変長とされるも、ユーザデ
ータとしてのペイロードは同一固定バイト長とされたも
のとなっている。
【０００８】より詳細に説明すれば、入線１1〜１n各々
には、例えばＡＴＭセルスイッチングシステム（中継交
換機に相当）やＡＴＭ−ＭＵＸ／ＤＭＸ（加入者線交換
機に相当）、ラインインタ−フェ−ス（ユーザインタフ
ェースに相当）からのＡＴＭセルが異なるデータ速度を
以て、しかもセル長がＬ1〜Ｌnバイトとされた状態とし
て入力されるものとなっている。これらＡＴＭセルは入
線１1〜１n対応に設けられたセル長変換受信部５1〜５n
各々での処理によって、先ずデータ速度が大とされた、
セル長Ｍ（＞Ｌ1，Ｌ2，… …，Ｌn）バイトのＡＴＭ
セル（そのセルフォーマットは、ヘッダ（固定バイト
長）＋付加バイト（固定バイト長）＋ペイロード（固定
バイト長）とされ、全体としてのセル長がＭバイト）に
一旦変換されつつ、スイッチ部入力線２1〜２n上に出力
されるものとなっている。ＡＴＭセルスイッチング部１
ではまた、長変換受信部５1〜５n各々からのＡＴＭセル
は、そのヘッダ内に含まれている方路情報をスイッチン
グ制御情報として、方路対応にスイッチングされた上、
スイッチ部出力線３1〜３nをを介し、方路対応に設けら
れているセル長変換送信部６1〜６nで方路対応のデータ
速度およびセルフォーマットに変換された状態として、
出線４1〜４nから方路先に中継交換されているものであ
る。出線４1〜４n対応の方路先としては、例えば上記Ａ
ＴＭセルスイッチングシステムやＡＴＭ−ＭＵＸ／ＤＭ
Ｘ、ラインインタ−フェ−スが考えられるが、このよう
にして中継交換が行われる場合には、例えばＡＴＭセル
スイッチングシステムからのＡＴＭセルは、方路対応の
データ速度およびセルフォーマットに変換された状態と
して、ＡＴＭ−ＭＵＸ／ＤＭＸやラインインタ−フェ−
スに中継交換され得るものである。ＡＴＭ−ＭＵＸやＤ
ＭＸやラインインタ−フェ−スからのＡＴＭセルも同様
にして、自己以外の方路先に中継交換され得るものであ
る。
には、例えばＡＴＭセルスイッチングシステム（中継交
換機に相当）やＡＴＭ−ＭＵＸ／ＤＭＸ（加入者線交換
機に相当）、ラインインタ−フェ−ス（ユーザインタフ
ェースに相当）からのＡＴＭセルが異なるデータ速度を
以て、しかもセル長がＬ1〜Ｌnバイトとされた状態とし
て入力されるものとなっている。これらＡＴＭセルは入
線１1〜１n対応に設けられたセル長変換受信部５1〜５n
各々での処理によって、先ずデータ速度が大とされた、
セル長Ｍ（＞Ｌ1，Ｌ2，… …，Ｌn）バイトのＡＴＭ
セル（そのセルフォーマットは、ヘッダ（固定バイト
長）＋付加バイト（固定バイト長）＋ペイロード（固定
バイト長）とされ、全体としてのセル長がＭバイト）に
一旦変換されつつ、スイッチ部入力線２1〜２n上に出力
されるものとなっている。ＡＴＭセルスイッチング部１
ではまた、長変換受信部５1〜５n各々からのＡＴＭセル
は、そのヘッダ内に含まれている方路情報をスイッチン
グ制御情報として、方路対応にスイッチングされた上、
スイッチ部出力線３1〜３nをを介し、方路対応に設けら
れているセル長変換送信部６1〜６nで方路対応のデータ
速度およびセルフォーマットに変換された状態として、
出線４1〜４nから方路先に中継交換されているものであ
る。出線４1〜４n対応の方路先としては、例えば上記Ａ
ＴＭセルスイッチングシステムやＡＴＭ−ＭＵＸ／ＤＭ
Ｘ、ラインインタ−フェ−スが考えられるが、このよう
にして中継交換が行われる場合には、例えばＡＴＭセル
スイッチングシステムからのＡＴＭセルは、方路対応の
データ速度およびセルフォーマットに変換された状態と
して、ＡＴＭ−ＭＵＸ／ＤＭＸやラインインタ−フェ−
スに中継交換され得るものである。ＡＴＭ−ＭＵＸやＤ
ＭＸやラインインタ−フェ−スからのＡＴＭセルも同様
にして、自己以外の方路先に中継交換され得るものであ
る。
【０００９】さて、ここで、ＡＴＭセル中継交換装置を
構成している要素のうち、先ずセル長変換受信部５1〜
５nについて説明すれば、図３は入り線上、スイッチ部
入力線上、スイッチ部出力線上および出線上での一例で
のＡＴＭセルフォーマットを、また、図４はセル長変換
受信部の一例での詳細構成を示したものである。セル長
変換受信部５1〜５nは同一として構成されているが、図
４に示すように、セル長変換受信部は、速度変換手段と
してのデ−タ一時記憶部（ＦＩＦＯ）２と、方路情報等
を所定位置に挿入するための、ヘッダフォーマット変換
手段としてのヘッダ変換部３と、ヘッダ変換部３、デ−
タ一時記憶部２各々からのデータを選択的に出力するす
るためのセル合成部４とを主構成要素として構成された
ものとなっている。後述のように、入線からのＡＴＭセ
ルを固定セルフォーマットのＡＴＭセルに変換するため
には、制御部１ａによって、ヘッダパターン変換部への
変換テーブルの格納やヘッダ速度変換メモリにおける書
込み／読出しタイミング、デ−タ一時記憶部２からの読
出しタイミング、セル合成部４での選択出力タイミング
が、入線からのＡＴＭセルに応じ所望に制御される必要
があるが、如何に制御されるかは外部から事前に指示さ
れるものとなっている。ワークステーション１０３、あ
るいは通信部１０４からの指示にもとづき、制御部１０
１では、ヘッダパターン変換ルール部１０２におけるヘ
ッダパターン変換ルールを参照しつつ、ヘッダパターン
変換部には所望の変換テーブルが事前格納される一方で
は、制御部１ａには、各種タイミングが事前に指示され
ているものである。このような事情は、セル長変換送信
部で、固定セルフォーマットのＡＴＭセルを方路対応の
データ速度およびセルフォーマットのＡＴＭセルに変換
する場合にも同様とされているものである。
構成している要素のうち、先ずセル長変換受信部５1〜
５nについて説明すれば、図３は入り線上、スイッチ部
入力線上、スイッチ部出力線上および出線上での一例で
のＡＴＭセルフォーマットを、また、図４はセル長変換
受信部の一例での詳細構成を示したものである。セル長
変換受信部５1〜５nは同一として構成されているが、図
４に示すように、セル長変換受信部は、速度変換手段と
してのデ−タ一時記憶部（ＦＩＦＯ）２と、方路情報等
を所定位置に挿入するための、ヘッダフォーマット変換
手段としてのヘッダ変換部３と、ヘッダ変換部３、デ−
タ一時記憶部２各々からのデータを選択的に出力するす
るためのセル合成部４とを主構成要素として構成された
ものとなっている。後述のように、入線からのＡＴＭセ
ルを固定セルフォーマットのＡＴＭセルに変換するため
には、制御部１ａによって、ヘッダパターン変換部への
変換テーブルの格納やヘッダ速度変換メモリにおける書
込み／読出しタイミング、デ−タ一時記憶部２からの読
出しタイミング、セル合成部４での選択出力タイミング
が、入線からのＡＴＭセルに応じ所望に制御される必要
があるが、如何に制御されるかは外部から事前に指示さ
れるものとなっている。ワークステーション１０３、あ
るいは通信部１０４からの指示にもとづき、制御部１０
１では、ヘッダパターン変換ルール部１０２におけるヘ
ッダパターン変換ルールを参照しつつ、ヘッダパターン
変換部には所望の変換テーブルが事前格納される一方で
は、制御部１ａには、各種タイミングが事前に指示され
ているものである。このような事情は、セル長変換送信
部で、固定セルフォーマットのＡＴＭセルを方路対応の
データ速度およびセルフォーマットのＡＴＭセルに変換
する場合にも同様とされているものである。
【００１０】さて、より具体的に、セル長変換受信部に
おけるセル長変換例を図３を参照しつつ説明すれば、入
線１1上のセル長がＬ1バイト、データ速度がｅ1 bpsの
ＡＴＭセル（ヘッダおよびペイロード）はデ−タ一時記
憶部２に順次記憶される一方では、ヘッダ内情報はま
た、別途ヘッダ変換部３にアドレス情報の一部として送
られるものとなっている。ヘッダ変換部３はヘッダパタ
ーン変換部（主構成要素としてＲＡＭを含む）およびヘ
ッダ速度変換メモリ（ＦＩＦＯ）から構成されている
が、ヘッダパターン変換部では、そのヘッダ内情報各々
はそれ自体がアドレス情報の一部として、そのヘッダ内
情報は予め定められた固定フォーマット情報に変換され
た上、ヘッダ速度変換メモリに一時記憶された後、読出
し速度ｆ（＞ｅ1） bpsにてセル合成部４を介し読み出
されているものである。この読出しが終了した後は、デ
−タ一時記憶部２に待機されていたＡＴＭセル（ヘッダ
およびペイロード）は、そのヘッダフォーマットに応じ
た時間後に読出し速度ｆ bpsにてセル合成部４を介し読
み出されているものである。後に詳述するが、結局、セ
ル合成部４からスイッチ部入力線２1上には、データ速
度がｆ bpsとされた、セル長ＭバイトのＡＴＭセルが、
そのセルフォーマットがヘッダ（固定バイト長）＋付加
バイト（固定バイト長）＋ペイロード（固定バイト長）
として得られているものである。このセルフォーマット
内に含まれている付加バイト自体は無意味なものとされ
るが、上記説明からも判るように、付加バイトには元の
ヘッダが含まれているが、これ以外には、ヘッダ読出し
終了時点からＡＴＭセル読出し開始時点までの時間に相
当する空白バイト部分が含まれているものである。
おけるセル長変換例を図３を参照しつつ説明すれば、入
線１1上のセル長がＬ1バイト、データ速度がｅ1 bpsの
ＡＴＭセル（ヘッダおよびペイロード）はデ−タ一時記
憶部２に順次記憶される一方では、ヘッダ内情報はま
た、別途ヘッダ変換部３にアドレス情報の一部として送
られるものとなっている。ヘッダ変換部３はヘッダパタ
ーン変換部（主構成要素としてＲＡＭを含む）およびヘ
ッダ速度変換メモリ（ＦＩＦＯ）から構成されている
が、ヘッダパターン変換部では、そのヘッダ内情報各々
はそれ自体がアドレス情報の一部として、そのヘッダ内
情報は予め定められた固定フォーマット情報に変換され
た上、ヘッダ速度変換メモリに一時記憶された後、読出
し速度ｆ（＞ｅ1） bpsにてセル合成部４を介し読み出
されているものである。この読出しが終了した後は、デ
−タ一時記憶部２に待機されていたＡＴＭセル（ヘッダ
およびペイロード）は、そのヘッダフォーマットに応じ
た時間後に読出し速度ｆ bpsにてセル合成部４を介し読
み出されているものである。後に詳述するが、結局、セ
ル合成部４からスイッチ部入力線２1上には、データ速
度がｆ bpsとされた、セル長ＭバイトのＡＴＭセルが、
そのセルフォーマットがヘッダ（固定バイト長）＋付加
バイト（固定バイト長）＋ペイロード（固定バイト長）
として得られているものである。このセルフォーマット
内に含まれている付加バイト自体は無意味なものとされ
るが、上記説明からも判るように、付加バイトには元の
ヘッダが含まれているが、これ以外には、ヘッダ読出し
終了時点からＡＴＭセル読出し開始時点までの時間に相
当する空白バイト部分が含まれているものである。
【００１１】また、入線１2上のＡＴＭセルは１セル時
間が入線１1上のＡＴＭセルと同一とされているも、デ
ータ速度ｅ2（＜ｅ1）が遅い(バイト数が少ない)場合が
想定されており、入線１1上のＡＴＭセルに比し、空白
バイト部分でのバイト数が大とされた付加バイトが挿入
されることによって、スイッチ部入力線２2上には、先
の場合と同様、データ速度がｆ bpsとされた、セル長Ｍ
バイトのＡＴＭセルが、そのセルフォーマットがヘッダ
（固定バイト長）＋付加バイト（固定バイト長）＋ペイ
ロード（固定バイト長）として得られているものであ
る。更に、入線１n上でのＡＴＭセルはその１セル時間
が入線１1上のものより長く、しかもデータ速度ｅn（＜
ｅ1）が遅い場合が想定されているが、このようなＡＴ
Ｍセルの場合には、スイッチ部入力線2n上にその変換状
態が示されているように、速度整合用の空セルが挿入さ
れつつ、データ速度がｆ bpsとされた、セル長Ｍバイト
のＡＴＭセルが得られるようにすればものである。
間が入線１1上のＡＴＭセルと同一とされているも、デ
ータ速度ｅ2（＜ｅ1）が遅い(バイト数が少ない)場合が
想定されており、入線１1上のＡＴＭセルに比し、空白
バイト部分でのバイト数が大とされた付加バイトが挿入
されることによって、スイッチ部入力線２2上には、先
の場合と同様、データ速度がｆ bpsとされた、セル長Ｍ
バイトのＡＴＭセルが、そのセルフォーマットがヘッダ
（固定バイト長）＋付加バイト（固定バイト長）＋ペイ
ロード（固定バイト長）として得られているものであ
る。更に、入線１n上でのＡＴＭセルはその１セル時間
が入線１1上のものより長く、しかもデータ速度ｅn（＜
ｅ1）が遅い場合が想定されているが、このようなＡＴ
Ｍセルの場合には、スイッチ部入力線2n上にその変換状
態が示されているように、速度整合用の空セルが挿入さ
れつつ、データ速度がｆ bpsとされた、セル長Ｍバイト
のＡＴＭセルが得られるようにすればものである。
【００１２】ここで、ヘッダパターン変換部におけるヘ
ッダフォーマット変換例として、例えばセル長がそれぞ
れ５４バイト、５３バイトのＡＴＭセルをセル長が６４
バイトのＡＴＭセルに変換する場合について図６から図
９により具体的に説明する。図６に示すように、５４バ
イト（ヘッダ長６バイト＋ペイロード長４８バイト）の
ＡＴＭセルは図７（Ａ）に示す変換テーブル１によっ
て、６４バイト（ヘッダ長６バイト＋付加バイト長１０
バイト＋ペイロード長４８バイト）のＡＴＭセルに、ま
た、５３バイト（ヘッダ長５バイト＋ペイロード長４８
バイト）のＡＴＭセルは図７（Ｂ）に示す変換テーブル
２によって、６４バイト（ヘッダ長６バイト＋付加バイ
ト長１０バイト＋ペイロード長４８バイト）のＡＴＭセ
ルにそれぞれ変換しようというものであるが、図６から
も判るように、元のヘッダのバイト数如何に拘らず、そ
のヘッダのヘッダフォーマットは６バイトフォーマット
に強制的に変換されたものとなっている。因みに、図６
に示すヘッダ内に付された各種識別表示について簡単に
説明すれば以下のようである。 ＶＣＩ：仮想チャネル識別子 ＶＰＩ：仮想パス識別子 ＰＴ：ペイロードタイプ（情報フィールド内の情報種
別） ＣＬＰ：セル損失優先表示（ネットワークが輻輳状態に
ある場合に、優先的に損失されてもよいセルの表示） ＲＴ，ＲＴＧ（非一般的名称）：ＡＴＭセルスイッチン
グシステムでスイッチング制御情報として参照される方
路（ルーティング）情報 ＲＥＳ：将来的に何等かの使用目的のために確保されて
いるエリア（リザーブエリア） 以上の各種式別表示のうち、識別表示ＲＴ，ＲＴＧはそ
のＡＴＭセルの方路先を一義的に決定するものとされて
いることから、ヘッダフォーマット変換後のヘッダ内所
定位置に挿入された上、ＡＴＭセルスイッチング部１で
は、それをスイッチング制御情報として参照の上、その
ＡＴＭセルは方路先にスイッチングされているものであ
る。
ッダフォーマット変換例として、例えばセル長がそれぞ
れ５４バイト、５３バイトのＡＴＭセルをセル長が６４
バイトのＡＴＭセルに変換する場合について図６から図
９により具体的に説明する。図６に示すように、５４バ
イト（ヘッダ長６バイト＋ペイロード長４８バイト）の
ＡＴＭセルは図７（Ａ）に示す変換テーブル１によっ
て、６４バイト（ヘッダ長６バイト＋付加バイト長１０
バイト＋ペイロード長４８バイト）のＡＴＭセルに、ま
た、５３バイト（ヘッダ長５バイト＋ペイロード長４８
バイト）のＡＴＭセルは図７（Ｂ）に示す変換テーブル
２によって、６４バイト（ヘッダ長６バイト＋付加バイ
ト長１０バイト＋ペイロード長４８バイト）のＡＴＭセ
ルにそれぞれ変換しようというものであるが、図６から
も判るように、元のヘッダのバイト数如何に拘らず、そ
のヘッダのヘッダフォーマットは６バイトフォーマット
に強制的に変換されたものとなっている。因みに、図６
に示すヘッダ内に付された各種識別表示について簡単に
説明すれば以下のようである。 ＶＣＩ：仮想チャネル識別子 ＶＰＩ：仮想パス識別子 ＰＴ：ペイロードタイプ（情報フィールド内の情報種
別） ＣＬＰ：セル損失優先表示（ネットワークが輻輳状態に
ある場合に、優先的に損失されてもよいセルの表示） ＲＴ，ＲＴＧ（非一般的名称）：ＡＴＭセルスイッチン
グシステムでスイッチング制御情報として参照される方
路（ルーティング）情報 ＲＥＳ：将来的に何等かの使用目的のために確保されて
いるエリア（リザーブエリア） 以上の各種式別表示のうち、識別表示ＲＴ，ＲＴＧはそ
のＡＴＭセルの方路先を一義的に決定するものとされて
いることから、ヘッダフォーマット変換後のヘッダ内所
定位置に挿入された上、ＡＴＭセルスイッチング部１で
は、それをスイッチング制御情報として参照の上、その
ＡＴＭセルは方路先にスイッチングされているものであ
る。
【００１３】さて、図８にはヘッダ変換部３、特にヘッ
ダパタ−ン変換部の具体的構成が示されているが、これ
によりヘッダフォーマット変換が如何に行われるかを説
明すれば以下のようである。即ち、ヘッダパタ−ン変換
部に、ヘッダフォーマット変換されるべきＡＴＭセルの
セル先頭位置（ヘッダ先頭位置）を示すセルトップ信号
が入力された場合、この信号の出現時点を契機として、
８ビットカウンタでは、セル先頭からのバイト数が順次
カウントされるものとなっている。このようにして順次
更新されるカウント値と、８ビットパラレルデータとし
てのセルデ−タとを読出しアドレスとしてＲＡＭをアク
セスすれば、ＲＡＭには、図７（Ａ）に示す変換テ−ブ
ル１が変換されるべきＡＴＭセル（５４バイトＡＴＭセ
ル）に応じて予め記憶されていることから、読出しアド
レスが順次更新される度に、読出しアドレス対応の読出
しデータとして、６４バイトＡＴＭセルフォーマットに
おけるヘッダ情報が順次得られた上、ヘッダ速度変換メ
モリに一時記憶されているものである。
ダパタ−ン変換部の具体的構成が示されているが、これ
によりヘッダフォーマット変換が如何に行われるかを説
明すれば以下のようである。即ち、ヘッダパタ−ン変換
部に、ヘッダフォーマット変換されるべきＡＴＭセルの
セル先頭位置（ヘッダ先頭位置）を示すセルトップ信号
が入力された場合、この信号の出現時点を契機として、
８ビットカウンタでは、セル先頭からのバイト数が順次
カウントされるものとなっている。このようにして順次
更新されるカウント値と、８ビットパラレルデータとし
てのセルデ−タとを読出しアドレスとしてＲＡＭをアク
セスすれば、ＲＡＭには、図７（Ａ）に示す変換テ−ブ
ル１が変換されるべきＡＴＭセル（５４バイトＡＴＭセ
ル）に応じて予め記憶されていることから、読出しアド
レスが順次更新される度に、読出しアドレス対応の読出
しデータとして、６４バイトＡＴＭセルフォーマットに
おけるヘッダ情報が順次得られた上、ヘッダ速度変換メ
モリに一時記憶されているものである。
【００１４】したがって、制御部１ａによって、ヘッダ
速度変換メモリにおける書込み／読出しタイミングと、
デ−タ一時記憶部からの読出しタイミングと、セル合成
部４での選択出力とを所望に制御すれば、セル合成部４
からは６４バイトＡＴＭセルフォーマットのＡＴＭセル
が得られるものである。ここで、５４バイトＡＴＭセル
が如何に６４バイトＡＴＭセルに変換されるかを図９を
参照しつつ説明すれば以下のようである。即ち、セルト
ップ信号が出現した時点から、タイミング制御部１ａに
よる制御下に、ＦＩＦＯとしてのヘッダ速度変換メモリ
に対しては、ヘッダ情報６バイト分の書込み制御信号１
０５が連続的に発生される一方では、そのセルトップ信
号の出現時点より２バイト分程度遅れて、ヘッダ情報６
バイト分の読出し制御信号１０６が連続的に発生される
ものとなっている。ヘッダ速度変換メモリからの読出し
に際しては、５４バイトＡＴＭセルのデータ速度の６４
／５４倍の読出し速度でヘッダ情報６バイト分が読み出
されているものである。一方、５４バイトＡＴＭセルデ
ータが順次一時記憶されている状態にある、ＦＩＦＯと
してのデ−タ一時記憶部２へは、ヘッダ速度変換メモリ
への読出し開始時点より１０バイト遅れて５４バイト分
の読出し制御信号１０７が連続的に発生されるものとな
っている。ヘッダ速度変換メモリからの読出しと同様、
デ−タ一時記憶部２からの読出しに際しては、５４バイ
トＡＴＭセルのデータ速度の６４／５４倍の読出し速度
で５４バイトＡＴＭセルが読み出されているものであ
る。結局、セル合成部４からは、ヘッダ速度変換メモリ
からのヘッダ情報６バイト分に引き続いて、空白バイト
が４バイト分、デ−タ一時記憶部２からのヘッダ情報が
６バイト分、ペイロードが４８バイト分が順次得られる
が、このうち、空白バイト４バイト分とデ−タ一時記憶
部２からのヘッダ情報６バイト分は付加バイトとして、
６４バイトＡＴＭセルフォーマット内に挿入されている
ものである。
速度変換メモリにおける書込み／読出しタイミングと、
デ−タ一時記憶部からの読出しタイミングと、セル合成
部４での選択出力とを所望に制御すれば、セル合成部４
からは６４バイトＡＴＭセルフォーマットのＡＴＭセル
が得られるものである。ここで、５４バイトＡＴＭセル
が如何に６４バイトＡＴＭセルに変換されるかを図９を
参照しつつ説明すれば以下のようである。即ち、セルト
ップ信号が出現した時点から、タイミング制御部１ａに
よる制御下に、ＦＩＦＯとしてのヘッダ速度変換メモリ
に対しては、ヘッダ情報６バイト分の書込み制御信号１
０５が連続的に発生される一方では、そのセルトップ信
号の出現時点より２バイト分程度遅れて、ヘッダ情報６
バイト分の読出し制御信号１０６が連続的に発生される
ものとなっている。ヘッダ速度変換メモリからの読出し
に際しては、５４バイトＡＴＭセルのデータ速度の６４
／５４倍の読出し速度でヘッダ情報６バイト分が読み出
されているものである。一方、５４バイトＡＴＭセルデ
ータが順次一時記憶されている状態にある、ＦＩＦＯと
してのデ−タ一時記憶部２へは、ヘッダ速度変換メモリ
への読出し開始時点より１０バイト遅れて５４バイト分
の読出し制御信号１０７が連続的に発生されるものとな
っている。ヘッダ速度変換メモリからの読出しと同様、
デ−タ一時記憶部２からの読出しに際しては、５４バイ
トＡＴＭセルのデータ速度の６４／５４倍の読出し速度
で５４バイトＡＴＭセルが読み出されているものであ
る。結局、セル合成部４からは、ヘッダ速度変換メモリ
からのヘッダ情報６バイト分に引き続いて、空白バイト
が４バイト分、デ−タ一時記憶部２からのヘッダ情報が
６バイト分、ペイロードが４８バイト分が順次得られる
が、このうち、空白バイト４バイト分とデ−タ一時記憶
部２からのヘッダ情報６バイト分は付加バイトとして、
６４バイトＡＴＭセルフォーマット内に挿入されている
ものである。
【００１５】一方、５３バイトＡＴＭセルの６４バイト
ＡＴＭセルへの変換に際しては、ヘッダフォーマット変
換には、図７（Ｂ）に示す変換テーブル２が使用された
上、そのヘッダ５バイト分は６バイト分に変換されるも
のとなっている。また、５３バイトＡＴＭセルデータが
順次一時記憶されている状態にあるデ−タ一時記憶部２
へは、ヘッダ速度変換メモリへの読出し開始時点より１
１バイト遅れて５３バイト分の読出し制御信号１０７が
連続的に発生されるようにすればよいものである。セル
合成部４からは、ヘッダ速度変換メモリからのヘッダ情
報６バイト分に引き続いて、空白バイト５バイト分、デ
−タ一時記憶部２からのヘッダ情報５バイト分、ペイロ
ード４８バイト分が順次得られるが、このうち、空白バ
イト５バイト分とデ−タ一時記憶部２からのヘッダ情報
５バイト分は付加バイトとして、６４バイトＡＴＭセル
フォーマット内に挿入されているものである。何れにし
ても、入線ｌ1〜ｌn各々からのＡＴＭセルは、そのヘッ
ダ長如何を問わず６バイトヘッダに変換された上、これ
に付加バイトが１０バイト分付加された後、その付加バ
イトに４８バイト分のペイロードが後続する、といった
６４バイトＡＴＭセルフォーマットに一旦変換されてい
るものである。
ＡＴＭセルへの変換に際しては、ヘッダフォーマット変
換には、図７（Ｂ）に示す変換テーブル２が使用された
上、そのヘッダ５バイト分は６バイト分に変換されるも
のとなっている。また、５３バイトＡＴＭセルデータが
順次一時記憶されている状態にあるデ−タ一時記憶部２
へは、ヘッダ速度変換メモリへの読出し開始時点より１
１バイト遅れて５３バイト分の読出し制御信号１０７が
連続的に発生されるようにすればよいものである。セル
合成部４からは、ヘッダ速度変換メモリからのヘッダ情
報６バイト分に引き続いて、空白バイト５バイト分、デ
−タ一時記憶部２からのヘッダ情報５バイト分、ペイロ
ード４８バイト分が順次得られるが、このうち、空白バ
イト５バイト分とデ−タ一時記憶部２からのヘッダ情報
５バイト分は付加バイトとして、６４バイトＡＴＭセル
フォーマット内に挿入されているものである。何れにし
ても、入線ｌ1〜ｌn各々からのＡＴＭセルは、そのヘッ
ダ長如何を問わず６バイトヘッダに変換された上、これ
に付加バイトが１０バイト分付加された後、その付加バ
イトに４８バイト分のペイロードが後続する、といった
６４バイトＡＴＭセルフォーマットに一旦変換されてい
るものである。
【００１６】さて、セル長変換受信部５1〜５n各々から
の６４バイトＡＴＭセルはスイッチ部入力線２1〜２n上
に出力された上、ＡＴＭセルスイッチング部１で、同一
方路への競合を回避するための競合制御下で、そのヘッ
ダ内に含まれている方路情報をスイッチング制御情報と
して方路対応にスイッチングされた上、スイッチ部出力
線３1〜３nをを介し、方路対応に設けられているセル長
変換送信部６1〜６nで方路対応のデータ速度およびセル
フォーマットに変換されているが、これらセル長変換受
信部５1〜５n各々におけるセル長逆変換例を説明すれば
以下のようである。即ち、セル長変換送信部６nに例を
採って説明すれば、セル長変換送信部６nでは、図３に
示すように、スイッチ部出線３n上には、付加バイトが
含まれた６４（＝Ｍ）バイトＡＴＭセルが出現するが、
その６４バイトＡＴＭセルからは付加バイトが除去され
た上、方路対応のデータ速度ｅn（＜ｆ） bpsおよびセ
ルフォーマットのＬn（＜Ｍ）ビットＡＴＭセルが得ら
れるべく機能したものとなっている。図５にはセル長変
換送信部の一例での詳細構成が示されているが、これに
よる場合、速度変換手段としてのデ−タ一時記憶部（Ｆ
ＩＦＯ）５と、ヘッダフォーマット逆変換手段としての
ヘッダ変換部６と、ヘッダ変換部６、デ−タ一時記憶部
５各々からのデータを選択的に出力するするためのセル
合成部８とを主構成要素として構成されたものとなって
いる。この場合、ヘッダ変換部６におけるヘッダパター
ン変換部には、６４バイトＡＴＭセルにおける６バイト
ヘッダを方路対応のヘッダ長に逆変換するための変換テ
ーブルが事前に格納された状態で、ヘッダ変換メモリよ
り所望長のヘッダ情報をデータ速度ｅn bpsで読み出し
た直後に、データ一時記憶部５からペイロード４８バイ
ト分をデータ速度ｅn bpsで読み出すようにすれば、セ
ル合成部８からは、方路対応のデータ速度ｅn bpsおよ
びセルフォーマットのＬnビットＡＴＭセルが容易に得
られるものである。
の６４バイトＡＴＭセルはスイッチ部入力線２1〜２n上
に出力された上、ＡＴＭセルスイッチング部１で、同一
方路への競合を回避するための競合制御下で、そのヘッ
ダ内に含まれている方路情報をスイッチング制御情報と
して方路対応にスイッチングされた上、スイッチ部出力
線３1〜３nをを介し、方路対応に設けられているセル長
変換送信部６1〜６nで方路対応のデータ速度およびセル
フォーマットに変換されているが、これらセル長変換受
信部５1〜５n各々におけるセル長逆変換例を説明すれば
以下のようである。即ち、セル長変換送信部６nに例を
採って説明すれば、セル長変換送信部６nでは、図３に
示すように、スイッチ部出線３n上には、付加バイトが
含まれた６４（＝Ｍ）バイトＡＴＭセルが出現するが、
その６４バイトＡＴＭセルからは付加バイトが除去され
た上、方路対応のデータ速度ｅn（＜ｆ） bpsおよびセ
ルフォーマットのＬn（＜Ｍ）ビットＡＴＭセルが得ら
れるべく機能したものとなっている。図５にはセル長変
換送信部の一例での詳細構成が示されているが、これに
よる場合、速度変換手段としてのデ−タ一時記憶部（Ｆ
ＩＦＯ）５と、ヘッダフォーマット逆変換手段としての
ヘッダ変換部６と、ヘッダ変換部６、デ−タ一時記憶部
５各々からのデータを選択的に出力するするためのセル
合成部８とを主構成要素として構成されたものとなって
いる。この場合、ヘッダ変換部６におけるヘッダパター
ン変換部には、６４バイトＡＴＭセルにおける６バイト
ヘッダを方路対応のヘッダ長に逆変換するための変換テ
ーブルが事前に格納された状態で、ヘッダ変換メモリよ
り所望長のヘッダ情報をデータ速度ｅn bpsで読み出し
た直後に、データ一時記憶部５からペイロード４８バイ
ト分をデータ速度ｅn bpsで読み出すようにすれば、セ
ル合成部８からは、方路対応のデータ速度ｅn bpsおよ
びセルフォーマットのＬnビットＡＴＭセルが容易に得
られるものである。
【００１７】以上のように、ヘッダ長およびデータ速度
が相異なる２以上のＡＴＭセルスイッチングシステム相
互間で、各種のデータ速度およびセルフォーマットのＡ
ＴＭセル各々が中継交換可とされているものであるが、
セル長変換受信部にて６４バイトＡＴＭセルに導通試験
用データを付加した上、セル長変換送信部にてその導通
試験用データを解析する場合には、スイッチング上での
正常性が常時確認可としてＡＴＭセル各々が中継交換さ
れ得るものとなっている。図１０は導通試験が考慮され
た、本発明によるＡＴＭセル中継交換装置の一例での概
要構成を、また、図１１，図１２はそれぞれそのＡＴＭ
セル中継交換装置の１構成要素としてのセル長変換受信
部、セル長変換送信部の一例での詳細構成を示したもの
である。セル長変換受信部７1〜７n各々では、セル合成
部４より６４バイトＡＴＭセルが得られるに際して、そ
れらセル最後尾に導通試験データ生成部９からの導通試
験データ（行先ポート番号等が使用可）が付加されるこ
とによって、図１３に示す如くのセルフォーマットに一
旦変換された上、ＡＴＭセルスイッチング部１でスイッ
チングされるが、その導通試験データがセル長変換送信
部７1〜７n各々における導通試験データ解析部１０でパ
リティチェックされた上、解析される場合は、特定の導
通試験用セルを流すこと不要として、スイッチング上で
の正常性が常時確認可とされるものである。
が相異なる２以上のＡＴＭセルスイッチングシステム相
互間で、各種のデータ速度およびセルフォーマットのＡ
ＴＭセル各々が中継交換可とされているものであるが、
セル長変換受信部にて６４バイトＡＴＭセルに導通試験
用データを付加した上、セル長変換送信部にてその導通
試験用データを解析する場合には、スイッチング上での
正常性が常時確認可としてＡＴＭセル各々が中継交換さ
れ得るものとなっている。図１０は導通試験が考慮され
た、本発明によるＡＴＭセル中継交換装置の一例での概
要構成を、また、図１１，図１２はそれぞれそのＡＴＭ
セル中継交換装置の１構成要素としてのセル長変換受信
部、セル長変換送信部の一例での詳細構成を示したもの
である。セル長変換受信部７1〜７n各々では、セル合成
部４より６４バイトＡＴＭセルが得られるに際して、そ
れらセル最後尾に導通試験データ生成部９からの導通試
験データ（行先ポート番号等が使用可）が付加されるこ
とによって、図１３に示す如くのセルフォーマットに一
旦変換された上、ＡＴＭセルスイッチング部１でスイッ
チングされるが、その導通試験データがセル長変換送信
部７1〜７n各々における導通試験データ解析部１０でパ
リティチェックされた上、解析される場合は、特定の導
通試験用セルを流すこと不要として、スイッチング上で
の正常性が常時確認可とされるものである。
【００１８】
【発明の効果】以上、説明したように、請求項１，２に
よる場合は、ヘッダ長およびデータ速度が相異なる２以
上のＡＴＭセルスイッチングシステム相互間で、各種の
データ速度およびセルフォーマットのＡＴＭセル各々が
ハードウェア量少なくして、方路対応のデータ速度およ
びセルフォーマットに変換された状態として、方路先に
経済的に中継交換され得るＡＴＭセル中継交換方法とそ
の装置が、また、請求項３，４による場合には、ヘッダ
長およびデータ速度が相異なる２以上のＡＴＭセルスイ
ッチングシステム相互間で、各種のデータ速度およびセ
ルフォーマットのＡＴＭセル各々がハードウェア量少な
くして、方路対応のデータ速度およびセルフォーマット
に変換された状態として、しかもスイッチング上での正
常性が常時確認可として中継交換され得るＡＴＭセル中
継交換方法とその装置がそれぞれ得られるものとなって
いる。
よる場合は、ヘッダ長およびデータ速度が相異なる２以
上のＡＴＭセルスイッチングシステム相互間で、各種の
データ速度およびセルフォーマットのＡＴＭセル各々が
ハードウェア量少なくして、方路対応のデータ速度およ
びセルフォーマットに変換された状態として、方路先に
経済的に中継交換され得るＡＴＭセル中継交換方法とそ
の装置が、また、請求項３，４による場合には、ヘッダ
長およびデータ速度が相異なる２以上のＡＴＭセルスイ
ッチングシステム相互間で、各種のデータ速度およびセ
ルフォーマットのＡＴＭセル各々がハードウェア量少な
くして、方路対応のデータ速度およびセルフォーマット
に変換された状態として、しかもスイッチング上での正
常性が常時確認可として中継交換され得るＡＴＭセル中
継交換方法とその装置がそれぞれ得られるものとなって
いる。
【図１】図１は、本発明によるＡＴＭセル中継交換装置
の一例での概要構成を示す図
の一例での概要構成を示す図
【図２】図２は、本発明に係る中継交換対象としてのＡ
ＴＭセルのフォーマットを示す図
ＴＭセルのフォーマットを示す図
【図３】図３は、そのＡＴＭセル中継交換装置における
入り線上、スイッチ部入力線上、スイッチ部出力線上お
よび出線上での一例でのＡＴＭセルフォーマットを示す
図
入り線上、スイッチ部入力線上、スイッチ部出力線上お
よび出線上での一例でのＡＴＭセルフォーマットを示す
図
【図４】図４は、ＡＴＭセル中継交換装置の１構成要素
としてのセル長変換受信部の一例での詳細構成を示す図
としてのセル長変換受信部の一例での詳細構成を示す図
【図５】図５は、ＡＴＭセル中継交換装置の１構成要素
としてのセル長変換送信部の一例での詳細構成を示す図
としてのセル長変換送信部の一例での詳細構成を示す図
【図６】図６は、セル長変換受信部におけるヘッダフォ
ーマット変換例を具体的に説明するための図
ーマット変換例を具体的に説明するための図
【図７】図７（Ａ），（Ｂ）は、ヘッダフォーマット変
換用変換テーブルの例をそれぞれ示す図
換用変換テーブルの例をそれぞれ示す図
【図８】図８は、ヘッダパタ−ン変換部の具体的構成を
示す図
示す図
【図９】図９は、６４バイトＡＴＭセルフォーマットへ
変換するためのヘッダ速度変換メモリにおける書込み／
読出しタイミング、デ−タ一時記憶部からの読出しタイ
ミングを示す図
変換するためのヘッダ速度変換メモリにおける書込み／
読出しタイミング、デ−タ一時記憶部からの読出しタイ
ミングを示す図
【図１０】図１０は、導通試験が考慮された、本発明に
よるＡＴＭセル中継交換装置の一例での概要構成を示す
図
よるＡＴＭセル中継交換装置の一例での概要構成を示す
図
【図１１】図１１は、そのＡＴＭセル中継交換装置の１
構成要素としてのセル長変換受信部の一例での詳細構成
を示す図
構成要素としてのセル長変換受信部の一例での詳細構成
を示す図
【図１２】図１２は、そのＡＴＭセル中継交換装置の１
構成要素としてのセル長変換送信部の一例での詳細構成
を示す図
構成要素としてのセル長変換送信部の一例での詳細構成
を示す図
【図１３】図１３は、導通試験が行われる際での６４バ
イトＡＴＭセルのセルフォーマット例を示す図
イトＡＴＭセルのセルフォーマット例を示す図
【図１４】図１４は、従来技術に係るＡＴＭセルの一般
的な伝送フレ−ム形式を示す図
的な伝送フレ−ム形式を示す図
１…ＡＴＭセルスイッチング部、２…デ−タ一時記憶
部、３…ヘッダ変換部、４…セル合成部、５…デ−タ一
時記憶部、６…ヘッダ変換部、８…セル合成部、９…導
通試験デ−タ生成部、１０…導通試験デ−タ解析部、１
1〜１n…入線、２1〜２n…スイッチ部入力線、３1〜３n
…スイッチ部出力線、４1〜４n…出線、５1〜５n…セル
長変換受信部、６1〜６n…セル長変換送信部、７1〜７n
…セル長変換受信部(導通試験デ−タ発生部を含む)、８
1〜８n…セル長変換送信部(導通試験デ−タ解析部を含
む)、
部、３…ヘッダ変換部、４…セル合成部、５…デ−タ一
時記憶部、６…ヘッダ変換部、８…セル合成部、９…導
通試験デ−タ生成部、１０…導通試験デ−タ解析部、１
1〜１n…入線、２1〜２n…スイッチ部入力線、３1〜３n
…スイッチ部出力線、４1〜４n…出線、５1〜５n…セル
長変換受信部、６1〜６n…セル長変換送信部、７1〜７n
…セル長変換受信部(導通試験デ−タ発生部を含む)、８
1〜８n…セル長変換送信部(導通試験デ−タ解析部を含
む)、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 治朗 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 情報通信事業部 内 (72)発明者 小崎 尚彦 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社 日立製作所 中央研究所内 (56)参考文献 特開 平５−268255（ＪＰ，Ａ) 特開 平４−94238（ＪＰ，Ａ) 特開 平３−175839（ＪＰ，Ａ) 特開 平２−213244（ＪＰ，Ａ) 特開 平５−219098（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (4)
- 【請求項１】 複数の入線各々からランダムに、しかも
一般に相異なるデータ速度を以て入力される、ヘッダの
バイト長が該入線対応の長さとされ、かつユーザデータ
としてのペイロードのバイト長が入線共通に同一固定長
とされた各種セルフォーマットとしてのＡＴＭセル各々
が、方路対応のデータ速度およびセルフォーマットに変
換された状態として、該方路対応の出線より出力される
ようにしたＡＴＭセル中継交換方法であって、複数の入
線各々からのＡＴＭセル各々は、所定位置に方路情報が
挿入され、且つ固定長バイトが付加された固定ヘッダフ
ォーマットに変換された状態の、同一固定セル長で、デ
ータ速度が大とされた同一セルフォーマットに一旦変換
されつつ、該セルフォーマット内のヘッダに含まれてい
る方路情報をスイッチング制御情報として方路対応にス
イッチングされた上、方路対応のデータ速度およびセル
フォーマットに再変換されつつ、該方路対応の出線より
出力されるようにしたＡＴＭセル中継交換方法。 - 【請求項２】 複数の入線各々からランダムに、しかも
一般に相異なるデータ速度を以て入力される、ヘッダの
バイト長が該入線対応の長さとされ、かつユーザデータ
としてのペイロードのバイト長が入線共通に同一固定長
とされた各種セルフォーマットとしてのＡＴＭセル各々
が、方路対応のデータ速度およびセルフォーマットに変
換された状態として、該方路対応の出線より出力される
ようにしたＡＴＭセル中継交換装置であって、入線対応
に設けられ、且つ該入線からのＡＴＭセル各々を、所定
位置に方路情報が挿入され、且つ固定長バイトが付加さ
れた固定ヘッダフォーマットに変換された状態の、同一
固定セル長で、データ速度が大とされた同一セルフォー
マットに一旦変換するセル長変換受信部と、該セル長変
換受信部各々からの、フォーマット変換状態にあるＡＴ
Ｍセル各々を、該ＡＴＭセルにおけるヘッダに含まれて
いる方路情報をスイッチング制御情報として方路対応に
スイッチングするＡＴＭセルスイッチング部と、出線対
応に設けられ、且つ上記ＡＴＭセルスイッチング部から
の、方路対応にスイッチングされたＡＴＭセル各々を該
方路対応のデータ速度およびセルフォーマットに再変換
しつつ、該出線より出力するセル長変換送信部と、を以
て構成されてなるＡＴＭセル中継交換装置。 - 【請求項３】 複数の入線各々からランダムに、しかも
一般に相異なるデータ速度を以て入力される、ヘッダの
バイト長が該入線対応の長さとされ、かつユーザデータ
としてのペイロードのバイト長が入線共通に同一固定長
とされた各種セルフォーマットとしてのＡＴＭセル各々
が、方路対応のデータ速度およびセルフォーマットに変
換された状態として、該方路対応の出線より出力される
ようにしたＡＴＭセル中継交換方法であって、複数の入
線各々からのＡＴＭセル各々は、所定位置に方路情報が
挿入され、且つ固定長バイトが付加された固定ヘッダフ
ォーマットに変換された上、セルフォーマット最後尾に
導通試験用データが付加された状態の、同一固定セル長
で、データ速度が大とされた同一セルフォーマットに一
旦変換されつつ、該セルフォーマット内のヘッダに含ま
れている方路情報をスイッチング制御情報として方路対
応にスイッチングされた上、導通試験用データが解析用
として分離された状態で、方路対応のデータ速度および
セルフォーマットに再変換されつつ、該方路対応の出線
より出力されるようにしたＡＴＭセル中継交換方法。 - 【請求項４】 複数の入線各々からランダムに、しかも
一般に相異なるデータ速度を以て入力される、ヘッダの
バイト長が該入線対応の長さとされ、かつユーザデータ
としてのペイロードのバイト長が入線共通に同一固定長
とされた各種セルフォーマットとしてのＡＴＭセル各々
が、方路対応のデータ速度およびセルフォーマットに変
換された状態として、該方路対応の出線より出力される
ようにしたＡＴＭセル中継交換装置であって、入線対応
に設けられ、且つ該入線からのＡＴＭセル各々を、所定
位置に方路情報が挿入され、且つ固定長バイトが付加さ
れた固定ヘッダフォーマットに変換した上、セルフォー
マット最後尾に導通試験用データが付加された状態の、
同一固定セル長で、データ速度が大とされた同一セルフ
ォーマットに一旦変換するセル長変換受信部と、該セル
長変換受信部各々からの、フォーマット変換状態にある
ＡＴＭセル各々を、該ＡＴＭセルにおけるヘッダに含ま
れている方路情報をスイッチング制御情報として方路対
応にスイッチングするＡＴＭセルスイッチング部と、出
線対応に設けられ、且つ上記ＡＴＭセルスイッチング部
からの、方路対応にスイッチングされたＡＴＭセル各々
を、該ＡＴＭセルから導通試験用データが解析用として
分離された状態で、該方路対応のデータ速度およびセル
フォーマットに再変換しつつ、該出線より出力するセル
長変換送信部と、を以て構成されてなるＡＴＭセル中継
交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26250994A JP3143339B2 (ja) | 1994-10-26 | 1994-10-26 | Ａｔｍセル中継交換方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26250994A JP3143339B2 (ja) | 1994-10-26 | 1994-10-26 | Ａｔｍセル中継交換方法とその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125664A JPH08125664A (ja) | 1996-05-17 |
| JP3143339B2 true JP3143339B2 (ja) | 2001-03-07 |
Family
ID=17376793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26250994A Expired - Fee Related JP3143339B2 (ja) | 1994-10-26 | 1994-10-26 | Ａｔｍセル中継交換方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143339B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4903733B2 (ja) * | 2008-02-04 | 2012-03-28 | エスアイアイ・ネットワーク・システムズ株式会社 | Ａｔｍ通信装置 |
-
1994
- 1994-10-26 JP JP26250994A patent/JP3143339B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125664A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| JP2892689B2 (ja) | パケット通信網およびパケット交換機 | |
| US5734656A (en) | Method and apparatus for dynamically allocating bandwidth on a TDM bus | |
| US6621821B1 (en) | AAL2 processing device and method for ATM network | |
| US6307858B1 (en) | ATM cell transmission system | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH08186579A (ja) | 交換機アダプタ及び計算機及びデータ交換方法 | |
| JPH10500545A (ja) | 通信システム | |
| EP0355797A2 (en) | Signalling apparatus for use in an ATM switching system | |
| JP3143339B2 (ja) | Ａｔｍセル中継交換方法とその装置 | |
| US7443863B2 (en) | Cell switching method and system | |
| Cisco | ATM to Frame Relay Network & Service Interworking | |
| JP3072443B2 (ja) | Ａｔｍ交換におけるヘッダの変換方式 | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| KR100525542B1 (ko) | Ａｔｍ 셀을 이용한 데이터 송수신 장치 | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | ATM to Frame Relay Network & Service Interworking | |
| US5787075A (en) | Switched multi-megabit digital service switching apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |