JP2838674B2 - Ｆｃ／ａｔｍ網変換装置における確認フレーム転送方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、距離的に離れて配
置されたファイバチャネル（以下、ＦＣ）インタフェー
スを有するＮポートどおしが、非同期転送モード網（以
下、ＡＴＭ網）を経由して通信する方式に関し、特にＦ
Ｃ標準のクラス１，クラス２に属する確認フレームの返
送が必須なサービスにおいて、全２重通信の実行時に、
確認フレームの返送待ちによるデータフレームの伝送時
間の増大を防止して伝送効率を向上させるＦＣ／ＡＴＭ
網変換装置における確認フレーム転送方式に関する。

【０００２】

【従来の技術】ＦＣとＡＴＭ網との接続は、従来、公け
に行われておらず、従来例が見当らない。しかしなが
ら、ＦＣ標準（ＡＮＳＩ規格Ｘ３Ｔ１１）では、ＦＣイ
ンタフェースを有するＮポート間でのデータフレームの
伝送手順についての規定があり、ＦＣ標準のクラス１，
２では受信したデータフレームに対し、確認フレームを
返送することが義務付けられている。これは、対向の受
信バッファのオーバフローを防止するためであり、予め
予約したエンド＿エンド＿クレジット数と呼ばれる値Ｅ
Ｅを越えないように送信側でデータフレームの送信を抑
えるものである。

【０００３】なお、上述したＮポートとは、図７に示す
ように、端末１１０，１２０に設けられるＮｏｄｅポー
トのことを言い、これに対して各端末１１０，１２０か
らのデータを入力して交換を行う交換装置１００のポー
トをＦポートと言う。なお、図７中のＴＸ，ＲＸはそれ
ぞれ送信端子，受信端子を示す。ここで、上述した値
「ＥＥ」は受信バッファのフレーム数で表されるサイズ
を示し、この値が大きいほど、一度に多量のデータフレ
ームを送信できる。

【０００４】一方、確認フレームのヘッダには対向の受
信バッファで受信されたデータフレーム数Ｎｒが挿入さ
れて通知される。送信したデータフレーム数がＮｓのと
き、送信側のＮポートは対向の受信バッファの余裕フレ
ーム数を、式（１）を用いて計算する。即ち、 ＥＥ−Ｎｓ＋Ｎｒ［フレーム］ （１） そして、その値に等しい数のデータフレームを更に送信
することが許容される。

【０００５】ここで、Ｎｒ＜Ｎｓの状態では、送信した
データフレームＮｓ個のうち、（Ｎｓ−Ｎｒ）個のフレ
ームが未だ伝送路上にあり、対向Ｎポートへ到着してい
ないこととなる。そして、確認フレームを受信したある
時点で、Ｎｒ＝Ｎｓとなると、新たに、式（２）で示す
数のデータフレームが送信できるようになる。即ち、 ＥＥ−Ｎｓ＋Ｎｒ＝ＥＥ［フレーム］ （２） データフレームは一度に予約数ＥＥ個までしか送信でき
ず、確認フレームを受信しないうちは次のデータフレー
ムを送信できない。

【０００６】

【発明が解決しようとする課題】このような従来技術を
そのままＡＴＭ網を経由する伝送方式に適用すると、多
量のデータフレームを伝送するのに長時間を要するよう
になることである。その理由は、ＦＣ／ＡＴＭ変換よる
確認フレームの遅延が無視できず、確認フレームを待つ
時間が増加し、その間データフレームを送信できなくな
るためである。

【０００７】即ち、一度に多量のデータフレームを送信
しようとして値「ＥＥ」を多く設定すれば、それに比例
してＦＣ／ＡＴＭ変換器内でのデータフレームの待行列
が増加し、そのため確認フレームがそれ以前に到着した
データフレームを全て送信完了するまで待たねばならな
い待ち時間が増大する。そしてこの確認フレームの到着
が遅れることは、次に送信すべきデータフレームを待た
せることとなるので、結果として、データフレームの所
要伝送時間が増加する。

【０００８】従って本発明は、本装置に接続されている
Ｎポートにおける確認フレームの待時間を可能なかぎり
短縮することを目的とするものである。また、同時に対
向Ｎポートにおける確認フレームの待時間を可能なかぎ
り短縮することを目的とするものである。即ち、両Ｎポ
ートでの確認フレームの待時間を短縮することによりデ
ータフレームの伝送効率を向上させるものである。

【０００９】

【課題を解決するための手段】このような課題を解決す
るために本発明は、ＮポートからＦＣフレームを入力し
てＡＴＭセルに変換しＡＴＭ網へ送信するＦＣ／ＡＴＭ
変換部及びＡＴＭ網からのＡＴＭセルを入力してＦＣフ
レームに変換しＮポートへ送信するＡＴＭ／ＦＣ変換部
の何れか一方に、ＦＣフレームに含まれる確認フレーム
を検出する確認フレーム検出手段と、確認フレーム検出
手段が確認フレームを検出すると、ＦＣフレームデータ
を蓄積する第１及び第２のメモリのうち何れか一方のメ
モリの書き込みアドレスにそのメモリの読み出しアドレ
スが一致するように制御するアドレス制御手段とを設け
たものである。従って、通信されるＦＣフレームの中に
確認フレームが検出された場合は、第１及び第２のメモ
リの何れか一方のメモリの書き込みアドレスと読み出し
アドレスとが一致するように制御され、この結果、当該
のメモリに書き込まれた確認フレームは直ちに読み出さ
れて送信される。

【００１０】また、ＦＣ／ＡＴＭ変換部に、ＦＣフレー
ムに含まれる確認フレームを検出する第１の確認フレー
ム検出手段と、第１の確認フレーム検出手段が確認フレ
ームを検出すると、ＦＣフレームを蓄積する第１のメモ
リの書き込みアドレスに読み出しアドレスが一致するよ
うに制御する第１のアドレス制御手段とを設け、かつＡ
ＴＭ／ＦＣ変換部に、ＦＣフレームに含まれる確認フレ
ームを検出する第２の確認フレーム検出手段と、第２の
確認フレーム検出手段が確認フレームを検出すると、Ｆ
Ｃフレームを蓄積する第２のメモリの書き込みアドレス
に読み出しアドレスが一致するように制御する第２のア
ドレス制御手段とを設けたものである。従って、Ｎポー
トから送信されたＦＣフレームの中に確認フレームが検
出された場合は、第１のメモリの書き込みアドレスと読
み出しアドレスとが一致するように制御され、この結
果、第１のメモリに書き込まれた確認フレームは直ちに
読み出されてＡＴＭ網側へ送信され、またＡＴＭ網側か
ら送信され変換されたＦＣフレームの中に確認フレーム
が検出された場合は、第２のメモリの書き込みアドレス
と読み出しアドレスとが一致するように制御され、この
結果、第２のメモリに書き込まれた確認フレームは直ち
に読みだされてＮポート側へ送信される。

【００１１】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明を適用したＦＣ／ＡＴＭ網
変換装置の構成を示すブロック図である。本装置は、Ｆ
Ｃフレーム入力端子Ｆｉｎから入力するＦＣフレームを
ＡＴＭセルに変換しＡＴＭセル出力端子Ａｏｕｔから出
力する図１（ａ）に示すＦＣ／ＡＴＭ変換部１と、ＡＴ
Ｍセル入力端子Ａｉｎから入力するＡＴＭセルをＦＣフ
レームに逆変換しＦＣフレーム出力端子Ｆｏｕｔから出
力する図１（ｂ）に示すＡＴＭ／ＦＣ変換部２とから構
成される。

【００１２】ここで、ＦＣ／ＡＴＭ変換部１は、ＦＣフ
レーム受信器１１、メモリ１２、セグメンテーション器
１３、ＡＴＭセル送信器１４、確認フレーム検出器１
５、及びメモリ１２のアドレスを計数するアドレスカウ
ンタ１６から構成される。また、ＡＴＭ／ＦＣ変換部２
は、ＡＴＭセル受信器２１、リアセンブリ器２２、メモ
リ２３、ＦＣフレーム送信器２４、確認フレーム検出器
２５、及びアドレスカウンタ２６から構成される。な
お、メモリ１２，２３は、ＡＴＭ網とＦＣとのデータ速
度が異るため、速度調整に使用される。

【００１３】次に、図１を参照して本装置の動作の概要
を説明する。図示しないＮポートからＦＣフレーム入力
端子Ｆｉｎへ入力されるＦＣフレームは、１バイトが１
０ビットで表示されるいわゆる１０ビットコードであ
る。これは、直流バランスを保ち、クロック抽出を容易
にするために考えられた符号である。ＦＣフレーム受信
器１１ではこのＦＣフレームを光／電気変換し、その後
１バイトが８ビットの符号に逆符号変換する。ここで、
ＦＣインタフェースのデータ速度とＡＴＭ回線の速度と
は上述したように異っており、そのため時間調整が必要
で、逆符号変換されたＦＣフレームは一旦メモリ１２に
ＦＣの速度で書込まれて蓄積される。

【００１４】その後、このＦＣフレームは、メモリ１か
らＡＴＭ回線の速度で入力順に読み出され、セグメンテ
ーション器１３において４８バイトのＡＴＭセルに分割
され、各セル毎に５バイトのヘッダが付与されてＡＴＭ
セルとなり、ＡＴＭセル送信器１４によりＡＴＭ網に送
信される。また、ＦＣフレームの終り部分にあたる最後
のセルには、８バイトのトレーラが付与され、更に必要
なバイト数のパディングが、データとトレーラとの間に
挿入されて最終的には５３バイトのＡＴＭセルとなる。
上記説明は、ＡＡＬ５（ＡＴＭアダプテーションレイヤ
５）と呼ばれるプロトコルの場合であるが、必ずしもこ
のプロトコルである必要はない。

【００１５】そしてこのような変換過程で、セグメンテ
ーション器１３により、セルのヘッダにはＦＣフレーム
のヘッダに含まれていた宛先アドレス（Ｄｅｓｔｉｎａ
ｔｉｏｎ＿ＩＤ）に対応したＶＰＩ（仮想パス識別子）
とＶＣＩ（仮想チャネル識別子）が設定される。ＶＰ
Ｉ，ＶＣＩと宛先アドレス（対向Ｎポートアドレス）と
は、あらかじめ対応が決定されており、装置内部にその
対応関係情報が保持されている。こうして生成されたＡ
ＴＭセルは、ＡＴＭセル送信器１４で電気／光変換され
た後、出力端子ＡｏｕｔからＡＴＭ回線へ送信される。

【００１６】一方、ＡＴＭ回線から入力端子Ａｉｎを介
して入力されたＡＴＭセルは、ＡＴＭセル受信器２１
で、光／電気変換されて、セルの抽出が行われる。そし
て、リアセンブリ器２２で、セルのヘッダ、トレイラ、
パディングが除去されて、対向のＮポートが送信した元
のＦＣフレームに復元される。復元されたＦＣフレーム
は速度調整のため、一旦メモリ２３にＡＴＭ回線の速度
で蓄積される。蓄積されたＦＣフレームはメモリ２３か
ら、入力した順番にＦＣの速度で読み出され、ＦＣフレ
ーム送信器２４へ導かれる。そして、ＦＣフレーム送信
器２４で１バイトを１０ビット符号に変換し、さらに電
気／光変換を行って、ＦＣフレームとしてＮポートへ送
信する。なお、このＦＣフレーム送信器２４Ｆと上述の
ＦＣフレーム受信器１１とで、ＦＣレイヤのＦＣー０
（物理層）、ＦＣー１（符号層）の全てと、ＦＣー２
（プロトコル層）のうちのフレーム処理部を実現してい
る。

【００１７】次に、ＦＣフレームに含まれる確認フレー
ムに対する本装置の動作について説明する。ＦＣフレー
ム受信機１１に入力されるＦＣフレームには、上記確認
フレームの他に、データフレーム、命令フレーム、応答
フレームとがあるがそれぞれヘッダ内容が異っている。
この場合、確認フレーム検出器１５ではヘッダ内容によ
り、確認フレームを検出し、アドレスカウンタ１６へ報
告する。ここで、アドレスカウンタ１６は、メモリ１２
の書込みアドレスと読出しアドレスを発生させるもので
あり、メモリ１２ををＦＩＦＯ（ファーストイン・ファ
ーストアウト）として動作させ、書込まれたデータを書
込まれた順番と同一順番に読出すように制御する。

【００１８】次に、このようなアドレスカウンタ１６の
動作を図２及び図３を参照して説明する。図２に示すメ
モリ１２のマップにおいて、それぞれの矩形部分は各々
メモリ１２のアドレスに対応しているものとする。ま
た、図２の例では、フレームデータはメモリ１２の下段
からデータフレーム「０」，データフレーム「１」，・
・・の順に順次フレーム単位で書込まれているが、短い
データフレームや確認フレームＡＣＫが矩形部分の全て
を占有しているわけではなく、そのアドレスに収容され
ることを表現しているに過ぎない。なお、図２の例では
データフレーム「０」〜データフレーム「７」までが順
次蓄積された直後に確認フレームＡＣＫが書込まれた場
合を示し、確認フレームＡＣＫより上のメモリ領域は空
き状態となっている。

【００１９】ここで、このときのアドレスカウンタ１６
によるメモリ１２の読出し／書込みの各制御タイミング
は、図３に示すようになっている。即ち、アドレスカウ
ンタ１６によるメモリ１２の書込み制御は、図３の四角
枠内の数字（データフレーム番号に対応）の順にデータ
フレーム「０」から書込が開始される。ここで、確認フ
レームＡＣＫが書込まれた時点で、データフレーム
「０」を読出していたとする。なお、この例はＦＣより
ＡＴＭ回線の方が速度が遅い場合で、書込み速度より読
出し速度が遅くデータフレームがメモリ１２に溜ってい
る場合の例である。従って、この時点では、データフレ
ーム「１」以降のデータフレームがメモリ１２に蓄積さ
れている。ここで、アドレスカウンタ１６が、仮になに
も制御しなければ確認フレームＡＣＫはデータフレーム
「７」の後に読出される。

【００２０】しかし、本発明では、アドレスカウンタ１
６が、確認フレームＡＣＫを書込んだアドレスと同一ア
ドレスから直ちに読出すようにメモリ１２の読出しアド
レスを変更制御するため、データフレーム「０」の直後
に確認フレームＡＣＫが読出される。その後は、アドレ
スカウンタ１６が読出しアドレスを元に戻すため、デー
タフレーム「１」から順番に読出される。そしてこの場
合の確認フレームＡＣＫ以降に続くデータフレームの書
込みは空きアドレスから順次行われる。

【００２１】また、ＡＴＭ／ＦＣ変換器２におけるメモ
リ２３とアドレスカウンタ２６との関係も上述したＦＣ
／ＡＴＭ変換器１におけるメモリ１２とアドレスカウン
タ１６の関係の場合と同様である。即ち、入力したＡＴ
Ｍセルをリアセンブリ器２２でＦＣフレームへ戻して、
一旦メモリ２３に書込む場合に、確認フレーム検出器２
５で確認フレームであるか否かを検出する。ここでもし
確認フレームであれば、アドレスカウンタ２６へへ通知
する。アドレスカウンタ２６はこの報告を受け、メモリ
２３の読出しアドレスを確認フレームＡＣＫを書込んだ
今のアドレスに変更する。そのため確認フレームＡＣＫ
が直ちに読出される。その後、読出しアドレスを元に戻
す。このようなＡＴＭ／ＦＣ変換器２のメモリ２３のマ
ップ及びアドレスカウンタ２６の動作状況は、既に説明
した図２及び図３に示すものと同様である。

【００２２】なお、この例では、ＦＣがＡＴＭ回線より
高速の場合なので、読出し速度が書込み速度より速いた
めデータフレームがメモリ２３に蓄積されることはな
い。しかし、ＦＣ及びＡＴＭ回線の各速度は両者ともに
多種類定義されており、上述した例とは異なってＦＣが
遅い場合もあるが、ＦＣ及びＡＴＭ回線がどのような速
度関係であっても、本構成によるアドレスカウンタのメ
モリ制御によって柔軟に対応することが可能である。

【００２３】次にＮポート間で全２重通信を行う場合の
例について、図４のシーケンス図を参照して説明する。
この例は、ＦＣがＡＴＭ回線より高速の場合の例であ
り、データフレームの１個ごとの送信時間間隔は、ＦＣ
フレームの方がＡＴＭセルの送信間隔より狭い例であ
る。また、図４は２つのＮポートＡ，ＥがＡＴＭ網Ｃを
経由して距離的に隔っている場合である。いずれのＮポ
ートＡ，Ｅもそれぞれ変換装置Ｂ，Ｄを介してＡＴＭ網
Ｃに接続されている。ここで図４において、横方向は距
離を示しており、また縦軸は時間を表し、図中、上方向
から下方向へ時間が経過するものとする。

【００２４】まず、対向Ｎポート（ＮポートＥ）から点
線で示す一連のデータフレームが変換装置Ｄ→ＡＴＭ網
Ｃ→変換装置Ｂを経由してＮポートＡ側へ伝送されるも
のとする。この場合、変換装置ＤではＦＣフレームをＡ
ＴＭセルに変換し、変換装置Ｂでは再びＦＣフレームに
逆変換する。一連のデータフレームがＮポートＡへ到達
すると、ＮポートＡから確認フレームＡＣＫ＿Ｎが返送
される。ここで、確認フレームＡＣＫ＿Ｎの「Ｎ」はＮ
ポートＡが受信したデータフレーム数を表している。本
例ではＮ＝４である。ところが、この場合は全２重通信
であるため、この時点でＮポートＡは対向ＮポーＥトへ
向け、独立に図中実線で示す一連のデータフレームを送
信している。変換装置Ｂが確認フレームＡＣＫ＿Ｎを受
信する順番は、データフレームに混ざって６番目であ
る。そしてこのとき変換装置Ｂでは、未だ１番目のデー
タフレームを送信し終ったところで２番目以降のデータ
フレームは未だメモリ１２内に待行列として残ってい
る。

【００２５】前述の説明のとおり、この確認フレームＡ
ＣＫ＿Ｎは１番目のデータフレームの直後にＡＴＭ網へ
送信される。その後、２番目以降のデータフレームが順
次送信される。つまり、変換装置Ｂで、６番目に受信さ
れた確認フレームＡＣＫ＿Ｎは２番目に繰り上がって本
変換装置ＢからＡＴＭ網Ｃへ送信される。ここで、この
確認フレームＡＣＫ＿Ｎが変換装置Ｄで受信されたと
き、未だ１番目のデータフレームが転送されていないと
する。前述の説明の通り、この方向においても、やは
り、確認フレームＡＣＫ＿Ｎは優先され、１番目のデー
タフレーム転送前に、直ちに対向ＮポートＥへ転送され
る。従って、確認フレームＡＣＫ＿Ｎはこの伝送経路上
では２番から１番に繰り上がって転送される。従って、
２つ変換装置Ｂ，ＤでＦＣ／ＡＴＭ変換とＡＴＭ／ＦＣ
逆変換とを受けることにより、確認フレームＡＣＫ＿Ｎ
は、ＮポートＡから６番目に送信された順番が対向Ｎポ
ートＥでは１番に繰り上がって到着する。

【００２６】ここで、このような全２重通信時の確認フ
レームＡＣＫの転送制御の例に対比するものとして、確
認フレームの転送制御を行わない場合の例を図６を参照
して説明する。図６に示す例では、確認フレームの扱い
のみが図４と異なり、他の条件は同一である。ここでＮ
ポートＡでは確認フレームＡＣＫ＿Ｎを送信する前に、
既に５個のデータフレームを変換装置Ｂ側へ送信してい
るものとする。この場合、変換装置Ｂではこの５個のデ
ータフレームを受信しＡＴＭ網３側へ送信した後で、確
認フレームＡＣＫ＿ＮをＡＴＭ網Ｃへ転送する。この確
認フレームＡＣＫ＿Ｎが変換装置Ｄに到着すると、変換
装置Ｄは、そのときまでに受信していたデータフレーム
の転送残りがあるため、それらが転送完了するまでこの
確認フレームＡＣＫ＿Ｎをメモリ１２に待行列として蓄
積しておく。この結果、確認フレームＡＣＫ＿Ｎの対向
ＮポートＥへの到着が遅れる。

【００２７】即ち、この例では、確認フレームは普通の
データフレームと同じ扱いを受けるため、伝送遅延が生
じ、２つの変換装置Ｂ，Ｅでその遅延が累積されること
になる。上記の例では、説明の簡略化のため１本の矢印
を１個のデータフレームとして説明したが、必ずしもそ
の必要はなく、例えば、１矢印が数百〜数万のデータフ
レームを表していても、動作は同様である。

【００２８】次に図５を参照して、確認フレームの転送
制御を行う場合（図４の場合）と、確認フレームの転送
制御を行わない場合（図６の場合）とで、スループット
がどれだけ向上するかについて説明する。なお、図５に
おいては、本発明の方式の効果を検証するために幾つか
の仮定をしている。まず、２つのＮポートＡ，Ｅの配置
間隔が近い場合とし、またＡＴＭ網Ｃの伝送遅延が無
く、かつ各ＮポートＡ，ＥにおいてもＮ個のデータフレ
ームを受信後、直ちに確認フレームＡＣＫ＿Ｎを返送す
るものとしてその内部処理遅延は無いものとする。ま
た、変換装置Ｂ，Ｄも確認フレームＡＣＫ＿Ｎの転送遅
延は十分小さいものとする。

【００２９】また、２つのＮポートＡ，Ｅ間で全２重通
信を行っているとし、ＦＣの速度がＡＴＭの速度より速
いとする。このような条件下で、ＡＴＭ網Ｃでセル化さ
れた１フレームの時間長をＴ秒とすると、一連のＮフレ
ーム全体ではＴ×Ｎ秒の時間長となる。この一連のデー
タフレームに対する確認フレームＡＣＫ＿Ｎの発生時間
位置は、送信と受信とが独立で行われる全二重通信であ
るため、逆方向に送信するＮ個のデータフレームに先立
つ１番目の位置と、Ｎ個のデータフレームを送信し終え
た直後のＮ＋１番目の位置との間の何れかの時点とな
る。従って、これらを平均すれば、確認フレームＡＣＫ
＿Ｎは、各データフレームの中でＮ／２番目に発生する
ものと考えて良い。

【００３０】従って、図６に示す確認フレームの転送制
御を行わない場合は、確認フレームＡＣＫ＿Ｎは平均し
て、Ｎ／２×Ｔ秒の間、待行列で待たされる。これに対
し、図４の例では、待時間は発生しない。故に、最初の
Ｎ個のデータフレームを送信開始してから、確認フレー
ムＡＣＫ＿Ｎを受信し次のＮ個のデータフレームを送信
するまでに要する時間は、前述の各時間の和であるか
ら、図６の場合は、 Ｎ×Ｔ＋（Ｎ／２）×Ｔ＝（３Ｎ／２）×Ｔ［秒］ （３） となり、また、図４の場合は、 Ｎ×Ｔ［秒］ （４） となる。

【００３１】ここで、ＡＴＭ回線上でのスループット
（１秒間に送信可能なパケット数）をフレーム数に換算
して表現すると、図６の場合は、 Ｎフレーム／{（３Ｎ／２）×Ｔ}＝２／３Ｔ［フレーム／秒］ （５） となり、図４の場合は、 Ｎフレーム／Ｎ×Ｔ＝１／Ｔ［フレーム／秒］ （６） となる。そして、図６の場合を基準にすれば （１／Ｔ）／（２／３Ｔ）＝１．５倍 （７） となって、スループットは平均して１．５倍改善され
る。

【００３２】このように、対向ＮポートＥにおいては、
一連のデータフレームを送信し終えてから次の一連のデ
ータフレームを送信するまでの時間間隔が狭まり、全体
のデータフレームの転送時間を短縮することができる。
その理由は、変換装置Ｅにおいて、対向ＮポートＥ宛て
の確認フレームを送信待のデータフレームの待行列を通
さずに転送するからである。

【００３３】また、ＮポートＡではＡＴＭセルから復元
した確認フレームを直ちに受信できるため、やはり一連
のデータフレームを送信し終えてから次の一連のデータ
フレームを送信するまでの時間間隔が狭まり、全体のデ
ータフレームの転送時間を短縮できる。その理由は、変
換装置Ｂにおいて、対向ＮポートＥからＡＴＭ網Ｃ経由
で到着した確認フレームを、ＮポートＡ宛てのデータフ
レームの待行列を通さずに、直ちにＮポートＡへ転送で
きるからである。このように、全２重通信において、両
方向の確認フレームの転送が待行列を通らないため、両
方向の伝送効率がともに改善される。従ってＡＴＭ網Ｃ
でのスループットが平均して１．５倍に改善される。

【００３４】

【発明の効果】以上説明したように本発明によれば、Ｎ
ポートからＦＣフレームを入力してＡＴＭセルに変換し
ＡＴＭ網へ送信するＦＣ／ＡＴＭ変換部及びＡＴＭ網か
らのＡＴＭセルを入力してＦＣフレームに変換しＮポー
トへ送信するＡＴＭ／ＦＣ変換部の何れか一方に、ＦＣ
フレームに含まれる確認フレームを検出する確認フレー
ム検出手段と、確認フレーム検出手段の検出結果に応
じ、第１及び第２のメモリのうち何れか一方の書き込み
アドレスと読み出しアドレスとが一致するように制御す
るアドレス制御手段とを設けるようにしたので、メモリ
に書き込まれた確認フレームは直ちに読み出されて転送
されることから、ＡＴＭ網を経由してＡＴＭセルデータ
を受信する例えば対向Ｎポートにおいては、一連のデー
タフレームを送信し終えてから次の一連のデータフレー
ムを送信するまでの時間間隔が狭まり、全体のデータフ
レームの転送時間を短縮することができる。

【００３５】また、ＦＣ／ＡＴＭ変換部に、ＦＣフレー
ムに含まれる確認フレームを検出する第１の確認フレー
ム検出手段と、第１の確認フレーム検出手段の検出結果
に応じ、第１のメモリの書き込みアドレスと読み出しア
ドレスとが一致するように制御する第１のアドレス制御
手段とを設け、かつＡＴＭ／ＦＣ変換部に、ＦＣフレー
ムに含まれる確認フレームを検出する第２の確認フレー
ム検出手段と、第２の確認フレーム検出手段の検出結果
に応じ、第２のメモリの書き込みアドレスと読み出しア
ドレスとが一致するように制御する第２のアドレス制御
手段とを設けるようにしたので、本装置に接続されてい
るＮポートから対向Ｎポートへ送信する確認フレーム
は、第１のメモリに蓄積され対向Ｎポートへ転送待ちと
なっているデータフレームに先立って、直ちにＡＴＭセ
ルに変換されＡＴＭ網へ送信されると共に、ＡＴＭ網か
ら入力されるＡＴＭセル中の確認フレームは第２のメモ
リに蓄積されＮポートへ転送待ちとなっているデータフ
レームに先立って、直ちにＮポートへ転送されるため、
全２重通信において、両方向のデータ伝送効率が飛躍的
に向上する。

【図面の簡単な説明】

【図１】 本発明を適用したＦＣ／ＡＴＭ網変換装置の
構成を示すブロック図である。

【図２】 上記変換装置内のメモリのマップを示す図で
ある。

【図３】 上記メモリの書き込み及び読み出しのタイミ
ングを示すタイミングチャートである。

【図４】 上記変換装置を含むシステムの全２重通信時
におけるデータの送受信タイミングを示すタイミングチ
ャートである。

【図５】 上記変換装置における伝送効率の状況を説明
するためのタイミングチャートである。

【図６】 従来の全２重通信時におけるデータの送受信
タイミングを示すタイミングチャートである。

【図７】 本発明において用いられるＮポートの説明図
である。

【符号の説明】

１１…ＦＣフレーム受信器、１２，２３…メモリ、１３
…セグメンテーション器、１４…ＡＴＭセル送信器、１
５，２５…確認フレーム検出器、１６，２６…アドレス
カウンタ、２１…ＡＴＭセル受信器、２２…リアセンブ
リ器、２４…ＦＣフレーム送信器、ＡＣＫ，ＡＣＫ＿Ｎ
…確認フレーム。

フロントページの続き (56)参考文献 特開 昭63−287231（ＪＰ，Ａ) 特開 平６−205012（ＪＰ，Ａ) 特開 平６−276234（ＪＰ，Ａ) 特開 平６−125353（ＪＰ，Ａ) 特開 平１−188052（ＪＰ，Ａ) 特開 平８−97845（ＪＰ，Ａ) 特開 平９−27821（ＪＰ，Ａ) 特開 平８−331129（ＪＰ，Ａ) 1995年電子情報通信学会総合大会 Ｂ −754 電子情報通信学会技術研究報告 ＩＮ 97−１ 1996年電子情報通信学会総合大会 Ｂ −773 1996年電子情報通信学会総合大会 Ｂ −774 1996年電子情報通信学会総合大会 Ｂ −775 1995年電子情報通信学会総合大会 Ｂ −755 Ｇｌｏｂｅｃｏｍ’94 ｐ1801−1807 Ｇｌｏｂｅｃｏｍ’93 ｐ1127−1133 ＩＣＣ’94 ｐ598−602 Ｗｅｓｃｏｎ’94 ｐ660−665 Ｃｏｍｐｕｔｅｒ Ｄｅｓｉｇｎ （Ｊｕｎｅ 1994） ｐ59−60，62, 64，66 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/00 - 12/66 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ファイバチャネルインタフェースである
   ＦＣインタフェースを有するＮポートと非同期転送モー
   ド網であるＡＴＭ網との間に配設され、Ｎポートからの
   ＦＣフレームを受信するＦＣフレーム受信器と，ＦＣフ
   レーム受信器の出力が書き込まれる第１のメモリと，第
   １のメモリのフレームデータを読み出してＡＴＭセルに
   変換するセグメンテーション器と，このＡＴＭセルをＡ
   ＴＭ網へ送信するＡＴＭセル送信器とからなるＦＣ／Ａ
   ＴＭ変換部を備えると共に、ＡＴＭ網からのＡＴＭセル
   を受信するＡＴＭセル受信器と，ＡＴＭセル受信器の出
   力をＦＣフレームに変換するリアセンブリ器と，リアセ
   ンブリ器の出力が書き込まれる第２のメモリと，第２の
   メモリのＦＣフレームを読み出してＮポートに送信する
   ＦＣフレーム送信器とからなるＡＴＭ／ＦＣ変換部とを
   備え、ＦＣ／ＡＴＭ変換部及びＡＴＭ／ＦＣ変換部によ
   り全二重通信を行うＦＣ／ＡＴＭ網変換装置であって、 前記ＦＣ／ＡＴＭ変換部及びＡＴＭ／ＦＣ変換部の何れ
   か一方の変換部に、前記ＦＣフレームに含まれる確認フ
   レームを検出する確認フレーム検出手段と、確認フレー
   ム検出手段が確認フレームを検出すると前記第１及び第
   ２のメモリの何れか一方のメモリの書き込みアドレスに
   そのメモリの読み出しアドレスが一致するように制御す
   るアドレス制御手段とを備え、前記確認フレームを高速
   で転送することを特徴とするＦＣ／ＡＴＭ網変換装置に
   おける確認フレーム転送方式。
2. 【請求項２】 ファイバチャネルインタフェースである
   ＦＣインタフェースを有するＮポートと非同期転送モー
   ド網であるＡＴＭ網との間に配設され、Ｎポートからの
   ＦＣフレームを受信するＦＣフレーム受信器と，ＦＣフ
   レーム受信器の出力が書き込まれる第１のメモリと，第
   １のメモリのフレームデータを読み出してＡＴＭセルに
   変換するセグメンテーション器と，このＡＴＭセルをＡ
   ＴＭ網へ送信するＡＴＭセル送信器とからなるＦＣ／Ａ
   ＴＭ変換部を備えると共に、ＡＴＭ網からのＡＴＭセル
   を受信するＡＴＭセル受信器と，ＡＴＭセル受信器の出
   力をＦＣフレームに変換するリアセンブリ器と，リアセ
   ンブリ器の出力が書き込まれる第２のメモリと，第２の
   メモリのＦＣフレームを読み出してＮポートに送信する
   ＦＣフレーム送信器とからなるＡＴＭ／ＦＣ変換部とを
   備え、ＦＣ／ＡＴＭ変換部及びＡＴＭ／ＦＣ変換部によ
   り全二重通信を行うＦＣ／ＡＴＭ網変換装置であって、 前記ＦＣ／ＡＴＭ変換部に、前記ＦＣフレームに含まれ
   る確認フレームを検出する第１の確認フレーム検出手段
   と、第１の確認フレーム検出手段が確認フレームを検出
   すると前記第１のメモリの書き込みアドレスに読み出し
   アドレスが一致するように制御する第１のアドレス制御
   手段とを備え、かつ前記ＡＴＭ／ＦＣ変換部に、前記Ｆ
   Ｃフレームに含まれる確認フレームを検出する第２の確
   認フレーム検出手段と、第２の確認フレーム検出手段が
   確認フレームを検出すると前記第２のメモリの書き込み
   アドレスに読み出しアドレスが一致するように制御する
   第２のアドレス制御手段とを備え、前記確認フレームを
   高速で転送することを特徴とするＦＣ／ＡＴＭ網変換装
   置における確認フレーム転送方式。