JP2863243B2 - セル組立装置 - Google Patents
セル組立装置Info
- Publication number
- JP2863243B2 JP2863243B2 JP2516090A JP2516090A JP2863243B2 JP 2863243 B2 JP2863243 B2 JP 2863243B2 JP 2516090 A JP2516090 A JP 2516090A JP 2516090 A JP2516090 A JP 2516090A JP 2863243 B2 JP2863243 B2 JP 2863243B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- vci
- cell
- frame
- management unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ATM（Asynchronous Transfer Mode）通信
において、受信したATMセルをレイヤ２以上で扱うフレ
ームに組み立てるセル組立装置に関するものである。
において、受信したATMセルをレイヤ２以上で扱うフレ
ームに組み立てるセル組立装置に関するものである。
［従来の技術］ ATM通信において、受信したATMセルをフレームに組み
立てる従来技術を開示した文献としては、次ぎの文献１
および文献２を示すことができる。
立てる従来技術を開示した文献としては、次ぎの文献１
および文献２を示すことができる。
文献1;電子情報通信学会技術研究報告 SSE88−166
「ATMプロトコル処理方式の検討」（社団法人 電子情
報通信学会） 文献2;電子情報通信学会技術研究報告 SE87−87「広
帯域ISDNアーキテクチャの一検討」（社団法人 電子情
報通信学会） ここに、前記文献１では、予め、情報ブロックをATM
セルに分解するときにアダプテーション（以下、ADPと
略記する）ヘッダを作成しておき、そのADPヘッダを組
み立てに利用する技術が開示されている。
「ATMプロトコル処理方式の検討」（社団法人 電子情
報通信学会） 文献2;電子情報通信学会技術研究報告 SE87−87「広
帯域ISDNアーキテクチャの一検討」（社団法人 電子情
報通信学会） ここに、前記文献１では、予め、情報ブロックをATM
セルに分解するときにアダプテーション（以下、ADPと
略記する）ヘッダを作成しておき、そのADPヘッダを組
み立てに利用する技術が開示されている。
この場合に、前記ADPヘッダには、セル種別や有効情
報フィールド長などが設定され、前記セル種別によっ
て、先頭セル、中間セル、最終セル、１セル（１フレー
ム内に納まるもの）の区別がなされる。
報フィールド長などが設定され、前記セル種別によっ
て、先頭セル、中間セル、最終セル、１セル（１フレー
ム内に納まるもの）の区別がなされる。
そして、このADPヘッダと論理チャネル識別子（Virtu
al Channel Identifierのことで、以下、VCIと略記す
る）とを使用して、各セルをVCI毎に定められたバッフ
ァメモリに送り込むことによって、フレームを組み立て
る。
al Channel Identifierのことで、以下、VCIと略記す
る）とを使用して、各セルをVCI毎に定められたバッフ
ァメモリに送り込むことによって、フレームを組み立て
る。
VCI毎のバッファにおいては、セル種別における先頭
セルがフレームの先頭におかれ、以後はセルの到着順に
中間セルがおかれ、最終セルがくるとそのセルの有効情
報フィールド長までをそのフレームとして、組み立てを
完了する。
セルがフレームの先頭におかれ、以後はセルの到着順に
中間セルがおかれ、最終セルがくるとそのセルの有効情
報フィールド長までをそのフレームとして、組み立てを
完了する。
なお、１フレームに納まる１セルの場合は、その有効
情報フィールド長までをフレームにする。
情報フィールド長までをフレームにする。
第２図は、文献２に開示されたもので、ATMのネット
ワークに入ってセルに分解された情報の流れを示してい
る。
ワークに入ってセルに分解された情報の流れを示してい
る。
つまり、情報ブロックであるフレーム＃１〜＃３は、
ATMネットワークＮに入ってセルに分解されて、各セル
が多重化された状態で伝送路Ｌ上を搬送される。そして
各セルは、VCI毎に定められたバッファメモリBM1〜BM3
に送出され、前記ADPヘッダの内容に従ってそれぞれの
バッファメモリBM1〜BM3でフレームに組み立てられ、フ
レームの組み立てが完了すると、各バッファの内容をレ
イヤ２以上で扱うフレームとして出力する。
ATMネットワークＮに入ってセルに分解されて、各セル
が多重化された状態で伝送路Ｌ上を搬送される。そして
各セルは、VCI毎に定められたバッファメモリBM1〜BM3
に送出され、前記ADPヘッダの内容に従ってそれぞれの
バッファメモリBM1〜BM3でフレームに組み立てられ、フ
レームの組み立てが完了すると、各バッファの内容をレ
イヤ２以上で扱うフレームとして出力する。
［発明が解決しようとする課題］ しかしながら、文献1,2に記載された従来の方法で
は、予めフレーム組み立て用のバッファメモリを各VCI
毎に割り当てて使用するので、VCIの数だけバッファメ
モリが必要で、バッファメモリの容量が大きくなるため
に不経済であるという問題があった。
は、予めフレーム組み立て用のバッファメモリを各VCI
毎に割り当てて使用するので、VCIの数だけバッファメ
モリが必要で、バッファメモリの容量が大きくなるため
に不経済であるという問題があった。
また、フレームの組み立てに使用できるバッファメモ
リがVCI毎に固定されているため、空きバッファがあっ
てもVCIが異なるものは使用できず、同じVCIのフレーム
を連続して組み立てるような場合には、先のフレームが
完全に上位装置に送信されて、そのVCIのバッファが空
きになるまでは、次のフレームを組み立てることができ
ず、処理時間が長大化するという問題もあった。
リがVCI毎に固定されているため、空きバッファがあっ
てもVCIが異なるものは使用できず、同じVCIのフレーム
を連続して組み立てるような場合には、先のフレームが
完全に上位装置に送信されて、そのVCIのバッファが空
きになるまでは、次のフレームを組み立てることができ
ず、処理時間が長大化するという問題もあった。
そして、組み立て上がったフレームを送信中に、その
フレームと同じVCIのセルを組み立てようとすると、各V
CI毎にバッファを２面用意しなければならず、バッファ
の容量が倍増するという問題もあった。
フレームと同じVCIのセルを組み立てようとすると、各V
CI毎にバッファを２面用意しなければならず、バッファ
の容量が倍増するという問題もあった。
本発明は、前記事情に鑑みてなされたもので、ATMセ
ルをフレームに組み立てるためのバッファメモリを、VC
Iの数よりも少なく設定することができ、しかも、同じV
CIのフレームを連続して組み立てるような場合にも、先
のフレームが完全に上位装置に送信されてそのVCIのバ
ッファが突きになるまで次のフレームの組み立てを待つ
ような必要がなく、経済性および処理時間の短縮の点で
優れたセル組立装置を提供することを目的とする。
ルをフレームに組み立てるためのバッファメモリを、VC
Iの数よりも少なく設定することができ、しかも、同じV
CIのフレームを連続して組み立てるような場合にも、先
のフレームが完全に上位装置に送信されてそのVCIのバ
ッファが突きになるまで次のフレームの組み立てを待つ
ような必要がなく、経済性および処理時間の短縮の点で
優れたセル組立装置を提供することを目的とする。
［課題を解決するための手段］ 本発明に係るセル組立装置は、受信したATMセルをVCI
毎にバッファメモリに送り込むことによってフレームに
組み立てるセル組立部と、このセル組立部で組み立てた
フレームを上位レイヤに送信するフレーム送信部とを具
備している。
毎にバッファメモリに送り込むことによってフレームに
組み立てるセル組立部と、このセル組立部で組み立てた
フレームを上位レイヤに送信するフレーム送信部とを具
備している。
そして、前記セル組立部には、受信したATMセルのVCI
を抽出し得るセル処理部と、複数のフレームを組み立て
るだけの容量を有したバッファメモリと、前記バッファ
メモリにおいて組み立てに使用中でない空バッファを貯
留する空バッファ管理部と、VCI管理部とが装備されて
いる。
を抽出し得るセル処理部と、複数のフレームを組み立て
るだけの容量を有したバッファメモリと、前記バッファ
メモリにおいて組み立てに使用中でない空バッファを貯
留する空バッファ管理部と、VCI管理部とが装備されて
いる。
そして、VCI管理部は、各VCI毎に、既にフレームの組
み立て情報を割り当てたフラグ信号と、フレームが組み
立て中の場合は次にセルを格納すべき第１のバッファの
情報とを、管理し、同時に出力できる記憶手段を持つ構
成をなし、 空きバッファ管理部は、バッファメモリにおいて組み
立てに使用中でない空きバッファを貯留し、次に使用す
べき第２のバッファの情報を出力する手段を持つ構成を
なす。
み立て情報を割り当てたフラグ信号と、フレームが組み
立て中の場合は次にセルを格納すべき第１のバッファの
情報とを、管理し、同時に出力できる記憶手段を持つ構
成をなし、 空きバッファ管理部は、バッファメモリにおいて組み
立てに使用中でない空きバッファを貯留し、次に使用す
べき第２のバッファの情報を出力する手段を持つ構成を
なす。
また、第１のバッファの情報と第２のバッファの情報
のうち１つを、フラグ信号を使って選択することによ
り、受信したセルを格納すべきバッファの情報を得るバ
ッファ選択部もセル組立部に装備されている。
のうち１つを、フラグ信号を使って選択することによ
り、受信したセルを格納すべきバッファの情報を得るバ
ッファ選択部もセル組立部に装備されている。
そして、前記セル処理部が受信したセルのVCIを抽出
すると、そのVCIに関して現に組み立て中であるか否か
を前記VCI管理部によって調べ、 そのセルがフレームの先頭となるセルでそのVCIが組
み立て中でない場合には、その都度、そのVCIに対する
フレームに組み立てるためのバッファとして、前記空バ
ッファ管理部に貯留されている空きバッファを割り当
て、 前記セルがフレームの先頭でない場合には、そのVCIに
対するフレームの組み立て中のバッファをVCI管理部に
より割り当てることを特徴とする。
すると、そのVCIに関して現に組み立て中であるか否か
を前記VCI管理部によって調べ、 そのセルがフレームの先頭となるセルでそのVCIが組
み立て中でない場合には、その都度、そのVCIに対する
フレームに組み立てるためのバッファとして、前記空バ
ッファ管理部に貯留されている空きバッファを割り当
て、 前記セルがフレームの先頭でない場合には、そのVCIに
対するフレームの組み立て中のバッファをVCI管理部に
より割り当てることを特徴とする。
［作用］ 本発明に係るセル組立装置では、VCI管理部におい
て、各VCI毎に、既にセルの組み立て中であるか否かと
いうことと、組み立て中の場合における使用バッファと
を管理しており、また、空バッファ管理部において、セ
ルを組み立てるバッファメモリにおける空きバッファを
貯留している。
て、各VCI毎に、既にセルの組み立て中であるか否かと
いうことと、組み立て中の場合における使用バッファと
を管理しており、また、空バッファ管理部において、セ
ルを組み立てるバッファメモリにおける空きバッファを
貯留している。
そして、セル処理部が受信したセルのVCIを抽出する
と、そのVCIに関して、組み立て中であるか否かを前記V
CI管理部によって調べ、組み立て中でない新たなVCIの
場合には、その都度、そのVCIに対するセルを組み立て
るためのバッファとして、前記空バッファ管理部に貯留
されている空きバッファを割り当てる。
と、そのVCIに関して、組み立て中であるか否かを前記V
CI管理部によって調べ、組み立て中でない新たなVCIの
場合には、その都度、そのVCIに対するセルを組み立て
るためのバッファとして、前記空バッファ管理部に貯留
されている空きバッファを割り当てる。
したがって、セルをフレームに組み立てるためのバッ
ファは、予めVCI毎に固定されたものではなく、入力状
況および処理状況に応じてその都度割り当てる融通性の
高いものとなるから、ATMセルをフレームに組み立てる
ためのバッファメモリを、VCIの数よりも少なく設定す
ることが可能で、もって、バッファメモリの容量の低減
によって経済性を高めることができる。
ファは、予めVCI毎に固定されたものではなく、入力状
況および処理状況に応じてその都度割り当てる融通性の
高いものとなるから、ATMセルをフレームに組み立てる
ためのバッファメモリを、VCIの数よりも少なく設定す
ることが可能で、もって、バッファメモリの容量の低減
によって経済性を高めることができる。
しかも、同じVCIのフレームを連続して組み立てるよ
うな場合にも、先のフレームが完全に上位装置に送信さ
れてそのVCIのバッファが空きになるまで次のフレーム
の組み立てを待つ必要をなくすことができ、処理時間の
短縮を図ることもできる。
うな場合にも、先のフレームが完全に上位装置に送信さ
れてそのVCIのバッファが空きになるまで次のフレーム
の組み立てを待つ必要をなくすことができ、処理時間の
短縮を図ることもできる。
［実施例］ 第１図は、本発明の一実施例を示すブロック図であっ
て、ATMセルをレイヤ２以上で扱うフレームに組み立て
るセル組立部Ｉと、該セル組立部Ｉで組み立てられたフ
レームを上位装置に送信するフレーム送信部IIとから構
成されている。
て、ATMセルをレイヤ２以上で扱うフレームに組み立て
るセル組立部Ｉと、該セル組立部Ｉで組み立てられたフ
レームを上位装置に送信するフレーム送信部IIとから構
成されている。
そして、前記セル組立部Ｉは、セル処理部１と、VCI
管理部２と、空バッファ管理部３と、バッファ選択部４
と、バッファメモリ５と、送信キュー６とを具備した構
成とされている。
管理部２と、空バッファ管理部３と、バッファ選択部４
と、バッファメモリ５と、送信キュー６とを具備した構
成とされている。
ここに、前記セル処理部１は、ATMレイヤよりATMセル
を受信すると、その受信したセルのVCIを抽出する。そ
して、抽出したVCIを伝送路８を介してVCI管理部２に送
出し、また、受信したセルを伝送路９を介して前述のバ
ッファメモリ５に送出する。
を受信すると、その受信したセルのVCIを抽出する。そ
して、抽出したVCIを伝送路８を介してVCI管理部２に送
出し、また、受信したセルを伝送路９を介して前述のバ
ッファメモリ５に送出する。
前記VCI管理部２は、第３図に示すVCI管理メモリＭを
持っている。
持っている。
このVCI管理メモリＭは、各アドレスＡに、第１のデ
ータ記憶部D1と第２のデータ記憶部D2とを有しており、
前記セル処理部１から通知されるVCIをアドレスＡとし
て、第１のデータ記憶部D1には、セル処理部１から送ら
れてくるVCIの“フレーム組み立て中フラグ”の値を記
憶し、また、第２のデータ記憶部D2には、そのVCIを持
つセルをフレームに組むバッファメモリ５におけるバッ
ファ番号を記憶するようになっている。
ータ記憶部D1と第２のデータ記憶部D2とを有しており、
前記セル処理部１から通知されるVCIをアドレスＡとし
て、第１のデータ記憶部D1には、セル処理部１から送ら
れてくるVCIの“フレーム組み立て中フラグ”の値を記
憶し、また、第２のデータ記憶部D2には、そのVCIを持
つセルをフレームに組むバッファメモリ５におけるバッ
ファ番号を記憶するようになっている。
ここに、第１のデータ記憶部D1の値は、“1"の場合に
は、第２のデータ記憶部D2に記憶のバッファにおいて、
そのVCIでフレームを組み立て中であることを示し、ま
た、D1の値が“0"の場合には、そのVCIでバッファを使
用中でないこと（即ち、フレームを組み立て中でないこ
と）を示している。
は、第２のデータ記憶部D2に記憶のバッファにおいて、
そのVCIでフレームを組み立て中であることを示し、ま
た、D1の値が“0"の場合には、そのVCIでバッファを使
用中でないこと（即ち、フレームを組み立て中でないこ
と）を示している。
そして、このVCI管理部２は、セル処理部１からVCIを
受けると、そのVCIがアドレスとなっている記憶エリア
の第１のデータ記憶部D1および第２のデータ記憶部D2の
データを読み出す。そして、第１のデータ記憶部D1の値
（即ち、受信したVCIがフレーム組み立て中か否か）
を、伝送路10を介して空バッファ管理部３およびバッフ
ァ選択部４に通知する。また、そのVCIがフレーム組み
立て中の時は、第２のデータ記憶部D2の値（即ち、その
バッファ番号）を伝送路11を介してバッファ選択部４に
出力する。
受けると、そのVCIがアドレスとなっている記憶エリア
の第１のデータ記憶部D1および第２のデータ記憶部D2の
データを読み出す。そして、第１のデータ記憶部D1の値
（即ち、受信したVCIがフレーム組み立て中か否か）
を、伝送路10を介して空バッファ管理部３およびバッフ
ァ選択部４に通知する。また、そのVCIがフレーム組み
立て中の時は、第２のデータ記憶部D2の値（即ち、その
バッファ番号）を伝送路11を介してバッファ選択部４に
出力する。
前記空バッファ管理部３は、前記バッファメモリ５に
おける空バッファの番号をFIFOメモリにキューイングし
たもので、伝送路10からの通知がフレーム組み立て中で
ないとき、キューイングしている空バッファの先頭のも
のから順に、伝送路12を介してバッファ選択部４に出力
する。
おける空バッファの番号をFIFOメモリにキューイングし
たもので、伝送路10からの通知がフレーム組み立て中で
ないとき、キューイングしている空バッファの先頭のも
のから順に、伝送路12を介してバッファ選択部４に出力
する。
バッファ選択部４は、伝送路10に出力された値が“1"
の場合には、伝送路11の値（即ち、フレーム組み立て中
のバッファ番号）を伝送路13を介してバッファメモリ５
に通知し、伝送路10に出力された値が“0"の場合には、
伝送路12の値（即ち、空きバッファの番号）を伝送路13
を介してバッファメモリ５に通知する。
の場合には、伝送路11の値（即ち、フレーム組み立て中
のバッファ番号）を伝送路13を介してバッファメモリ５
に通知し、伝送路10に出力された値が“0"の場合には、
伝送路12の値（即ち、空きバッファの番号）を伝送路13
を介してバッファメモリ５に通知する。
伝送路13に出力されたバッファ番号は、伝送路2aを介
してVCI管理部２に検知され、VCI管理メモリＭの第２の
データ記憶部D2に書き込まれ、また同時にそのアドレス
の第１のデータ記憶部D1には、“1"が書き込まれる。
してVCI管理部２に検知され、VCI管理メモリＭの第２の
データ記憶部D2に書き込まれ、また同時にそのアドレス
の第１のデータ記憶部D1には、“1"が書き込まれる。
前記バッファメモリ５は、伝送路13から通知されたバ
ッファ番号のバッファに、伝送路９から送られてくるセ
ルを順次書き込んで、フレームを組み立ててゆく。
ッファ番号のバッファに、伝送路９から送られてくるセ
ルを順次書き込んで、フレームを組み立ててゆく。
そして、フレームの組み立てが完了すると、そのバッ
ファ番号は、伝送路14を介して送信キュー６に出力さ
れ、また、フレームの組み立てが完了したVCIに対する
前記VCI管理メモリＭにおける第１のデータ記憶部D1の
値が“0"にされる。
ファ番号は、伝送路14を介して送信キュー６に出力さ
れ、また、フレームの組み立てが完了したVCIに対する
前記VCI管理メモリＭにおける第１のデータ記憶部D1の
値が“0"にされる。
前記送信キュー６は、フレームの組み立てが完了した
バッファ番号をFIFOメモリでキューイングしており、フ
レーム送信部IIが空きしだい、キューイングしているバ
ッファ番号の先頭のものから順に、伝送路16を介してフ
レーム送信部IIに出力する。
バッファ番号をFIFOメモリでキューイングしており、フ
レーム送信部IIが空きしだい、キューイングしているバ
ッファ番号の先頭のものから順に、伝送路16を介してフ
レーム送信部IIに出力する。
前記フレーム送信部IIは、伝送路16から入力するバッ
ファ番号のバッファの内容を、フレーム情報として上位
レイヤに転送し、転送し終わるとこのバッファ番号を空
きバッファ管理部３のFIFOメモリにキューイングする。
ファ番号のバッファの内容を、フレーム情報として上位
レイヤに転送し、転送し終わるとこのバッファ番号を空
きバッファ管理部３のFIFOメモリにキューイングする。
次に、セル組立部Ｉおよびフレーム送信部IIにおける
一連の処理動作を、第４図および第５図に示した流れ図
に基づいて説明する。
一連の処理動作を、第４図および第５図に示した流れ図
に基づいて説明する。
前記セル組立部Ｉの動作は、第４図に示したように、
まず、セル処理部１にセルが到着すると（ステップ10
1）、該セル処理部１でVCIを抽出し（ステップ102）、
抽出したVCIをVCI管理部２に送る。
まず、セル処理部１にセルが到着すると（ステップ10
1）、該セル処理部１でVCIを抽出し（ステップ102）、
抽出したVCIをVCI管理部２に送る。
そして、VCI管理部２では、そのVCIの“フレーム組み
立て中フラグ”で、フレーム組み立て中か否かを判断す
る（ステップ103）。そして、フレーム組み立て中と判
断した場合には、組み立てに使用中のバッファ番号を伝
送路11を介してバッファ選択部４に送出する（ステップ
104）。
立て中フラグ”で、フレーム組み立て中か否かを判断す
る（ステップ103）。そして、フレーム組み立て中と判
断した場合には、組み立てに使用中のバッファ番号を伝
送路11を介してバッファ選択部４に送出する（ステップ
104）。
一方、フレーム組み立て中でないと判断した場合に
は、VCI管理部２は、新たにそのVCIの“フレーム組み立
て中フラグ”を立て、その一方で、フレーム組み立て中
でないことを空バッファ管理部３へ通知する（ステップ
105）。
は、VCI管理部２は、新たにそのVCIの“フレーム組み立
て中フラグ”を立て、その一方で、フレーム組み立て中
でないことを空バッファ管理部３へ通知する（ステップ
105）。
空バッファ管理部３では、「フレーム組み立て中でな
い」という通知を受けると、バッファメモリ５における
空バッファを選出して、そのバッファ番号をバッファ選
択部４に送信する。
い」という通知を受けると、バッファメモリ５における
空バッファを選出して、そのバッファ番号をバッファ選
択部４に送信する。
バッファ選択部４は、伝送路10の信号でフレームが組
み立て中か否かを監視していて、フレーム組み立て中な
らVCI管理部２から通知されたバッファ番号を、そうで
ないときは空バッファ管理部３から通知されたバッファ
番号をバッファメモリ５に出力する。そして、バッファ
メモリ５では、バッファ選択部４から通知されたバッフ
ァ番号のバッファを使って、伝送路９から送られて来る
セルを順に書き込んで、フレームに組み立てる（ステッ
プ106）。
み立て中か否かを監視していて、フレーム組み立て中な
らVCI管理部２から通知されたバッファ番号を、そうで
ないときは空バッファ管理部３から通知されたバッファ
番号をバッファメモリ５に出力する。そして、バッファ
メモリ５では、バッファ選択部４から通知されたバッフ
ァ番号のバッファを使って、伝送路９から送られて来る
セルを順に書き込んで、フレームに組み立てる（ステッ
プ106）。
前記VCI管理部２では、伝送路13に出力される信号を
を監視していて、伝送路13を介してバッファ選択部４か
らバッファメモリ５に出力されるバッファ番号を、当該
VCIの使用バッファとして登録する。
を監視していて、伝送路13を介してバッファ選択部４か
らバッファメモリ５に出力されるバッファ番号を、当該
VCIの使用バッファとして登録する。
バッファ選択部４から通知された番号のバッファでフ
レームの組み立てが始められると、フレームの組み立て
が完了しなか否かの判断がなされる（ステップ107）。
レームの組み立てが始められると、フレームの組み立て
が完了しなか否かの判断がなされる（ステップ107）。
そして、組み立てが完了すると、送信キュー６にその
バッファ番号が送られ、送信キュー６は送られてきたバ
ッファ番号をキューイングして、そのときのVCIのフレ
ーム組立中フラグを落とすように、VCI管理部２に指示
して（ステップ108）、処理を終了する。
バッファ番号が送られ、送信キュー６は送られてきたバ
ッファ番号をキューイングして、そのときのVCIのフレ
ーム組立中フラグを落とすように、VCI管理部２に指示
して（ステップ108）、処理を終了する。
前記フレーム送信部IIの動作は、第５図に示したよう
に、まず、送信キュー６にバッファ番号がキューイング
されているを確認し（ステップ111）、当該フレーム送
信部IIが空くと、送信キューにキューイングされている
先頭のバッファ番号から順に、その番号のバッファの内
容であるフレームを上位レイヤに送信する（ステップ11
2）。
に、まず、送信キュー６にバッファ番号がキューイング
されているを確認し（ステップ111）、当該フレーム送
信部IIが空くと、送信キューにキューイングされている
先頭のバッファ番号から順に、その番号のバッファの内
容であるフレームを上位レイヤに送信する（ステップ11
2）。
そして、送信し終わると、そのバッファ番号を空バッ
ファ管理部３に、伝送路17を介して、空バッファとして
通知して（ステップ113）、処理を終了する。
ファ管理部３に、伝送路17を介して、空バッファとして
通知して（ステップ113）、処理を終了する。
このようなセル組立装置では、セルをフレームに組み
立てるための各バッファは、入力状況および処理状況に
応じてその都度割り当てる融通性の高いものとなるか
ら、各VCI毎にバッファを用意していた従来の場合と比
較すると、ATMセルをフレームに組み立てるためのバッ
ファメモリの容量を大幅に低減させることが可能で、も
って、経済性を高めることができる。
立てるための各バッファは、入力状況および処理状況に
応じてその都度割り当てる融通性の高いものとなるか
ら、各VCI毎にバッファを用意していた従来の場合と比
較すると、ATMセルをフレームに組み立てるためのバッ
ファメモリの容量を大幅に低減させることが可能で、も
って、経済性を高めることができる。
しかも、同じVCIのフレームを連続して組み立てるよ
うな場合にも、先のフレームが完全に上位装置に送信さ
れてそのVCIのバッファが空きになるまで次のフレーム
の組み立てを待つ必要をなくすことができ、処理時間の
短縮を図ることもできる。
うな場合にも、先のフレームが完全に上位装置に送信さ
れてそのVCIのバッファが空きになるまで次のフレーム
の組み立てを待つ必要をなくすことができ、処理時間の
短縮を図ることもできる。
［発明の効果］ 以上の説明から明らかなように、本発明に係るセル組
立装置では、VCI管理部において、各VCI毎に、既にセル
の組み立て中であるか否かということと、組み立て中の
場合における使用バッファとを管理しており、また、空
バッファ管理部において、セルを組み立てるバッファメ
モリにおける空きバッファを貯留している。
立装置では、VCI管理部において、各VCI毎に、既にセル
の組み立て中であるか否かということと、組み立て中の
場合における使用バッファとを管理しており、また、空
バッファ管理部において、セルを組み立てるバッファメ
モリにおける空きバッファを貯留している。
そして、セル処理部が受信したセルのVCIを抽出する
と、そのVCIに関して、組み立て中であるか否かを前記V
CI管理部によって調べ、組み立て中でない新たなVCIの
場合には、その都度、そのVCIに対するセルを組み立て
るためのバッファとして、前記空バッファ管理部に貯留
されている空きバッファを割り当てる。
と、そのVCIに関して、組み立て中であるか否かを前記V
CI管理部によって調べ、組み立て中でない新たなVCIの
場合には、その都度、そのVCIに対するセルを組み立て
るためのバッファとして、前記空バッファ管理部に貯留
されている空きバッファを割り当てる。
したがって、セルをフレームに組み立てるためのバッ
ファは、予めVCI毎に固定されたものではなく、入力状
況および処理状況に応じてその都度割り当てる融通性の
高いものとなるから、ATMセルをフレームに組み立てる
ためのバッファメモリを、VCIの数よりも少なく設定す
ることが可能で、もって、バッファメモリの容量の低減
によって経済性を高めることができる。
ファは、予めVCI毎に固定されたものではなく、入力状
況および処理状況に応じてその都度割り当てる融通性の
高いものとなるから、ATMセルをフレームに組み立てる
ためのバッファメモリを、VCIの数よりも少なく設定す
ることが可能で、もって、バッファメモリの容量の低減
によって経済性を高めることができる。
しかも、同じVCIのフレームを連続して組み立てるよ
うな場合にも、先のフレームが完全に上位装置に送信さ
れてそのVCIのバッファが空きになるまで次のフレーム
の組み立てを待つ必要をなくすことができ、処理時間の
短縮を図ることもできる。
うな場合にも、先のフレームが完全に上位装置に送信さ
れてそのVCIのバッファが空きになるまで次のフレーム
の組み立てを待つ必要をなくすことができ、処理時間の
短縮を図ることもできる。
第１図は本発明の一実施例のブロック図、第２図は従来
のセル組立装置の説明図、第３図は前記一実施例のVCI
管理部の要部の説明図、第４図は一実施例のセル組立部
の動作を示す流れ図、第５図は一実施例のフレーム送信
部の動作を示す流れ図である。 Ｉ……セル組立部、１……セル処理部、２……VCI管理
部、３……空バッファ管理部、４……バッファ選択部、
５……バッファメモリ、６……送信キュー、II……フレ
ーム送信部、Ｍ……VCI管理メモリ、D1……第１のデー
タ記憶部、D2……第２のデータ記憶部。
のセル組立装置の説明図、第３図は前記一実施例のVCI
管理部の要部の説明図、第４図は一実施例のセル組立部
の動作を示す流れ図、第５図は一実施例のフレーム送信
部の動作を示す流れ図である。 Ｉ……セル組立部、１……セル処理部、２……VCI管理
部、３……空バッファ管理部、４……バッファ選択部、
５……バッファメモリ、６……送信キュー、II……フレ
ーム送信部、Ｍ……VCI管理メモリ、D1……第１のデー
タ記憶部、D2……第２のデータ記憶部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 棟方 康一 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 中谷 深 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 渡部 直也 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平２−140037（ＪＰ，Ａ) 特開 平３−126346（ＪＰ，Ａ) 特開 平３−249842（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＳＳ Ｅ89−105（1989−10−14)
Claims (1)
- 【請求項１】受信したATMセルをVCI毎にバッファメモリ
に送り込むことによってフレームに組み立てるセル組立
部と、このセル組立部で組み立てたフレームを上位レイ
ヤに送信するフレーム送信部とを具備したセル組立装置
であって、 前記セル組立部には、 受信したATMセルのVCIを抽出し得るセル処理部と、 複数のフレームを組み立てるだけの容量を有したバッフ
ァメモリと、 各VCI毎に、フレームの組み立て情報を割り当てたフラ
グ信号と、前記フレームが組み立て中の場合は次にセル
を格納すべき第１のバッファの情報とを、管理し、同時
に出力できる記憶手段を持つVCI管理部と、 前記バッファメモリにおいて組み立てに使用中でない空
バッファを貯留し、次に使用すべき第２のバッファの情
報を出力する手段を持つ空バッファ管理部と、 前記第１のバッファの情報と前記第２のバッファの情報
のうち１つを、前記フラグ信号を使って選択することに
より、受信したセルを格納すべきバッファの情報を得る
バッファ選択部と が装備されて、 前記セル処理部が受信したセルのVCIを抽出すると、そ
のVCIに関して現に組み立て中であるか否かを前記VCI管
理部によって調べ、 そのセルがフレームの先頭となるセルでそのVCIが組み
立て中でない場合には、その都度、そのVCIに対するフ
レームに組み立てるためのバッファとして、前記空バッ
ファ管理部に貯留されている空きバッファを割り当て、 前記セルがフレームの先頭でない場合には、そのVCIに
対するフレームの組み立て中のバッファをVCI管理部に
より割り当てることを特徴とするセル組立装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2516090A JP2863243B2 (ja) | 1990-02-06 | 1990-02-06 | セル組立装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2516090A JP2863243B2 (ja) | 1990-02-06 | 1990-02-06 | セル組立装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03230640A JPH03230640A (ja) | 1991-10-14 |
| JP2863243B2 true JP2863243B2 (ja) | 1999-03-03 |
Family
ID=12158271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2516090A Expired - Fee Related JP2863243B2 (ja) | 1990-02-06 | 1990-02-06 | セル組立装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2863243B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2837548B2 (ja) * | 1991-03-18 | 1998-12-16 | 富士通株式会社 | 多重セル組立回路 |
| JPH07107992B2 (ja) * | 1993-01-29 | 1995-11-15 | 日本電気株式会社 | セル分解多重処理装置 |
| JP2806726B2 (ja) * | 1993-01-29 | 1998-09-30 | 日本電気株式会社 | セル組立多重処理装置 |
| JPH088925A (ja) * | 1994-06-20 | 1996-01-12 | Nec Corp | 停滞セル監視方法および監視装置 |
-
1990
- 1990-02-06 JP JP2516090A patent/JP2863243B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告 ＳＳＥ８９−１０５（１９８９−１０−１４） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03230640A (ja) | 1991-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726985A (en) | ATM communication system interconnect/termination unit | |
| US5815501A (en) | ATM-ethernet portal/concentrator | |
| US5214642A (en) | ATM switching system and adaptation processing apparatus | |
| US5982749A (en) | ATM communication system interconnect/termination unit | |
| JP3819484B2 (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| US5848068A (en) | ATM communication system interconnect/termination unit | |
| US6373846B1 (en) | Single chip networking device with enhanced memory access co-processor | |
| US6388993B1 (en) | ATM switch and a method for determining buffer threshold | |
| JP2837651B2 (ja) | 通信システム | |
| US5920561A (en) | ATM communication system interconnect/termination unit | |
| US6535512B1 (en) | ATM communication system interconnect/termination unit | |
| US5841772A (en) | ATM communication system interconnect/termination unit | |
| US5513174A (en) | Telecommunication system with detection and control of packet collisions | |
| US6490264B1 (en) | Data transmission method and system | |
| US6480499B1 (en) | Data transfer | |
| JP2863243B2 (ja) | セル組立装置 | |
| EP0537743B1 (en) | Switching method for a common memory based switching field and the switching field | |
| US6661801B1 (en) | Data transfer | |
| JP3449299B2 (ja) | Ａｔｍセルの送信制御装置 | |
| EP0993225B1 (en) | Data transfer | |
| US6614793B1 (en) | Device for segmentation and transmission of messages stored as blocks of variable length | |
| EP0993220B1 (en) | Data reception unit | |
| JP2838674B2 (ja) | Ｆｃ／ａｔｍ網変換装置における確認フレーム転送方式 | |
| EP0993224B1 (en) | Data transfer | |
| JP3186707B2 (ja) | Ａｔｍ通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |