JP3152296B2 - 選択的ａｔｍセル廃棄方法及び装置 - Google Patents
選択的ａｔｍセル廃棄方法及び装置Info
- Publication number
- JP3152296B2 JP3152296B2 JP2408098A JP2408098A JP3152296B2 JP 3152296 B2 JP3152296 B2 JP 3152296B2 JP 2408098 A JP2408098 A JP 2408098A JP 2408098 A JP2408098 A JP 2408098A JP 3152296 B2 JP3152296 B2 JP 3152296B2
- Authority
- JP
- Japan
- Prior art keywords
- atm
- cell
- physical layer
- discarding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode：非同期転送モード）通信装置に関
し、特に、輻輳状態等によるＡＴＭセルの紛失に基づく
ネットワークの混乱を防止するようにしたＡＴＭセル廃
棄技術に関する。
nous Transfer Mode：非同期転送モード）通信装置に関
し、特に、輻輳状態等によるＡＴＭセルの紛失に基づく
ネットワークの混乱を防止するようにしたＡＴＭセル廃
棄技術に関する。
【０００２】
【従来の技術】ＡＴＭプロトコルでは、送信端末装置に
おいてパケットデータ（データ＋制御情報）を分割し
（必要に応じて制御情報を付加して）４８バイトのペイ
ロードに格納し５バイトのヘッダを付加してＡＴＭセル
を構成し、ＡＴＭセル単位で転送する。受信端末装置に
おいては受信したＡＴＭセルからパケットデータを再生
する。図６には、このようなパケットデータとＡＴＭセ
ルとの関係を示している。
おいてパケットデータ（データ＋制御情報）を分割し
（必要に応じて制御情報を付加して）４８バイトのペイ
ロードに格納し５バイトのヘッダを付加してＡＴＭセル
を構成し、ＡＴＭセル単位で転送する。受信端末装置に
おいては受信したＡＴＭセルからパケットデータを再生
する。図６には、このようなパケットデータとＡＴＭセ
ルとの関係を示している。
【０００３】図７は、ＡＴＭ装置におけるＡＴＭプロト
コル構造を示す図である。同図に示すように、送信端末
装置及び受信端末装置は、物理レイヤとＡＴＭレイヤと
ＡＴＭアダプテーションレイヤ（ＡＡＬ）とを備え、Ａ
ＴＭスイッチは物理レイヤとＡＴＭレイヤとを備える。
物理レイヤはＡＴＭセルと回線の電気信号等との間の変
換機能を有し、ＡＴＭレイヤはＡＴＭセルの転送制御機
能（ＶＰＩ／ＶＣＩの翻訳機能等）を有する。また、Ａ
ＡＬアダプテーションレイヤは、パケットデータとＡＴ
Ｍセル間の変換制御機能を有する。
コル構造を示す図である。同図に示すように、送信端末
装置及び受信端末装置は、物理レイヤとＡＴＭレイヤと
ＡＴＭアダプテーションレイヤ（ＡＡＬ）とを備え、Ａ
ＴＭスイッチは物理レイヤとＡＴＭレイヤとを備える。
物理レイヤはＡＴＭセルと回線の電気信号等との間の変
換機能を有し、ＡＴＭレイヤはＡＴＭセルの転送制御機
能（ＶＰＩ／ＶＣＩの翻訳機能等）を有する。また、Ａ
ＡＬアダプテーションレイヤは、パケットデータとＡＴ
Ｍセル間の変換制御機能を有する。
【０００４】送信端末装置、受信端末装置及びＡＴＭス
イッチ等の各装置は、少なくとも物理レイヤとＡＴＭレ
イヤを共通に備えているものの、装置構成としては、各
レイヤ対応のそれぞれ独立したＬＳＩ回路ブロック等の
装置が用いられ互いに組み合わせて構成されている。例
えば、ＡＴＭスイッチは、独立した物理ＬＳＩ装置とス
イッチ（ＡＴＭレイヤとスイッチ機能）装置とからな
り、各端末装置は物理ＬＳＩ装置とＳＡＲ（ＡＴＭレイ
ヤとＡＡＬとその他の機能）装置とを有する。
イッチ等の各装置は、少なくとも物理レイヤとＡＴＭレ
イヤを共通に備えているものの、装置構成としては、各
レイヤ対応のそれぞれ独立したＬＳＩ回路ブロック等の
装置が用いられ互いに組み合わせて構成されている。例
えば、ＡＴＭスイッチは、独立した物理ＬＳＩ装置とス
イッチ（ＡＴＭレイヤとスイッチ機能）装置とからな
り、各端末装置は物理ＬＳＩ装置とＳＡＲ（ＡＴＭレイ
ヤとＡＡＬとその他の機能）装置とを有する。
【０００５】ＡＴＭセルの制御はＡＴＭレイヤ又はその
上位レイヤにおいて行われ、物理レイヤにおいてはＡＴ
Ｍセルの転送制御及び送信するＡＴＭセル数の不足を補
い帯域制御を行う空セル（アイドルセル）の生成、送
出、伝送路からのセルの受信及び前記アイドルセルの廃
棄機能等を有する。アイドルセルか否かはＡＴＭセルの
ヘッダ情報により判断する。
上位レイヤにおいて行われ、物理レイヤにおいてはＡＴ
Ｍセルの転送制御及び送信するＡＴＭセル数の不足を補
い帯域制御を行う空セル（アイドルセル）の生成、送
出、伝送路からのセルの受信及び前記アイドルセルの廃
棄機能等を有する。アイドルセルか否かはＡＴＭセルの
ヘッダ情報により判断する。
【０００６】以上のように、ＡＴＭ通信においては送信
すべきパケットデータはＡＴＭセルとして分割して伝送
し、受信側においては分割したＡＴＭセルから元のパケ
ット再生して受信する。このため、送受信間においてパ
ケットを構成するセルの一つでも失われると元のパケッ
トを再生することは不可能になる。パケットが届かなか
った場合、ＡＴＭプロトコルにおいてはパケットデータ
の再送を要求することはないものの、その上で動作して
いるソフトウエアは当該パケットの再送を要求する。こ
のため、例えば、ＡＴＭ上のＴＣＰ／ＩＰのように、Ａ
ＴＭを利用してＩＰパケットを伝送する場合、通常のパ
ケット単位でのＩＰ転送よりも転送速度が遅くなること
があることが報告されている。
すべきパケットデータはＡＴＭセルとして分割して伝送
し、受信側においては分割したＡＴＭセルから元のパケ
ット再生して受信する。このため、送受信間においてパ
ケットを構成するセルの一つでも失われると元のパケッ
トを再生することは不可能になる。パケットが届かなか
った場合、ＡＴＭプロトコルにおいてはパケットデータ
の再送を要求することはないものの、その上で動作して
いるソフトウエアは当該パケットの再送を要求する。こ
のため、例えば、ＡＴＭ上のＴＣＰ／ＩＰのように、Ａ
ＴＭを利用してＩＰパケットを伝送する場合、通常のパ
ケット単位でのＩＰ転送よりも転送速度が遅くなること
があることが報告されている。
【０００７】これは、ネットワーク上で輻輳が発生し、
いくつかのセルが消失すると失われたセルのパケットに
ついての再送要求が行われ、再送が開始されるとさらに
ネットワークが混雑することによる。つまり、再送の開
始は一層セルを紛失する機会を増加させ、更に多くのパ
ケットの再生を不可能とし、更なる再送要求が開始され
ネットワークが混雑してシステムの有効転送能力はゼロ
に近づくことによる。情報をいくつものセルに分割して
転送する結果、情報の転送が困難になるという危険性を
増加させている。このようなセルの紛失によるネットワ
ークの混乱を防止するために、ＡＴＭセルの紛失時にパ
ケット単位でのセル廃棄（Packet Discard）を行う方法
が提案されている。
いくつかのセルが消失すると失われたセルのパケットに
ついての再送要求が行われ、再送が開始されるとさらに
ネットワークが混雑することによる。つまり、再送の開
始は一層セルを紛失する機会を増加させ、更に多くのパ
ケットの再生を不可能とし、更なる再送要求が開始され
ネットワークが混雑してシステムの有効転送能力はゼロ
に近づくことによる。情報をいくつものセルに分割して
転送する結果、情報の転送が困難になるという危険性を
増加させている。このようなセルの紛失によるネットワ
ークの混乱を防止するために、ＡＴＭセルの紛失時にパ
ケット単位でのセル廃棄（Packet Discard）を行う方法
が提案されている。
【０００８】図８は、パケット単位でのセル廃棄の概念
図を示す図である。物理レイヤは、全てのパケットに属
するセルを受信してＡＴＭレイヤに送出する。ＡＴＭレ
イヤは、輻輳時には率先してパケット単位でセルを廃棄
し輻輳制御を行い再生可能なパケット数を増やし有効転
送能力を向上させ再送の発生を抑えるように輻輳制御を
行う。
図を示す図である。物理レイヤは、全てのパケットに属
するセルを受信してＡＴＭレイヤに送出する。ＡＴＭレ
イヤは、輻輳時には率先してパケット単位でセルを廃棄
し輻輳制御を行い再生可能なパケット数を増やし有効転
送能力を向上させ再送の発生を抑えるように輻輳制御を
行う。
【０００９】このようなＡＴＭレイヤ等の上位レイヤに
おけるパケット単位でのセル廃棄（Packet Discard）に
は、ＰＰＤ（Partial Packet Discard）とＥＰＤ（Earl
y Packet Discard）とが提案されている。ＰＰＤは、一
つでもセルが紛失されたパケットが発見された場合、以
降そのパケットに属するセルを廃棄する方法である。ま
た、ＥＰＤは、受信ＦＩＦＯに受信セルの書込における
閾値を設けその閾値を超えた場合、その時点で受信して
いるパケットもしくは以降あらたに受信されるパケット
に属するセルを廃棄する方法である。このようなパケッ
ト単位の廃棄は上位ＬＳＩもしくはソフトウエアにimpl
ementされている。
おけるパケット単位でのセル廃棄（Packet Discard）に
は、ＰＰＤ（Partial Packet Discard）とＥＰＤ（Earl
y Packet Discard）とが提案されている。ＰＰＤは、一
つでもセルが紛失されたパケットが発見された場合、以
降そのパケットに属するセルを廃棄する方法である。ま
た、ＥＰＤは、受信ＦＩＦＯに受信セルの書込における
閾値を設けその閾値を超えた場合、その時点で受信して
いるパケットもしくは以降あらたに受信されるパケット
に属するセルを廃棄する方法である。このようなパケッ
ト単位の廃棄は上位ＬＳＩもしくはソフトウエアにimpl
ementされている。
【００１０】ところが、パケット単位でのセル廃棄は、
セルの紛失がパケット単位で生じる場合は効果的である
が、物理レイヤやＡＴＭレイヤ等でのセル受信処理にお
ける単なるオーバーフロー等によるセルの紛失のよう
に、セルの紛失がランダムに生じる場合はセルの紛失数
は同じでもパケットの廃棄数が増大する。図９は、パケ
ット単位での廃棄の概念を表す図でありセルの紛失の態
様により、パケット単位の廃棄数が異なることを示して
いる。図９（ａ）は同一パケットに属するセルが複数紛
失する場合を示しており、廃棄パケットは１パケットと
なるが、図９（ｂ）のように異なるパケットに属するセ
ルがランダムに紛失する場合は複数のパケットが廃棄さ
れることになる。
セルの紛失がパケット単位で生じる場合は効果的である
が、物理レイヤやＡＴＭレイヤ等でのセル受信処理にお
ける単なるオーバーフロー等によるセルの紛失のよう
に、セルの紛失がランダムに生じる場合はセルの紛失数
は同じでもパケットの廃棄数が増大する。図９は、パケ
ット単位での廃棄の概念を表す図でありセルの紛失の態
様により、パケット単位の廃棄数が異なることを示して
いる。図９（ａ）は同一パケットに属するセルが複数紛
失する場合を示しており、廃棄パケットは１パケットと
なるが、図９（ｂ）のように異なるパケットに属するセ
ルがランダムに紛失する場合は複数のパケットが廃棄さ
れることになる。
【００１１】従来、セルの選択的廃棄制御をＡＴＭスイ
ッチ間で統一的に行うようにしたＡＴＭ通信網が例えば
特開平９−２６１２４４号公報に記載されている。
ッチ間で統一的に行うようにしたＡＴＭ通信網が例えば
特開平９−２６１２４４号公報に記載されている。
【００１２】図１０は、同公報記載のＡＴＭ通信網の構
成を示す図である。同通信網は物理レイヤとＡＴＭレイ
ヤとからなる複数のＡＴＭスイッチが縦続接続された通
信網が開示されている。セル流の下流にあるＡＴＭスイ
ッチにおいて輻輳のためにセル廃棄が行われると、その
上流にあるＡＴＭスイッチが転送するセルは一部無効と
なる。このような無駄なセルの転送はＡＴＭスイッチの
スループットを低下させるので、同通信網においては、
セル流の下流にあるＡＴＭスイッチ３はセル廃棄の発生
を上流のＡＴＭスイッチ１、２に通知し、通知を受けた
上流のＡＴＭスイッチ１、２は下流の前記ＡＴＭスイッ
チ３に対する当該セルの転送を停止するようにしたもの
である。
成を示す図である。同通信網は物理レイヤとＡＴＭレイ
ヤとからなる複数のＡＴＭスイッチが縦続接続された通
信網が開示されている。セル流の下流にあるＡＴＭスイ
ッチにおいて輻輳のためにセル廃棄が行われると、その
上流にあるＡＴＭスイッチが転送するセルは一部無効と
なる。このような無駄なセルの転送はＡＴＭスイッチの
スループットを低下させるので、同通信網においては、
セル流の下流にあるＡＴＭスイッチ３はセル廃棄の発生
を上流のＡＴＭスイッチ１、２に通知し、通知を受けた
上流のＡＴＭスイッチ１、２は下流の前記ＡＴＭスイッ
チ３に対する当該セルの転送を停止するようにしたもの
である。
【００１３】また、ＡＴＭスイッチ等の物理レイヤにお
いてセル廃棄制御を行うようにしたバッファ管理方法が
特開平７−３２７０３８号公報に記載されている。この
バッファ管理方法は、物理レイヤにおいてオーバーフロ
ーが起った場合に、従来行われていたように回路を初期
化するとＦＩＦＯメモリのデータが失われてしまうの
で、とりあえずＦＩＦＯメモリに入っていたデータだけ
は保証するようにしたものであり、ＡＴＭレイヤ処理部
にデータを転送する前段階でデータの重要度を判断する
ことなく、ＦＩＦＯメモリのライトアドレスを現在書込
中の受信セルデータの先頭アドレスに更新し、物理レイ
ヤのＦＩＦＯメモリへの書込を行うデータのみを廃棄す
るようにしたものである。
いてセル廃棄制御を行うようにしたバッファ管理方法が
特開平７−３２７０３８号公報に記載されている。この
バッファ管理方法は、物理レイヤにおいてオーバーフロ
ーが起った場合に、従来行われていたように回路を初期
化するとＦＩＦＯメモリのデータが失われてしまうの
で、とりあえずＦＩＦＯメモリに入っていたデータだけ
は保証するようにしたものであり、ＡＴＭレイヤ処理部
にデータを転送する前段階でデータの重要度を判断する
ことなく、ＦＩＦＯメモリのライトアドレスを現在書込
中の受信セルデータの先頭アドレスに更新し、物理レイ
ヤのＦＩＦＯメモリへの書込を行うデータのみを廃棄す
るようにしたものである。
【００１４】
【発明が解決しようとする課題】上述のようにＡＴＭレ
イヤもしくはその上位レイヤにおいては、輻輳等により
いくつかのセルが紛失した場合は、受信セルに基づく転
送制御乃至パケットデータの再生等の正常な処理が不可
能になる。このような不具合を防止するために、ＡＴＭ
レイヤにおいて率先してパケット単位でセルを廃棄し受
信できるパケットを保護するという選択的セル廃棄制御
を行い、セル紛失数は同じでも再生可能なパケット数を
増やし有効転送能力を向上させ再送を抑えることが従来
より提案されている。この従来の選択的なセル廃棄の手
法は、プロトコル上ＡＴＭレイヤ以上の上位レイヤの機
能とされている。
イヤもしくはその上位レイヤにおいては、輻輳等により
いくつかのセルが紛失した場合は、受信セルに基づく転
送制御乃至パケットデータの再生等の正常な処理が不可
能になる。このような不具合を防止するために、ＡＴＭ
レイヤにおいて率先してパケット単位でセルを廃棄し受
信できるパケットを保護するという選択的セル廃棄制御
を行い、セル紛失数は同じでも再生可能なパケット数を
増やし有効転送能力を向上させ再送を抑えることが従来
より提案されている。この従来の選択的なセル廃棄の手
法は、プロトコル上ＡＴＭレイヤ以上の上位レイヤの機
能とされている。
【００１５】しかし、セルの紛失には、物理レイヤ及び
ＡＴＭレイヤにおけるＦＩＦＯメモリ等のバッファ回路
でのオーバーフローに起因するものがある。一般的に
は、物理レイヤは回線から信号をＡＴＭセルに復元する
のみであるため高速処理が可能であるのに対し、ＡＴＭ
レイヤは転送制御等を行うため動作速度は比較的低速と
なりＡＴＭレイヤがボトルネックとなりセル紛失が生じ
ると考えられている。しかし、ＦＩＦＯメモリ容量等の
関係から物理レイヤがボトルネックとなり物理レイヤに
おけるセル紛失も生じうる。例えば、物理レイヤにおい
てセルの受信処理が追いつかずオーバーフローを起こす
場合、ＡＴＭレイヤの処理速度が充分でなく、ＡＴＭレ
イヤが物理レイヤに対しセルの送出の停止を要求するた
めに、物理レイヤがＡＴＭレイヤにセルを送ることがで
きずオーバーフローを起こす場合等が原因となりうる。
このようなセル紛失は、ランダムに生じることからＡＴ
Ｍレイヤ等での選択的セル廃棄制御に拘わらず上述のよ
うな重大なネットワークの混乱を起こす原因となる。
ＡＴＭレイヤにおけるＦＩＦＯメモリ等のバッファ回路
でのオーバーフローに起因するものがある。一般的に
は、物理レイヤは回線から信号をＡＴＭセルに復元する
のみであるため高速処理が可能であるのに対し、ＡＴＭ
レイヤは転送制御等を行うため動作速度は比較的低速と
なりＡＴＭレイヤがボトルネックとなりセル紛失が生じ
ると考えられている。しかし、ＦＩＦＯメモリ容量等の
関係から物理レイヤがボトルネックとなり物理レイヤに
おけるセル紛失も生じうる。例えば、物理レイヤにおい
てセルの受信処理が追いつかずオーバーフローを起こす
場合、ＡＴＭレイヤの処理速度が充分でなく、ＡＴＭレ
イヤが物理レイヤに対しセルの送出の停止を要求するた
めに、物理レイヤがＡＴＭレイヤにセルを送ることがで
きずオーバーフローを起こす場合等が原因となりうる。
このようなセル紛失は、ランダムに生じることからＡＴ
Ｍレイヤ等での選択的セル廃棄制御に拘わらず上述のよ
うな重大なネットワークの混乱を起こす原因となる。
【００１６】特開平９−２６１２４４号公報記載のＡＴ
Ｍ通信網は、物理レイヤとＡＴＭレイヤとからなる複数
のＡＴＭスイッチにおいてセル廃棄制御を行いＡＴＭス
イッチのスループットの低下を防止するものであるが、
同通信網におけるＡＴＭスイッチは、ＡＴＭレイヤにお
いてセル廃棄制御を行うものである点でセル廃棄方法は
従来のものと同様であるのみならず、セル流の上流にお
いてセル廃棄を行うことにより下流の全てのＡＴＭスイ
ッチに対して一律にセル流を停止することになり、結果
的にＡＴＭ通信網全体としてみるとスループットの向上
には必ずしも寄与しない。
Ｍ通信網は、物理レイヤとＡＴＭレイヤとからなる複数
のＡＴＭスイッチにおいてセル廃棄制御を行いＡＴＭス
イッチのスループットの低下を防止するものであるが、
同通信網におけるＡＴＭスイッチは、ＡＴＭレイヤにお
いてセル廃棄制御を行うものである点でセル廃棄方法は
従来のものと同様であるのみならず、セル流の上流にお
いてセル廃棄を行うことにより下流の全てのＡＴＭスイ
ッチに対して一律にセル流を停止することになり、結果
的にＡＴＭ通信網全体としてみるとスループットの向上
には必ずしも寄与しない。
【００１７】また、特開平７−３２７０３８号公報記載
のバッファ管理方法は、ＡＴＭスイッチ等の物理レイヤ
においてセル廃棄制御を行うようにしたものであるが、
このバッファ管理方法は、物理レイヤにおいてオーバー
フローが起こった場合に、とりあえずＦＩＦＯメモリに
入っていたデータだけは保証するものであり、パケット
単位でセルを廃棄するものでもないので、上述のような
輻輳によるネットワークの混乱を未然に防止することは
不可能である。
のバッファ管理方法は、ＡＴＭスイッチ等の物理レイヤ
においてセル廃棄制御を行うようにしたものであるが、
このバッファ管理方法は、物理レイヤにおいてオーバー
フローが起こった場合に、とりあえずＦＩＦＯメモリに
入っていたデータだけは保証するものであり、パケット
単位でセルを廃棄するものでもないので、上述のような
輻輳によるネットワークの混乱を未然に防止することは
不可能である。
【００１８】（発明の目的）本発明の目的は、セル紛失
のランダム性を抑制し、ネットワークの混乱を防止する
ことを可能にした選択的セル廃棄制御方法及び装置を提
供することにある。
のランダム性を抑制し、ネットワークの混乱を防止する
ことを可能にした選択的セル廃棄制御方法及び装置を提
供することにある。
【００１９】
【課題を解決するための手段】本発明の選択的ＡＴＭセ
ル廃棄方法は、受信バッファを有する物理レイヤとその
上位レイヤにおけるＡＴＭプロトコル上の選択的ＡＴＭ
セル廃棄方法において、物理レイヤは、上位レイヤから
通知された廃棄パケットに対応する選択的セル廃棄情報
に基づき、受信ＡＴＭセルから当該廃棄パケットに属す
るＡＴＭセルを廃棄することを特徴とする。
ル廃棄方法は、受信バッファを有する物理レイヤとその
上位レイヤにおけるＡＴＭプロトコル上の選択的ＡＴＭ
セル廃棄方法において、物理レイヤは、上位レイヤから
通知された廃棄パケットに対応する選択的セル廃棄情報
に基づき、受信ＡＴＭセルから当該廃棄パケットに属す
るＡＴＭセルを廃棄することを特徴とする。
【００２０】また、前記発明の前記上位レイヤは、前記
物理レイヤの受信バッファの蓄積量が閾値を超えた場合
又は当該上位レイヤにおいて処理が間に合わなくなった
場合に、物理レイヤに前記選択的セル廃棄情報の通知制
御を開始することを特徴とする。そして、前記選択的セ
ル廃棄情報としては、上位レイヤでの再生不可能なパケ
ットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報、又は前
記上位レイヤにおける受信バッファのＡＴＭセルの蓄積
量が閾値を超えた場合のその時点もしくはその後受信さ
れるパケットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報
とすることを特徴とする。
物理レイヤの受信バッファの蓄積量が閾値を超えた場合
又は当該上位レイヤにおいて処理が間に合わなくなった
場合に、物理レイヤに前記選択的セル廃棄情報の通知制
御を開始することを特徴とする。そして、前記選択的セ
ル廃棄情報としては、上位レイヤでの再生不可能なパケ
ットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報、又は前
記上位レイヤにおける受信バッファのＡＴＭセルの蓄積
量が閾値を超えた場合のその時点もしくはその後受信さ
れるパケットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報
とすることを特徴とする。
【００２１】更に、物理レイヤが上位レイヤから通知さ
れた廃棄パケットに対応する選択的セル廃棄情報に基づ
き、受信ＡＴＭセルから当該廃棄パケットに属するＡＴ
Ｍセルを廃棄する選択的ＡＴＭセル廃棄方法において、
前記選択的セル廃棄情報としては前記上位レイヤにおけ
るソフトウエア上の不要なパケットが発生した場合に、
当該パケットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報
とすることを特徴とする。
れた廃棄パケットに対応する選択的セル廃棄情報に基づ
き、受信ＡＴＭセルから当該廃棄パケットに属するＡＴ
Ｍセルを廃棄する選択的ＡＴＭセル廃棄方法において、
前記選択的セル廃棄情報としては前記上位レイヤにおけ
るソフトウエア上の不要なパケットが発生した場合に、
当該パケットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報
とすることを特徴とする。
【００２２】本発明の物理レイヤ装置は、回線から受信
したＡＴＭセルをＡＴＭレイヤ装置に送出するためのバ
ッファを備える物理レイヤ装置において、ＡＴＭレイヤ
装置又は該ＡＴＭレイヤ装置の上位レイヤ装置から通知
された廃棄パケットに対応する選択的セル廃棄情報に基
づいて当該パケットに属するＡＴＭセルを廃棄すること
を特徴とする。
したＡＴＭセルをＡＴＭレイヤ装置に送出するためのバ
ッファを備える物理レイヤ装置において、ＡＴＭレイヤ
装置又は該ＡＴＭレイヤ装置の上位レイヤ装置から通知
された廃棄パケットに対応する選択的セル廃棄情報に基
づいて当該パケットに属するＡＴＭセルを廃棄すること
を特徴とする。
【００２３】また、前記物理レイヤ装置は、前記選択的
セル廃棄情報を記憶するパターンテーブルを備え、ＡＴ
Ｍセルの廃棄は前記バッファへの書込時に前記パターン
テーブル参照して行うことを特徴とする。
セル廃棄情報を記憶するパターンテーブルを備え、ＡＴ
Ｍセルの廃棄は前記バッファへの書込時に前記パターン
テーブル参照して行うことを特徴とする。
【００２４】更に、前記物理レイヤ装置は、ＡＴＭセル
の廃棄を前記バッファの読出時にも前記パターンテーブ
ルを参照して行うこと、また、前記選択的セル廃棄情報
はＶＰＩ／ＶＣＩとすることを特徴とする。
の廃棄を前記バッファの読出時にも前記パターンテーブ
ルを参照して行うこと、また、前記選択的セル廃棄情報
はＶＰＩ／ＶＣＩとすることを特徴とする。
【００２５】（作用）従来、ＡＴＭレイヤにおいて行っ
ていた輻輳制御のためのセル廃棄を物理レイヤにおいて
も行うことで、物理レイヤ及びＡＴＭレイヤ等における
バッファ溢れを防止し、また、セル紛失のランダム性を
抑制してネットワーク全体のパフォーマンスを向上さ
せ、ネットワークの混乱を未然に防止する。
ていた輻輳制御のためのセル廃棄を物理レイヤにおいて
も行うことで、物理レイヤ及びＡＴＭレイヤ等における
バッファ溢れを防止し、また、セル紛失のランダム性を
抑制してネットワーク全体のパフォーマンスを向上さ
せ、ネットワークの混乱を未然に防止する。
【００２６】
【発明の実施の形態】次に、本発明の一実施の形態につ
いて図面を用いて詳細に説明する。
いて図面を用いて詳細に説明する。
【００２７】図１は、本実施の形態の選択的ＡＴＭセル
廃棄方法及び装置を示す図である。本実施の形態は、物
理レイヤとＡＴＭレイヤとからなり、ＡＴＭレイヤは選
択的セル廃棄情報を廃棄セルのヘッダ情報として物理レ
イヤに通知する構成を有する。
廃棄方法及び装置を示す図である。本実施の形態は、物
理レイヤとＡＴＭレイヤとからなり、ＡＴＭレイヤは選
択的セル廃棄情報を廃棄セルのヘッダ情報として物理レ
イヤに通知する構成を有する。
【００２８】ＡＴＭレイヤ１においては、複数のパケッ
ト１〜パケット４に属するＡＴＭセルの受信に対し特定
のパケットに属するＡＴＭセルを廃棄することを決定
し、当該パケットに対応するＡＴＭセルに格納されてい
るヘッダ情報を物理レイヤに通知する。物理レイヤ２に
おいては、ＡＴＭレイヤから通知されたヘッダ情報と受
信セルのヘッダを逐一照合し、通知されている前記ヘッ
ダ情報を有するセルは物理レイヤ２において廃棄する。
ト１〜パケット４に属するＡＴＭセルの受信に対し特定
のパケットに属するＡＴＭセルを廃棄することを決定
し、当該パケットに対応するＡＴＭセルに格納されてい
るヘッダ情報を物理レイヤに通知する。物理レイヤ２に
おいては、ＡＴＭレイヤから通知されたヘッダ情報と受
信セルのヘッダを逐一照合し、通知されている前記ヘッ
ダ情報を有するセルは物理レイヤ２において廃棄する。
【００２９】ＡＴＭレイヤにおけるヘッダ情報の決定
は、ＰＰＤ、ＥＰＤといったセル廃棄アルゴリズムによ
り行うようにすることができる。例えば、ＡＴＭレイヤ
でのバッファ溢れ等が起こった場合に特定のパケットに
属するＡＴＭセルのみを優先的に廃棄したり、既に一部
が失われていることが判明したパケットに属するＡＴＭ
セルを廃棄するように当該ヘッダ情報を決定する。ま
た、前記ヘッダ情報としては、廃棄するパケットに属す
るセルか否かはそのＶＰＩ／ＶＣＩにより判別すること
が可能であるから、物理レイヤに対し廃棄するパケット
に属するセルのＶＰＩ／ＶＣＩパターンを指示するよう
に構成する。
は、ＰＰＤ、ＥＰＤといったセル廃棄アルゴリズムによ
り行うようにすることができる。例えば、ＡＴＭレイヤ
でのバッファ溢れ等が起こった場合に特定のパケットに
属するＡＴＭセルのみを優先的に廃棄したり、既に一部
が失われていることが判明したパケットに属するＡＴＭ
セルを廃棄するように当該ヘッダ情報を決定する。ま
た、前記ヘッダ情報としては、廃棄するパケットに属す
るセルか否かはそのＶＰＩ／ＶＣＩにより判別すること
が可能であるから、物理レイヤに対し廃棄するパケット
に属するセルのＶＰＩ／ＶＣＩパターンを指示するよう
に構成する。
【００３０】次に、本発明のより具体的な実現例を説明
する。図２は、物理レイヤに設けられるバッファとして
のＦＩＦＯメモリ及び該セルの書込及び読出制御の内容
を示す図である。ＦＩＦＯメモリは、図２（ａ）に示す
ように全記憶容量より少ない記憶容量値が設定され、例
えば記憶量が当該記憶容量値に達した際にこれを認識可
能な閾値としての機能を有する。そして、受信セルの記
憶量が前記閾値を超えると輻輳状態等として判断しオー
バーフロー状態として表示するとともに、オーバーオー
バーフローが起こっても捨てる必要のないセルを引き続
き格納できるように少し余裕を持たせた構成とする。
する。図２は、物理レイヤに設けられるバッファとして
のＦＩＦＯメモリ及び該セルの書込及び読出制御の内容
を示す図である。ＦＩＦＯメモリは、図２（ａ）に示す
ように全記憶容量より少ない記憶容量値が設定され、例
えば記憶量が当該記憶容量値に達した際にこれを認識可
能な閾値としての機能を有する。そして、受信セルの記
憶量が前記閾値を超えると輻輳状態等として判断しオー
バーフロー状態として表示するとともに、オーバーオー
バーフローが起こっても捨てる必要のないセルを引き続
き格納できるように少し余裕を持たせた構成とする。
【００３１】また、図２（ｂ）は、ＦＩＦＯメモリにお
けるセル廃棄の動作を示す図である。同図（１）に示す
ように、セル廃棄をＦＩＦＯメモリへのライト動作にお
いてのみ行うか、又は同図（２）に示すように、ＦＩＦ
Ｏメモリからのリード動作においても行うように構成す
る。セル廃棄の動作は、ＶＰＩ／ＶＣＩ判別回路を設
け、ライト動作でのセルの廃棄は、データを受信したと
きそのＶＰＩ／ＶＣＩをＡＴＭレイヤから通知された廃
棄すべきセルのＶＰＩ／ＶＣＩと照合し一致したときは
ＦＩＦＯメモリへの格納を行わず、不一致のときＦＩＦ
Ｏメモリに格納するように構成する。ＦＩＦＯメモリか
らのリード動作はＡＴＭレイヤの動作タイミングに応じ
て行う。ここで、ライト動作におけるセル廃棄動作は必
須であり、また、ＦＩＦＯからのセルのリード動作にお
けるセル廃棄は、このように構成するか否かは何れを選
択することも可能である。
けるセル廃棄の動作を示す図である。同図（１）に示す
ように、セル廃棄をＦＩＦＯメモリへのライト動作にお
いてのみ行うか、又は同図（２）に示すように、ＦＩＦ
Ｏメモリからのリード動作においても行うように構成す
る。セル廃棄の動作は、ＶＰＩ／ＶＣＩ判別回路を設
け、ライト動作でのセルの廃棄は、データを受信したと
きそのＶＰＩ／ＶＣＩをＡＴＭレイヤから通知された廃
棄すべきセルのＶＰＩ／ＶＣＩと照合し一致したときは
ＦＩＦＯメモリへの格納を行わず、不一致のときＦＩＦ
Ｏメモリに格納するように構成する。ＦＩＦＯメモリか
らのリード動作はＡＴＭレイヤの動作タイミングに応じ
て行う。ここで、ライト動作におけるセル廃棄動作は必
須であり、また、ＦＩＦＯからのセルのリード動作にお
けるセル廃棄は、このように構成するか否かは何れを選
択することも可能である。
【００３２】リード動作においてセル廃棄を行う場合
は、ＦＩＦＯメモリからデータを読み出し、そのＶＰＩ
／ＶＣＩをＡＴＭレイヤから通知された廃棄すべきセル
のＶＰＩ／ＶＣＩと照合し、一致したときは当該セルを
読み飛ばしてＡＴＭレイヤには送らず、不一致のときは
ＡＴＭレイヤに当該セルを送るように構成する。
は、ＦＩＦＯメモリからデータを読み出し、そのＶＰＩ
／ＶＣＩをＡＴＭレイヤから通知された廃棄すべきセル
のＶＰＩ／ＶＣＩと照合し、一致したときは当該セルを
読み飛ばしてＡＴＭレイヤには送らず、不一致のときは
ＡＴＭレイヤに当該セルを送るように構成する。
【００３３】図３は、物理レイヤにおける主にＦＩＦＯ
メモリのライト及びリード動作に関連する構成を示す図
である。回線からのセルを書き込む書込回路１０と、Ｆ
ＩＦＯメモリ１１と、ＡＴＭレイヤへセルを送る読出回
路１２と、からなるＦＩＦＯメモリ書込、読出回路と、
ＡＴＭレイヤからの廃棄セルのＶＰＩ／ＶＣＩを保持す
るパターンテーブル１３とセルのヘッダを検出してパタ
ーンテーブルのＶＰＩ／ＶＣＩパターンと照合し、ＦＩ
ＦＯメモリの書込、読出回路を制御するヘッダ判別制御
回路１４、１５とから構成される。
メモリのライト及びリード動作に関連する構成を示す図
である。回線からのセルを書き込む書込回路１０と、Ｆ
ＩＦＯメモリ１１と、ＡＴＭレイヤへセルを送る読出回
路１２と、からなるＦＩＦＯメモリ書込、読出回路と、
ＡＴＭレイヤからの廃棄セルのＶＰＩ／ＶＣＩを保持す
るパターンテーブル１３とセルのヘッダを検出してパタ
ーンテーブルのＶＰＩ／ＶＣＩパターンと照合し、ＦＩ
ＦＯメモリの書込、読出回路を制御するヘッダ判別制御
回路１４、１５とから構成される。
【００３４】パターンテーブル１３は、ＡＴＭレイヤか
ら通知されたＶＰＩ／ＶＣＩを単にパターンとして保持
しており、ヘッダ判別制御回路１４、１５は、書込回路
１０において回線から受信したセルを書き込む際、及び
ＦＩＦＯメモリ１１からセルを読み出す際に、そのセル
のヘッダのＶＰＩ／ＶＣＩのパターンをパターンテーブ
ル１３に保持しているパターンと照合して、上述のよう
なＦＩＦＯメモリにおける書込及び読出制御を実行す
る。物理レイヤにおけるこのような単なるヘッダのパタ
ーン照合によるセル廃棄は、物理レイヤ本来の機能であ
るアイドルセルの廃棄動作と同様なものと位置付けるこ
ともできる。この結果、ＡＴＭレイヤの負担は軽減され
る。
ら通知されたＶＰＩ／ＶＣＩを単にパターンとして保持
しており、ヘッダ判別制御回路１４、１５は、書込回路
１０において回線から受信したセルを書き込む際、及び
ＦＩＦＯメモリ１１からセルを読み出す際に、そのセル
のヘッダのＶＰＩ／ＶＣＩのパターンをパターンテーブ
ル１３に保持しているパターンと照合して、上述のよう
なＦＩＦＯメモリにおける書込及び読出制御を実行す
る。物理レイヤにおけるこのような単なるヘッダのパタ
ーン照合によるセル廃棄は、物理レイヤ本来の機能であ
るアイドルセルの廃棄動作と同様なものと位置付けるこ
ともできる。この結果、ＡＴＭレイヤの負担は軽減され
る。
【００３５】このようにして、ＦＩＦＯメモリの状態、
或いは処理の負担が軽減されたと判断されたならば、Ａ
ＴＭレイヤもしくは上位レイヤは、通知したＶＰＩ／Ｖ
ＣＩの解除信号（あるいは解除コマンド）を送出し、物
理レイヤは前記解除信号等によりパターンテーブルから
そのＶＰＩ／ＶＣＩを取り除く。
或いは処理の負担が軽減されたと判断されたならば、Ａ
ＴＭレイヤもしくは上位レイヤは、通知したＶＰＩ／Ｖ
ＣＩの解除信号（あるいは解除コマンド）を送出し、物
理レイヤは前記解除信号等によりパターンテーブルから
そのＶＰＩ／ＶＣＩを取り除く。
【００３６】セルの廃棄動作をライト及びリード動作の
何れにおいても行うように構成することにより、ＡＴＭ
レイヤ等におけるセル紛失により決定された廃棄パケッ
トに属するセルの廃棄をＦＩＦＯメモリに記憶されてい
るセルにも行うことが可能となり、セル廃棄動作をより
迅速に行えるというメリットがある。
何れにおいても行うように構成することにより、ＡＴＭ
レイヤ等におけるセル紛失により決定された廃棄パケッ
トに属するセルの廃棄をＦＩＦＯメモリに記憶されてい
るセルにも行うことが可能となり、セル廃棄動作をより
迅速に行えるというメリットがある。
【００３７】図４、図５は、廃棄セルのヘッダ情報を設
定する一実施の形態を示す図である。図４は、輻輳状態
と判断された場合にＡＴＭレイヤにおいてヘッダ情報を
生成するように構成したものである。物理レイヤ２は、
ＦＩＦＯメモリ２１、パターンテーブル２２、セル廃棄
制御部２３及び閾値検出部２４とを有し、ＡＴＭレイヤ
１は、セル制御部２５内にセル廃棄アルゴリズム制御部
２６を有する。
定する一実施の形態を示す図である。図４は、輻輳状態
と判断された場合にＡＴＭレイヤにおいてヘッダ情報を
生成するように構成したものである。物理レイヤ２は、
ＦＩＦＯメモリ２１、パターンテーブル２２、セル廃棄
制御部２３及び閾値検出部２４とを有し、ＡＴＭレイヤ
１は、セル制御部２５内にセル廃棄アルゴリズム制御部
２６を有する。
【００３８】ＦＩＦＯメモリ２１は、受信セルを順次書
き込むとともに、書き込んだ順にセルを読み出しＡＴＭ
レイヤ１にセルを送出する。閾値検出部２４は、ＦＩＦ
Ｏメモリへ記憶したセルの記憶量が所定の値に達したこ
とを検出するとセル廃棄アルゴリズム制御部２６に通知
する。セル廃棄アルゴリズム制御部２６は、閾値検出部
２４からの前記通知により選択的セル廃棄制御のアルゴ
リズムを起動する。廃棄セルヘッダ検出部２６は、閾値
検出部２４からの通知を受けるとＥＰＤ、ＰＰＤといっ
たセル廃棄アルゴリズムにより予め分かっている重要で
ないパケットのＶＰＩ／ＶＣＩ等を出力し、そのＶＰＩ
／ＶＣＩをパターンテーブル２２に指定する。セル廃棄
制御部２３は、上述のように受信セルのヘッダをパター
ンテーブル２２に記憶されているヘッダ情報と照合しな
がら受信すべきセルのＦＩＦＯメモリへの書込及び読出
を行い不要なセルの廃棄制御を行う。また、ＦＩＦＯメ
モリの記憶量が前記閾値を下回った場合には閾値検出部
２４からの通知信号により廃棄セル決定部２６を介して
又は直接にパターンテーブル２２における前記ＶＰＩ／
ＶＣＩを取り除くように制御する。
き込むとともに、書き込んだ順にセルを読み出しＡＴＭ
レイヤ１にセルを送出する。閾値検出部２４は、ＦＩＦ
Ｏメモリへ記憶したセルの記憶量が所定の値に達したこ
とを検出するとセル廃棄アルゴリズム制御部２６に通知
する。セル廃棄アルゴリズム制御部２６は、閾値検出部
２４からの前記通知により選択的セル廃棄制御のアルゴ
リズムを起動する。廃棄セルヘッダ検出部２６は、閾値
検出部２４からの通知を受けるとＥＰＤ、ＰＰＤといっ
たセル廃棄アルゴリズムにより予め分かっている重要で
ないパケットのＶＰＩ／ＶＣＩ等を出力し、そのＶＰＩ
／ＶＣＩをパターンテーブル２２に指定する。セル廃棄
制御部２３は、上述のように受信セルのヘッダをパター
ンテーブル２２に記憶されているヘッダ情報と照合しな
がら受信すべきセルのＦＩＦＯメモリへの書込及び読出
を行い不要なセルの廃棄制御を行う。また、ＦＩＦＯメ
モリの記憶量が前記閾値を下回った場合には閾値検出部
２４からの通知信号により廃棄セル決定部２６を介して
又は直接にパターンテーブル２２における前記ＶＰＩ／
ＶＣＩを取り除くように制御する。
【００３９】図５は、ＡＴＭレイヤ或いはその上位レイ
ヤにおいてＥＰＤ、ＰＰＤといったセル廃棄アルゴリズ
ムに基づいて物理レイヤのパターンテーブル３２の設定
を行うように構成した例を示す図である。ＡＴＭレイヤ
１又はその上位レイヤ３のそれぞれセル制御部３４、パ
ケット制御部３６にセルヘッダ情報検出部３５、３７を
設け、該セルヘッダ情報検出部３５、３７の両方又は一
方のセルヘッダ検出部の廃棄セルヘッダ情報を出力する
ように構成する。
ヤにおいてＥＰＤ、ＰＰＤといったセル廃棄アルゴリズ
ムに基づいて物理レイヤのパターンテーブル３２の設定
を行うように構成した例を示す図である。ＡＴＭレイヤ
１又はその上位レイヤ３のそれぞれセル制御部３４、パ
ケット制御部３６にセルヘッダ情報検出部３５、３７を
設け、該セルヘッダ情報検出部３５、３７の両方又は一
方のセルヘッダ検出部の廃棄セルヘッダ情報を出力する
ように構成する。
【００４０】物理レイヤにおけるＦＩＦＯメモリのセル
記憶量に拘わらず、ＡＴＭレイヤ及び／又はその上位レ
イヤにおけるＥＰＤ又はＰＰＤにより検出された紛失セ
ル、再生不可能なパケットに基づいてそのヘッダ情報
（ＶＰＩ／ＶＣＩ）をセルヘッダ情報検出部において検
出して物理レイヤ２のパターンテーブル３２に設定す
る。
記憶量に拘わらず、ＡＴＭレイヤ及び／又はその上位レ
イヤにおけるＥＰＤ又はＰＰＤにより検出された紛失セ
ル、再生不可能なパケットに基づいてそのヘッダ情報
（ＶＰＩ／ＶＣＩ）をセルヘッダ情報検出部において検
出して物理レイヤ２のパターンテーブル３２に設定す
る。
【００４１】物理レイヤ２は、ＦＩＦＯメモリにおける
セル書込及び読出時にパターンテーブル３２内のＡＴＭ
レイヤ以上のレイヤから通知されたヘッダ情報（ＶＰＩ
／ＶＣＩ）に基づいてセル廃棄制御を行う。
セル書込及び読出時にパターンテーブル３２内のＡＴＭ
レイヤ以上のレイヤから通知されたヘッダ情報（ＶＰＩ
／ＶＣＩ）に基づいてセル廃棄制御を行う。
【００４２】以上説明した実施の形態においては、セル
廃棄制御を物理レイヤにおいて行うことを説明したが、
従来技術と同様にＡＴＭレイヤにおいてもＥＰＤ又はＰ
ＰＤ等によりセル廃棄制御を行うように構成することが
できることは云うまでもない。
廃棄制御を物理レイヤにおいて行うことを説明したが、
従来技術と同様にＡＴＭレイヤにおいてもＥＰＤ又はＰ
ＰＤ等によりセル廃棄制御を行うように構成することが
できることは云うまでもない。
【００４３】
【発明の効果】従来は物理レイヤやＡＴＭレイヤにおけ
るバッファ（ＦＩＦＯ）のオーバーフロー等のためにセ
ルの廃棄／紛失についてはランダム性が介在していた
が、本発明によれば、セルの廃棄をコントロールし、廃
棄されるデータ、再送されるデータを最小限に抑制する
ことができるから、ネットワーク全体のパフォーマンス
を向上させ、ネットワークが混乱することを未然に防ぐ
ことができる。
るバッファ（ＦＩＦＯ）のオーバーフロー等のためにセ
ルの廃棄／紛失についてはランダム性が介在していた
が、本発明によれば、セルの廃棄をコントロールし、廃
棄されるデータ、再送されるデータを最小限に抑制する
ことができるから、ネットワーク全体のパフォーマンス
を向上させ、ネットワークが混乱することを未然に防ぐ
ことができる。
【００４４】また、本発明によれば、輻輳制御のための
選択的パケット廃棄機能をＡＴＭ物理レイヤに備えてい
るので、物理レイヤにおけるバッファ溢れ等の事態を回
避することができ各レイヤの処理に余裕を確保すること
が可能となる。
選択的パケット廃棄機能をＡＴＭ物理レイヤに備えてい
るので、物理レイヤにおけるバッファ溢れ等の事態を回
避することができ各レイヤの処理に余裕を確保すること
が可能となる。
【００４５】特に、ＡＴＭレイヤは、セルヘッダの内容
を解析して転送制御を行うため処理負担が大きいが、物
理レイヤに通知したセルヘッダ情報（ＶＰＩ／ＶＣＩ）
を有する不要なＡＴＭセルはＡＴＭレイヤに送られるこ
とが防止されるので、ＡＴＭレイヤでの負担が軽減され
る。また、物理レイヤ及びＡＴＭレイヤでのオーバーフ
ローが防止される。また、この効果はその上位レイヤに
おいても同様である。また、有効なセルのみをＡＴＭレ
イヤに送ることによってＡＴＭレイヤのパフォォーマン
スを向上させることが可能となる。
を解析して転送制御を行うため処理負担が大きいが、物
理レイヤに通知したセルヘッダ情報（ＶＰＩ／ＶＣＩ）
を有する不要なＡＴＭセルはＡＴＭレイヤに送られるこ
とが防止されるので、ＡＴＭレイヤでの負担が軽減され
る。また、物理レイヤ及びＡＴＭレイヤでのオーバーフ
ローが防止される。また、この効果はその上位レイヤに
おいても同様である。また、有効なセルのみをＡＴＭレ
イヤに送ることによってＡＴＭレイヤのパフォォーマン
スを向上させることが可能となる。
【００４６】また、本発明によれば、ＡＴＭスイッチ等
の自装置内でセル廃棄を行うものであり、ＡＴＭセル流
の上流のＡＴＭスイッチにおいてまでセル廃棄制御を行
うことがないので、ＡＴＭレイヤにおいて行われる従来
のＥＰＤ、ＰＰＤといったセル廃棄アルゴリズムに基づ
くセル廃棄制御と同様に、ＡＴＭ通信網における他のＡ
ＴＭスイッチ等に対するセル廃棄の影響を最小限に抑制
することが可能である。
の自装置内でセル廃棄を行うものであり、ＡＴＭセル流
の上流のＡＴＭスイッチにおいてまでセル廃棄制御を行
うことがないので、ＡＴＭレイヤにおいて行われる従来
のＥＰＤ、ＰＰＤといったセル廃棄アルゴリズムに基づ
くセル廃棄制御と同様に、ＡＴＭ通信網における他のＡ
ＴＭスイッチ等に対するセル廃棄の影響を最小限に抑制
することが可能である。
【００４７】
【図１】本発明の選択的セル廃棄方法及び装置の一実施
の形態を示す図である。
の形態を示す図である。
【図２】本実施の形態の実現例を示す図である。
【図３】本実施の形態の物理レイヤの具体的構成を示す
図である。
図である。
【図４】本実施の形態の物理レイヤ及びＡＴＭレイヤ間
におけるＡＴＭセル廃棄制御を示す図である。
におけるＡＴＭセル廃棄制御を示す図である。
【図５】本実施の形態における物理レイヤ、ＡＴＭレイ
ヤ及び上位レイヤ間のセル廃棄制御を示す図である。
ヤ及び上位レイヤ間のセル廃棄制御を示す図である。
【図６】ＡＴＭ通信におけるパケットデータとＡＴＭセ
ルの関係を示す図である。
ルの関係を示す図である。
【図７】ＡＴＭプロトコル構造を示す図である。
【図８】従来のパケット単位でのＡＴＭセル廃棄制御を
示す図である。
示す図である。
【図９】ＡＴＭセルの紛失とパケットの廃棄の関係を示
す図である。
す図である。
【図１０】従来のＡＴＭ通信網を示す図である。
１ ＡＴＭレイヤ ２ 物理レイヤ ３ 上位レイヤ １０ 書込回路 １１、２１ ＦＩＦＯメモリ １２ 読出回路 １３、２２、３２ パターンテーブル １４、１５、３３ ヘッダ制御回路 ２３、３３ セル廃棄制御部 ２４ 閾値検出部 ２５、３４ セル制御部 ２６ セル廃棄アルゴリズム制御部 ３５、３７ セルヘッダ情報検出部 ３６ パケット制御部
Claims (9)
- 【請求項１】 受信バッファを有する物理レイヤとその
上位レイヤにおけるＡＴＭプロトコル上の選択的ＡＴＭ
セル廃棄方法において、 物理レイヤは、上位レイヤから通知された廃棄パケット
に対応する選択的セル廃棄情報に基づき、受信ＡＴＭセ
ルから当該廃棄パケットに属するＡＴＭセルを廃棄する
ことを特徴とする選択的ＡＴＭセル廃棄方法。 - 【請求項２】 前記上位レイヤは、前記物理レイヤの受
信バッファの蓄積量が閾値を超えた場合又は当該上位レ
イヤにおいて処理が間に合わなくなった場合に、物理レ
イヤに前記選択的セル廃棄情報の通知制御を開始するこ
とを特徴とする請求項１記載の選択的ＡＴＭセル廃棄方
法。 - 【請求項３】 前記選択的セル廃棄情報は、上位レイヤ
での再生不可能なパケットに属するＡＴＭセルのＶＰＩ
／ＶＣＩ情報とすることを特徴とする請求項２記載の選
択的ＡＴＭセル廃棄方法。 - 【請求項４】 前記選択的セル廃棄情報は、前記上位レ
イヤにおける受信バッファのＡＴＭセルの蓄積量が閾値
を超えた場合に、その時点でもしくはその後受信される
パケットに属するＡＴＭセルのＶＰＩ／ＶＣＩ情報とす
ることを特徴とする請求項２記載の選択的ＡＴＭセル廃
棄方法。 - 【請求項５】 前記選択的セル廃棄情報は、前記上位レ
イヤにおけるソフトウエア上の不要なパケットが発生し
た場合に、当該パケットに属するＡＴＭセルのＶＰＩ／
ＶＣＩ情報とすることを特徴とする請求項１記載の選択
的ＡＴＭセル廃棄方法。 - 【請求項６】 回線から受信したＡＴＭセルをＡＴＭレ
イヤ装置に送出するためのバッファを備える物理レイヤ
装置において、ＡＴＭレイヤ装置又は該ＡＴＭレイヤ装
置の上位レイヤ装置から通知された廃棄パケットに対応
する選択的セル廃棄情報に基づいて当該パケットに属す
るＡＴＭセルを廃棄することを特徴とする物理レイヤ装
置。 - 【請求項７】 前記選択的セル廃棄情報を記憶するパタ
ーンテーブルを備え、ＡＴＭセルの廃棄は前記バッファ
への書込時に前記パターンテーブル参照して行うことを
特徴とする請求項６記載の物理レイヤ装置。 - 【請求項８】 ＡＴＭセルの廃棄は前記バッファの読出
時に前記パターンテーブルを参照して行うことを特徴と
する請求項７記載の物理レイヤ装置。 - 【請求項９】 前記選択的セル廃棄情報をＶＰＩ／ＶＣ
Ｉとすることを特徴とする請求項６、７又は８記載の物
理レイヤ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408098A JP3152296B2 (ja) | 1998-01-22 | 1998-01-22 | 選択的ａｔｍセル廃棄方法及び装置 |
| KR1019990001565A KR19990068004A (ko) | 1998-01-22 | 1999-01-20 | 선택적ａｔｍ셀폐기방법 및 장치 |
| EP19990101220 EP0932321A3 (en) | 1998-01-22 | 1999-01-22 | Method and apparatus for selectively discarding ATM cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408098A JP3152296B2 (ja) | 1998-01-22 | 1998-01-22 | 選択的ａｔｍセル廃棄方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11215155A JPH11215155A (ja) | 1999-08-06 |
| JP3152296B2 true JP3152296B2 (ja) | 2001-04-03 |
Family
ID=12128443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408098A Expired - Fee Related JP3152296B2 (ja) | 1998-01-22 | 1998-01-22 | 選択的ａｔｍセル廃棄方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0932321A3 (ja) |
| JP (1) | JP3152296B2 (ja) |
| KR (1) | KR19990068004A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290297A (ja) * | 2008-05-27 | 2009-12-10 | Fujitsu Ltd | 通信装置および通信装置の制御方法 |
| AU2009251167B2 (en) * | 2008-09-03 | 2010-04-01 | Zigmantas Leonas Budrikis | Method of and apparatus for statistical packet multiplexing |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994023517A1 (en) * | 1993-03-26 | 1994-10-13 | Curtin University Of Technology | Method and apparatus for managing the statistical multiplexing of data in digital communication networks |
| EP0671860A1 (en) * | 1994-03-04 | 1995-09-13 | ALCATEL BELL Naamloze Vennootschap | FIFO buffer arrangement with delayed push-out |
| GB9511314D0 (en) * | 1995-06-05 | 1995-08-02 | Gen Datacomm Adv Res | ATM network switch with congestion control |
-
1998
- 1998-01-22 JP JP2408098A patent/JP3152296B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-20 KR KR1019990001565A patent/KR19990068004A/ko not_active Application Discontinuation
- 1999-01-22 EP EP19990101220 patent/EP0932321A3/en not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| 信学技報ＳＳＥ９４−７７ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990068004A (ko) | 1999-08-25 |
| EP0932321A3 (en) | 2002-09-18 |
| JPH11215155A (ja) | 1999-08-06 |
| EP0932321A2 (en) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
| US5483526A (en) | Resynchronization method and apparatus for local memory buffers management for an ATM adapter implementing credit based flow control | |
| KR100229558B1 (ko) | 비동기 전송방식용 저지연 또는 저손실 스위치 | |
| KR100329014B1 (ko) | 패킷스위치를통한자료셀흐름제어장치및그방법 | |
| US6122279A (en) | Asynchronous transfer mode switch | |
| US6041038A (en) | Packet switching device and cell transfer control method | |
| WO1996029798A1 (en) | Drop from front of buffer policy in feedback networks | |
| JPH10229408A (ja) | 結合装置 | |
| JP2001127766A (ja) | ラインインターフェース装置、及び、パケット交換機 | |
| JP2757779B2 (ja) | バッファ優先権制御方式 | |
| JP3632229B2 (ja) | Ａｔｍ交換装置 | |
| JP3152296B2 (ja) | 選択的ａｔｍセル廃棄方法及び装置 | |
| JP3129588B2 (ja) | セルフレーム転送方式 | |
| US6643265B1 (en) | Apparatus for and method of releasing stuck virtual circuits in an asynchronous transfer mode network | |
| JPH03135248A (ja) | パケット交換網での選択式パケット廃棄方式 | |
| JP3587080B2 (ja) | パケットバッファ管理装置およびパケットバッファ管理方法 | |
| JP3646871B2 (ja) | データ中継装置及びデータ中継方法 | |
| JP2947229B2 (ja) | Ａｔｍネットワークの輻輳制御システム | |
| JP3075182B2 (ja) | Ｃｂｒデータの順序性保障のａｔｍ伝送方式 | |
| JP3637879B2 (ja) | Ａｔｍ通信方式におけるパケット廃棄方法及びａｔｍスイッチ装置 | |
| US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment | |
| JP2756766B2 (ja) | セル優先処理装置 | |
| JP3656295B2 (ja) | Ａｔｍセル廃棄率低減方式 | |
| JP2962279B2 (ja) | Ａｔｍネットワークの輻輳制御方式 | |
| JP3632655B2 (ja) | Ａｔｍ交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |