JPH10229408A - 結合装置 - Google Patents

結合装置

Info

Publication number
JPH10229408A
JPH10229408A JP1932598A JP1932598A JPH10229408A JP H10229408 A JPH10229408 A JP H10229408A JP 1932598 A JP1932598 A JP 1932598A JP 1932598 A JP1932598 A JP 1932598A JP H10229408 A JPH10229408 A JP H10229408A
Authority
JP
Japan
Prior art keywords
cell
memory
central
atm
coupling device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1932598A
Other languages
English (en)
Inventor
Hans-Juergen Reumerman
レウメルマン ハンス−イュルゲン
Thomas Meuser
メウセル トーマス
Veit Pietzuch
ピエトツヒ ヴァイト
Kai Klapdohr
クラプドール カイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH10229408A publication Critical patent/JPH10229408A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5657—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL3/4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services

Abstract

(57)【要約】 （修正有） 【課題】 極めて小型のセルメモリの場合にも有効なバ
ッファ管理を達成する。 【解決手段】 非同期転送モードＡＴＭで動作するロー
カルネットワーク用結合装置（スイッチ）であって、メ
モリに到達するＡＴＭセルを計数する計数手段１と、Ａ
ＭＴセルをパケット毎に廃棄してメモリにおける輻輳を
回避する廃棄手段１５とが設けられ、制御装置が、メモ
リよりも前段に接続された少なくとも１つの比較装置２
〜５を有し、この比較装置は計数手段１及び制御論理手
段と協同して、メモリの充填度に対するプログラム可能
なしきい値Ｌdiscに達した際に、リンクＶＣのプログラ
ム可能な個数を関連のリンクＶＣに割当てられたＡＴＭ
セルの到着順序に基づいて規定し、規定されたＶＣ値に
属するパケットの各ＡＴＭセルがメモリに到着する前に
廃棄される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、非同期転送モード
（ＡＴＭ）で動作するローカルネットワーク用結合装置
（スイッチ）であって、この結合装置が、供給ラインを
経て到来する個々のＡＴＭセルより成るパケット（フレ
ーム）をバッファ蓄積する中央セルメモリ（ＣＣＭ）
と、この中央セルメモリ（ＣＣＭ）内の蓄積や、この中
央セルメモリ（ＣＣＭ）内へのパケットの書込み処理
や、この中央セルメモリ（ＣＣＭ）からのパケットの読
出し処理を制御する中央メモリ制御装置と、この中央メ
モリ制御装置により制御されパケットを受信機ラインを
経て更に転送するデマルチプレクサとを具え、更に中央
セルメモリ（ＣＣＭ）に到達するＡＴＭセルを計数する
計数手段と、ＡＭＴセルをパケット毎に廃棄して中央セ
ルメモリ（ＣＣＭ）における輻輳を回避する廃棄手段と
が設けられている当該結合装置に関するものである。
【０００２】
【従来の技術】固定長のブロックは、非同期転送モード
（ＡＴＭ）で動作するローカルネットワークにおいて転
送すべき情報（メッセージ）から形成されている。各ブ
ロックには追加の制御情報が付されて、“ＡＴＭセル”
と称される転送ユニットが形成されるようになってい
る。この場合、各ＡＴＭセルは、５バイトの長さを有す
るセルヘッダと、４８バイトの長さを有し転送すべき情
報が含まれている情報領域（ペイロード）とより成って
いる。
【０００３】広帯域チャネルの使用可能な転送容量（帯
域幅）は、データ転送サービス、音声転送サービス、ビ
デオサービス（例えばテレビ会議又はビデオデータバン
ク）又は音声、データ及びビデオ情報を互いに組合わせ
たマルチメディア情報の転送のような種々の転送目的の
ためにＡＴＭネットワークでいわゆる仮想経路（バーチ
ャルパス）（ＶＰ）に細分されている。一方、仮想経路
は仮想チャネル（ＶＣ）の群を有している。送信機と受
信機との間に仮想リンクが形成されると、まず最初に適
切な仮想経路が選択される。次に、帯域幅の一部がこの
仮想経路の仮想チャネルとして占有される。仮想チャネ
ルの識別にはＶＣＩマーク（仮想チャネル識別子）が用
いられ、経路の識別にはＶＰＩマーク（仮想経路識別
子）が用いられる。従って、ＶＰＩ及びＶＣＩマークの
指定が１つのリンクに対する論理的な識別を表わす。
【０００４】ＡＴＭリンクを物理ライン上で実現する
と、このＡＴＭリンクは物理ラインの全伝送速度を自由
に有する。物理ラインの伝送速度と個々のＡＴＭリンク
の伝送速度との間には何の相互関係もない為、ＡＴＭリ
ンクのトラフィックはあるパラメータによって規定する
必要がある。この規定は、一方では、ネットワークのオ
ーバーロード状態を回避し、他方では、ＡＴＭリンクの
ある品質を保証するために必要である。
【０００５】この規定を達成するためには、所望のＡＴ
Ｍリンクに関してＡＴＭユーザとネットワークとの間で
トラフィック契約を結ぶ必要がある。ＡＴＭネットワー
クは所定のトラフィックパラメータに基づいて新たなリ
ンクの承認を決定する為、トラフィック契約はＡＴＭリ
ンクが承認されるまで生じない。従って、ＡＴＭネット
ワークは、ＡＴＭアプリケーション（適用業務）がトラ
フィック契約で認められたトラフィックパラメータ値を
満足する場合にリンクの品質をこのＡＴＭアプリケーシ
ョンにとって所望通りに保つことを保証する。ＵＰＣ
（ユーザパラメータコントロール）機能はトラフィック
パラメータを監視する作用をする。
【０００６】あるＡＴＭアダプテーション層（ＡＡＬ）
は支持されたＡＴＭアプリケーションに応じて規定され
る。有効データ、すなわち大きなデータパケット又は同
期ビット流がＡＡＬにおいてその都度５３バイト長のＡ
ＴＭセル内に配置される。この場合、以下の幾つかのバ
ージョンがある。
【０００７】ＡＡＬ１ このバージョンは同期ビット流を実現するものであり、
同期音声又はビデオチャネルの適合に用いるものであ
り、パケット指向データ通信に対しては用いられない。
【０００８】ＡＡＬ３／４ このバージョンは、共通仮想チャネル上で異なるデータ
パケットを多重する追加の制御構造を有するパケット指
向データ通信に対しＣＣＩＴＴが元来規定したアダプテ
ーション層である。この種類のサービスはＡＴＭネット
ワークにおいて非チャネル指向及びＶＣ指向の双方のＬ
ＡＮ通信を維持する。
【０００９】ＡＡＬ５ このバージョンは、現在一般に受け入れられているロー
カルＡＴＭネットワークにおけるデータ通信に対する標
準のものであり、ＡＡＬ５はＡＡＬ３／４よりも著しく
簡単に構成される。ＡＡＬ３／４では４４バイトである
のに対しＡＡＬ５では４８バイトまでのバイトをペイロ
ードとして各ＡＴＭセル当たり移送することができ、従
って制御情報の相対品質は低減する。
【００１０】例えば２16ビットの伝送ファイルでは、伝
送の終了が最終セルのヘッダ中に存在するということを
知らせるいわゆるＥＯＭ（エンド・オブ・メッセージ）
ビットを以って、情報をＡＡＬ５で約１３００ＡＴＭセ
ルにより伝送しうる。
【００１１】頭書に記載した種類のシステムは、ＩＥＥ
Ｅ−ＪＳＡＣ、Ｖｏｌ．１３，Ｎo.４，Ｍａｙ１９９５
の第６３３〜６４４頁に記載された論文“Dynamics of
ＴＣＰ traffic over ＡＴＭ Networks ”(Romanow, Fl
oyd 氏等著）から既知である。このシステムはＡＴＭネ
ットワークにおけるＴＣＰ（トランスミッション・コン
トロール・プロトコル）リンクに関連しており、その目
的は結合装置における中央メモリの輻輳を回避すること
にある。従って、このシステムはいわゆるフレームディ
スカード（frame discard ：フレーム廃棄) 法に応じた
中央メモリに対する輻輳制御に基づくものである。到来
するフレームはＶＣ指向法で中央メモリ内にバッファリ
ングされ、結合装置の出力部に輻輳が生じた場合に、あ
るＶＣに属するフレーム全体が廃棄される。
【００１２】この既知のシステムは特に、以下のように
実行するいわゆるアーリー・パケット・ディスカード
（early-packet-discard：早期パケット廃棄）法によっ
て動作する。すなわち、中央セルメモリが輻輳状態にな
るおそれがある場合には、１つのみのセルが不完全とな
る瞬時にパケット全体が廃棄される。廃棄処理は、まだ
受け入れられていないパケットのセルがもはや蓄積され
ないような処理である。従って、廃棄すべきパケットは
いかなるメモリスペースをも占有しない。データ再送の
回数はその都度関連の廃棄パケットに限定される。
【００１３】既知のシステムでは、いわゆるリソース・
マネージメント・アプリケーション（資源管理適用業
務）により、使用されているバッファメモリの充填度を
確認するとともに、どのパケットを廃棄する必要がある
かを決定する。これによる充填状態に対する影響を更に
監視し、必要に応じ他のパケットを廃棄する。種々のリ
ンクのパケットの廃棄処理は、充填度が依然として所定
のしきい値に達している限り続ける。この既知の方法
は、極めて大きなメモリ容量、例えば１００００セルよ
りも大きい容量を有するメモリに対して適している。し
かし、このシステムには、メモリのＶＣ指向構成が特に
この構成に対し設計したオーガナイザ(organizer) を要
するという欠点がある。メモリの充填度に関する適応処
理には常に数ミリ秒を要する為、遅延効果が生じ、この
遅延効果の為に、いわゆる早期パケット廃棄法の使用を
セルに対する小型の（分散した）バッファメモリに対し
不適切なものとする。
【００１４】
【発明が解決しようとする課題】本発明の目的は、小型
の、すなわち１０００セルよりも小さい寸法の中央セル
メモリに適するように更に改善した頭書に記載した種類
のシステムを提供せんとするにある。
【００１５】
【課題を解決するための手段】本発明は、非同期転送モ
ード（ＡＴＭ）で動作するローカルネットワーク用結合
装置（スイッチ）であって、この結合装置が、供給ライ
ンを経て到来する個々のＡＴＭセルより成るパケット
（フレーム）をバッファ蓄積する中央セルメモリ（ＣＣ
Ｍ）と、この中央セルメモリ（ＣＣＭ）内の蓄積や、こ
の中央セルメモリ（ＣＣＭ）内へのパケットの書込み処
理や、この中央セルメモリ（ＣＣＭ）からのパケットの
読出し処理を制御する中央メモリ制御装置と、この中央
メモリ制御装置により制御されパケットを受信機ライン
を経て更に転送するデマルチプレクサとを具え、更に中
央セルメモリ（ＣＣＭ）に到達するＡＴＭセルを計数す
る計数手段と、ＡＭＴセルをパケット毎に廃棄して中央
セルメモリ（ＣＣＭ）における輻輳を回避する廃棄手段
とが設けられている当該結合装置において、前記中央メ
モリ制御装置が、前記中央セルメモリよりも前段に接続
された少なくとも１つの比較装置を有し、この比較装置
は前記計数手段及び制御論理手段と協同して、中央セル
メモリ（ＣＣＭ）の充填度に対するプログラム可能なし
きい値（Ｌdisc）に達した際に、リンク（ＶＣ）のプロ
グラム可能な個数を関連のリンク（ＶＣ）に割当てられ
たＡＴＭセルの到着順序に基づいて規定するようになっ
ており、規定されたＶＣ値に属するパケットの各ＡＴＭ
セルが中央セルメモリに到着する前に廃棄されるように
なっていることを特徴とする。
【００１６】本発明は、あるＶＣに割当てられた各到来
パケットの最初の到来セルやその後の各セルを、蓄積さ
れたＡＴＭセルの個数をカウンタにより確認することに
より得られるメモリの充填度に応じて廃棄するという特
徴を有する。このことは、リンク構造に応じてできるだ
け多くの受信セルを処理してほんのわずかの到来パケッ
トしか廃棄しないようにする手段を講じるということを
意味する。本発明の解決策によれば、結合装置自体によ
り廃棄すべきパケットを蓄積しうるようにしうる。ある
リンクは優先度基準に応じてセルの全体の流れから除外
され廃棄される。この処理は特に早期パケット廃棄法に
おいてフレーム廃棄法に類似するも、上述した処理は、
最適なバッファ管理が特に重要となる、例えば１２８セ
ルよりも少ないセルの極めて小型のバッファメモリ（チ
ップ上のバッファ）に適したものである。本発明による
中央セルメモリ管理システムは、トラフィック契約を侵
害することにより結合装置をオーバーローディング状態
にするおそれのある不正使用者が存在するおそれがある
という事実を考慮しているものである。本発明によれ
ば、このような使用者からのパケットを検出して優先的
に廃棄させる。しかし、原理的には、トラフィック契約
に合致した使用者も場合によってはメモリ容量オーバー
になってしまうおそれがある。直列のデータ流において
異なるＶＣ値を有するそれぞれの直列の順次のＡＴＭセ
ルのＶＣ値を検出し、異なるＶＣ値をテーブルに蓄積す
ることにより、規定されたリンク（ＶＣ）の個数をプロ
グラム可能な数にすることができる。プログラム可能な
個数、例えば７を廃棄すべきセルのＶＣ値として規定す
る。すなわち、このようなＶＣ値がセル中で認識される
と、このセルが廃棄され、関連のフレームに対する他の
バッファスペースが占有されるのが防止される。
【００１７】本発明の好適例では、前記少なくとも１つ
の比較器が、廃棄すべきフレームのリンク特性（ＶＣ）
を含む廃棄テーブルに接続されており、この廃棄テーブ
ルは、到来する各ＡＴＭセルでそのリンク特性（ＶＣ）
が廃棄テーブル内に入れられたものを廃棄する廃棄手段
を活動化させるようにする。このような廃棄テーブルと
制御論理手段とを適切に組合わせて、廃棄テーブルが上
述したように比較器と関連のカウンタとによりトリガさ
れるような簡単な構成が得られるようにすることができ
る。
【００１８】低優先度を有するデータのみが再送すべき
情報に属するようにする本発明の変形例では、前記中央
メモリ制御装置はセルヘッダ中の優先度情報を認識する
読取手段を有し、前記少なくとも１つの比較器及び前記
廃棄テーブルは前記制御論理手段に結合されて、関連の
ＡＴＭセルが低優先度値を有しているフレームのみが、
廃棄すべきフレームの規定に際して考慮されるようにす
る。
【００１９】廃棄テーブル内に蓄積される規定されたリ
ンク特性の最大個数を７とする場合に、バッファ管理に
対する最適値が実際に得られる。
【００２０】更に他の好適例では、前記中央メモリ制御
装置がプログラム可能な互いに異なるしきい値を有する
少なくとも２つの比較器を有し、上方に向かって上側し
きい値を超えた際に廃棄テーブルを起動させ、下方に向
かって下側しきい値を超えた際に廃棄テーブルが停止さ
れるようにする。これらの異なるしきい値によりスイッ
チングにヒステリシスを導入し、このヒステリシスの幅
を適切に定めることによりバッファ管理を最適とするこ
とができる。
【００２１】前記中央メモリ制御装置がセルヘッダ中の
セル消失優先度情報を確認する読取手段を有しており、
中央セルメモリの充填度に対する他のしきい値を前記制
御論理手段と協同する他の比較器によりプログラミング
してこの他のしきい値よりも上の際にセル消失優先度が
高レベルにあるＡＴＭセルを廃棄するようにすることに
より、前記の廃棄テーブルがまだ活動化されていないバ
ッファメモリの低充填度の際に既に廃棄すべきセルを予
め選択しておく、すなわち廃棄優先度の高いセルを用心
のために廃棄するようにすることができる。
【００２２】これとは逆にほぼ最大のバッファ充填度に
達する際には、前記中央メモリ制御装置がセルヘッダ中
の宛先情報を認識する宛先検出手段を有しており、更に
他の比較器の更に他のしきい値を中央セルメモリの充填
度に対しプログラミングしうるようになっており、この
中央セルメモリが前記宛先検出手段及び前記制御論理手
段と協同して、前記更に他のしきい値よりも上の際に中
央処理装置（ＣＰＵ）に向かう制御セルでないすべての
ＡＴＭセルを廃棄するようにするのが有利である。
【００２３】上述したバッファ管理の戦略の好適な適用
はＡＡＬ３／４又はＡＡＬ５のＡＴＭアダプテーション
層に向ける。
【００２４】本発明によるシステムは、最適なバッファ
管理が特に重要である、極めて小型のセルメモリ、例え
ば１２８ＡＴＭセルの容量を有する１つのチップ上に集
積化されたセルメモリに用いるのが好ましい。
【００２５】
【発明の実施の形態】図１は本発明によるシステムの一
実施例の一部分を示すブロック線図であり、この部分は
１２８ＡＴＭセルに対するセルメモリのバッファ管理を
表わしている。従って、このメモリの寸法は、例えば１
０２４個の処理すべきリンクの個数に比べて極めて小さ
い。図１には中央メモリ制御装置（スイッチ）が示され
ており、この装置にＡＴＭセルの流れが入り込む（セル
の到来）か、この装置からセルが放出される（セルの放
出）すなわち廃棄される（セルの廃棄）。この中央メモ
リ制御装置の入力部はカウンタ１を以って構成され、こ
のカウンタの値は、ＡＴＭセルがメモリに入る場合に増
大され（入力端２１）、ＡＴＭセルを放出すなわち廃棄
する場合に減少される（入力端２２）。
【００２６】カウンタの瞬時値は４つの比較器２〜５に
供給される。これら比較器２〜５はそれぞれ固定のしき
い値ＬCLP ，Ｌdisc，Ｌdisc-stop 及びＬalfullを以っ
てプログラミングしうる。これら比較器２〜５の出力端
は、個々のセルが廃棄すべきものであるか或いはそうで
ないかを決定する制御論理回路に接続されている。
【００２７】制御論理回路の入力部はこの場合、読取手
段２０と、優先度決定装置１６と、セル宛先情報検出装
置１９とより成るモニタ装置を以って構成されており、
このモニタ装置により、計数されている関連のＡＴＭセ
ルのセルヘッダに存在する情報を読出す。
【００２８】ビット情報ＣＬＰ（cell loss priority：
セル消失優先度）は読取手段２０により前記ヘッダから
取出され、セルの優先度（prio) は優先度決定装置１６
により読出され、宛先はセル宛先情報検出装置１９によ
り読出される。セル宛先情報検出装置１９にはこの場合
図示していない回路部分から、どの宛先（ポート）に関
連のセルを伝送する必要があるかを表わす特性（ポート
識別子）をも供給される。
【００２９】４つの比較器２〜５はバスライン６により
カウンタ１に接続されている。プログラム可能なしきい
値ＬCLP との比較を行なう第１の比較器２の出力端はＡ
ＮＤゲート７の一方の入力端に接続され、このＡＮＤゲ
ートの他方の入力端には情報ＣＬＰ＝１が供給される。
このＡＮＤゲート７の出力端はＯＲゲート８の１つの入
力端に接続されている。
【００３０】プログラム可能なしきい値Ｌdiscと比較を
行なう第２の比較器３の出力端はフリップフロップ１０
のセット入力端９に接続されている。プログラム可能な
しきい値Ｌdisc-stop との比較を行なう第３の比較器４
の出力端はフリップフロップ１０のリセット入力端１１
に接続されている。フリップフロップ１０のスタート出
力端１３及びストップ出力端１４は廃棄テーブル１５の
入力端に結合されている。廃棄テーブル１５の他の入力
端はセルヘッダに対する優先度決定装置１６の低優先度
（prio＝０）出力端に接続されている。廃棄テーブル１
５の出力端１７はＯＲゲート８の他の１つの入力端を構
成している。
【００３１】プログラム可能なしきい値Ｌalfullと比較
を行なう第４の比較器５の出力端は他のＡＮＤゲート１
８の一方の入力端に接続されている。この他のＡＮＤゲ
ート１８の他方の入力端は反転入力端を経てセル宛先情
報検出装置１９の出力端に接続されている。この装置１
９は、セルが中央処理装置（ＣＰＵ）に向けられるもの
であるか或いはこの中央処理装置から生じるものである
かを表わす。この他のＡＮＤゲート１８の出力端はＯＲ
ゲート８の更に他の入力端を構成する。
【００３２】ＯＲゲート８は、関連の情報がその入力端
の１つに供給された場合に関連のセルの廃棄を行なう。
従って、セルの廃棄は、（１）セル消失優先度が１に等
しく、比較器２が、ラインＬを介して取出すセル計数値
がＬCLP に等しいことを検出するか、（２）関連の指示
が廃棄テーブル１５から与えられるか、（３）計数値が
Ｌalfullを超えた場合に第４の比較器５から関連の指示
が与えられ、セルは中央処理装置（ＣＰＵ）に向けられ
たものでなく或いはこの中央処理装置から生じたもので
もない場合に関連のセルの廃棄を行なう。より詳細に
は、上述したことから以下の動作が得られる（図２参
照）。
【００３３】中央セルメモリ（図示せず）の充填度が最
初極めて低いレベルにある、すなわちラインＬ＝ＬCLP
よりも低く、到来するすべてのセルが中間バッファに蓄
積されるものとする。このことは、優先度や、ＣＬＰ＝
０であるかＣＬＰ＝１であるかの問題にかかわらず、す
べてのＶＣリンクに対しすべてのセルが蓄積されるとい
うことを意味する。
【００３４】第１のしきい値ＬCLP に達すると、ＣＬＰ
＝０を有するＡＴＭセルのみがバッファ内に蓄積され、
ＣＬＰ＝１を有するセルは廃棄される。従って、消失優
先度の高いＡＴＭセルは廃棄される。
【００３５】しかし、メモリの充填度が更に上昇する場
合には、蓄積を低減させる追加の手段を以下に説明する
ように次のしきい値Ｌ＝Ｌdiscで講じる。
【００３６】まず最初に、７個までのエントリが存在す
る廃棄テーブル１５に書込みを行なう。このテーブルに
は通過する低優先度セル（prio＝０）のＶＣが入れられ
る。この例はＡＢＲ（available bit rate：可用性ビッ
トレート）から生じるセルである。この場合、これらの
ＶＣ値が廃棄すべきパケット（フレーム）を規定する。
従って、これらのＶＣに対応するセルが廃棄装置に入っ
て、すなわちメモリに到達する前に廃棄される。
【００３７】カウンタの計数位置が再びＬdisc-stop の
値まで降下すると、上述した処理が中断され、廃棄テー
ブル１５が停止される。１とは異なるＣＬＰ優先度を有
するすべてのＡＴＭセルをバッファに再び蓄積する。
【００３８】一方、レベルＬ＝Ｌalfullに達すると、中
央処理装置（ＣＰＵ）に向けられた又は中央処理装置か
ら生じるセルを除いて、もはやセルは全くバッファメモ
リに蓄積されない。他のすべてのセルはもはや受け入れ
られない。
【００３９】充填度が更に上昇すると、ＶＣ値や優先度
にかかわらず、すべてのセルが廃棄される。
【００４０】Ｌ＝ＬCLP およびＬ＝Ｌalfull間の充填度
における本発明による動作方法には、ある個数のフレー
ムのみを再送すれば足りる、すなわち、Ｌdiscよりも低
い範囲ではＣＬＰ＝１を含むフレームのみを、Ｌdisc及
びＬalfull間の範囲ではＣＬＰ＝１と廃棄テーブル１５
内に蓄積されたＶＣ値とを有するフレームのみを再送す
れば足りるという利点がある。
【００４１】この利点は、フレームが無作為に影響を受
け、従って無作為に影響されたすべてのフレームの再送
がしばしば必要となる小型のセルメモリに対する既知の
セルメモリ廃棄法よりも可成り優れている。
【００４２】ＶＢＲ（variable bit rate ：可変ビット
レート）の場合には、セルの静的多重化により長いバー
ストが生じ、これが輻輳につながるおそれがある。これ
に対し、ＣＢＲ（constant bit rate ：一定ビットレー
ト）のデータトラフィックは本発明の方法によっては実
質的に影響を受けない。その理由は、これらの種類のト
ラフィックはＡＢＲ又はＶＢＲのデータトラフィックに
比べてメモリのいかなる輻輳にもほんのわずかしか寄与
しない為である。
【００４３】比較器２〜５に対するしきい値は予想され
る戦略上の動作に自由に適合させることができる。例え
ば、しきい値ＬCLP 及びＬdiscを交換させることができ
る。
【００４４】本発明によるシステムを更に明瞭にするた
めに、廃棄テーブル１５の書込み、読出し及び評価を行
なう廃棄テーブル１５に対する状態線図を参照する。
【００４５】図３の状態線図の初期状態は“非活動化”
状態である。プログラミングされたしきい値Ｌdiscに達
したという事実の為に、第２の比較器がフリップフロッ
プをセットすると、廃棄テーブルが“スタート”指令を
受け、この廃棄テーブルがまず最初状態“クリア”に進
み、その後廃棄テーブルの充填処理が行なわれる。廃棄
テーブルの充填（“テーブル充填”）中、逐次到来する
ＡＴＭセルのセルヘッダ、すなわち低優先度（優先度決
定装置１６の出力端におけるprio＝０）を有するセルヘ
ッダのみが検査される。検出されたが、まだテーブル内
に入れられていない（“マッチング”されていない）各
ＶＣ値が、７個のＶＣ値が充填されるまで、テーブル内
に蓄積される。ＶＣ値がテーブル内に蓄積されたセルが
入った、すなわち“マッチング”されたということが分
ると、このセルは廃棄される（“廃棄”）。
【００４６】廃棄テーブルが完全に充填されると（テー
ブル充満）、廃棄装置は“活動化”状態で動作し、セル
は蓄積されたＶＣ値とのマッチングが検出される度に廃
棄される。
【００４７】廃棄テーブルが充填度の関連の降下時にフ
リップフロップのストップ出力によりリセットされる
と、最初の“非活動化”状態に再び入る。
【図面の簡単な説明】
【図１】結合装置における中央セルメモリに対するメモ
リ制御装置を示すブロック線図である。
【図２】中央メモリに対する廃棄戦略を行なう図１の回
路部分を示す線図である。
【図３】図１のブロック線図に対応する廃棄テーブルの
状態線図である。
【符号の説明】
１ カウンタ ２〜５ 比較器 １０ フリップフロップ １５ 廃棄テーブル １６ 優先度決定装置 １９ セル宛先情報検出装置 ２０ 読取手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス メウセル ドイツ連邦共和国 52064 アーヘン エ ミー−ヴェルテル−シュトラーセ ６ (72)発明者 ヴァイト ピエトツヒ ドイツ連邦共和国 21614 ブクステヒュ ード マイセンヴェーク ４ (72)発明者 カイ クラプドール ドイツ連邦共和国 22117 ハンブルク リステル ヴェーク 34アー

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 非同期転送モード（ＡＴＭ）で動作する
    ローカルネットワーク用結合装置（スイッチ）であっ
    て、この結合装置が、供給ラインを経て到来する個々の
    ＡＴＭセルより成るパケット（フレーム）をバッファ蓄
    積する中央セルメモリ（ＣＣＭ）と、この中央セルメモ
    リ（ＣＣＭ）内の蓄積や、この中央セルメモリ（ＣＣ
    Ｍ）内へのパケットの書込み処理や、この中央セルメモ
    リ（ＣＣＭ）からのパケットの読出し処理を制御する中
    央メモリ制御装置と、この中央メモリ制御装置により制
    御されパケットを受信機ラインを経て更に転送するデマ
    ルチプレクサとを具え、更に中央セルメモリ（ＣＣＭ）
    に到達するＡＴＭセルを計数する計数手段（１）と、Ａ
    ＭＴセルをパケット毎に廃棄して中央セルメモリ（ＣＣ
    Ｍ）における輻輳を回避する廃棄手段とが設けられてい
    る当該結合装置において、 前記中央メモリ制御装置が、前記中央セルメモリよりも
    前段に接続された少なくとも１つの比較装置（２〜５）
    を有し、この比較装置は前記計数手段（１）及び制御論
    理手段と協同して、中央セルメモリ（ＣＣＭ）の充填度
    に対するプログラム可能なしきい値（Ｌdisc）に達した
    際に、リンク（ＶＣ）のプログラム可能な個数を関連の
    リンク（ＶＣ）に割当てられたＡＴＭセルの到着順序に
    基づいて規定するようになっており、規定されたＶＣ値
    に属するパケットの各ＡＴＭセルが中央セルメモリに到
    着する前に廃棄されるようになっていることを特徴とす
    る結合装置。
  2. 【請求項２】 請求項１に記載の結合装置において、前
    記少なくとも１つの比較器（２〜５）が、廃棄すべきフ
    レームのリンク特性（ＶＣ）を含む廃棄テーブル（１
    ５）に接続されており、この廃棄テーブルは、到来する
    各ＡＴＭセルでそのリンク特性（ＶＣ）が廃棄テーブル
    （１５）内に入れられたものを廃棄する廃棄手段を活動
    化させるようになっていることを特徴とする結合装置。
  3. 【請求項３】 請求項２に記載の結合装置において、前
    記中央メモリ制御装置はセルヘッダ中の優先度情報を認
    識する読取手段（１６）を有し、前記少なくとも１つの
    比較器（２〜５）及び前記廃棄テーブル（１５）は前記
    制御論理手段に結合されて、関連のＡＴＭセルが低優先
    度値を有しているフレームのみが、廃棄すべきフレーム
    の規定に際して考慮されるようになっていることを特徴
    とする結合装置。
  4. 【請求項４】 請求項１〜３のいずれか一項に記載の結
    合装置において、廃棄テーブル内に入れられる規定され
    たリンク特性の最大個数を７にしたことを特徴とする結
    合装置。
  5. 【請求項５】 請求項１〜４のいずれか一項に記載の結
    合装置において、前記中央メモリ制御装置がプログラム
    可能な互いに異なるしきい値（Ｌdisc, Ｌdi sc-stop ）
    を有する少なくとも２つの比較器（３，４）を有し、上
    方に向かって上側しきい値（Ｌdisc）を超えた際に廃棄
    テーブル（１５）を起動させ、下方に向かって下側しき
    い値（Ｌdisc-stop ）を超えた際に廃棄テーブル（１
    ５）が停止されるようになっていることを特徴とする結
    合装置。
  6. 【請求項６】 請求項１〜５のいずれか一項に記載の結
    合装置において、前記中央メモリ制御装置がセルヘッダ
    中のセル消失優先度情報を確認する読取手段（２０）を
    有しており、中央セルメモリの充填度に対する他のしき
    い値（ＬCLP）を前記制御論理手段と協同する他の比較
    器（２）によりプログラミングしてこの他のしきい値よ
    りも上の際にセル消失優先度が高レベル（“１”）にあ
    るＡＴＭセルを廃棄するようになっていることを特徴と
    する結合装置。
  7. 【請求項７】 請求高１〜６のいずれか一項に記載の結
    合装置において、前記中央メモリ制御装置がセルヘッダ
    中の宛先情報を認識する宛先検出手段（１９）を有して
    おり、更に他の比較器（５）の更に他のしきい値（Ｌ
    alfull）を中央セルメモリの充填度に対しプログラミン
    グしうるようになっており、この中央セルメモリが前記
    宛先検手出段（１９）及び前記制御論理手段と協同し
    て、前記更に他のしきい値（Ｌalfull）よりも上の際に
    中央処理装置（ＣＰＵ）に向かう制御セルでないすべて
    のＡＴＭセルを廃棄するようになっていることを特徴と
    する結合装置。
  8. 【請求項８】 請求項１〜７のいずれか一項に記載の結
    合装置において、ＡＡＬ３／４又はＡＡＬ５がＡＴＭア
    ダプテーション層として用いられていることを特徴とす
    る結合装置。
  9. 【請求項９】 請求項１〜８のいずれか一項に記載の結
    合装置を、小型のセルメモリ、特に１０００セルよりも
    少ないセル容量を有するセルメモリにおけるバッファ管
    理に用いたことを特徴とするシステム。
JP1932598A 1997-02-01 1998-01-30 結合装置 Pending JPH10229408A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19703833:6 1997-02-01
DE19703833A DE19703833A1 (de) 1997-02-01 1997-02-01 Koppeleinrichtung

Publications (1)

Publication Number Publication Date
JPH10229408A true JPH10229408A (ja) 1998-08-25

Family

ID=7819057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1932598A Pending JPH10229408A (ja) 1997-02-01 1998-01-30 結合装置

Country Status (4)

Country Link
US (1) US6847646B1 (ja)
EP (1) EP0862349A3 (ja)
JP (1) JPH10229408A (ja)
DE (1) DE19703833A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430188B1 (en) 1998-07-08 2002-08-06 Broadcom Corporation Unified table for L2, L3, L4, switching and filtering
US7120117B1 (en) 2000-08-29 2006-10-10 Broadcom Corporation Starvation free flow control in a shared memory switching device
US6707818B1 (en) 1999-03-17 2004-03-16 Broadcom Corporation Network switch memory interface configuration
WO2000056011A2 (en) * 1999-03-17 2000-09-21 Broadcom Corporation Method for managing congestion in a network switch
US6993027B1 (en) 1999-03-17 2006-01-31 Broadcom Corporation Method for sending a switch indicator to avoid out-of-ordering of frames in a network switch
AU5586400A (en) 1999-05-21 2000-12-12 Broadcom Corporation Stacked network switch configuration
US7031302B1 (en) 1999-05-21 2006-04-18 Broadcom Corporation High-speed stats gathering in a network switch
US6859454B1 (en) 1999-06-30 2005-02-22 Broadcom Corporation Network switch with high-speed serializing/deserializing hazard-free double data rate switching
US6567417B2 (en) 2000-06-19 2003-05-20 Broadcom Corporation Frame forwarding in a switch fabric
AU7053400A (en) 1999-09-03 2001-04-10 Broadcom Corporation Apparatus and method for enabling voice over ip support for a network switch
US7143294B1 (en) 1999-10-29 2006-11-28 Broadcom Corporation Apparatus and method for secure field upgradability with unpredictable ciphertext
US7131001B1 (en) 1999-10-29 2006-10-31 Broadcom Corporation Apparatus and method for secure filed upgradability with hard wired public key
US7539134B1 (en) 1999-11-16 2009-05-26 Broadcom Corporation High speed flow control methodology
ATE252298T1 (de) 1999-11-16 2003-11-15 Broadcom Corp Verfahren und netzwerkvermittlungsstelle mit datenserialisierung durch gefahrlose mehrstufige störungsfreie multiplexierung
DE60031712T2 (de) 1999-11-18 2007-09-06 Broadcom Corp., Irvine Tabellen-nachschlage-mechanismus zur adressauflösung in einer paket-netzwerkvermittlung
ATE265774T1 (de) 1999-12-07 2004-05-15 Broadcom Corp Spiegelung in einer netzwerkvermittlungsstapelanordnung
US7009973B2 (en) 2000-02-28 2006-03-07 Broadcom Corporation Switch using a segmented ring
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
US7103053B2 (en) 2000-05-03 2006-09-05 Broadcom Corporation Gigabit switch on chip architecture
US6826561B2 (en) 2000-05-22 2004-11-30 Broadcom Corporation Method and apparatus for performing a binary search on an expanded tree
US7139269B2 (en) 2000-06-09 2006-11-21 Broadcom Corporation Cascading of gigabit switches
US7126947B2 (en) 2000-06-23 2006-10-24 Broadcom Corporation Switch having external address resolution interface
US6999455B2 (en) 2000-07-25 2006-02-14 Broadcom Corporation Hardware assist for address learning
US7227862B2 (en) 2000-09-20 2007-06-05 Broadcom Corporation Network switch having port blocking capability
US7020166B2 (en) 2000-10-03 2006-03-28 Broadcom Corporation Switch transferring data using data encapsulation and decapsulation
US7120155B2 (en) 2000-10-03 2006-10-10 Broadcom Corporation Switch having virtual shared memory
US6988177B2 (en) 2000-10-03 2006-01-17 Broadcom Corporation Switch memory management using a linked list structure
US7420977B2 (en) 2000-10-03 2008-09-02 Broadcom Corporation Method and apparatus of inter-chip bus shared by message passing and memory access
US6851000B2 (en) 2000-10-03 2005-02-01 Broadcom Corporation Switch having flow control management
US7274705B2 (en) 2000-10-03 2007-09-25 Broadcom Corporation Method and apparatus for reducing clock speed and power consumption
US7035286B2 (en) 2000-11-14 2006-04-25 Broadcom Corporation Linked network switch configuration
US7035255B2 (en) 2000-11-14 2006-04-25 Broadcom Corporation Linked network switch configuration
US6850542B2 (en) 2000-11-14 2005-02-01 Broadcom Corporation Linked network switch configuration
US7424012B2 (en) 2000-11-14 2008-09-09 Broadcom Corporation Linked network switch configuration
US7355970B2 (en) 2001-10-05 2008-04-08 Broadcom Corporation Method and apparatus for enabling access on a network switch

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357510A (en) * 1992-02-19 1994-10-18 Fujitsu Limited Apparatus and a method for supervising and controlling ATM traffic
JP3211833B2 (ja) * 1993-07-21 2001-09-25 富士通株式会社 Ａｔｍ交換機
JPH07264189A (ja) * 1994-03-16 1995-10-13 Fujitsu Ltd プライベートａｔｍ網等におけるトラヒック制御装置
US5487061A (en) * 1994-06-27 1996-01-23 Loral Fairchild Corporation System and method for providing multiple loss and service priorities
US5434848A (en) * 1994-07-28 1995-07-18 International Business Machines Corporation Traffic management in packet communications networks
US5524006A (en) * 1995-02-15 1996-06-04 Motorola, Inc. Second-order leaky bucket device and method for traffic management in cell relay networks
US5650993A (en) * 1995-03-20 1997-07-22 Bell Communications Research, Inc. Drop from front of buffer policy in feedback networks
NL9500585A (nl) * 1995-03-27 1996-11-01 Nederland Ptt ATM policing orgaan.
JPH08288965A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
US5936939A (en) * 1995-05-22 1999-08-10 Fore Systems, Inc. Digital network including early packet discard mechanism with adjustable threshold
US5982771A (en) * 1995-07-19 1999-11-09 Fujitsu Network Communications, Inc. Controlling bandwidth allocation using a pace counter
JP3162975B2 (ja) * 1995-10-16 2001-05-08 株式会社日立製作所 廃棄優先制御管理方式によるａｔｍ交換機
US5740173A (en) * 1996-02-28 1998-04-14 Telefonaktiebolaget Lm Ericsson Asynchronous transfer mode (ATM) cell arrival monitoring system
US5825750A (en) * 1996-03-29 1998-10-20 Motorola Method and apparatus for maintaining security in a packetized data communications network

Also Published As

Publication number Publication date
US6847646B1 (en) 2005-01-25
DE19703833A1 (de) 1998-08-06
EP0862349A2 (de) 1998-09-02
EP0862349A3 (de) 1999-08-18

Similar Documents

Publication Publication Date Title
JPH10229408A (ja) 結合装置
US6967924B1 (en) Packet switching device and cell transfer control method
US6259696B1 (en) ATM switch and congestion control method
US6144636A (en) Packet switch and congestion notification method
JPH05292114A (ja) 通信パス設定装置及びその方法
US5511076A (en) Method and apparatus to efficiently reuse virtual connections by means of chaser packets
US7215672B2 (en) ATM linked list buffer system
JPH0936912A (ja) バッファ制御方式
US6870854B1 (en) Packet switching device and cell transfer method
US20020018474A1 (en) Efficient packet transmission over ATM
US7382783B2 (en) Multiplex transmission apparatus and multiplex transmission method for encapsulating data within a connectionless payload
US6345037B2 (en) Method and apparatus for auto detection of AAL5 type frames
JP3848962B2 (ja) パケット交換機およびセル転送制御方法
JP3097549B2 (ja) Ａｔｍスイッチ
JP3011155B2 (ja) パケットセル廃棄制御装置
KR100478812B1 (ko) 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법
JPH1198142A (ja) Ａｂｒ通信制御方法及びａｂｒ通信制御装置
JP3075252B2 (ja) Ａｔｍスイッチ
JP3637879B2 (ja) Ａｔｍ通信方式におけるパケット廃棄方法及びａｔｍスイッチ装置
JP3849635B2 (ja) パケット転送装置
JPH09214501A (ja) 交換ノードにおける選択セル廃棄方法
JPH1155278A (ja) 優先制御回路
JPH0795212A (ja) Ａｔｍ交換システムにおける輻輳制御方式
JPH10145370A (ja) Ａｔｍ通信装置およびセル廃棄方法
JP2000115191A (ja) シェーピング装置及びシェーピングシステム