KR100478812B1

KR100478812B1 - 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법

Info

Publication number: KR100478812B1
Application number: KR10-2002-0044454A
Authority: KR
Inventors: 이종익
Original assignee: 엘지전자 주식회사
Priority date: 2002-07-27
Filing date: 2002-07-27
Publication date: 2005-03-24
Also published as: KR20040011639A

Abstract

본 발명은 ATM 스위치 패브릭에서 패킷 경계를 나타내는 셀을 별도의 전용 메모리에 저장함으로써 셀 버퍼의 혼잡시에도 패킷 처리가 정상적으로 이루질 수 있도록 한 ATM 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법에 관한 것으로, 종래에는 단지 셀 우선순위에 의한 셀 버퍼 임계치 제어만이 가능할 뿐 연속적인 패킷 손실을 방지하기 위한 어떠한 대처 방법도 제공하지 못함에 따라 패킷 손실에 대한 QoS 보장이 이루어지지 않는 문제점이 있었다.

따라서, 본 발명은 ATM 스위치 패브릭에 패킷 경계 셀을 저장하기 위한 EOP 셀 버퍼를 별도로 구현하고, 이를 연결별 큐로 관리함으로써, 일반 셀들이 혼잡에 의해 손실되더라도 패킷 경계 셀의 손실은 방지할 수 있게 되고, 이로 인해 수신단에서 서로 다른 두 개 이상의 패킷을 하나의 패킷으로 조립하는 오류를 방지할 수 있게 된다.

또한, 본 발명은 셀 분할·조립에 의한 패킷 처리시 패킷 경계 셀의 손실을 방지하여 서로 다른 두 개 이상의 패킷을 하나의 패킷으로 조립하는 오류를 방지함으로써, 패킷 조립 오류로 인한 연속된 두 개 이상의 패킷 손실없이 정상적인 패킷 처리가 가능해져 패킷 손실에 대한 QoS를 보장할 수 있게 된다.

Description

에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법{Architecture And Method For Packet Processing Control In ATM Switch Fabric}

본 발명은 ATM 스위치 패브릭에서의 패킷 처리 제어에 관한 것으로, 특히 패킷 경계를 나타내는 패킷 경계 셀을 별도의 전용 메모리에 저장함으로써 셀 버퍼의 혼잡시에도 패킷 경계 셀의 손실을 방지하여 패킷 처리가 정상적으로 이루질 수 있도록 한 ATM 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법에 관한 것이다.

일반적으로, ATM 교환 시스템의 기본 구조는 셀의 입출력을 처리하는 입력 모듈과 출력 모듈 및 제어부와, 사용자 셀이 입력 모듈로부터 출력 모듈까지 전달되는 경로가 선택되는 스위치 패브릭(Switch Fabric)으로 구성되며, 이때 스위치 패브릭은 신호와 관리 셀이 사용자 셀과 같은 스트림에 혼합될 수 있기 때문에 구조상에서 특별한 포트를 통하여 호 수락 제어나 시스템 관리부로 신호와 관리 셀을 통과시키는 기능을 수행한다.

이러한 스위치 패브릭은 그 구조에 따라 공간 분할형인 크로스바 스위치와 같이 비메모리(memoryless) 스위치와, 버퍼 메모리를 이용하여 스위칭을 수행하는 공유 버퍼형 스위치, 입/출력 버퍼형 스위치 등으로 구분할 수 있다.

하지만, 스위치 패브릭 자체만을 살펴본다면 비메모리 구조인 크로스바 스위치의 경우에도 스위치 충돌이나 내부 스위치 요소에서의 충돌을 방지함과 아울러 내부 스위칭 처리율(throughput)과 입/출력 라인 속도의 차이를 극복하기 위해 셀을 임시로 저장하기 위한 셀 버퍼를 이용하여 스위칭을 수행한다.

예를 들어, 입력 셀 버퍼를 갖는 종래의 입력 버퍼형 크로스바 스위치 패브릭 구조는 첨부된 도면 도 1에 도시된 바와 같이, 각각의 입력 라인으로부터 들어오는 셀들을 임시 저장하는 입력 셀 버퍼(VOQ 1~VOQ N)를 갖는 다수의 라인 카드(11-1~11-N)와, 실제 스위칭 동작을 수행하는 크로스바 스위치(12)로 구성된다.

여기서, 입력 셀 버퍼(VOQ 1~VOQ N)는 HOL(Head Of Line) 블록킹에 의한 스위치 성능 저하를 방지하기 위해 다수의 VOQ(Virtual Output Queue)로 구성되며, 한편으로 크로스바 스위치 패브릭은 각 입력 포트로부터의 셀 출력 특성에 따라 크로스바 스위치(12)의 각 스위칭 노드 경로를 제어하기 위한 스위치 중재기(도면에 도시되어 있지 않음)를 포함한다.

이와 같은 구조를 갖는 종래의 입력 버퍼형 크로스바 스위치의 동작을 설명하면 다음과 같다.

먼저, 입력 라인으로부터 라인 카드(11-1~11-N)에 입력된 셀은 셀 헤더에 기록된 출력 포트 정보를 바탕으로 대응하는 입력 셀 버퍼(VOQ 1~VOQ N)에 저장되고, 각 셀의 타임슬롯마다 스위치 중재기에서 각 입력 포트에 대해 어떤 스위치 출력 포트로 셀을 출력할 것인지를 결정한 후에 그 결과에 따라 입력 셀 버퍼(VOQ 1~VOQ N)에 저장된 셀을 판독하여 크로스바 스위치(12)로 전달함으로써 앞에서 결정한 출력 포트로 셀 스위칭이 수행된다.

이때, 라인 카드(11-1~11-N)에 입력되는 셀을 저장하기 위한 입력 셀 버퍼(VOQ 1~VOQ N)의 셀 저장 갯수가 백프레셔 임계치(backpressure threshold)를 초과하여 혼잡(congestion) 상황이 발생하면, 이후에 입력되는 셀들은 입력 셀 버퍼(VOQ 1~VOQ N)의 셀 저장 갯수가 백프레셔 임계치 이하로 감소될 때까지 계속적으로 폐기된다.

그리고, 각 셀마다 부여되는 우선순위(Priority)마다 백프레셔 임계치를 별도로 관리함으로써 낮은 우선순위의 셀을 먼저 폐기시켜 QoS(Quality of Service)를 유지하도록 흐름 제어(flow control)를 수행할 수도 있다.

하지만, 종래 스위치 패브릭에서의 흐름 제어는 입력 ATM 셀의 셀 헤더에 기록된 정보 중에서 출력 포트 정보(VPI/VCI ; Virtual Path Identifier/Virtual Channel Identifier)와 셀 손실 우선순위 정보(CLP ; Cell Loss Priority)만을 참조하여 입력 셀 버퍼(VOQ 1~VOQ N)에서의 셀 손실을 관리할 뿐, 사용자 정보와 망 제어 정보를 식별하는 데 사용되는 PTI(Payload Type Indicator) 필드의 정보를 셀 손실 관리에 이용하지는 않고 있다.

여기서, PTI 필드는 3비트로 이루어지며, 이 중에서 LSB(Least Significant Bit) 비트는 AAL5(ATM Adaptation Layer 5) 계층에서 패킷 단위로 전송되는 셀을 분할·조립(Segment And Reassembly ; SAR)하기 위해 모든 가변 길이 패킷에서 사용하는 비트로서, PTI 필드의 LSB 비트가 '1'로 셋팅되어 있을 경우에는 분할된 패킷의 여러 세그먼트(segment) 가운데 가장 마지막 세그먼트임을 나타낸다.

이를 보다 상세히 설명하면, AAL5 계층은 CPCS(Common Part Convergence Sublayer) 부계층과 SAR 부계층으로 구성되는데, CPCS 부계층은 하위 계층으로부터 패킷을 전달받아 48바이트로 전체 크기를 분할할 수 있도록 패딩을 하고, CPCS-PDU(Packet Data Unit)에 대한 에러 체크섬을 패킷의 마지막 부분에 삽입하며, SAR 부계층은 가변 길이의 패킷을 다수 개의 48바이트 세그먼트로 분할하고, 패킷의 마지막 48바이트에 해당하는 세그먼트를 제외한 모든 세그먼트에 대해서 ATM 계층에서 셀 헤더 부분에 위치한 PTI 필드의 LSB 비트를 '0'으로 셋팅하도록 셋팅 정보를 송신하고, 마지막 세그먼트에 대해서는 '1'로 셋팅하도록 셋팅 정보를 ATM 계층으로 송신함으로써, ATM 계층은 AAL5 계층의 셋팅 정보에 따라 셀 헤더에 기록되는 PTI 필드의 LSB 비트를 '1' 또는 '0'으로 셋팅하여 ATM 셀을 생성한다.

그런데, 전술한 바와 같이 PTI 필드의 LSB 비트가 '1'로 셋팅된 패킷의 마지막 경계 부분을 나타내는 세그먼트를 포함하는 ATM 셀(즉, 패킷 경계 셀)에 대해 종래의 스위치 패브릭에서는 입력 셀 버퍼의 혼잡시에 특별한 고려없이 다른 일반 셀들과 마찬가지로 셀 손실 관리를 수행한다.

따라서, 어느 하나의 패킷 경계 셀의 손실이 발생하는 경우에는 수신단에서 다음 패킷의 경계를 나타내는 ATM 셀까지 하나의 패킷으로 간주하여 조립하게 된다. 예를 들어, 첨부된 도면 도 2에서와 같이 이전 패킷의 경계 셀(PTI=xx1)이 스위치 패브릭의 혼잡에 의해 손실되는 경우 수신단에서는 도 3에서와 같이 패킷 경계 셀(①)까지 하나의 패킷으로 조립하고, 또한 패킷 경계 셀이 손실된 패킷을 포함한 다음 패킷 경계 셀(②)까지 하나의 패킷으로 조립하게 된다.

따라서, AAL5 계층에서는 조립된 패킷의 체크섬 결과 에러 발생을 감지하게 되고, 이러한 에러 발생에 대해 패킷을 에러 발생 정보와 함께 상위 어플리케이션으로 전달하거나 자체 폐기하게 되는데, 이때 조립된 패킷이 상위 어플리케이션으로 전달된다고 하더라도 실시간 응용인 경우 대부분 에러 은폐 기술(error concealment technique)을 통해 처리하고 해당되는 패킷은 폐기하므로 QoS 성능 관리 측면에서 저하 원인이 될 수 있으며, AAL5 계층에서 자체 폐기하는 경우에는 조립된 패킷 - 실제로는 두 개 이상의 패킷 - 즉, 연속되는 다수의 패킷이 상위 어플리케이션으로 전달되지 않고 폐기됨에 따라 QoS 성능 저하 원인이 된다.

또한, 종래에는 TCP/IP(Transmission Control Protocol/Internet Protocol) 서비스를 ATM 망에 수용할 때에 UBR+(QoS 향상을 위해 EPD/PPD 알고리즘을 포함하는 패킷 제어 방법)를 이용할 경우 셀 버퍼에 혼잡이 발생하게 되면, 지능적인 패킷 폐기를 위해 EPD(Early Packet Discard)와 PPD(Partial Packet Discard) 알고리즘을 사용하게 되는데, 이러한 패킷 폐기 알고리즘은 셀 헤더에 기록된 PTI 필드의 LSB 비트를 보고 패킷 경계를 참조하여 특정 패킷에 대한 셀 트레인(train) 전부를 폐기함에 따라 ATM 스위치 패브릭에서 패킷 경계를 나타내는 셀이 하나만 손실되더라도 연속된 두 개 이상의 패킷 손실이 발생하게 된다.

하지만, 종래의 ATM 스위치 패브릭 구조에서는 단지 셀 우선순위에 의한 셀 버퍼 임계치 제어만이 가능할 뿐 연속적인 패킷 손실을 방지하기 위한 어떠한 대처 방법도 제공하지 못함에 따라 패킷 손실에 대한 QoS 보장이 이루어지지 않는 문제점이 있었다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, ATM 스위치 패브릭에 입력 셀 버퍼 이외에 패킷 경계 셀을 저장하기 위한 EOP 셀 버퍼를 구현한 후에 이를 연결별 큐로 관리함으로써, 패킷을 구성하는 일반 셀들이 혼잡에 의해 손실되더라도 패킷 경계 셀의 손실을 방지하고, 이를 통해 수신단에서 서로 다른 두 개 이상의 패킷을 하나의 패킷으로 조립하는 오류를 방지하는데 있다.

본 발명의 다른 목적은, ATM 스위치 패브릭에서 셀 분할·조립에 의한 패킷 처리시 패킷 경계 셀의 손실을 방지하여 서로 다른 두 개 이상의 패킷을 하나의 패킷으로 조립하는 오류를 방지함으로써, 패킷 조립 오류로 인해 연속된 두 개 이상의 패킷이 손실되는 등의 문제없이 정상적인 패킷 처리가 가능하도록 하여 패킷 손실에 대한 QoS를 보장하는데 있다.

상술한 바와 같은 목적을 해결하기 위한 본 발명의 특징은, 입력 라인으로부터 들어오는 일반 셀을 임시 저장하는 입력 셀 버퍼를 갖는 다수의 라인 카드와, 실제 스위칭 동작을 수행하는 크로스바 스위치로 구성되는 ATM 스위치 패브릭에 있어서, 상기 각 라인 카드에 구비되어, 입력 라인으로부터 들어오는 셀 중에서 셀 헤더에 기록된 PTI 필드의 LSB 비트가 패킷 경계를 나타내는 소정비트를 갖는 셀인 패킷 경계 셀을 다른 일반 셀과는 별도로 저장하여 연결별 큐 구조로 관리하는 EOP 셀 버퍼와; 상기 EOP 셀 버퍼를 구성하는 각 연결별 큐를 연결 리스트 구조로 연결하기 위해 연결별 큐 연결 리스트를 제어 및 관리하고, 상기 EOP 셀 버퍼에 패킷 경계 셀을 기록하거나 이를 판독하기 위한 EOP 레지스터를 제공하는 EOP 연결 리스트 관리부와; 상기 EOP 연결 리스트 관리부의 연결별 큐에 사용될 프리 어드레스를 제공하는 EOP 어드레스 풀을 포함하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조를 제공하는데 있다.

여기서, 상기 라인 카드는, 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여 현재 입력된 셀이 일반 셀인지, 패킷 경계 셀인지를 확인하고, 그 결과에 따라 일반 셀인 경우에는 입력 셀 버퍼에 저장하고, 패킷 경계 셀인 경우에는 EOP 셀 버퍼에 저장하는 것을 특징으로 하며, 또한 스위치 중재기로부터 셀 판독이 허용되는 경우 일반 셀의 EOP 포인터 필드에 저장된 EOP 어드레스를 상기 일반 셀과 동일 연결 식별자에 해당되는 EOP 셀 버퍼의 EOP 레지스터에 저장된 EOP 어드레스와 비교하여, 서로 동일한 경우에는 일반 셀을 판독하여 크로스바 스위치로 전달하고, 서로 동일하지 않은 경우에는 패킷 경계 셀을 판독하여 크로스바 스위치로 전달하는 것을 특징으로 한다.

삭제

또한, 상기 입력 셀 버퍼에 저장되는 각각의 일반 셀은, 다음 일반 셀이 저장되는 입력 셀 버퍼 내의 기록 어드레스를 저장하기 위한 넥스트 포인터 필드와; 자신과 동일한 패킷에 속하는 패킷 경계 셀이 저장되는 EOP 셀 버퍼 내의 EOP 어드레스를 저장하기 위한 EOP 포인터 필드를 포함하는 것을 특징으로 하며, 상기 EOP 셀 버퍼에 저장되는 각각의 패킷 경계 셀은, 다음 패킷 경계 셀이 저장되는 EOP 셀 버퍼 내의 기록 어드레스를 저장하기 위한 넥스트 포인터 필드를 포함하는 것을 특징으로 한다.

본 발명의 다른 특징은, 입력 라인으로부터 들어오는 셀들을 라인 카드 내부의 셀 버퍼에 임시 저장하였다가 크로스바 스위치로 전달하는 ATM 스위치 패브릭에서의 패킷 처리 제어 방법에 있어서, 상기 라인 카드 내에 구현된 입력 셀 버퍼에 대한 어드레스 풀로부터 연결 리스트 관리부의 기록 및 판독 레지스터를 초기화하고, EOP 셀 버퍼에 대한 EOP 어드레스 풀로부터 EOP 연결 리스트 관리부의 EOP 레지스터를 초기화하는 과정과; 상기 라인 카드에 셀이 입력되는 경우 입력된 셀의 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여, 현재 입력된 셀이 일반 셀로 확인되는 경우에는 상기 기록 레지스터에서 기록 어드레스를 판독하여 현재 입력된 일반 셀을 입력 셀 버퍼에 저장하고, 현재 입력된 셀이 패킷 경계 셀로 확인되는 경우에는 상기 EOP 레지스터에서 EOP 어드레스를 판독하여 현재 입력된 패킷 경계 셀을 EOP 셀 버퍼에 저장하는 과정과; 스위치 중재기로부터 셀 판독이 허용되는 경우 상기 EOP 셀 버퍼에 저장되어 있는 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 입력 셀 버퍼에 존재하는지 확인하여, 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하는 경우에는 상기 판독 레지스터에서 판독 어드레스를 판독하여 상기 입력 셀 버퍼에 저장되어 있는 일반 셀을 판독한 후에 크로스바 스위치로 전달하고, 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하지 않는 경우에는 상기 EOP 레지스터에서 EOP 어드레스를 판독하여 상기 EOP 셀 버퍼에 저장되어 있는 패킷 경계 셀을 판독한 후에 크로스바 스위치로 전달하는 과정을 포함하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법을 제공하는데 있다.

삭제

이때, 상기 현재 입력된 셀을 입력 셀 버퍼에 저장한 경우에는, 상기 어드레스 풀의 헤드에 있는 프리 어드레스를 판독하여 기록 레지스터에 기록 어드레스로 저장하고, 해당되는 기록 어드레스를 현재 입력된 일반 셀의 넥스트 포인터 필드에 저장하는 과정과; 상기 EOP 연결 리스트 관리부의 EOP 레지스터에 저장되어 있는 EOP 어드레스를 판독하여 현재 입력된 일반 셀의 EOP 포인터 필드에 저장하는 과정을 포함하는 것을 특징으로 하며, 상기 현재 입력된 셀을 EOP 셀 버퍼에 저장한 경우에는, 상기 EOP 어드레스 풀의 헤드에 있는 프리 어드레스를 판독하여 EOP 레지스터에 EOP 어드레스로 저장하고, 해당되는 EOP 어드레스를 현재 입력된 패킷 경계 셀의 넥스트 포인터 필드에 저장하는 과정을 포함하는 것을 특징으로 한다.

삭제

이때, 상기 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하는지를 확인하는 것은, 상기 입력 셀 버퍼에 저장되어 있는 일반 셀의 EOP 포인터 필드에 저장된 EOP 어드레스가 동일 연결 식별자에 해당되는 EOP 레지스터에 저장된 EOP 어드레스와 동일한지를 체크하여 확인하는 것을 특징으로 한다.

그리고, 상기 일반 셀을 크로스바 스위치로 전달한 경우에는, 상기 판독 레지스터에서 판독한 판독 어드레스를 어드레스 풀에 반환하는 과정과; 다음 일반 셀을 판독하기 위한 판독 어드레스를 현재 크로스바 스위치로 전달한 일반 셀의 넥스트 포인터 필드에서 로드하여 상기 판독 레지스터에 저장하는 과정을 포함하는 것을 특징으로 하며, 상기 패킷 경계 셀을 크로스바 스위치로 전달한 경우에는, 상기 EOP 레지스터에서 판독한 EOP 어드레스를 EOP 어드레스 풀에 반환하는 과정과; 다음 패킷 경계 셀을 판독하기 위한 EOP 어드레스를 현재 크로스바 스위치로 전달한 패킷 경계 셀의 넥스트 포인터 필드에서 로드하여 상기 EOP 레지스터에 저장하는 과정을 포함하는 것을 특징으로 한다.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

먼저, 본 발명에 따른 ATM 스위치 패브릭에서의 패킷 처리 제어를 설명하기 전에 최근의 네트웍 진화 추이를 살펴보면 하위 네트웍 인프라 구조를 이용하여 IP(Internet Protocol) 서비스를 지원할 수 있도록 진행되고 있으며, 이러한 상황에서 IP 서비스를 기존의 ATM 망에서 수용하기 위한 표준적인 IPoA(IP over ATM), MPoA(MultiProtocol over ATM), MPLS(MultiProtocol Labeling Switch) 등에 대한 연구가 이미 진행되었는데, 이러한 방식들은 모두 가변 길이의 IP 패킷을 53 바이트 고정 크기의 ATM 셀로 수용하기 위해 셀 분할 및 조립을 수행하며, 이를 위해 AAL5 계층을 적용하게 된다.

그리고, AAL5 계층에서는 가변 길이 패킷의 경계를 구분하기 위한 식별자로 PTI 필드의 LSB 비트를 사용하며, 단대단(end-to-end) 연결에서 다수의 고정 크기 ATM 셀 형태로 분할되어 입력된 패킷은 수신단의 AAL5 계층을 통해 다시 본래의 패킷으로 조립되는데, 이때 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여 각 패킷의 경계를 구분하고, 해당되는 패킷 경계를 기준으로 패킷을 조립하여 상위 어플리케이션으로 전달해야 한다.

그런데, 종래에는 라우팅 경로 상에서 패킷 경계를 나타내는 ATM 셀의 손실이 발생하는 경우 수신단에서 다음 패킷의 경계를 나타내는 ATM 셀까지 즉, 패킷 경계 셀이 손실되지 않은 다음 패킷까지 하나의 패킷으로 간주하여 조립하게 되므로, 본 발명에서는 각 패킷의 경계를 나타내는 패킷 경계 셀을 다른 일반 셀과는 별도의 셀 버퍼에 저장하여 셀 손실을 관리하고자 한다.

이를 위한 본 발명에 따른 ATM 스위치 패브릭의 기본적인 구조는 첨부한 도면 도 4에 도시한 바와 같이, 각각의 입력 라인으로부터 들어오는 셀들을 임시 저장하는 입력 셀 버퍼(41)를 갖는 다수의 라인 카드(40-1~40-N)와, 실제 스위칭 동작을 수행하는 크로스바 스위치(50)로 구성되되, 각 라인 카드(40-1~40-N)는 셀 헤더에 기록된 PTI 필드의 LSB 비트가 '0'인 일반 셀을 저장하기 위한 입력 셀 버퍼(41) 이외에, 셀 헤더에 기록된 PTI 필드의 LSB 비트가 '1'인 패킷 경계를 나타내는 패킷 경계 셀을 다른 일반 셀과는 별도로 저장하여 셀 손실을 관리하기 위한 EOP(End Of Packet) 셀 버퍼(44) 더 포함하는 구성을 갖는다.

여기서, EOP 셀 버퍼(44)는 연결별 큐(per connection queue)로 구성되며, 버퍼를 구성하는 각 연결별 큐를 연결 리스트(liked list) 구조로 연결하여 관리함으로써 패킷을 구성하는 일반 셀들이 혼잡에 의해 모두 손실되더라도 각 패킷의 경계를 구분할 수 있게 되며, 해당 EOP 셀 버퍼(44)의 크기는 PTI 필드의 LSB 비트가 '0'인 일반 셀들이 입력 셀 버퍼(41)에서의 혼잡에 의해 손실되더라도 패킷 경계 셀은 손실되지 않도록 충분한 크기를 지원하는 것이 바람직하다.

그리고, 각 라인 카드(40-1~40-N)는 상술한 바와 같이 EOP 셀 버퍼(44)를 구성하는 각 연결별 큐를 연결 리스트 구조로 연결하기 위해 패킷 경계 셀이 저장되는 EOP 셀 버퍼(44)에 대한 연결별 큐 연결 리스트를 제어 및 관리하고, EOP 셀 버퍼(44)에 패킷 경계 셀을 기록하거나 이를 판독하기 위한 EOP 레지스터를 제공하는 EOP 연결 리스트 관리부(46)와, EOP 연결 리스트 관리부(46)의 연결별 큐에 사용될 프리 어드레스(free address)를 제공하는 EOP 어드레스 풀(address pool)(45)을 포함한다.

또한, 각 라인 카드(40-1~40-N)는 입력 라인으로부터 셀이 입력되는 경우 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여 현재 입력된 셀이 일반 셀인지, 패킷 경계 셀인지를 확인하고, 그 결과에 따라 일반 셀인 경우에는 입력 셀 버퍼(41)에 저장하고, 패킷 경계 셀인 경우에는 EOP 셀 버퍼(44)에 저장하며, 스위치 중재기(도면에 도시되어 있지 않음)로부터 셀 판독이 허용되는 경우 입력 셀 버퍼(41)에 저장되어 있는 일반 셀 또는 EOP 셀 버퍼(44)에 저장되어 있는 패킷 경계 셀을 판독하여 크로스바 스위치(50)로 전달하되, 입력 셀 버퍼(41)의 헤드에 저장되어 있는 일반 셀의 EOP 포인터 필드에 저장된 EOP 어드레스를 그 일반 셀과 동일 연결 식별자(VPI/VCI 정보나 국부 연결 식별자)에 해당되는 EOP 셀 버퍼(44)의 EOP 레지스터에 저장된 EOP 어드레스와 비교하여, 서로 동일한 경우에는 일반 셀을 판독하여 크로스바 스위치(50)로 전달하고, 서로 동일하지 않은 경우에는 패킷 경계 셀을 판독하여 크로스바 스위치(50)로 전달한다.

이를 위해 입력 셀 버퍼(41)에 저장되는 각각의 일반 셀들은 다음 일반 셀이 저장되는 입력 셀 버퍼(41) 내의 기록 어드레스를 저장하기 위한 넥스트 포인터 필드와, 자신과 동일한 패킷(즉, 동일 연결 식별자 및 컨텍스트를 속하는 패킷)에 속하는 패킷 경계 셀이 저장되는 EOP 셀 버퍼(44) 내의 EOP 어드레스를 저장하기 위한 EOP 포인터 필드를 포함하며, EOP 셀 버퍼(44)에 저장되는 패킷 경계 셀들은 다음 패킷 경계 셀이 저장되는 EOP 셀 버퍼(44) 내의 기록 어드레스를 저장하기 위한 넥스트 포인터 필드를 포함한다.

이와 같은 구성을 갖는 ATM 스위치 패브릭에서의 패킷 처리 제어 동작을 라인 카드(40-1~40-N)로 입력되는 셀을 내부 셀 버퍼(41, 44)에 저장하는 절차와, 라인 카드(40-1~40-N)의 내부 셀 버퍼(41, 44)에 저장된 셀을 크로스바 스위치(50)로 전달하는 절차로 구분하여 첨부한 도면 도 5 및 도 6을 참조하여 설명하면 다음과 같다.

먼저, 본 발명에서 각각의 라인 카드(40-1~40-N)로 입력되는 셀을 내부 셀 버퍼(41, 44)에 저장하기 위해서는 라인 카드(40-1~40-N) 내에 구현된 입력 셀 버퍼(41)에 대한 어드레스 풀(42)로부터 연결 리스트 관리부(43)의 기록 레지스터를 초기화함과 동시에 패킷 경계 셀을 저장하기 위한 EOP 셀 버퍼(44)에 대한 EOP 어드레스 풀(45)로부터 EOP 연결 리스트 관리부(46)의 EOP 레지스터를 초기화하게 된다(스텝 S51).

그리고, 각각의 레지스터를 초기화한 후에 라인 카드(40-1~40-N)에서는 입력 라인으로부터 셀이 입력되는지를 확인하여(스텝 S52), 해당 라인 카드(40-1~40-N)에 셀이 입력되는 경우 우선 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여 현재 입력된 셀이 일반 셀인지, 패킷 경계 셀인지를 확인하게 된다(스텝 S53).

만약, 현재 입력된 셀이 일반 셀로 확인되는 경우 연결 리스트 관리부(43)는 기록 레지스터의 기록 어드레스를 판독하여 현재 입력된 일반 셀을 입력 셀 버퍼(41)에 저장하게 되는데(스텝 S54), 이때 어드레스 풀(42)의 헤드에 있는 프리 어드레스를 판독하여 기록 레지스터에 저장함으로써 다음에 입력되는 일반 셀을 저장하기 위한 기록 어드레스로 사용하고, 또한 다음에 입력되는 일반 셀을 저장하기 위해 기록 레지스터에 저장한 기록 어드레스를 현재 입력된 일반 셀의 넥스트 포인터 필드에 저장하게 된다(스텝 S55).

그리고, EOP 연결 리스트 관리부의 EOP 레지스터에 저장되어 있는 EOP 어드레스를 판독하여 현재 입력된 일반 셀의 EOP 포인터 필드에 저장하게 된다(스텝 S56).

하지만, 스텝 S53에서 현재 입력된 셀이 패킷 경계 셀로 확인되는 경우에는 EOP 연결 리스트 관리부(46)가 EOP 레지스터의 EOP 어드레스를 판독하여 현재 입력된 패킷 경계 셀을 EOP 셀 버퍼(44)에 저장한 후(스텝 S57), EOP 어드레스 풀(45)의 헤드에 있는 프리 어드레스를 판독하여 EOP 레지스터에 저장함으로써 다음에 입력되는 패킷 경계 셀을 저장하기 위한 EOP 어드레스로 사용하고, 또한 다음에 입력되는 패킷 경계 셀을 저장하기 위해 EOP 레지스터에 저장한 EOP 어드레스를 현재 입력된 패킷 경계 셀의 넥스트 포인터 필드에 저장하게 된다(스텝 S58).

그리고, 현재 입력된 셀을 입력 셀 버퍼(41) 또는 EOP 셀 버퍼(44)에 저장한 후에는 입력 라인으로부터 셀이 입력되는지를 확인하는 스텝 S52로 귀환하여 상술한 동작을 반복 수행하게 된다.

한편으로, 상술한 절차에 따라 라인 카드(40-1~40-N)의 내부 셀 버퍼(41, 44)에 저장된 셀을 크로스바 스위치(50)로 전달하기 위해서는 먼저 라인 카드(40-1~40-N) 내에 구현된 입력 셀 버퍼(41)에 대한 어드레스 풀(42)로부터 연결 리스트 관리부(43)의 판독 레지스터를 초기화함과 동시에 패킷 경계 셀을 저장하기 위한 EOP 셀 버퍼(44)에 대한 EOP 어드레스 풀(45)로부터 EOP 연결 리스트 관리부(46)의 EOP 레지스터를 초기화하게 된다(스텝 S61).

그리고, 각각의 레지스터를 초기화한 후에 라인 카드(40-1~40-N)에서는 스위치 중재기로부터 내부 셀 버퍼(41, 44)에 저장된 셀 판독이 허용되는지를 확인하여(스텝 S62), 셀 판독이 허용되는 경우 각각의 셀 버퍼(41, 44)에 저장되어 있는 일반 셀 또는 패킷 경계 셀을 차례대로 판독하여 크로스바 스위치(50)로 전달하게 되는데, 이를 위해 먼저 연결 리스트 관리부(43)는 판독 레지스터의 판독 어드레스를 판독하여 입력 셀 버퍼(41)에 저장되어 있는 일반 셀의 EOP 포인터 필드에 저장된 EOP 어드레스가 동일 연결 식별자에 해당되는 EOP 레지스터에 저장된 EOP 어드레스와 동일한지를 체크함으로써, EOP 셀 버퍼(44)에 저장되어 있는 패킷 경계 셀과 동일한 패킷(즉, 동일 연결 식별자 및 컨텍스트에 속하는 패킷)에 속하는 일반 셀이 입력 셀 버퍼(41)에 존재하는지를 확인하게 된다(스텝 S63).

이때, 입력 셀 버퍼(41)에서 판독한 일반 셀의 EOP 어드레스가 동일 연결 식별자에 해당되는 EOP 레지스터에 저장된 EOP 어드레스와 동일한 경우 즉, EOP 셀 버퍼(44)에 저장되어 있는 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 크로스바 스위치(50)로 모두 전달되지 않았음을 의미하므로, 판독 레지스터에서 판독한 판독 어드레스를 이용하여 입력 셀 버퍼(41)에 저장되어 있는 일반 셀을 판독한 후에 이를 크로스바 스위치(50)로 전달하게 된다(스텝 S64).

그리고, 일반 셀을 크로스바 스위치(50)로 전달한 후에는 해당되는 일반 셀을 입력 셀 버퍼(41)에서 판독하기 위해 판독 레지스터에서 판독한 판독 어드레스를 어드레스 풀(42)에 반환한 후(스텝 S65), 다음 일반 셀을 판독하기 위한 판독 어드레스(즉, 일반 셀 저장시의 기록 어드레스)를 현재 크로스바 스위치(50)로 전달한 일반 셀의 넥스트 포인터 필드에서 로드(load)하여 연결 리스트 관리부(43)에 있는 판독 레지스터에 저장하게 된다(스텝 S66).

한편으로, 스텝 S63에서 입력 셀 버퍼(41)에서 판독한 일반 셀의 EOP 어드레스가 동일 연결 식별자에 해당되는 EOP 레지스터에 저장된 EOP 어드레스와 동일하지 않은 경우 즉, EOP 셀 버퍼(44)에 저장되어 있는 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 입력 셀 버퍼(41)에 존재하지 않는 경우 이는 EOP 셀 버퍼(44)에 저장되어 있는 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 크로스바 스위치(50)로 모두 전달되었거나, 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하지 않음을 의미하므로, EOP 레지스터의 EOP 어드레스를 판독하여 EOP 셀 버퍼(44)에 저장되어 있는 패킷 경계 셀을 판독한 후에 이를 크로스바 스위치(50)로 전달하게 된다(스텝 S67).

이후, 패킷 경계 셀을 크로스바 스위치(50)로 전달한 후에는 해당되는 패킷 경계 셀을 EOP 셀 버퍼(44)에서 판독하기 위해 EOP 레지스터에서 판독한 EOP 어드레스를 EOP 어드레스 풀(45)에 반환한 후(스텝 S68), 다음 패킷 경계 셀을 판독하기 위한 EOP 어드레스를 현재 크로스바 스위치(50)로 전달한 패킷 경계 셀의 넥스트 포인터 필드에서 로드하여 EOP 연결 관리부(46)에 있는 EOP 레지스터에 저장하게 된(스텝 S69).

그리고, 입력 셀 버퍼(41) 또는 EOP 셀 버퍼(44)에 저장되어 있는 일반 셀 또는 패킷 경계 셀을 판독하여 크로스바 스위치(50)로 전달한 후에는 스위치 중재기로부터 내부 셀 버퍼에 저장된 셀 판독이 허용되는지를 확인하는 스텝 S62로 귀환하여 상술한 동작을 반복 수행하게 된다.

상술한 바와 같이, 본 발명에 따른 ATM 스위치 패브릭에서는 VOQ로 관리되는 입력 셀 버퍼(41)에서 혼잡이 발생하는 경우 셀 헤더에 기록된 PTI 필드의 LSB 비트가 '0'으로 셋팅된 일반 셀들은 셀 우선순위마다 부여된 셀 버퍼 임계치 제어에 의해 폐기되는 등의 셀 손실이 발생할 수 있지만, 셀 헤더에 기록된 PTI 필드의 LSB 비트가 '1'로 셋팅된 패킷 경계 셀들은 EOP 셀 버퍼(44)에 별도로 저장하여 관리함으로써 셀 손실이 발생하지 않게 된다.

따라서, 패킷을 구성하는 일반 셀의 손실이 발생하더라도 해당되는 패킷 경계 셀에서는 손실이 발생하지 않게 되고, 이로 인해 패킷 경계 셀들을 크로스바 스위치(50)로 정상적으로 전달할 수 있게 됨에 따라 패킷 경계 셀 손실로 인해 서로 다른 패킷에 속하는 셀들을 하나의 패킷으로 조립하는 문제를 해결할 수 있게 된다.

예를 들어, 첨부한 도면 도 7에서와 같이 제2입력 셀 버퍼(VOQ2)에 혼잡이 발생하는 경우 PTI 필드의 LSB 비트가 '0'으로 셋팅(PTI=xx0)된 일반 셀은 손실되지만, PTI 필드의 LSB 비트가 '1'로 셋팅(PTI=xx1)된 패킷 경계 셀은 전용 메모리인 제2EOP 셀 버퍼에 저장된다.

이때, 제2입력 셀 버퍼(VOQ2)에 저장된 일반 셀들은 자신과 동일한 패킷에 속하는 패킷 경계 셀의 EOP 셀 버퍼 상의 EOP 어드레스를 저장하고 있으며, 이때 셀 버퍼의 각 연결별 큐에 저장된 패킷 경계 셀들 사이에도 연결 리스트 구조로 이루어져 다음 패킷 경계 셀의 위치를 알 수 있도록 하고 있다.

그리고, 첨부한 도면 도 8은 입력 셀 버퍼(41)의 혼잡에 의해 일반 셀이 손실되더라도 패킷 경계 셀은 크로스바 스위치(50)로 정상적으로 전달됨에 따라 셀 손실이 발생한 패킷과 그렇지 않은 패킷의 경계가 명확히 구분되므로, 수신단의 AAL5 계층에서 서로 다른 두개의 패킷으로 정상 조립할 수 있음을 보여주고 있으며, 이 경우 수신단에서 손실이 발생한 패킷만이 폐기되거나 에러 정보와 함께 상위 어플리케이션으로 전송됨에 따라 종래와 같이 패킷 경계 셀이 손실되어 연속된 두 개 이상의 패킷 손실이 발생하는 등의 문제가 발생하지 않는다.

또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.

이상과 같이, 본 발명은 ATM 스위치 패브릭에 일반 셀을 저장하기 위한 입력 셀 버퍼 이외에 패킷 경계 셀을 저장하기 위한 EOP 셀 버퍼를 구현하고, 해당되는 버퍼를 구성하는 각 연결별 큐를 연결 리스트 구조로 관리함으로써, 패킷을 구성하는 일반 셀들이 혼잡에 의해 손실되더라도 패킷 경계 셀의 손실은 방지할 수 있게 되고, 이로 인해 수신단에서 서로 다른 두 개 이상의 패킷을 하나의 패킷으로 조립하는 오류를 방지할 수 있게 된다.

또한, 본 발명은 ATM 스위치 패브릭에서 셀 분할·조립에 의한 패킷 처리시 패킷 경계 셀의 손실을 방지하여 서로 다른 두 개 이상의 패킷을 하나의 패킷으로 조립하는 오류를 방지함으로써, 패킷 조립 오류로 인한 연속된 두 개 이상의 패킷 손실없이 정상적인 패킷 처리가 가능해져 패킷 손실에 대한 QoS를 보장할 수 있게 된다.

도 1은 입력 셀 버퍼를 갖는 종래의 입력 버퍼형 크로스바 스위치 패브릭 구조를 도시한 도면.

도 2는 종래의 ATM 스위치 패브릭에서 이전 패킷의 경계 셀이 혼잡에 의해 손실되는 경우를 예시한 도면.

도 3은 도 2에 대한 수신단에서의 패킷 조립 상태를 도시한 도면.

도 4는 본 발명에 따른 ATM 스위치 패브릭의 기본 구조를 개략적으로 도시한 도면.

도 5는 본 발명에 따른 ATM 스위치 패브릭에서 라인 카드로 입력되는 셀을 내부 셀 버퍼에 저장하는 절차를 도시한 순서도.

도 6은 본 발명에 따른 ATM 스위치 패브릭에서 라인 카드의 내부 셀 버퍼에 저장된 셀을 크로스바 스위치로 전달하는 절차를 도시한 순서도.

도 7은 본 발명에 따른 ATM 스위치 패브릭에서 입력 셀 버퍼에 혼잡이 발생하는 경우 일반 셀은 손실되지만, 패킷 경계 셀은 EOP 셀 버퍼에 저장되는 상태를 예시한 도면.

도 8은 본 발명에 따른 ATM 스위치 패브릭에서 혼잡에 의해 일반 셀이 손실되는 경우에 수신단에서의 패킷 조립 상태를 예시한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

40-1~40-N : 라인 카드 41 : 입력 셀 버퍼

42 : 어드레스 풀 43 : 연결 리스트 관리부

44 : EOP 셀 버퍼 45 : EOP 어드레스 풀

46 : EOP 연결 리스트 관리부 50 : 크로스바 스위치

Claims

입력 라인으로부터 들어오는 일반 셀을 임시 저장하는 입력 셀 버퍼를 갖는 다수의 라인 카드와, 실제 스위칭 동작을 수행하는 크로스바 스위치로 구성되는 ATM 스위치 패브릭에 있어서,

상기 각 라인 카드에 구비되어, 입력 라인으로부터 들어오는 셀 중에서 셀 헤더에 기록된 PTI 필드의 LSB 비트가 패킷 경계를 나타내는 소정비트를 갖는 셀인 패킷 경계 셀을 다른 일반 셀과는 별도로 저장하여 연결별 큐 구조로 관리하는 EOP 셀 버퍼와;

상기 EOP 셀 버퍼를 구성하는 각 연결별 큐를 연결 리스트 구조로 연결하기 위해 연결별 큐 연결 리스트를 제어 및 관리하고, 상기 EOP 셀 버퍼에 패킷 경계 셀을 기록하거나 이를 판독하기 위한 EOP 레지스터를 제공하는 EOP 연결 리스트 관리부와;

상기 EOP 연결 리스트 관리부의 연결별 큐에 사용될 프리 어드레스를 제공하는 EOP 어드레스 풀을 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조.
제 1항에 있어서,

상기 라인 카드는, 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여 현재 입력된 셀이 일반 셀인지, 패킷 경계 셀인지를 확인하고, 그 결과에 따라 일반 셀인 경우에는 입력 셀 버퍼에 저장하고, 패킷 경계 셀인 경우에는 EOP 셀 버퍼에 저장하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조.
제 1항에 있어서,

상기 라인 카드는, 스위치 중재기로부터 셀 판독이 허용되는 경우 일반 셀의 EOP 포인터 필드에 저장된 EOP 어드레스를 상기 일반 셀과 동일 연결 식별자에 해당되는 EOP 셀 버퍼의 EOP 레지스터에 저장된 EOP 어드레스와 비교하여, 서로 동일한 경우에는 일반 셀을 판독하여 크로스바 스위치로 전달하고, 서로 동일하지 않은 경우에는 패킷 경계 셀을 판독하여 크로스바 스위치로 전달하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조.
삭제
제 2항에 있어서,

상기 입력 셀 버퍼에 저장되는 각각의 일반 셀은, 다음 일반 셀이 저장되는 입력 셀 버퍼 내의 기록 어드레스를 저장하기 위한 넥스트 포인터 필드와;

자신과 동일한 패킷에 속하는 패킷 경계 셀이 저장되는 EOP 셀 버퍼 내의 EOP 어드레스를 저장하기 위한 EOP 포인터 필드를 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조.
제 2항에 있어서,

상기 EOP 셀 버퍼에 저장되는 각각의 패킷 경계 셀은, 다음 패킷 경계 셀이 저장되는 EOP 셀 버퍼 내의 기록 어드레스를 저장하기 위한 넥스트 포인터 필드를 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조.
입력 라인으로부터 들어오는 셀들을 라인 카드 내부의 셀 버퍼에 임시 저장하였다가 크로스바 스위치로 전달하는 ATM 스위치 패브릭에서의 패킷 처리 제어 방법에 있어서,

상기 라인 카드 내에 구현된 입력 셀 버퍼에 대한 어드레스 풀로부터 연결 리스트 관리부의 기록 및 판독 레지스터를 초기화하고, EOP 셀 버퍼에 대한 EOP 어드레스 풀로부터 EOP 연결 리스트 관리부의 EOP 레지스터를 초기화하는 과정과;

상기 라인 카드에 셀이 입력되는 경우 입력된 셀의 셀 헤더에 기록된 PTI 필드의 LSB 비트를 검사하여, 현재 입력된 셀이 일반 셀로 확인되는 경우에는 상기 기록 레지스터에서 기록 어드레스를 판독하여 현재 입력된 일반 셀을 입력 셀 버퍼에 저장하고, 현재 입력된 셀이 패킷 경계 셀로 확인되는 경우에는 상기 EOP 레지스터에서 EOP 어드레스를 판독하여 현재 입력된 패킷 경계 셀을 EOP 셀 버퍼에 저장하는 과정과;

스위치 중재기로부터 셀 판독이 허용되는 경우 상기 EOP 셀 버퍼에 저장되어 있는 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 입력 셀 버퍼에 존재하는지 확인하여, 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하는 경우에는 상기 판독 레지스터에서 판독 어드레스를 판독하여 상기 입력 셀 버퍼에 저장되어 있는 일반 셀을 판독한 후에 크로스바 스위치로 전달하고, 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하지 않는 경우에는 상기 EOP 레지스터에서 EOP 어드레스를 판독하여 상기 EOP 셀 버퍼에 저장되어 있는 패킷 경계 셀을 판독한 후에 크로스바 스위치로 전달하는 과정을 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법.
삭제
제 7항에 있어서,

상기 현재 입력된 셀을 입력 셀 버퍼에 저장한 경우에는, 상기 어드레스 풀의 헤드에 있는 프리 어드레스를 판독하여 기록 레지스터에 기록 어드레스로 저장하고, 해당되는 기록 어드레스를 현재 입력된 일반 셀의 넥스트 포인터 필드에 저장하는 과정과;

상기 EOP 연결 리스트 관리부의 EOP 레지스터에 저장되어 있는 EOP 어드레스를 판독하여 현재 입력된 일반 셀의 EOP 포인터 필드에 저장하는 과정을 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법.
제 7항에 있어서,

상기 현재 입력된 셀을 EOP 셀 버퍼에 저장한 경우에는, 상기 EOP 어드레스 풀의 헤드에 있는 프리 어드레스를 판독하여 EOP 레지스터에 EOP 어드레스로 저장하고, 해당되는 EOP 어드레스를 현재 입력된 패킷 경계 셀의 넥스트 포인터 필드에 저장하는 과정을 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법.
삭제
제 7항에 있어서,

상기 패킷 경계 셀과 동일한 패킷에 속하는 일반 셀이 존재하는지를 확인하는 것은, 상기 입력 셀 버퍼에 저장되어 있는 일반 셀의 EOP 포인터 필드에 저장된 EOP 어드레스가 동일 연결 식별자에 해당되는 EOP 레지스터에 저장된 EOP 어드레스와 동일한지를 체크하여 확인하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법.
제 7항에 있어서,

상기 일반 셀을 크로스바 스위치로 전달한 경우에는, 상기 판독 레지스터에서 판독한 판독 어드레스를 어드레스 풀에 반환하는 과정과;

다음 일반 셀을 판독하기 위한 판독 어드레스를 현재 크로스바 스위치로 전달한 일반 셀의 넥스트 포인터 필드에서 로드하여 상기 판독 레지스터에 저장하는 과정을 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법.
제 7항에 있어서,

상기 패킷 경계 셀을 크로스바 스위치로 전달한 경우에는, 상기 EOP 레지스터에서 판독한 EOP 어드레스를 EOP 어드레스 풀에 반환하는 과정과;

다음 패킷 경계 셀을 판독하기 위한 EOP 어드레스를 현재 크로스바 스위치로 전달한 패킷 경계 셀의 넥스트 포인터 필드에서 로드하여 상기 EOP 레지스터에 저장하는 과정을 포함하는 것을 특징으로 하는 에이티엠 스위치 패브릭에서의 패킷 처리 제어 방법.